JPH11260734A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11260734A JPH11260734A JP10061419A JP6141998A JPH11260734A JP H11260734 A JPH11260734 A JP H11260734A JP 10061419 A JP10061419 A JP 10061419A JP 6141998 A JP6141998 A JP 6141998A JP H11260734 A JPH11260734 A JP H11260734A
- Authority
- JP
- Japan
- Prior art keywords
- film
- introducing
- gas
- semiconductor device
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 36
- 239000002019 doping agent Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 229910052698 phosphorus Inorganic materials 0.000 claims description 24
- 239000011574 phosphorus Substances 0.000 claims description 24
- 229910000077 silane Inorganic materials 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- -1 silane compound Chemical class 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 5
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000005046 Chlorosilane Substances 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 abstract description 7
- 239000010453 quartz Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 239000002245 particle Substances 0.000 abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000005137 deposition process Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 20
- 238000005755 formation reaction Methods 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000003017 phosphorus Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- LFGREXWGYUGZLY-UHFFFAOYSA-N phosphoryl Chemical class [P]=O LFGREXWGYUGZLY-UHFFFAOYSA-N 0.000 description 1
- 229910052990 silicon hydride Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S118/00—Coating apparatus
- Y10S118/90—Semiconductor vapor doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/905—Cleaning of reaction chamber
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/913—Diverse treatments performed in unitary chamber
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 異常成長やパーティクル等の異物の発生を抑
制して、製造の歩留まり及び装置の稼働率を向上し、高
品質・高信頼性の半導体装置を提供する。 【解決手段】 減圧気相成長装置内にシラン系化合物お
よびドーパントを導入してウェハー上に不純物ドープシ
リコン膜を成膜する工程と、該成膜工程の終了後に酸化
性ガスを導入して、該装置内に形成されたシリコン膜上
に酸化膜を形成する工程を有する半導体装置の製造方
法。
制して、製造の歩留まり及び装置の稼働率を向上し、高
品質・高信頼性の半導体装置を提供する。 【解決手段】 減圧気相成長装置内にシラン系化合物お
よびドーパントを導入してウェハー上に不純物ドープシ
リコン膜を成膜する工程と、該成膜工程の終了後に酸化
性ガスを導入して、該装置内に形成されたシリコン膜上
に酸化膜を形成する工程を有する半導体装置の製造方
法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及びこの方法に用いる減圧気相成長装置に関する。
方法及びこの方法に用いる減圧気相成長装置に関する。
【０００２】
【従来の技術】半導体装置の集積度の向上に伴い、近
年、回路パターン等の２次元的な設計ルールの微細化・
微小化が一層進んでいる。特に、配線等の２次元的な面
積が縮小され配線抵抗が増加する一方、半導体装置はま
すます高速化されており、デバイスの動作特性から、配
線抵抗は縮小前と同等以下であることが要求されてい
る。この配線抵抗の課題を解決するため、配線材料につ
いて種々の材料が検討され適用されてきている。従来、
ＣＭＯＳ半導体装置全般のゲート電極やＤＲＡＭ（ラン
ダムアクセスメモリー）の容量部電極などは、減圧気相
成長法（ＬＰＣＶＤ法）により成膜された多結晶シリコ
ン膜（Poly-Ｓｉ膜）に高温拡散炉でリン拡散を施し、
不純物を膜中へ拡散させて電気的な抵抗を下げることに
より形成されていた。このリン拡散法は、膜表面から不
純物の拡散を行うため、微小なビア（Via）の底部にま
で完全に不純物を拡散することが難しく、また低濃度の
不純物拡散を行う場合はPoly-Ｓｉ膜の深さ方向に不純
物濃度を均質にしようとしても制御できなかった。
年、回路パターン等の２次元的な設計ルールの微細化・
微小化が一層進んでいる。特に、配線等の２次元的な面
積が縮小され配線抵抗が増加する一方、半導体装置はま
すます高速化されており、デバイスの動作特性から、配
線抵抗は縮小前と同等以下であることが要求されてい
る。この配線抵抗の課題を解決するため、配線材料につ
いて種々の材料が検討され適用されてきている。従来、
ＣＭＯＳ半導体装置全般のゲート電極やＤＲＡＭ（ラン
ダムアクセスメモリー）の容量部電極などは、減圧気相
成長法（ＬＰＣＶＤ法）により成膜された多結晶シリコ
ン膜（Poly-Ｓｉ膜）に高温拡散炉でリン拡散を施し、
不純物を膜中へ拡散させて電気的な抵抗を下げることに
より形成されていた。このリン拡散法は、膜表面から不
純物の拡散を行うため、微小なビア（Via）の底部にま
で完全に不純物を拡散することが難しく、また低濃度の
不純物拡散を行う場合はPoly-Ｓｉ膜の深さ方向に不純
物濃度を均質にしようとしても制御できなかった。
【０００３】近年では、ＬＰＣＶＤ法を用い、成膜ガス
にリン系化合物ガスを添加して、ｉｎ−ｓｉｔｕで不純
物の添加を行って形成されるリンドープシリコン膜が主
流となっている。このリンドープシリコン膜の形成で
は、ＬＰＣＶＤ法で成膜と不純物導入を同時に行うた
め、従来のリン拡散法の問題を解決でき、さらに、成膜
後に活性化のための熱処理を行うと、従来のリン拡散法
に比較して電気的な抵抗値がさらに低くなる。このた
め、リンドープシリコン膜の形成は、近年の最先端半導
体デバイスの製造に必要不可欠のプロセスとなってい
る。
にリン系化合物ガスを添加して、ｉｎ−ｓｉｔｕで不純
物の添加を行って形成されるリンドープシリコン膜が主
流となっている。このリンドープシリコン膜の形成で
は、ＬＰＣＶＤ法で成膜と不純物導入を同時に行うた
め、従来のリン拡散法の問題を解決でき、さらに、成膜
後に活性化のための熱処理を行うと、従来のリン拡散法
に比較して電気的な抵抗値がさらに低くなる。このた
め、リンドープシリコン膜の形成は、近年の最先端半導
体デバイスの製造に必要不可欠のプロセスとなってい
る。
【０００４】リンドープシリコン膜の形成は、一般に、
ＳｉＨ4ガス及びＰＨ3ガスを、減圧され５００〜６００
℃に設定されたＣＶＤ装置内に導入することにより、装
置内に、１枚ないし複数枚載置されたウェハー上に成膜
される。その際、成膜ガスを導入するためのインジェク
ターから遠くなるに従って成膜ガスが消費され、ＳｉＨ
4ガス量に比較して少量のＰＨ3ガスが欠乏し、インジェ
クターから遠くなるに従って成膜ガス中のＰＨ3ガス濃
度（分圧）が低下しあるいは不均一になり、ウェハーの
設置位置によって膜中のリン濃度が異なってしまうとい
う問題があった。そこで、メインインジェクターとは別
に、ウェハーのどの設置位置においても膜中のリン濃度
が均一になるように、ＰＨ3インジェクターが一つ以上
装置内に設けられている。
ＳｉＨ4ガス及びＰＨ3ガスを、減圧され５００〜６００
℃に設定されたＣＶＤ装置内に導入することにより、装
置内に、１枚ないし複数枚載置されたウェハー上に成膜
される。その際、成膜ガスを導入するためのインジェク
ターから遠くなるに従って成膜ガスが消費され、ＳｉＨ
4ガス量に比較して少量のＰＨ3ガスが欠乏し、インジェ
クターから遠くなるに従って成膜ガス中のＰＨ3ガス濃
度（分圧）が低下しあるいは不均一になり、ウェハーの
設置位置によって膜中のリン濃度が異なってしまうとい
う問題があった。そこで、メインインジェクターとは別
に、ウェハーのどの設置位置においても膜中のリン濃度
が均一になるように、ＰＨ3インジェクターが一つ以上
装置内に設けられている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなＣＶＤ装置を用いても次のような問題があった。従
来の方法では、成膜工程が終了すると同時に、各成膜ガ
スのマスフローコントローラーの流量設定値を０にし
て、全ての成膜ガスの供給を停止する。メインインジェ
クターのＳｉＨ4／ＰＨ3供給ラインは、流量が大きいた
め、ほぼ遅延なく成膜ガスの供給がストップする。しか
し、ＰＨ3インジェクターの供給ラインは、流量が非常
に微少である上、配管も長いため、配管内あるいはマス
フローコントローラー内に残留したＰＨ3が全て排出さ
れるのに時間を要し、残留ＰＨ3がそのまま装置内に流
出する。すなわち、メインインジェクターからのＳｉＨ
4の供給が停止した状態で、追加のＰＨ3インジェクター
からは依然として微少ではあるがＰＨ3が装置内に流出
している状態となる。
うなＣＶＤ装置を用いても次のような問題があった。従
来の方法では、成膜工程が終了すると同時に、各成膜ガ
スのマスフローコントローラーの流量設定値を０にし
て、全ての成膜ガスの供給を停止する。メインインジェ
クターのＳｉＨ4／ＰＨ3供給ラインは、流量が大きいた
め、ほぼ遅延なく成膜ガスの供給がストップする。しか
し、ＰＨ3インジェクターの供給ラインは、流量が非常
に微少である上、配管も長いため、配管内あるいはマス
フローコントローラー内に残留したＰＨ3が全て排出さ
れるのに時間を要し、残留ＰＨ3がそのまま装置内に流
出する。すなわち、メインインジェクターからのＳｉＨ
4の供給が停止した状態で、追加のＰＨ3インジェクター
からは依然として微少ではあるがＰＨ3が装置内に流出
している状態となる。
【０００６】このような状態で装置内に流出したＰＨ3
は、ＳｉＨ4の供給が無いため、ウェハー上に形成され
たリンドープシリコン膜の内部に取り込まれることな
く、その膜表面や、さらに装置内壁やボート、ダミーウ
ェハー等に形成されたリンドープシリコン膜の表面上に
も未反応のまま付着する（図５（ａ））。成膜工程終了
後、次のバッチの成膜ために装置内は大気開放される
が、このように未反応のＰＨ 3が付着した状態で大気開
放されると、付着した未反応ＰＨ3は大気中の水分と反
応してリン酸やＰ2Ｏ5等のリン系生成物を形成する（図
５（ｂ））。このリン系生成物は昇華性を持つため、次
のバッチの成膜工程において装置内で外方拡散し成膜さ
れていないウェハー上に付着する。
は、ＳｉＨ4の供給が無いため、ウェハー上に形成され
たリンドープシリコン膜の内部に取り込まれることな
く、その膜表面や、さらに装置内壁やボート、ダミーウ
ェハー等に形成されたリンドープシリコン膜の表面上に
も未反応のまま付着する（図５（ａ））。成膜工程終了
後、次のバッチの成膜ために装置内は大気開放される
が、このように未反応のＰＨ 3が付着した状態で大気開
放されると、付着した未反応ＰＨ3は大気中の水分と反
応してリン酸やＰ2Ｏ5等のリン系生成物を形成する（図
５（ｂ））。このリン系生成物は昇華性を持つため、次
のバッチの成膜工程において装置内で外方拡散し成膜さ
れていないウェハー上に付着する。
【０００７】リンドープシリコン膜の形成では、成膜を
行う処理基板表面にリン酸化物等のリン系生成物が付着
した箇所（リン濃度が局所的に高い箇所）があると、こ
の部分で結晶化が起こりやすい。基本的にリンドープシ
リコンの成膜は、アモルファスシリコンを成長させて行
うため、成長速度が２０〜３０Å／min（５３０℃付
近）と非常に遅いが、結晶化が発生した部分は成長速度
がその２倍程度であるため、成膜終了時には異常成長や
パーティクル等の異物が発生する問題があった。図６
に、異物が発生した状態を模式的に示した。６１はＳｉ
基板、６２は層間絶縁膜、６３はリンドープシリコン
膜、６４はリン系生成物、６５は異物である。また、次
のバッチまでの大気開放状態でのスタンバイ時間（装置
の待機時間）が長いと、未反応ＰＨ3が水と十分に反応
するため、異物の発生率はスタンバイ時間に応じて急激
に増加する。図４に、後述の条件で成膜した場合のスタ
ンバイ時間に対する異物の発生数（平均値）を示すグラ
フを示す。このような異物の発生は、製造の歩留まりを
著しく悪化させ、また装置の洗浄の必要から装置の稼働
率を低下させ、さらに製品の特性や信頼性をも低下させ
ることになる。
行う処理基板表面にリン酸化物等のリン系生成物が付着
した箇所（リン濃度が局所的に高い箇所）があると、こ
の部分で結晶化が起こりやすい。基本的にリンドープシ
リコンの成膜は、アモルファスシリコンを成長させて行
うため、成長速度が２０〜３０Å／min（５３０℃付
近）と非常に遅いが、結晶化が発生した部分は成長速度
がその２倍程度であるため、成膜終了時には異常成長や
パーティクル等の異物が発生する問題があった。図６
に、異物が発生した状態を模式的に示した。６１はＳｉ
基板、６２は層間絶縁膜、６３はリンドープシリコン
膜、６４はリン系生成物、６５は異物である。また、次
のバッチまでの大気開放状態でのスタンバイ時間（装置
の待機時間）が長いと、未反応ＰＨ3が水と十分に反応
するため、異物の発生率はスタンバイ時間に応じて急激
に増加する。図４に、後述の条件で成膜した場合のスタ
ンバイ時間に対する異物の発生数（平均値）を示すグラ
フを示す。このような異物の発生は、製造の歩留まりを
著しく悪化させ、また装置の洗浄の必要から装置の稼働
率を低下させ、さらに製品の特性や信頼性をも低下させ
ることになる。
【０００８】そこで本発明の目的は、このような異常成
長やパーティクル等の異物の発生を抑制して、製造の歩
留まり及び装置の稼働率を向上でき、高品質・高信頼性
の半導体装置を提供できる半導体装置の製造方法および
減圧気相成長装置を提供することである。
長やパーティクル等の異物の発生を抑制して、製造の歩
留まり及び装置の稼働率を向上でき、高品質・高信頼性
の半導体装置を提供できる半導体装置の製造方法および
減圧気相成長装置を提供することである。
【０００９】
【課題を解決するための手段】本発明は、減圧気相成長
装置内にシラン系化合物およびドーパントを導入してウ
ェハー上に不純物ドープシリコン膜を成膜する工程と、
該成膜工程の終了後に酸化性ガスを導入して、該装置内
に形成されたシリコン膜上に酸化膜を形成する工程を有
することを特徴とする半導体装置の製造方法に関する。
装置内にシラン系化合物およびドーパントを導入してウ
ェハー上に不純物ドープシリコン膜を成膜する工程と、
該成膜工程の終了後に酸化性ガスを導入して、該装置内
に形成されたシリコン膜上に酸化膜を形成する工程を有
することを特徴とする半導体装置の製造方法に関する。
【００１０】また本発明は、減圧気相成長装置内にシラ
ン系化合物およびドーパントを導入してウェハー上に不
純物ドープシリコン膜を成膜する工程を有する半導体装
置の製造方法であって、該装置内にウェハーを載置する
前に酸化性ガスを導入して、前のバッチの成膜工程で該
装置内に形成されたシリコン膜上に酸化膜を形成する工
程を有することを特徴とする半導体装置の製造方法に関
する。
ン系化合物およびドーパントを導入してウェハー上に不
純物ドープシリコン膜を成膜する工程を有する半導体装
置の製造方法であって、該装置内にウェハーを載置する
前に酸化性ガスを導入して、前のバッチの成膜工程で該
装置内に形成されたシリコン膜上に酸化膜を形成する工
程を有することを特徴とする半導体装置の製造方法に関
する。
【００１１】また本発明は、外部にヒーターが設けら
れ、排気手段が接続された反応管と、該反応管内へガス
が導入されるようにシラン系化合物導入用インジェクタ
ー及びドーパント導入用インジェクターを有し、該イン
ジェクターから酸化性ガスを導入できる機構を有し、該
反応管内部にウェハーを載置できる保持手段と、該保持
手段を装置外部に取り出せる機構を有する減圧気相成長
装置に関する。
れ、排気手段が接続された反応管と、該反応管内へガス
が導入されるようにシラン系化合物導入用インジェクタ
ー及びドーパント導入用インジェクターを有し、該イン
ジェクターから酸化性ガスを導入できる機構を有し、該
反応管内部にウェハーを載置できる保持手段と、該保持
手段を装置外部に取り出せる機構を有する減圧気相成長
装置に関する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を挙げ
て詳細に説明する。図１に、本発明のＣＶＤ装置の一実
施形態の概略構成図を示す。本実施の形態のＣＶＤ装置
は、反応管としてアウターチューブ１及びこの内部に設
置されるインナーチューブ２を有している。アウターチ
ューブ１は、炭化ケイ素や石英等からなり、その寸法は
高さ１０００〜１２００ｍｍ、内径４００〜５００ｍｍ
程度であり、耐圧・耐熱構造を有している。その外周に
はヒーター３が設置され、このヒーター３はウェハー処
理領域の各ゾーン毎に温度設定が変更できる構造を有し
ている。インナーチューブ２は、アウターチューブ１内
に収容できる外形寸法を有し、同様に炭化ケイ素や石英
等からなる。また、アウターチューブ１とインナーチュ
ーブ２は、マニホールド１１によって支えられており、
マニホールド１１の排気口６を介して排気手段に接続さ
れ、内部を減圧状態にすることができる。さらにマニホ
ールド１１には、インナーチューブ内部にガスが導入で
きるように石英からなるインジェクター（ガス導入管）
８、９、１０が設けられている。また、インナーチュー
ブ内部には、ウェハーを載置するボート５及びガスを加
熱するための保温筒４が配置されており、これらはハッ
チ７とともに装置外部へ抜き出すことができる構造とな
っている。
て詳細に説明する。図１に、本発明のＣＶＤ装置の一実
施形態の概略構成図を示す。本実施の形態のＣＶＤ装置
は、反応管としてアウターチューブ１及びこの内部に設
置されるインナーチューブ２を有している。アウターチ
ューブ１は、炭化ケイ素や石英等からなり、その寸法は
高さ１０００〜１２００ｍｍ、内径４００〜５００ｍｍ
程度であり、耐圧・耐熱構造を有している。その外周に
はヒーター３が設置され、このヒーター３はウェハー処
理領域の各ゾーン毎に温度設定が変更できる構造を有し
ている。インナーチューブ２は、アウターチューブ１内
に収容できる外形寸法を有し、同様に炭化ケイ素や石英
等からなる。また、アウターチューブ１とインナーチュ
ーブ２は、マニホールド１１によって支えられており、
マニホールド１１の排気口６を介して排気手段に接続さ
れ、内部を減圧状態にすることができる。さらにマニホ
ールド１１には、インナーチューブ内部にガスが導入で
きるように石英からなるインジェクター（ガス導入管）
８、９、１０が設けられている。また、インナーチュー
ブ内部には、ウェハーを載置するボート５及びガスを加
熱するための保温筒４が配置されており、これらはハッ
チ７とともに装置外部へ抜き出すことができる構造とな
っている。
【００１３】インナーチューブ２内へ接続されたガス導
入用のインジェクターは、シラン系化合物導入用のメイ
ンインジェクター８と、ドーパントインジェクター９、
１０が設置されている。メインインジェクター８から
は、主要な成膜ガスであるシラン系化合物と同時にドー
パントも導入できるようにしている。ドーパントインジ
ェクターの数は、成膜中において装置内のドーパント濃
度が均一にできるのであれば特に制限はないが、通常は
１〜５本設置される。ドーパントインジェクター９、１
０は、成膜中のドーパントの消費にかかわらず装置内の
ドーパント濃度が均一になるように、導入口をそれぞれ
インナーチューブの中央部と上部に位置するように設け
ている。ドーパントインジェクターの数とその導入口の
位置は、装置の構成や処理しようとするウェハーの口径
等に応じて適宜設定する。
入用のインジェクターは、シラン系化合物導入用のメイ
ンインジェクター８と、ドーパントインジェクター９、
１０が設置されている。メインインジェクター８から
は、主要な成膜ガスであるシラン系化合物と同時にドー
パントも導入できるようにしている。ドーパントインジ
ェクターの数は、成膜中において装置内のドーパント濃
度が均一にできるのであれば特に制限はないが、通常は
１〜５本設置される。ドーパントインジェクター９、１
０は、成膜中のドーパントの消費にかかわらず装置内の
ドーパント濃度が均一になるように、導入口をそれぞれ
インナーチューブの中央部と上部に位置するように設け
ている。ドーパントインジェクターの数とその導入口の
位置は、装置の構成や処理しようとするウェハーの口径
等に応じて適宜設定する。
【００１４】本発明の方法に用いるシラン系化合物とし
ては、シラン、ジシラン等のＳｉnＨ2n+2で表される水
素化珪素や、クロルシラン等のハロゲンシランが挙げら
れ、これらの混合物を用いてもよい。中でもシラン、ジ
シラン、クロルシラン或いはこれらの混合物が好まし
く、特にシラン、ジシランあるいはこれらの混合物が好
ましい。ドーパントとしてはＰＨ3等のリン系化合物が
好ましい。酸化性ガスとしては、酸素等が挙げられ、窒
素やアルゴン、ヘリウム等の不活性ガスで希釈された酸
素ガスを用いることが好ましい。
ては、シラン、ジシラン等のＳｉnＨ2n+2で表される水
素化珪素や、クロルシラン等のハロゲンシランが挙げら
れ、これらの混合物を用いてもよい。中でもシラン、ジ
シラン、クロルシラン或いはこれらの混合物が好まし
く、特にシラン、ジシランあるいはこれらの混合物が好
ましい。ドーパントとしてはＰＨ3等のリン系化合物が
好ましい。酸化性ガスとしては、酸素等が挙げられ、窒
素やアルゴン、ヘリウム等の不活性ガスで希釈された酸
素ガスを用いることが好ましい。
【００１５】次に、上記のＣＶＤ装置を用いた半導体装
置の製造方法の一実施形態を説明する。
置の製造方法の一実施形態を説明する。
【００１６】まず、装置外で複数のウェハーをボート５
に載置し、これを、内部が５００〜６００℃、好ましく
は５００〜５５０℃に保持されたインナーチューブ内へ
挿入し、真空装置により装置内部の空気を排出する。次
いで、装置内に窒素ガス等の不活性ガスを導入し、装置
内を０．５〜２．０Torr、好ましくは１．０〜１．６To
rrに保持するとともに、装置内に挿入されたウェハーを
加熱する。
に載置し、これを、内部が５００〜６００℃、好ましく
は５００〜５５０℃に保持されたインナーチューブ内へ
挿入し、真空装置により装置内部の空気を排出する。次
いで、装置内に窒素ガス等の不活性ガスを導入し、装置
内を０．５〜２．０Torr、好ましくは１．０〜１．６To
rrに保持するとともに、装置内に挿入されたウェハーを
加熱する。
【００１７】次に、各インジェクターからシラン化合物
とドーパントを導入する。本実施の形態の方法では、メ
インインジェクター８から、ＳｉＨ4を１０００〜３０
００sccm、好ましくは１０００〜２０００sccm、ＰＨ3
を１０〜５０sccm、好ましくは３０〜４０sccmを導入
し、ドーパントインジェクター９からはＰＨ3を５sccm
以下、好ましくは１〜３sccm、ドーパントインジェクタ
ー１０からはＰＨ3を１〜２０sccm導入する。これらの
成膜ガスの流量は装置外部に設置されたマスフローコン
トローラによって制御される。その際、成膜反応後の排
ガスは、アウターチューブ１とインナーチューブ２の間
を通過し、さらにマニホールド１１の排気口６から排気
される。図１中にガスの流れを矢印で示した。
とドーパントを導入する。本実施の形態の方法では、メ
インインジェクター８から、ＳｉＨ4を１０００〜３０
００sccm、好ましくは１０００〜２０００sccm、ＰＨ3
を１０〜５０sccm、好ましくは３０〜４０sccmを導入
し、ドーパントインジェクター９からはＰＨ3を５sccm
以下、好ましくは１〜３sccm、ドーパントインジェクタ
ー１０からはＰＨ3を１〜２０sccm導入する。これらの
成膜ガスの流量は装置外部に設置されたマスフローコン
トローラによって制御される。その際、成膜反応後の排
ガスは、アウターチューブ１とインナーチューブ２の間
を通過し、さらにマニホールド１１の排気口６から排気
される。図１中にガスの流れを矢印で示した。
【００１８】この状態において、ウェハ上に膜厚３００
０Åのリンドープシリコン膜を成膜した後、マスフロー
コントローラの流量設定値を０にして、全ての成膜ガス
の供給を停止して成膜を終了した。
０Åのリンドープシリコン膜を成膜した後、マスフロー
コントローラの流量設定値を０にして、全ての成膜ガス
の供給を停止して成膜を終了した。
【００１９】次に、装置内および各インジェクター配管
内を排気、及び窒素ガス等の不活性ガスで置換を行う。
内を排気、及び窒素ガス等の不活性ガスで置換を行う。
【００２０】その後、温度を前記成膜温度に保ったま
ま、インジェクターのいずれか或いは全てから１％酸素
含有アルゴンガスを１〜２Torrの減圧下で流量１０００
〜２０００sccmで１〜５分間導入する。このような状態
で、リンドープシリコン膜の表面を酸化し、リンドープ
シリコン膜上に膜厚５〜１５Åの酸化膜を形成する。こ
のような酸化膜が形成されるのであれば、酸素量、圧
力、温度、時間等の成膜条件に特に制限はないが、前の
成膜工程と同様な温度および圧力範囲で行うことが操作
上好ましい。
ま、インジェクターのいずれか或いは全てから１％酸素
含有アルゴンガスを１〜２Torrの減圧下で流量１０００
〜２０００sccmで１〜５分間導入する。このような状態
で、リンドープシリコン膜の表面を酸化し、リンドープ
シリコン膜上に膜厚５〜１５Åの酸化膜を形成する。こ
のような酸化膜が形成されるのであれば、酸素量、圧
力、温度、時間等の成膜条件に特に制限はないが、前の
成膜工程と同様な温度および圧力範囲で行うことが操作
上好ましい。
【００２１】この後、常法に従って、装置内を大気開放
してボート５をインナーチューブ２内から装置外へ抜き
出し、ボート５に載置された処理済みウェハーを未処理
ウェハーと取り換えて、再びボート５をインナーチュー
ブ２内に挿入し、前述と同様にして次のバッチの成膜工
程を開始する。
してボート５をインナーチューブ２内から装置外へ抜き
出し、ボート５に載置された処理済みウェハーを未処理
ウェハーと取り換えて、再びボート５をインナーチュー
ブ２内に挿入し、前述と同様にして次のバッチの成膜工
程を開始する。
【００２２】以上の方法で異なるスタンバイ時間で２バ
ッチ目のリンドープシリコン膜を成膜し、それぞれのリ
ンドープシリコン膜に発生した異物の数を測定した。そ
の際、直径０．３μｍ未満の異物はカウントしなかっ
た。同じく、ウェハーのエッジから４mmの領域の異物は
カウントしなかった。図３に、スタンバイ時間に対する
異物の数（平均値）を示すグラフを示す。また、比較と
して、酸化膜を形成する工程を行わなかった以外は本実
施の形態と同様に行った場合の結果を図４に示す。この
結果から、本実施の形態の方法はスタンバイ時間が長く
ても異物の発生を抑制できることがわかる。
ッチ目のリンドープシリコン膜を成膜し、それぞれのリ
ンドープシリコン膜に発生した異物の数を測定した。そ
の際、直径０．３μｍ未満の異物はカウントしなかっ
た。同じく、ウェハーのエッジから４mmの領域の異物は
カウントしなかった。図３に、スタンバイ時間に対する
異物の数（平均値）を示すグラフを示す。また、比較と
して、酸化膜を形成する工程を行わなかった以外は本実
施の形態と同様に行った場合の結果を図４に示す。この
結果から、本実施の形態の方法はスタンバイ時間が長く
ても異物の発生を抑制できることがわかる。
【００２３】この異物が本実施の形態の適用により減少
する現象は、シリコン膜中あるいは酸化膜中での、リン
の拡散特性（拡散され易さ）により説明することができ
る。リンのシリコン膜中での拡散係数は３．８５と比較
的大きい（拡散速度が高い）が、酸化膜中での拡散係数
は５．７３Ｅ−５（文献によっては１．８６Ｅ−１）
と、シリコン膜中でのそれと比べて非常に小さい（拡散
速度が低い）。例えば、リンが拡散されているシリコン
膜あるいはシリコン基板を酸化した場合、拡散されてい
るリンは殆ど酸化膜中には取り込まれず、シリコンと酸
化膜との界面に偏析する。本実施の形態は、リンのこの
特性を利用し、形成されたリンドープシリコン膜表面に
付着したドーパント（ＰＨ3）を、酸化膜とリンドープ
シリコンとの界面に封止しようとするものである。
する現象は、シリコン膜中あるいは酸化膜中での、リン
の拡散特性（拡散され易さ）により説明することができ
る。リンのシリコン膜中での拡散係数は３．８５と比較
的大きい（拡散速度が高い）が、酸化膜中での拡散係数
は５．７３Ｅ−５（文献によっては１．８６Ｅ−１）
と、シリコン膜中でのそれと比べて非常に小さい（拡散
速度が低い）。例えば、リンが拡散されているシリコン
膜あるいはシリコン基板を酸化した場合、拡散されてい
るリンは殆ど酸化膜中には取り込まれず、シリコンと酸
化膜との界面に偏析する。本実施の形態は、リンのこの
特性を利用し、形成されたリンドープシリコン膜表面に
付着したドーパント（ＰＨ3）を、酸化膜とリンドープ
シリコンとの界面に封止しようとするものである。
【００２４】上記本実施の形態の方法によれば、図２に
示すように、装置内壁２１等に形成されたリンドープシ
リコン膜２２表面に吸着したドーパント（ＰＨ3）２４
は、大気と接触する前に酸化膜で覆われるため、昇華性
のリン系生成物は形成されず、たとえ形成されても酸化
膜により封止されるため、次のバッチの成膜工程におい
て未処理のウェハー表面にリン系生成物が付着すること
はない。なお、成膜処理されたウェハーのリンドープシ
リコン膜上にも酸化膜が形成されるが、この酸化膜は後
のアルカリ洗浄工程やウェットエッチング工程において
容易に除去される。
示すように、装置内壁２１等に形成されたリンドープシ
リコン膜２２表面に吸着したドーパント（ＰＨ3）２４
は、大気と接触する前に酸化膜で覆われるため、昇華性
のリン系生成物は形成されず、たとえ形成されても酸化
膜により封止されるため、次のバッチの成膜工程におい
て未処理のウェハー表面にリン系生成物が付着すること
はない。なお、成膜処理されたウェハーのリンドープシ
リコン膜上にも酸化膜が形成されるが、この酸化膜は後
のアルカリ洗浄工程やウェットエッチング工程において
容易に除去される。
【００２５】また、上記実施の形態において酸化膜の形
成は、成膜処理されたウェハーが装置内に存在する状態
で行ったが、他の実施の形態として、この処理済みのウ
ェハーを装置外に取り出した後、装置内のシリコン膜上
に酸化膜の形成を行い、次いで、未処理ウェハーをボー
トに載置して次のバッチの成膜を開始してもよい。
成は、成膜処理されたウェハーが装置内に存在する状態
で行ったが、他の実施の形態として、この処理済みのウ
ェハーを装置外に取り出した後、装置内のシリコン膜上
に酸化膜の形成を行い、次いで、未処理ウェハーをボー
トに載置して次のバッチの成膜を開始してもよい。
【００２６】
【発明の効果】以上の説明から明らかなように本発明に
よれば、成膜工程中の異常成長やパーティクル等の異物
の発生が抑制できるため、製造の歩留まりを向上でき、
また高品質・高信頼性の半導体装置を提供できる。
よれば、成膜工程中の異常成長やパーティクル等の異物
の発生が抑制できるため、製造の歩留まりを向上でき、
また高品質・高信頼性の半導体装置を提供できる。
【００２７】また、従来行っていた装置内に付着したＰ
Ｈ3等のドーパントに起因するリン系生成物を洗浄する
工程を省略することができ、装置の稼働率を高くするこ
とができる。
Ｈ3等のドーパントに起因するリン系生成物を洗浄する
工程を省略することができ、装置の稼働率を高くするこ
とができる。
【図１】本発明の減圧気相成長装置の一実施形態の概略
構成図である。
構成図である。
【図２】本発明の方法により、装置内壁に形成されたリ
ンドープシリコン膜上に酸化膜を形成する前後の状態を
示す模式図である。
ンドープシリコン膜上に酸化膜を形成する前後の状態を
示す模式図である。
【図３】本発明の方法により成膜したリンドープシリコ
ン膜のスタンバイ時間に対する異物の発生数を示す図で
ある。
ン膜のスタンバイ時間に対する異物の発生数を示す図で
ある。
【図４】従来の方法により成膜したリンドープシリコン
膜のスタンバイ時間に対する異物の発生数を示す図であ
る。
膜のスタンバイ時間に対する異物の発生数を示す図であ
る。
【図５】従来の方法において、装置内壁に形成されたリ
ンドープシリコン膜表面にリン系生成物が形成される様
子を模式的に示した図である。
ンドープシリコン膜表面にリン系生成物が形成される様
子を模式的に示した図である。
【図６】従来の方法において、ウェハー上に形成された
リンドープシリコン膜に異物が発生した状態を模式的に
示した図である。
リンドープシリコン膜に異物が発生した状態を模式的に
示した図である。
１ アウターチューブ ２ インナーチューブ ３ ヒーター ４ 保温筒 ５ ボート ６ 排気口 ７ ハッチ ８ メインインジェクター ９、１０ ドーパントインジェクター １１ マニホールド ２１ 装置内壁 ２２ リンドープシリコン膜 ２３ 酸化膜 ２４ ドーパント ５１ 装置内壁 ５２ リンドープシリコン膜 ６１ Ｓｉ基板 ６２ 層間絶縁膜 ６３ リンドープシリコン膜 ６４ リン系生成物 ６５ 異物
Claims (10)
- 【請求項１】 減圧気相成長装置内にシラン系化合物お
よびドーパントを導入してウェハー上に不純物ドープシ
リコン膜を成膜する工程と、該成膜工程の終了後に酸化
性ガスを導入して、該装置内に形成されたシリコン膜上
に酸化膜を形成する工程を有することを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記酸化膜を形成する工程後、次のバッ
チの成膜のために装置内を大気開放してウェハーを交換
する工程を有する請求項１記載の半導体装置の製造方
法。 - 【請求項３】 減圧気相成長装置内にシラン系化合物お
よびドーパントを導入してウェハー上に不純物ドープシ
リコン膜を成膜する工程を有する半導体装置の製造方法
であって、該装置内にウェハーを載置する前に酸化性ガ
スを導入して、前のバッチの成膜工程で該装置内に形成
されたシリコン膜上に酸化膜を形成する工程を有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 前記減圧気相成長装置が、ガス導入用の
複数のインジェクターを有し、シラン系化合物導入用の
インジェクターとは別に、ドーパント導入用のインジェ
クターを有している請求項２又は３記載の半導体装置の
製造方法。 - 【請求項５】 前記成膜工程の温度および圧力下で前記
酸化性ガスを導入する請求項４記載の半導体装置の製造
方法。 - 【請求項６】 前記成膜工程の終了後、装置内およびイ
ンジェクター配管内を排気および不活性ガスで置換を行
った後に前記酸化性ガスを導入する請求項４記載の半導
体装置の製造方法。 - 【請求項７】 前記ドーパントがリン系化合物である請
求項４記載の半導体装置の製造方法。 - 【請求項８】 前記シラン系化合物がシラン、ジシラ
ン、クロルシラン或いはこれらの混合物である請求項４
記載の半導体装置の製造方法。 - 【請求項９】 前記酸化性ガスが、酸素ガス或いは不活
性ガスで希釈された酸素ガスである請求項４記載の半導
体装置の製造方法。 - 【請求項１０】 外部にヒーターが設けられ、排気手段
が接続された反応管と、該反応管内へガスが導入される
ようにシラン系化合物導入用インジェクター及びドーパ
ント導入用インジェクターを有し、該インジェクターか
ら酸化性ガスを導入できる機構を有し、該反応管内部に
ウェハーを載置できる保持手段と、該保持手段を装置外
部に取り出せる機構を有する減圧気相成長装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10061419A JPH11260734A (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
| TW088103254A TW414921B (en) | 1998-03-12 | 1999-03-03 | A manufacturing process for a semiconductor device |
| US09/264,567 US6333266B1 (en) | 1998-03-12 | 1999-03-08 | Manufacturing process for a semiconductor device |
| GB9905632A GB2335203A (en) | 1998-03-12 | 1999-03-11 | Oxidising doped silicon films |
| KR1019990008161A KR100348833B1 (ko) | 1998-03-12 | 1999-03-11 | 반도체 장치의 제조 공정 |
| CN99103859A CN1115717C (zh) | 1998-03-12 | 1999-03-12 | 半导体器件的制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10061419A JPH11260734A (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260734A true JPH11260734A (ja) | 1999-09-24 |
Family
ID=13170571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10061419A Pending JPH11260734A (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6333266B1 (ja) |
| JP (1) | JPH11260734A (ja) |
| KR (1) | KR100348833B1 (ja) |
| CN (1) | CN1115717C (ja) |
| GB (1) | GB2335203A (ja) |
| TW (1) | TW414921B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014119955A1 (ko) * | 2013-02-01 | 2014-08-07 | 주식회사 티지오테크 | 배치식 증착층 형성장치 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3159187B2 (ja) * | 1998-11-04 | 2001-04-23 | 日本電気株式会社 | 薄膜成膜方法 |
| US6982214B2 (en) * | 2002-10-01 | 2006-01-03 | Applied Materials, Inc. | Method of forming a controlled and uniform lightly phosphorous doped silicon film |
| WO2010091473A1 (en) * | 2009-02-12 | 2010-08-19 | Griffith University | A chemical vapour deposition system and process |
| CN103663457B (zh) * | 2013-11-29 | 2016-01-27 | 上海华力微电子有限公司 | 多晶硅反应炉 |
| CN116613055B (zh) * | 2023-07-18 | 2024-02-02 | 粤芯半导体技术股份有限公司 | 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919060A (en) | 1974-06-14 | 1975-11-11 | Ibm | Method of fabricating semiconductor device embodying dielectric isolation |
| DE3174638D1 (en) | 1980-10-29 | 1986-06-19 | Fairchild Camera Instr Co | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth |
| US4441249A (en) | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
| JPS5975661A (ja) | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS59127841A (ja) | 1983-01-12 | 1984-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US5021354A (en) | 1989-12-04 | 1991-06-04 | Motorola, Inc. | Process for manufacturing a semiconductor device |
| JPH03236471A (ja) | 1990-02-09 | 1991-10-22 | Nec Kyushu Ltd | 減圧式気相成長装置 |
| US5320680A (en) | 1991-04-25 | 1994-06-14 | Silicon Valley Group, Inc. | Primary flow CVD apparatus comprising gas preheater and means for substantially eddy-free gas flow |
| US5427625A (en) | 1992-12-18 | 1995-06-27 | Tokyo Electron Kabushiki Kaisha | Method for cleaning heat treatment processing apparatus |
| JP3265042B2 (ja) | 1993-03-18 | 2002-03-11 | 東京エレクトロン株式会社 | 成膜方法 |
| EP0661731B1 (en) * | 1993-12-28 | 2000-05-31 | Applied Materials, Inc. | A single chamber CVD process for thin film transistors |
| JP3432601B2 (ja) | 1994-06-17 | 2003-08-04 | 東京エレクトロン株式会社 | 成膜方法 |
| JPH08250507A (ja) | 1995-03-07 | 1996-09-27 | Toshiba Corp | 半導体膜の堆積方法 |
| JPH0953179A (ja) | 1995-08-17 | 1997-02-25 | Hitachi Ltd | ガス導入構造およびそれを用いたｃｖｄ装置 |
| JPH09275099A (ja) | 1996-04-02 | 1997-10-21 | Hitachi Ltd | 薄膜形成装置およびそれを用いた半導体装置の製造方法 |
| US5780342A (en) | 1996-12-05 | 1998-07-14 | Winbond Electronics Corporation | Method for fabricating dielectric films for non-volatile electrically erasable memories |
| JP3556795B2 (ja) | 1997-02-27 | 2004-08-25 | 株式会社日立国際電気 | 半導体製造方法 |
| TW373243B (en) * | 1998-07-08 | 1999-11-01 | United Integrated Circuit Corp | Apparatus and method of forming mixed multi-crystal silicon layer |
-
1998
- 1998-03-12 JP JP10061419A patent/JPH11260734A/ja active Pending
-
1999
- 1999-03-03 TW TW088103254A patent/TW414921B/zh not_active IP Right Cessation
- 1999-03-08 US US09/264,567 patent/US6333266B1/en not_active Expired - Fee Related
- 1999-03-11 GB GB9905632A patent/GB2335203A/en not_active Withdrawn
- 1999-03-11 KR KR1019990008161A patent/KR100348833B1/ko not_active IP Right Cessation
- 1999-03-12 CN CN99103859A patent/CN1115717C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014119955A1 (ko) * | 2013-02-01 | 2014-08-07 | 주식회사 티지오테크 | 배치식 증착층 형성장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1115717C (zh) | 2003-07-23 |
| KR19990077798A (ko) | 1999-10-25 |
| KR100348833B1 (ko) | 2002-08-17 |
| GB2335203A (en) | 1999-09-15 |
| GB9905632D0 (en) | 1999-05-05 |
| CN1229266A (zh) | 1999-09-22 |
| US6333266B1 (en) | 2001-12-25 |
| TW414921B (en) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12033852B2 (en) | Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
| TWI443747B (zh) | 半導體裝置製造方法以及基板處理方法及設備 | |
| JP2004529489A (ja) | 高誘電率ゲート絶縁層の形成方法 | |
| JP2004523885A (ja) | 堆積前の表面調整方法 | |
| JP2001237243A (ja) | インシチュ誘電体スタックの製造方法及びそのプロセス | |
| JPH06318551A (ja) | 薄膜の形成方法およびその装置 | |
| JP2002110572A (ja) | マルチデポジションｓａｃｖｄリアクタ | |
| US20060021570A1 (en) | Reduction in size of hemispherical grains of hemispherical grained film | |
| JP2685028B2 (ja) | 半導体装置の製造方法 | |
| JPS61117841A (ja) | シリコン窒化膜の形成方法 | |
| JPH11260734A (ja) | 半導体装置の製造方法 | |
| US5783257A (en) | Method for forming doped polysilicon films | |
| JP3274602B2 (ja) | 半導体素子の製造方法及び基板処理装置 | |
| JP2000150815A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP3222723B2 (ja) | 半導体装置の製造方法 | |
| US5766785A (en) | Method and apparatus for manufacturing a semiconductor device | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JP2001068421A (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JPH02268433A (ja) | 半導体装置の製造方法 | |
| JP2004095940A (ja) | 半導体装置の製造方法 | |
| JPS62239537A (ja) | 薄膜形成装置 | |
| JP3068522B2 (ja) | 半導体装置の製造方法 | |
| JPH05343335A (ja) | シリコン窒化膜の形成方法 | |
| JPH0963955A (ja) | 成膜装置、成膜方法および単結晶膜の製造方法 | |
| JPS6272131A (ja) | 気相反応方法及びその方法の実施に直接使用する気相反応装置 |