JP3274602B2 - 半導体素子の製造方法及び基板処理装置 - Google Patents

半導体素子の製造方法及び基板処理装置

Info

Publication number
JP3274602B2
JP3274602B2 JP08510696A JP8510696A JP3274602B2 JP 3274602 B2 JP3274602 B2 JP 3274602B2 JP 08510696 A JP08510696 A JP 08510696A JP 8510696 A JP8510696 A JP 8510696A JP 3274602 B2 JP3274602 B2 JP 3274602B2
Authority
JP
Japan
Prior art keywords
wafer
processing
chamber
substrate
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08510696A
Other languages
English (en)
Other versions
JPH09283589A (ja
Inventor
洋典 井上
誉也 鈴木
智司 渡辺
信行 三瀬
敏幸 内野
義彦 桜井
孝男 内藤
文秀 池田
泰啓 井ノ口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP08510696A priority Critical patent/JP3274602B2/ja
Priority to KR1019970012599A priority patent/KR970072120A/ko
Publication of JPH09283589A publication Critical patent/JPH09283589A/ja
Application granted granted Critical
Publication of JP3274602B2 publication Critical patent/JP3274602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板等の基
板を処理する方法及び処理装置に係り、特に枚葉処理方
式の基板処理方法及び処理装置に関するものである。
【０００２】
【従来の技術】シリコンウエハなどの半導体基板を高温
（〜９００℃以上）に加熱しながら水分や酸素などの酸
化性ガスを供給し、表面反応により酸化膜を形成する熱
酸化プロセス、同様に高温度を加えながら熱処理して表
面の高濃度の不純物を内部に熱拡散する不純物拡散プロ
セス、さらに反応性ガスを供給しウエハ表面を気相化学
反応によりエッチするドライエッチングプロセス、ま
た、気相化学反応により薄膜をウエハ表面に堆積するＣ
ＶＤ（Chemical Vapor Deposition）プロセスなどは半
導体素子製造の重要なプロセスである。これまで前述の
プロセスは、大量の処理が可能でプロセスコストを小さ
くできると言う理由で、主として反応チャンバに多数の
ウエハを収納し処理する、所謂バッチ処理方式の半導体
処理装置で実施されている。
【０００３】近年、益々大型化するウエハ径（８インチ
以上）への対応やウエハ・チャージ数の増大による生産
性の向上を目的とし、前述いずれのプロセスにおいても
処理室（反応室）の大型化が進められている。しかしな
がら、ウエハを水平に多段積載し大口径ウエハを大量に
チャージする方法では全てのウエハに対する均一処理が
非常に困難となり、また、ウエハを平面的に多数並べ処
理する方法では大型化の効果は小さくなってきている。
【０００４】前述のプロセスに比べ比較的高温で処理
し、単結晶基板ウエハの上に基板と同じ方位をもつシリ
コン単結晶薄膜を気相化学反応で形成するシリコンエピ
タキシャル（epitaxial）成長技術も、半導体素子製造
における主要なプロセスである。従来、エピタキシャル
成長は石英製反応室内の回転する円盤状の加熱台（サセ
プタ）に基板ウエハを平面的に並べて高温（〜１０００
℃）に加熱し、原料のシリコン化合物ガスをサセプタ中
心の供給管から放射状に供給する方式（パンケーキ型エ
ピタキシャル炉）で行われている。また、加熱台を角錐
状とし、ウエハを平面的に並べてチャージ数を増やし
た、所謂バレル型と呼ばれるエピタキシャル成長炉も用
いられている。
【０００５】いずれの方式も加熱台上にウエハを平面的
に並べ処理する方式で、その大型化も限界に近く、さら
に、サセプタの大型化は熱容量の増大を招き昇降温のプ
ロセス時間も長くなり、この点からも生産性（単位時間
当たりのウエハ生産数：スループット）の向上効果を小
さくしている。さらに、大型サセプタの全ての領域に対
して原料ガスを均一供給することも困難となり、回転な
どの方法でこの不均一を補償しても、サセプタ全領域の
ウエハのエピタキシャル層膜厚や抵抗率を均一にするこ
とは非常に困難となっている。
【０００６】近年、半導体プロセスの大口径化、高精度
化に伴う前述した問題点を解消する方策の一つとして、
特開平６−２９３５９５号公報又は特開平７−９４４１
９号公報などに記載された枚葉処理方式の半導体処理装
置が提案されている。この方法は、基板ウエハを１枚、
または２枚ずつ処理することから大口径ウエハの処理の
均一性確保は容易である。
【０００７】しかしながら、枚葉処理方式は１バッチの
処理数が少なく原理的にスループットが小さい。このた
め、プロセス時間の短縮、ウエハ搬送などの操作の自動
化、加熱や膜厚の均一性確保が可能な２枚程度までのチ
ャージ・ウエハ数の増大、更に一つのウエハ搬送装置の
廻りに処理室チャンバを複数設置するマルチ化などの対
策によるスループットの増大が図られている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、チャンバのマルチ化によってもスループッ
トの大幅な増大を達成できないという難点がある。図８
は、熱酸化をチャンバを３室にマルチ化した枚葉処理方
式熱処理装置により実施する場合のプロセス・シーケン
スの一例の説明図である。図中の横軸は時間軸である。
【０００９】プロセスは、ウエハを処理室に挿入し、酸
化性の雰囲気中で熱処理する工程、及び樹脂製のウエハ
カセットの変形を防ぐため熱処理を終えた高温のウエハ
を冷却する冷却工程で構成されている。一つのウエハ搬
送装置（ロボット）の稼働（図中の太い矢印）を有効に
利用して３つのチャンバのプロセスを完了することで高
いスループットが得られる。このプロセスにおいてスル
ープットを更に増大するには、熱処理工程や冷却工程時
間を短縮し、全体のプロセス時間を短縮することが重要
である。しかしながら、ウエハ冷却が１つのチャンバで
実施されることから、ウエハ搬送装置（ロボット）の稼
働以外にも、冷却工程がそれぞれのチャンバの工程の自
由度を制約し、結局装置全体のプロセス時間の短縮を困
難とし、スループット増大の目的を達成できない。熱酸
化チャンバそれぞれに対応した冷却チャンバ（冷却室）
を設ける方法で冷却工程の制約を解消する方策は、装置
の大型化と高額化を招き得策とは言えない。
【００１０】図９は、成長チャンバを３室にマルチ化し
た枚葉処理方式エピタキシャル成長装置のプロセス・シ
ーケンスの一例の説明図である。エピタキシャル成長の
場合、プロセスは、基板ウエハを反応室に挿入してエピ
タキシャル層を形成する成長工程とウエハの冷却工程の
外、成長後反応室に析出した不要のシリコンを気相エッ
チングにより除去して清浄化するクリーニング工程が増
える。一般に、シリコンエピタキシャル成長のような１
０００℃以上の高温度の反応ではウエハ冷却の工程時間
が長く、装置全体のプロセス時間に対する冷却工程の影
響はより大きい。本発明は前述した問題点を解消し、ス
ループットの大きな枚葉処理方式の半導体処理方法及び
処理装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、単一の搬送手
段を備える基板搬送室に、各々ｎ（ｎ≧１）枚の基板を
収納して高温処理できるｍ（ｍ≧２）個の処理室と１個
の冷却室とが連結されている基板処理装置を用いて、搬
送手段によりカセットに収納された基板を処理室に順次
挿入して処理する工程と、処理後の高温の基板を搬送手
段により冷却室に収納して冷却する工程とを含む基板の
処理方法において、冷却室に高温の基板をｎ×ｍ枚以上
収納して冷却することを特徴とするものである。
【００１２】処理室は、シリコン基板等の基板を加熱処
理して酸化膜や不純物拡散層を形成する加熱処理室とす
ることができる。また、処理室は、シリコン基板等の基
板を加熱し、原料ガスを供給してシリコンのエピタキシ
ャル成長層、例えばＣＶＤ膜を形成する反応室であって
もよい。
【００１３】また、本発明は、単一の搬送手段を備える
基板搬送室に、各々ｎ（ｎ≧１）枚の基板を収納して高
温処理できるｍ（ｍ≧２）個の処理室と１個の冷却室と
を連結した基板の処理装置において、冷却室はｎ×ｍ枚
以上の基板を収納できることを特徴とするものである。
処理室は、基板に酸化膜又は不純物拡散層を形成する熱
処理を行う処理室、あるいは、基板を加熱し、原料ガス
を供給して基板にエピタキシャル成長層、例えばＣＶＤ
膜を形成する反応室とすることができる。
【００１４】冷却室は、すでに冷却室に収納されて冷却
中の基板に対して後から収納された高温の基板が与える
影響を軽減するために、収納する基板を少なくともｎ枚
ずつ仕切る仕切板を設けてもよい。本発明によれば、処
理室から搬送装置により順次取り出される処理を完了し
た高温状態のウエハ全てを一つの冷却室において冷却す
ることが可能となり、装置全体のプロセス時間に対する
冷却工程の影響を小さくできる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１は、本発明の枚葉処理
方式の熱酸化装置の一例を説明する平面略図である。装
置の中央部にウエハ搬送装置４を備えた六角形状の搬送
室３が設けられている。そして搬送室３の廻りには、処
理前のウエハ（基板ウエハ）２を加熱しながら酸化性ガ
スを供給して酸化膜を形成する３室の処理室１、酸化膜
の形成を終え反応室から取り出された高温の酸化膜形成
ウエハ２１を収納して冷却するウエハ冷却室５、基板ウ
エハ２及び酸化膜形成ウエハ２１をそれぞれのカセット
７に収納する２室のカセット室６が機能的に配置されて
いる。
【００１６】図２は、図１に示す熱酸化装置において、
一つの処理室１と、ウエハ搬送室３及びウエハ冷却室５
のそれぞれの中心部を結ぶ直線Ａ、Ｂ間における装置の
断面説明図である。処理室１、ウエハ搬送室３の断面構
造と機能は従来とほぼ同等である。しかしながら、冷却
室５はウエハ受取部５１が多段構造であり、３つの処理
室１において１回の工程で処理されるウエハ２１の全て
を収納（１処理室で１枚処理の場合には３枚以上、１処
理室で２枚処理の場合には６枚以上収納）して冷却でき
る機能を有し、この構造と機能が従来装置と異なる。
【００１７】この熱酸化装置において、搬送室３の搬送
装置４によりウエハ・カセット７から処理前の基板ウエ
ハ２が取り出され、第１から第３のそれぞれの処理室１
に順次搬送され、処理室１の所定位置にセットされる。
基板ウエハ２は加熱装置により予め高温に保持された処
理室１内で所定温度に昇温されると共に、処理室１内部
はゲートバルブ１１を閉じて処理雰囲気ガスに置換さ
れ、酸化性ガスを所定時間供給して所望の厚みの酸化膜
が形成される。酸化膜の形成を終えたウエハ２１は、ゲ
ートバルブ１１を開けて処理室１から順次搬送装置４に
より取り出され、冷却室５に搬送される。ウエハが取り
出された処理室１には、１回目と同様に、第１から第３
の処理室１それぞれに基板ウエハ２が順次搬送される。
冷却室５に順次搬入された酸化膜を形成した高温のウエ
ハ２１は、冷却室５内で所定時間冷却された後、搬送装
置４の空き時間を利用してウエハ・カセット７へ搬送さ
れる。
【００１８】以上に説明した装置により、酸化膜形成を
完了した高温状態のウエハ２１が処理室１から搬送装置
４により順次取り出された場合にも、一つの冷却室５に
おいて全てのウエハ２１の冷却が可能であり、それぞれ
の処理室１はウエハ冷却工程の制約なしに次の酸化ウエ
ハ２１を製造できる。したがって、装置全体のプロセス
時間を大幅に短縮でき、枚葉式処理装置の生産性を大幅
に向上することができる。
【００１９】次に、図３も参照して本発明による処理方
法の例について説明する。図３は、図１に示す本発明の
枚葉式処理装置により酸化膜形成ウエハを作製する場合
の工程ダイアグラムの説明図である。最初に、搬送室３
の搬送装置４によりウエハ・カセット７から直径２００
ｍｍの基板ウエハ２が取り出される。その基板ウエハ２
は、第１処理室１のゲートバルブ１１を開いて第１処理
室１内に挿入され、その石英製のウエハ載置台１２にセ
ットされる。次に、ゲートバルブ１１を閉じ、キャリア
ガスのＮ2 を５ｌ／ｍｉｎ導入し、処理室１内部をガス
置換する。この時、基板ウエハ２は加熱装置により予め
高温に保持された処理室１内で昇温される。基板ウエハ
２が１０５０℃の所定温度に達すると同時に、Ｈ2 を２
ｌ／ｍｉｎ、Ｏ2 を１ｌ／ｍｉｎの混合ガスを燃焼して
水蒸気を作ってキャリアガスのＮ2 中に３分間混入し、
基板ウエハ表面に厚みおよそ０．１μｍの酸化膜を形成
する。酸化膜形成後、Ｈ2 とＯ2の供給を止め、Ｎ2 キ
ャリアガスで反応室１を１分間置換する。続いて、ゲー
トバルブ１１を開け、搬送装置４で処理室１の酸化膜形
成ウエハ２１を取り出して冷却室５に搬送する。ウエハ
を取り出した処理室は、搬送装置４により新たな基板ウ
エハ２が再び挿入され、次の酸化膜形成の工程が繰り返
される。
【００２０】以上の操作は、ウエハ搬送装置４の稼働が
可能な範囲で第２及び第３の処理室１において順次実施
される。一方、ゲートバルブ１１開けて搬送装置４で処
理室１から取り出された、酸化膜形成を終えたウエハ２
１は高温である。このため、ウエハはカセット７に収納
可能な１５０℃以下の温度になるまでの所定時間、冷却
室５内で放冷され、更に搬送装置４が基板ウエハ２の搬
送を終えるまで冷却室５で待機（図中破線矢印）した
後、ウエハ・カセット７へ搬送される。
【００２１】図４は冷却室５の一例の詳細を示す図で、
（ａ）は縦断面図、（ｂ）はそのＡ−Ｂ断面図である。
冷却室５のウエハ受取部５１は多段状で多数のウエハ２
１の収納、放冷が可能で、第２、第３の処理室から順次
搬送されるウエハ２１はこの一つの冷却室５で冷却され
る。多段状のウエハ受取部５１は、昇降部材５２によっ
て一体的に上下動することができ、搬送装置４により所
望の場所にウエハ２１を出し入れすることができる。多
段状のウエハ受取部５１は、中間に断熱仕切板８を設け
てもよい。
【００２２】多数のウエハを収納できる冷却室を用いる
ことにより、直径２００ｍｍのウエハを２枚ずつ処理す
る処理室を３室配置した場合、１時間当たりおよそ５４
枚の酸化膜形成ウエハの生産が可能となり、従来構造の
冷却室を有する枚葉方式の処理装置に比べ、スループッ
トを１．５倍に向上することができた。
【００２３】次に、本発明の枚葉処理方式装置をエピタ
キシャル成長装置に適用した場合の例を説明する。エピ
タキシャル成長装置の場合、中央部のウエハ搬送室３、
ウエハ冷却室５、カセット室６などの主な装置構成は図
１及び図２に示した酸化炉と同一である。エピタキシャ
ル成長は、基板ウエハを並べて高温（〜１０００℃）に
加熱し、原料のシリコン化合物ガスを供給して気相化学
反応によりエピタキシャル層を形成することから、図１
の処理室は反応室となる。したがって、反応室１はエピ
タキシャル成長時に反応生成物により汚染され、この点
が酸化炉の場合と異なる。
【００２４】図５は、本発明のエピタキシャル成長装置
によりエピタキシャル・ウエハを作製する場合の工程ダ
イアグラムである。最初に、搬送室３の搬送装置４によ
りウエハ・カセット７から直径２００ｍｍの基板ウエハ
２が取り出されて、ゲートバルブ１１を開いた第１反応
室１の石英製のウエハ載置台１２にセットされる。次
に、ゲートバルブ１１を閉じてガス置換すると共に反応
室１内部を成長のキャリアガスのＨ2 を２０ｌ／ｍｉ
ｎ、５０Ｔｏｒｒ導入すると同時に加熱してウエハを１
０００℃の所定温度に昇温する。次いで、シリコン原料
ガスのモノシラン（ＳｉＨ4 ）を１ｌ／ｍｉｎ、ｎ型の
ドーピングガスのフォスフィン（ＰＨ3 ）を１００ｃｃ
／ｍｉｎ、３分間供給して、厚みおよそ５μｍで所望の
抵抗率を持ったｎ型エピタキシャル層を形成する。次
に、モノシランとフォスフィンの供給を止め、Ｈ2 キャ
リアガスで反応室を１分間置換すると同時に加熱装置の
出力を下げ、およそ８００℃までウエハを降温する。
【００２５】その後、ゲートバルブ１１を開け、搬送装
置４で反応室１のエピウエハ２１を取り出して冷却室５
に搬送する。ウエハを取り出した反応室１を再び１００
０℃以上の所定温度に昇温し、Ｈ2 キャリアガス２０ｌ
／ｍｉｎとエッチングガスの塩化水素（ＨＣｌ）２ｌ／
ｍｉｎを２ｍｉｎ間導入して、内壁やウエハ載置台１２
に析出したシリコンをエッチ除去した後、降温する。ク
リーニングにより清浄した反応室１にウエハカセット７
から新たな基板ウエハ２を再び搬送し、次のエピタキシ
ャル成長を実施する。
【００２６】以上の操作は、ウエハ搬送装置４の稼働が
可能な範囲で第２、第３の反応室１において順次実施さ
れる。一方、ゲートバルブ１１開けて搬送装置４で反応
室１から取り出されたエピウエハ２１は、エピタキシャ
ル装置のスループットを高めるために反応室１の降温時
間が短く比較的高温である。このため、ウエハはカセッ
ト７に収納可能な１５０℃以下の温度になるまで冷却室
５内で放冷された後、搬送装置４の空き時間を利用して
ウエハ・カセット７に搬送される。この場合、冷却室５
のウエハ受取部５１は、図４に示したように多段状で多
数のエピウエハ２１の収納、放冷が可能であり、第２、
第３の反応室から順次搬送されるエピウエハ２１は一つ
の冷却室５で冷却される。
【００２７】このように多数のウエハを収納できる冷却
室を用いることにより、直径２００ｍｍのウエハ２枚ず
つ処理する反応室を３室配置した場合、１時間当たりお
よそ４３枚のエピウエハの生産が可能となり、従来構造
の冷却室を有する枚葉方式エピタキシャル成長装置に比
べスループットを１．５倍に向上することができた。ま
た、反応室に供給する反応ガスの種類や基板温度を変更
することで、周知の方法により基板上にポリシリコン
膜、ＳｉＯ2 膜、Ｓｉ3Ｎ4 膜などのＣＶＤ膜を形成す
ることができる。
【００２８】図６は、２枚ずつ３回にわたりウエハを等
時間間隔で冷却室５に搬送した場合のウエハの冷却特性
を示す。ウエハは、冷却室の多段のウエハ受取部の上部
から順に収納した。後で搬送された高温のウエハの影響
を受け、最初に搬送した２枚のウエハのうち下側のウエ
ハの温度が上がり、目標温度までの冷却時間が長くなる
ことが分かる。スループットを大きくするためにプロセ
ス時間を短縮する場合、前述ウエハ冷却時間に対する高
温のウエハの影響は大きくなる。
【００２９】図７は、このような問題点を解消するた
め、１回に搬送されるウエハ毎に仕切板８を設けて、後
で搬送される高温ウエハの影響を小さくした冷却室５を
示す。このような構造の冷却室を採用することにより、
短時間に多数のウエハが搬送される場合にも、目標温度
までの冷却時間が長くなる問題を解消することができ
る。仕切板８をガスや水により冷却する方法は効果をよ
り有効にする方策である。ここではシリコン基板ウエハ
を例にとって説明したが、本発明は炭化珪素（ＳｉＣ）
など他の半導体基板や液晶用のガラス基板に対しても適
用可能である。
【００３０】
【発明の効果】本発明によれば、枚葉方式の基板処理装
置におけるスループットを向上し、高い生産性で処理す
ることが可能となる。
【図面の簡単な説明】
【図１】本発明による枚葉方式基板処理装置の一例の構
成を示す概略平面図。
【図２】図１のＡ−Ｂ断面図。
【図３】本発明による枚葉方式基板処理のプロセスダイ
ヤグラムの一例を示す図。
【図４】冷却室の詳細説明図。
【図５】本発明による枚葉処理方式エピタキシャル成長
のプロセスダイヤグラムの一例を示す図。
【図６】冷却室に搬送されたウエハの冷却特性を説明す
る図。
【図７】仕切板を設けた冷却室を備える装置の断面説明
図。
【図８】従来の枚葉方式基板処理のプロセスダイヤグラ
ムを示す図。
【図９】従来の枚葉処理方式エピタキシャル成長のプロ
セスダイヤグラムを示す図。
【符号の説明】
１…処理室、２…基板ウエハ、３…ウエハ搬送室、４…
ウエハ搬送装置、５…ウエハ冷却室、６…カセット室、
７…ウエハ・カセット、８…仕切板、２１…処理（エピ
タキシャル成長）完了ウエハ、５１…ウエハ受取部、５
２…昇降部材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/31 Ｃ 21/31 21/302 Ｂ (72)発明者 三瀬 信行 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 内野 敏幸 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 桜井 義彦 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 内藤 孝男 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 池田 文秀 東京都中野区東中野三丁目14番20号 国 際電気株式会社内 (72)発明者 井ノ口 泰啓 東京都中野区東中野三丁目14番20号 国 際電気株式会社内 (56)参考文献 特開 平７−29963（ＪＰ，Ａ) 特開 平７−169678（ＪＰ，Ａ) 特開 平６−314729（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/68 C23C 16/54 H01L 21/205 H01L 21/3065 H01L 21/31

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 搬送手段を備える基板搬送室に、ｎ（ｎ
    ≧１）枚の基板を収納して高温処理できる処理室と冷却
    室とが連結されている基板処理装置を用いて、前記搬送
    手段によりカセットに収納された基板を前記処理室に順
    次挿入して処理する工程と、処理後の高温の基板を前記
    搬送手段により前記冷却室に収納して冷却する工程とを
    含む半導体素子の製造方法において、 前記冷却工程は冷却室内に収納された基板を仕切板で少
    なくともｎ枚ずつ仕切って冷却することを特徴とする半
    導体素子の製造方法。
  2. 【請求項２】 搬送手段を備える基板搬送室に、ｎ（ｎ
    ≧１）枚の基板を収納して高温処理できる処理室と冷却
    室とが連結した基板の処理装置において、 前記冷却室は、冷却室内に収納する基板を少なくともｎ
    枚ずつ仕切る仕切板を備えたことを特徴とする基板処理
    装置。
JP08510696A 1996-04-08 1996-04-08 半導体素子の製造方法及び基板処理装置 Expired - Fee Related JP3274602B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08510696A JP3274602B2 (ja) 1996-04-08 1996-04-08 半導体素子の製造方法及び基板処理装置
KR1019970012599A KR970072120A (ko) 1996-04-08 1997-04-04 기판 처리방법 및 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08510696A JP3274602B2 (ja) 1996-04-08 1996-04-08 半導体素子の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JPH09283589A JPH09283589A (ja) 1997-10-31
JP3274602B2 true JP3274602B2 (ja) 2002-04-15

Family

ID=13849374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08510696A Expired - Fee Related JP3274602B2 (ja) 1996-04-08 1996-04-08 半導体素子の製造方法及び基板処理装置

Country Status (2)

Country Link
JP (1) JP3274602B2 (ja)
KR (1) KR970072120A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315459B1 (ko) * 1999-12-31 2001-11-28 황인길 듀얼 공정챔버를 갖는 급속열처리장치의 냉각챔버
KR100462237B1 (ko) * 2000-02-28 2004-12-17 주성엔지니어링(주) 기판 냉각장치를 가지는 반도체 소자 제조용 클러스터 장비
KR100385391B1 (ko) * 2001-01-04 2003-05-27 주식회사 아토 웨이퍼의 박막 증착방법
JP4657528B2 (ja) * 2001-09-05 2011-03-23 東京エレクトロン株式会社 処理システムおよび処理方法
KR20040104004A (ko) * 2003-06-02 2004-12-10 주성엔지니어링(주) 액정표시장치용 클러스터 장치
JP5882918B2 (ja) * 2010-02-24 2016-03-09 ビーコ・インストゥルメンツ・インコーポレイテッド 温度分配制御装置を用いる処理方法および処理装置

Also Published As

Publication number Publication date
JPH09283589A (ja) 1997-10-31
KR970072120A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
JP5899318B2 (ja) エピタキシャルプロセスのための半導体製造設備
JP5844900B2 (ja) エピタキシャルプロセスのための半導体製造設備
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2008517461A (ja) 並列ウエハ処理リアクタのための基板キャリア
JP3207832B2 (ja) エピタキシャル成長した半導体ウエーハを製造するためのｃｖｄ反応器及び方法
JP2014524659A (ja) エピタキシャルプロセスのための半導体製造設備
EP1535314A2 (en) High rate deposition at low pressures in a small batch reactor
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP2002505531A5 (ja)
JP2014524657A (ja) エピタキシャルプロセスのための半導体製造設備
WO2014192870A1 (ja) 基板処理装置、半導体装置の製造方法および基板処理方法
KR101559977B1 (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법
US5365877A (en) Method of growing semiconductor in vapor phase
JP3274602B2 (ja) 半導体素子の製造方法及び基板処理装置
JP4394120B2 (ja) 基板処理装置および半導体装置の製造方法
JPH11121311A (ja) 炭化ケイ素材およびその製造方法並びに炭化ケイ素ウエハ
US20150064908A1 (en) Substrate processing apparatus, method for processing substrate and method for manufacturing semiconductor device
JP2004537855A (ja) 薄いエピタキシャル半導体層の製造方法および装置
JPH11260734A (ja) 半導体装置の製造方法
JP2004172374A (ja) 保持治具、半導体ウェーハの製造装置、半導体基板及び保持治具の搭載方法
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
KR20120090676A (ko) 화학 기상 증착 장치용 서셉터 및 이를 갖는 화학 기상 증착 장치
JP7371510B2 (ja) 成膜方法および基板の製造方法
JP7247749B2 (ja) 炭化ケイ素多結晶膜の成膜方法、サセプタ、及び、成膜装置
JP2009289807A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees