JP3159187B2 - 薄膜成膜方法 - Google Patents

薄膜成膜方法

Info

Publication number
JP3159187B2
JP3159187B2 JP31372498A JP31372498A JP3159187B2 JP 3159187 B2 JP3159187 B2 JP 3159187B2 JP 31372498 A JP31372498 A JP 31372498A JP 31372498 A JP31372498 A JP 31372498A JP 3159187 B2 JP3159187 B2 JP 3159187B2
Authority
JP
Japan
Prior art keywords
thin film
film
forming
unnecessary
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31372498A
Other languages
English (en)
Other versions
JP2000150496A (ja
Inventor
正史 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31372498A priority Critical patent/JP3159187B2/ja
Priority to KR10-1999-0048318A priority patent/KR100366778B1/ko
Priority to US09/432,759 priority patent/US6294228B1/en
Priority to GB9926152A priority patent/GB2343461B/en
Publication of JP2000150496A publication Critical patent/JP2000150496A/ja
Application granted granted Critical
Publication of JP3159187B2 publication Critical patent/JP3159187B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、薄膜成膜方法に
係り、詳しくは、ＣＶＤ（Chemical Vapor Depositio
n：化学的気相成長）法を利用して、基板上に所望の薄
膜を成膜する薄膜成膜方法に関する。
【従来の技術】メモリやマイクロプロセッサなどのＬＳ
Ｉ（大規模集積回路）で代表される半導体装置の製造に
おいては、半導体基板上に各種の薄膜を成膜することが
欠かせない。このような薄膜としては、ＭＯＳ（Metal
Oxide Semiconductor）型ＬＳＩの絶縁分離膜形成時の
耐酸化性マスク膜などとして用いられるシリコン窒化膜
（Ｓｉ３Ｎ４）や表面保護膜などとして用いられるシリ
コン酸化膜（ＳｉＯ２）などからなる絶縁膜が、またゲ
ート配線などとして用いられる多結晶シリコン膜や多層
配線形成時のコンタクトプラグなどとして用いられるタ
ングステン膜などからなる導電膜があげられる。
【０００２】上述のような薄膜の成膜方法として、従来
から、ＬＰＣＶＤ（Low Pressure CVD：減圧ＣＶＤ）法
が広く採用されている。このＬＰＣＶＤ法は、半導体基
板を搬入した反応炉内を減圧した状態で、反応炉内に反
応ガスを導入して半導体基板上に所望の薄膜を成膜する
方法であり、反応炉内を常圧に保った状態で成膜を行う
ＮＰＣＶＤ（Normal Pressure CVD：常圧ＣＶＤ）法と
比較して、反応ガスの消費量が少ない、比較的低温での
成膜が可能である、成膜膜厚が均一であるカバーレッジ
（被覆性）に優れている、などの利点を有している。ま
た、ＬＰＣＶＤ法に用いられるＬＰＣＶＤ装置は、初期
においては構造が簡単な横型炉が採用されていたが、最
近では、反応ガス流の制御性、均熱性、反応性などの点
で優れている縦型炉が一般に用いられている。
【０００３】次に、半導体装置を構成する主要な絶縁膜
として用いられているシリコン窒化膜を成膜する場合に
例をあげて、従来の薄膜成膜方法を説明する。予め、縦
型炉を有するＬＰＣＶＤ装置を用意して、縦型炉の石英
（ＳｉＯ２）からなる反応管内をシリコン窒化膜の成膜
温度である略７６０℃に加熱した状態に保っておく。次
に、成膜すべき半導体基板を複数枚搭載した治具を反応
管内に搬入した後、反応管内に反応ガスである例えばジ
クロールシラン（ＳｉＨ２Ｃｌ ２）ガスとアンモニア
（ＮＨ３）ガスとを導入して、両ガスを反応させて半導
体基板上にシリコン窒化膜を成膜する。所定の時間成膜
処理して必要な膜厚のシリコン窒化膜が成膜されたら、
反応ガスの供給を停止して治具を反応炉から取り出し、
以後新たな未成膜の半導体基板を複数枚搭載した治具を
反応管内に搬入して、上述した方法と同様な成膜処理を
繰り返す。
【０００４】ところで、上述したような成膜処理におい
て、シリコン窒化膜は半導体基板上に成膜されるだけで
なく、同時に、反応ガスにさらされている反応管壁を含
めた、治具や他の部材の表面にも成膜されることにな
る。これらのシリコン窒化膜は不要な膜であるが、その
成膜を避けることはできない。不要なシリコン窒化膜は
半導体基板の成膜処理を繰り返すごとに膜厚が累積され
ていくが、同シリコン窒化膜とこの下地である例えば反
応管の石英材料との熱膨脹係数の相違に基づいて、累積
膜厚の増加につれて不要なシリコン窒化膜に徐々にスト
レスが加わっていくようになる。
【０００５】図１７は、その様子を説明する概略図で、
例えば外側管５１、内側管５２などの壁に成膜された不
要なシリコン窒化膜５３の累積膜厚がある一定値を越え
ると、そのシリコン窒化膜５３に生じているストレスに
基づいて、図１８に示すようにシリコン窒化膜５３にク
ラック５４が発生する。そして、クラック５４により生
じたシリコン窒化膜５２のパーティクル（小片）５５が
周囲に飛散するようになって、半導体基板５６上に落下
して付着するようになる。図１９は従来の薄膜成膜方法
により得られた半導体基板５６を示す平面図で、不要な
シリコン窒化膜５２から飛散したパーティクル５５の付
着状況を示している。ここで、パーティクル５５は径が
略０．２μｍ以上のものを示している。図１９から明ら
かなように、パーティクル５５は半導体基板５６上の周
囲部に集中している。これは、半導体基板５６の周囲部
が内側管５２に接近しているためと思われる。
【０００６】図２０は、従来の薄膜成膜方法によって得
られた処理バッチ数（横軸）と累積膜厚（右側縦軸）及
びパーティクル数（左側縦軸）との関係を示すグラフで
ある。同図において、Ａが累積膜厚、Ｂがパーティクル
数で、さらに、ａ、ｂ、ｃはそれぞれ反応炉内の上部位
置（トップ）、中間位置（センタ）、下部位置（ボト
ム）に搬入されている半導体基板におけるパーティクル
数を示している。同図から明らかなように、処理バッチ
数に比例して累積膜厚Ａが直線的に増加している。ま
た、累積膜厚Ａが略１０００ｎｍを越える７バッチ目か
ら、半導体基板上に落下するパーティクル数は急激に増
加し、以後の処理バッチにおいても同様な傾向を示して
いる。これは、上述したように不要なシリコン窒化膜の
累積膜厚がある一定値に達したことにより、シリコン窒
化膜に加わっていたストレスが限界を越えてしまったた
めでる。
【０００７】したがって、パーティクルにより半導体基
板上に成膜される本来のシリコン窒化膜の膜質が低下す
るなどの影響を受けるようになる。また、従来ではパー
ティクル数が増加した時点で反応炉を分解して、外側管
及び内側管などの構成部材を洗浄処理してメンテナンス
作業を行うことになるので、メンテナンスサイクルが短
くならざるを得ない。しかしながら、これらの一連のメ
ンテナンス作業には略１日が費やされるので、その間反
応炉の使用が不可能になるため、メンテナンスサイクル
の長期化が望まれている。
【０００８】上述したような不要なシリコン窒化膜の成
膜に基づいたパーティクルの影響を防止するようにした
薄膜成膜装置が、例えば特開平７−２６３３７０号公報
に開示されている。同公報では、反応管及び搭載治具の
材料を、シリコン窒化膜と同等の熱膨脹係数を有する材
料によって構成することによって、パーティクルの発生
を抑制するようにしている。
【０００９】しかしながら、上記公報記載の薄膜成膜装
置を用いた薄膜成膜方法では、シリコン窒化膜と同等の
熱膨脹係数を有する材料によって構成された反応管及び
搭載治具を用意しなければならないので、反応管及び搭
載治具として特殊の材料を用いる必要があるので、コス
トアップが避けられない。さらに、反応管及び搭載治具
を上述のように構成したとしても、成膜された不要なシ
リコン窒化膜の膜厚が略２５００ｎｍを越えるとパーテ
ィクルが多発するのが認められ、パーティクルが発生す
るまでの膜厚を少し延ばすことができるに過ぎない。
【００１０】また、薄膜成膜時のパーティクルの発生を
抑制するようにした薄膜成膜方法が、例えば特開平８−
４５８５９号公報に開示されている。同公報では、半導
体基板の反応管内への装入速度を２０ｍｍ／分以下で、
装入時の反応管内温度を６００℃以下とすることによ
り、各種薄膜を成膜するようにしている。
【００１１】
【発明が解決しようとする課題】ところで、上記特開平
８−４５８５９号公報記載の薄膜成膜方法では、単に半
導体基板の反応管内への装入時の条件を規定しているだ
けで、装入後の成膜処理におけるパーティクル発生抑制
手段に関しては記載されていないので、依然として薄膜
成膜時のパーティクルの発生を抑制することが困難であ
る、という問題がある。
【００１２】この発明は、上述の事情に鑑みてなされた
もので、成膜時に不要な薄膜から発生するパーティクル
を抑制することができるようにした薄膜成膜方法を提供
することを目的としている。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、化学的気相成長装置の反応
炉内に反応ガスを導入して、該反応炉内に搬入されてい
る基板上に所望の薄膜を成膜する薄膜成膜方法に係り、
上記基板上に上記薄膜を成膜した後、該薄膜の成膜の際
に少なくとも上記反応炉壁に成膜された不要薄膜に生じ
るストレスを緩和し、次に該不要薄膜を修復薄膜で覆う
ことを特徴としている。
【００１４】請求項２記載の発明は、請求項１記載の薄
膜成膜方法に係り、上記不要薄膜に生じるストレスの緩
和を、上記薄膜の成膜が終了した基板を上記反応炉から
取り出した後に行うことを特徴としている。
【００１５】請求項３記載の発明は、請求項１又は２記
載の薄膜成膜方法に係り、上記不要薄膜に生じるストレ
スの緩和を、上記不要薄膜に強制的にクラックを発生さ
せることにより行うことを特徴としている。
【００１６】請求項４記載の発明は、請求項３記載の薄
膜成膜方法に係り、上記不要薄膜に強制的にクラックを
発生させる手段は、上記薄膜の成膜終了後に、上記反応
炉内の温度を上記薄膜の成膜温度と異なる温度に移行さ
せることからなることを特徴としている。
【００１７】請求項５記載の発明は、請求項４記載の薄
膜成膜方法に係り、上記成膜温度と異なる温度におい
て、上記不要薄膜を修復薄膜で覆うことを特徴としてい
る。
【００１８】また、請求項６記載の発明は、請求項４又
は５記載の薄膜成膜方法に係り、上記成膜温度と異なる
温度は、上記成膜温度より低い温度であることを特徴と
している。
【００１９】また、請求項７記載の発明は、請求項４又
は５記載の薄膜成膜方法に係り、上記成膜温度と異なる
温度は、上記成膜温度より高い温度であることを特徴と
している。
【００２０】請求項８記載の発明は、請求項１乃至７の
いずれか１に記載の薄膜成膜方法に係り、上記不要薄膜
を修復薄膜で覆った後、上記反応炉内に未成膜の新たな
基板を搬入して上記薄膜の成膜を行うことを特徴として
いる。
【００２１】請求項９記載の発明は、化学的気相成長装
置の反応炉内に反応ガスを導入して、該反応炉内に搬入
されている基板上に所望の薄膜を成膜する薄膜成膜方法
であって、上記基板上に上記薄膜を成膜する薄膜成膜工
程と、上記反応炉内の温度を上記薄膜の成膜温度から降
温させることにより、上記薄膜の成膜の際に少なくとも
上記反応炉壁に成膜された不要薄膜に生じるストレスを
緩和する膜ストレス緩和工程と、上記降温された温度に
おいて、上記不要薄膜を覆うように新たに修復薄膜を成
膜する修復薄膜成膜工程を含むことを特徴としている。
【００２２】請求項１０記載の発明は、請求項９記載の
薄膜成膜方法に係り、上記薄膜成膜工程の後に、上記薄
膜の成膜が終了した基板を上記反応炉から取り出す成膜
基板取り出し工程を含むことを特徴としている。
【００２３】請求項１１記載の発明は、請求項９又は１
０記載の薄膜成膜方法に係り、上記修復薄膜成膜工程の
後に、上記反応炉内に未成膜の新たな基板を搬入して上
記薄膜の成膜を行う未成膜基板搬入工程を含むことを特
徴としている。
【００２４】請求項１２記載の発明は、請求項１乃至１
１のいずれか１に記載の薄膜成膜方法に係り、上記反応
炉が石英からなる一方、上記薄膜、不要薄膜及び修復薄
膜がシリコン窒化膜からなることを特徴としている。
【００２５】請求項１３記載の発明は、請求項１２記載
の薄膜成膜方法に係り、上記膜ストレス緩和工程は、上
記不要なシリコン窒化膜に強制的にクラックを発生させ
ることからなることを特徴としている。
【００２６】
【００２７】
【００２８】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１乃至図５はこの発明の第１実施例である薄膜成膜方
法を工程順に示す工程図である。以下、図１乃至図５を
参照して、同薄膜成膜方法について工程順に説明する。
まず、図１に示すように、縦型炉を有するＬＰＣＶＤ装
置１を用意する。このＬＰＣＶＤ装置１は、縦型の反応
炉２と基板支持部３とから構成され、基板支持部３は反
応炉２に対して縦方向に装着及び取外し可能になってい
る。反応炉２は、下端が開口している円筒状のケース４
内に断熱材５を介してヒータ６が取り付けられて、ケー
ス４の下端はプレート７で支持されている。断熱材５の
内側には石英からなる外側管８がマニホールド部１６に
固定され、さらに外側管８内には同心的に石英からなる
内側管９がマニホールド部１６の下部に固定されてい
る。これら外側管８及び内側管９は反応炉２の主要部を
構成している。ここで、内側管９は、後述するように、
所望の成膜処理が終了した後、マニホールド部１６から
外されて反応炉２の外部に取り出し可能に構成されてい
る。
【００２９】マニホールド部１６の周囲の一部にはガス
導入管１０が設けられて、このガス導入管１０はバルブ
１１を介して反応ガス供給装置１２に接続されている。
また、マニホールド部１６の周囲の他部にはガス排気管
１３が設けられて、このガス排気管１３はバルブ１４を
介して真空装置１５に接続されている。また、バルブ１
４と真空装置１５との間には圧力制御バルブ１８が設け
られている。反応炉２の底部には反応炉２内を開閉可能
なシヤッタ２６が設けられている。
【００３０】基板支持部３は、成膜すべき半導体基板を
縦方向に複数枚搭載する治具（基板ボート）１７がベー
ス台１９に取り付けられて、ベース台１９内の図示しな
い昇降装置により昇降可能に構成されている。治具１７
は、図２（ａ）、（ｂ）に示すように、石英からなる複
数の柱体１７Ａから構成され各柱体１７Ａの内側には支
持片１７Ｂが設けられて、基板支持部３を反応炉２内に
装着するときは各支持片１７Ｂによって半導体基板２０
を支持するようになっている。図１では、基板支持部３
が反応炉２から取り外されている状態を示している。
【００３１】次に、図１の反応炉２内のヒータ６により
反応炉２の外側管８及び内側管９によって形成される空
間内を、予めシリコン窒化膜の成膜温度である略７６０
℃に加熱した状態に保持しておく。次に、基板支持部３
の治具１７上に成膜すべき半導体基板２０を各支持片１
７Ｂにより支持させて複数枚搭載した後、図３に示すよ
うに、治具１７をベース台１９内の昇降装置により上昇
させて反応炉２の内側管９内に装着した後、反応炉２と
基板支持部３との間を密閉する。
【００３２】次に、図３のＬＰＣＶＤ装置１の反応炉２
において、バルブ１４及び圧力制御バルブ１８を開放し
て反応管２内を３０〜８０Ｐａ（Pascal）の真空度に制
御する。次に、反応炉２内のリークの確認を行い、半導
体基板２０の温度を安定化する。次に、バルブ１１を開
放してガス導入管１０を通じて、ガス供給装置１２から
反応ガスとして流量が１０〜１００ｓｃｃｍ(Standard
cubic centimeter perminute)のジクロールシランガス
及び流量が１００〜１０００ｓｃｃｍのアンモニアガス
を導入する。これにより、ジクロールシランとアンモニ
アガスとを反応させて半導体基板２０上にシリコン窒化
膜を成膜させる。上述したような成膜条件で、略５０分
間成膜処理することにより、図５に示すように、略１０
０ｎｍ（成膜速度：２〜３ｎｍ／分）のシリコン窒化膜
２１を半導体基板２０上に成膜させる。シリコン窒化膜
２１の膜厚は反応時間を可変することにより必要な値に
制御することができる。この成膜時、図５に示すよう
に、同時に反応ガスにさらされている外側管８及び内側
管９の壁、治具１７の表面などにも同様にシリコン窒化
膜２２が成膜するが、半導体基板２０上以外に成膜され
るそのようなシリコン窒化膜２２はすべて不要な膜であ
る。不要なシリコン窒化膜２２は反応ガスの主なる流路
に面している内側管９の内壁及び治具１７の表面では膜
厚が大きくなる。
【００３３】次に、半導体基板２０上に所望の膜厚のシ
リコン窒化膜２１を成膜したら、ガス導入管１０からの
反応ガスの供給を停止し、成膜処理に用いた反応ガスを
排出した後、反応炉２内を大気に復帰させる。次に、図
４に示すように、治具１７を下降させて反応炉２から取
り出すことにより、１バッチ目の成膜処理が終了する。
続いて、未成膜の新たな半導体基板２０を搭載した治具
１７を用意して、上述の１バッチ目の成膜処理と略同様
な条件で処理を繰り返すことにより、２バッチ目以降の
成膜処理を行なう。ここで、処理バッチ数が増えるほ
ど、半導体基板２０上以外の反応炉２の内側管９、外側
管８、治具１７などの構成部材に成膜される不要なシリ
コン窒化膜２２の膜厚は累積されることになる。これに
伴って、不要なシリコン窒化膜２２に加わるストレスは
徐々に増加してくる。
【００３４】ここで、上述のように成膜処理を繰り返し
て、１０バッチ目の成膜処理が終了した治具１７を反応
炉２から取り出した後、１１バッチ目の処理として、内
側管９などに成膜されている不要なシリコン窒化膜２２
に発生していて、徐々に増加しているストレスを緩和す
るためのストレス緩和処理を行なう。このストレス緩和
処理は、反応炉２内から半導体基板２０を治具１７によ
って取り出した状態で、図６に示したような温度スケジ
ュールで行なう。
【００３５】まず、反応炉２内をシヤッタ２６により閉
じた状態で、略７６０℃に保持している反応炉２内のシ
リコン窒化膜の成膜温度を、ｔ１からｔ２の間に略６３
０℃に降温させる。降温操作は、ヒータ６を制御して、
３〜５℃／分の割合で２０〜４０分間降温させる。ある
いは、その降温操作は、内側管９が外側管８から取り外
し可能に構成されているので、内側管９を反応炉２の外
部に取り出すことにより、急速に冷却するようにしも良
い。内側管９を取り出す操作を行った場合は、内側管９
は数分で急冷されるので、降温サイクルタイムを大幅に
短縮することができる。
【００３６】上述のような降温操作により、図７に示す
ように、１０バッチ目までの成膜処理によって内側管９
の壁などに累積していた不要なシリコン窒化膜２２を強
制的にクラックさせる。このように、不要なシリコン窒
化膜２２の累積膜厚がある一定値に達して蓄積されてい
たストレスが限界を越えて自然にクラックする以前に、
強制的にクラック２３を引き起こすことによって、その
シリコン窒化膜２２に加わっていたストレスを緩和させ
ることができるようになる。
【００３７】次に、上述の略６３０℃の降温させた温度
で、ｔ２からｔ３の間にバルブ１１を開放してガス導入
管１０を通じて、反応ガス供給装置１２から上述と同じ
反応ガスを反応炉内に導入して、図８に示すように、シ
リコン窒化膜２２上に膜厚が５〜６ｎｍの新たなシリコ
ン窒化膜（修復膜）２４を成膜して、クラック２３の発
生により不安定になったシリコン窒化膜２２を修復す
る。このシリコン窒化膜２４の成膜は、０．２〜０．５
ｎｍ／分の割合で、１０〜２０分間処理することにより
行なう。このシリコン窒化膜２４は修復膜として作用
し、強制的に引き起こされたクラック２３を埋めて修復
するように働く。したがって、パーティクルの発生が抑
制されるようになるので、シリコン窒化膜２２を安定化
させることができる。
【００３８】ここで、上述したようなストレス緩和処理
は、反応炉２から取り出した治具１７に次に成膜すべき
半導体基板２０を搭載する作業を行っている時間を利用
して、並行して反応炉２を単独で操作することにより行
える。したがって、特別な処理時間を必要とすることが
ないので、一連の成膜処理工程を長引かせるような不具
合は生じない。
【００３９】次に、反応炉２内の温度をｔ３からｔ４の
間に再びシリコン窒化膜の成膜温度である略７６０℃に
戻した後、反応炉２内に未成膜の新たな半導体基板２０
を搭載した治具１７を装着して、１２バッチ目の成膜処
理を行なう。図１０は、この例の薄膜成膜方法によって
得られた処理バッチ数と不要なシリコン窒化膜の累積膜
厚及びパーティクル数との関係を示すグラフである。同
図において、Ａが累積膜厚、Ｂがパーティクル数で、
ａ、ｂ、ｃはそれぞれ反応炉内の上部位置、中間位置、
下部位置に搬入されている半導体基板におけるパーティ
クル数を示している。図１０から明らかなように、１バ
ッチ目から１０バッチ目までは、反応炉内に成膜される
不要なシリコン窒化膜の累積膜厚は直線的に増加してい
るが、１０バッチ目の後に１１バッチ目として上述のよ
うなストレス緩和処理を施し、続いて修復処理を施すこ
とにより、１０バッチ目と１１バッチ目との間には不要
なシリコン窒化膜の累積膜厚の増加はほとんど認められ
ない。そして、１１バッチ目の後に１２バッチ目の成膜
処理を施しても、パーティクル数はかなり減少してい
る。この理由としては、１１バッチ目として上述したよ
うなストレス緩和処理を施し、続いて修復処理を施した
ことで、不要なシリコン窒化膜を安定化できたため、パ
ーティクルの発生が抑制されたためと考えられる。
【００４０】図９は、この例によって得られた半導体基
板２０を示す平面図で、不要なシリコン窒化膜２２から
飛散したパーティクル２５の付着状況を示している。図
１９の従来例による半導体基板５６と比較すれば明らか
なように、パーティクル２５の付着は極めて少なくなっ
ている。このように、この例の構成によれば、複数回の
シリコン窒化膜の成膜処理を行なった後の反応炉を、不
要なシリコン窒化膜２２が自然にクラックする以前に、
成膜温度から降温させてシリコン窒化膜２２に強制的に
クラック２３を発生させて、シリコン窒化膜２２に発生
しているストレスを緩和させた後、シリコン窒化膜２２
をさらにシリコン窒化膜２４で覆って修復させるように
したので、不要なシリコン窒化膜２２を安定化させるこ
とができる。したがって、成膜時に不要な薄膜から発生
するパーティクルを抑制することができるまた、予め不
要な薄膜に早めにストレスを発生させた後、薄膜を修復
させるので、メインテナンスサイクルの長期化を図るこ
とができる。
【００４１】◇第２実施例 図１１は、この発明の第２実施例である薄膜成膜方法に
よって得られた処理バッチ数と累積膜厚及びパーティク
ル数との関係を示すグラフである。この第２実施例の薄
膜成膜方法の構成が、上述の第１実施例のそれと大きく
異なるところは、第１実施例による成膜処理後にさらに
不要なシリコン窒化膜に発生しているストレスを緩和す
るためのストレス緩和処理及び修復処理を繰り返すよう
にした点である。すなわち、第１実施例による成膜処理
後に、１２バッチ目の成膜処理が終了した治具１７を反
応炉２から取り出した後、１３バッチ目の処理として、
第１実施例におけるストレス緩和処理及び修復処理と略
同じ条件で、ストレス緩和処理及び修復処理を行なう。
次に、１４バッチ目の処理としてさらに上述と略同じ条
件でストレス緩和処理及び修復処理を行ない、次に、１
５バッチ目の成膜処理としてさらに上述と略同じ条件で
ストレス緩和処理及び修復処理を行なう。続いて、１６
バッチ目の成膜処理を行なう。
【００４２】このように１３バッチ目、１４バッチ目、
１５バッチ目の処理としてそれぞれストレス緩和処理及
び修復処理を連続的に行なうことによって、図１１から
明らかなように、１２バッチ目と１５バッチ目との間に
は不要なシリコン窒化膜の累積膜厚の増加はほとんど認
められない。そして、１５バッチ目の後に１６バッチ目
の成膜処理を施しても、パーティクル数はかなり減少し
ている。この理由としては、１３バッチ目、１４バッチ
目、１５バッチ目の処理としてそれぞれ上述したような
ストレス緩和処理を施し、続いて修復処理を施したこと
で、不要なシリコン窒化膜を安定化できたため、パーテ
ィクルの発生が抑制されたためと考えられる。
【００４３】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。
【００４４】◇第３実施例 図１２は、この発明の第３実施例である薄膜成膜方法に
よって得られる処理バッチ数と累積膜厚及びパーティク
ル数との関係を示すグラフである。この第３実施例の薄
膜成膜方法の構成が、上述の第２実施例のそれと大きく
異なるところは、第２実施例による成膜処理後にさらに
不要なシリコン窒化膜に発生しているストレスを緩和す
るためのストレス緩和処理及び修復処理を繰り返すよう
にした点である。すなわち、第２実施例による成膜処理
後に、１８バッチ目の成膜処理が終了した治具１７を反
応炉２から取り出した後、１９バッチ目の処理として、
第２実施例におけるストレス緩和処理及び修復処理と略
同じ条件で、ストレス緩和処理及び修復処理を行なう。
次に、２０バッチ目の成膜処理を行なう。
【００４５】このように１９バッチ目の処理として上述
のようなストレス緩和処理及び修復処理を施すことによ
り、１８バッチ目と１９バッチ目との間には不要なシリ
コン窒化膜の累積膜厚の増加はほとんど認められない。
そして、１９バッチ目の後に２０バッチ目の成膜処理を
施しても、パーティクル数はかなり減少している。この
理由としては、１９バッチ目として上述したようなスト
レス緩和処理を施し、続いて修復処理を施したことで、
不要なシリコン窒化膜を安定化できたため、パーティク
ルの発生が抑制されたためと考えられる。
【００４６】このように、この例の構成によっても、第
２実施例において述べたのと略同様の効果を得ることが
できる。
【００４７】◇第４実施例 図１３は、この発明の第４実施例である薄膜成膜方法に
よって得られる処理バッチ数と累積膜厚及びパーティク
ル数との関係を示すグラフである。この第４実施例の薄
膜成膜方法の構成が、上述の第３実施例のそれと大きく
異なるところは、第３実施例による成膜処理後にさらに
不要なシリコン窒化膜に発生しているストレスを緩和す
るためのストレス緩和処理及び修復処理を繰り返すよう
にした点である。すなわち、第３実施例による成膜処理
後に、２０バッチ目の成膜処理が終了した治具１７を反
応炉２から取り出した後、２１バッチ目の処理として、
第３実施例におけるストレス緩和処理及び修復処理と略
同じ条件で、ストレス緩和処理及び修復処理を行なう。
次に、２２バッチ目の成膜処理を行なう。
【００４８】このように２１バッチ目の処理として上述
のようなストレス緩和処理及び修復処理を施すことによ
り、２０バッチ目と２１バッチ目との間には不要なシリ
コン窒化膜の累積膜厚の増加はほとんど認められない。
そして、２１バッチ目の後に２２バッチ目の成膜処理を
施しても、パーティクル数はかなり減少している。この
理由としては、２１バッチ目として上述したようなスト
レス緩和処理を施し、続いて修復処理を施したことで、
不要なシリコン窒化膜を安定化できたため、パーティク
ルの発生が抑制されたためと考えられる。
【００４９】このように、この例の構成によっても、第
３実施例において述べたのと略同様の効果を得ることが
できる。
【００５０】◇第５実施例 図１４は、この発明の第５実施例である薄膜成膜方法に
よって得られる処理バッチ数と累積膜厚及びパーティク
ル数との関係を示すグラフである。この第５実施例の薄
膜成膜方法の構成が、上述の第４実施例のそれと大きく
異なるところは、第４実施例による成膜処理後にさらに
不要なシリコン窒化膜に発生しているストレスを緩和す
るためのストレス緩和処理及び修復処理を繰り返すよう
にした点である。すなわち、第４実施例による成膜処理
後に、２２バッチ目の成膜処理が終了した治具１７を反
応炉２から取り出した後、２３バッチ目の処理として、
第４実施例におけるストレス緩和処理及び修復処理と略
同じ条件で、ストレス緩和処理及び修復処理を行なう。
次に、２４バッチ目の成膜処理を行なう。
【００５１】このように２３バッチ目の処理として上述
のようなストレス緩和処理及び修復処理を施すことによ
り、２２バッチ目と２３バッチ目との間には不要なシリ
コン窒化膜の累積膜厚の増加はほとんど認められない。
そして、２３バッチ目の後に２４バッチ目の成膜処理を
施しても、パーティクル数はかなり減少している。この
理由としては、２３バッチ目として上述したようなスト
レス緩和処理を施し、続いて修復処理を施したことで、
不要なシリコン窒化膜を安定化できたため、パーティク
ルの発生が抑制されたためと考えられる。
【００５２】このように、この例の構成によっても、第
４実施例において述べたのと略同様の効果を得ることが
できる。
【００５３】◇第６実施例 図１５は、この発明の第６実施例である薄膜成膜方法に
よって得られる処理バッチ数と累積膜厚及びパーティク
ル数との関係を示すグラフである。この第６実施例の薄
膜成膜方法の構成が、上述の第４実施例のそれと大きく
異なるところは、第５実施例による成膜処理後にさらに
不要なシリコン窒化膜に発生しているストレスを緩和す
るためのストレス緩和処理及び修復処理を繰り返すよう
にした点である。すなわち、第５実施例による成膜処理
後に、２６バッチ目の成膜処理が終了した治具１７を反
応炉２から取り出した後、２７バッチ目の処理として、
第５実施例におけるストレス緩和処理及び修復処理と略
同じ条件で、ストレス緩和処理及び修復処理を行なう。
次に、２８バッチ目の成膜処理を行なう。
【００５４】このように２７バッチ目の処理として上述
のようなストレス緩和処理及び修復処理を施すことによ
り、２６バッチ目と２７バッチ目との間には不要なシリ
コン窒化膜の累積膜厚の増加はほとんど認められない。
そして、２７バッチ目の後に２８バッチ目の成膜処理を
施しても、パーティクル数はかなり減少している。この
理由としては、２７バッチ目として上述したようなスト
レス緩和処理を施し、続いて修復処理を施したことで、
不要なシリコン窒化膜を安定化できたため、パーティク
ルの発生が抑制されたためと考えられる。
【００５５】このように、この例の構成によっても、第
５実施例において述べたのと略同様の効果を得ることが
できる。
【００５６】◇第７実施例 図１６は、この発明の第７実施例である薄膜成膜方法に
よって得られる処理バッチ数と累積膜厚及びパーティク
ル数との関係を示すグラフである。この第７実施例の薄
膜成膜方法の構成が、上述の第６実施例のそれと大きく
異なるところは、第６実施例による成膜処理後にさらに
不要なシリコン窒化膜に発生しているストレスを緩和す
るためのストレス緩和処理及び修復処理を繰り返すよう
にした点である。すなわち、第６実施例による成膜処理
後に、３０バッチ目の成膜処理が終了した治具１７を反
応炉２から取り出した後、３１バッチ目の処理として、
第６実施例におけるストレス緩和処理及び修復処理と略
同じ条件で、ストレス緩和処理及び修復処理を行なう。
次に、３２バッチ目の処理としてさらに上述と略同じ条
件でストレス緩和処理及び修復処理を行なう。続いて、
３３バッチ目の成膜処理を行なう。
【００５７】このように３１バッチ目及び３２バッチ目
の処理としてそれぞれストレス緩和処理及び修復処理を
連続的に行なうことによって、３０バッチ目と３２バッ
チ目との間には不要なシリコン窒化膜の累積膜厚の増加
はほとんど認められない。そして、３２バッチ目の後に
３３バッチ目の成膜処理を施しても、パーティクル数は
かなり減少している。この理由としては、３１バッチ
目、３２バッチ目の処理としてそれぞれ上述したような
ストレス緩和処理を施し、続いて修復処理を施したこと
で、不要なシリコン窒化膜を安定化できたため、パーテ
ィクルの発生が抑制されたためと考えられる。
【００５８】このように、この例の構成によっても、第
６実施例において述べたのと略同様の効果を得ることが
できる。
【００５９】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、本発明
の実施例では３２バッチ目までストレス緩和処理及び修
復処理を複数回繰り返す例で説明したが、これ以降にお
いても同様にストレス緩和処理及び修復処理を施しても
良い。このように、ストレス緩和処理及び修復処理の回
数を増やすことにより、不要なシリコン窒化膜の累積膜
厚の増加及びパーティクルの増加を抑制できるので、メ
ンテナンスが必要になるまでの期間をより長くとれるよ
うになる。
【００６０】また、不要なシリコン窒化膜に強制的にク
ラックを発生させてストレスを緩和するストレス緩和処
理は成膜温度から降温させる例に限らずに、成膜温度か
ら昇温させるようにしても良い。要するに、成膜後に成
膜温度と異なる温度に移行させるようにすれば、温度差
によって強制的にクラックを発生させることができるの
で、ストレスを緩和することができる。また、不要なシ
リコン窒化膜に強制的にクラックを発生させる処理時に
は、反応炉内に半導体基板を搬入したままで行なうよう
にしても良い。また、シリコン窒化膜は半導体装置の構
成膜に限らず、キャパシタなどの他の電子部品の構成膜
として用いることができる。
【００６１】また、半導体基板上に成膜する絶縁膜はシ
リコン窒化膜に限らず、シリコン酸化膜、アルミニウム
酸化膜（アルミナ膜）などの他の絶縁膜に適用すること
ができる。また、絶縁膜に限らず、多結晶シリコン膜、
アモルファス膜などの導電膜を成膜する場合にも適用す
ることができる。また、半導体基板に限らず、セラミッ
ク基板などの絶縁基板上に所望の薄膜を成膜する場合に
も適用することができる。
【００６２】また、縦型炉に限らず横型炉を有するＬＰ
ＣＶＤ装置を用いたＬＰＣＶＤ法に適用することができ
る。また、ＬＰＣＶＤ装置を用いて成膜する例に限らず
に、ＮＰＣＶＤ装置を用いたＮＰＣＶＤ法などにも適用
することが可能である。また、成膜処理の温度、真空
度、ガス流量などの条件は一例を示したものであり、目
的、用途などに応じて変更することができる。
【００６３】
【発明の効果】以上説明したように、この発明の薄膜成
膜方法によれば、複数回の薄膜の成膜処理を行なった後
の反応炉を、不要な薄膜が自然にクラックする以前に、
成膜温度からこの成膜温度と異なる温度に移行させて不
要な薄膜に強制的にクラックを発生させることにより薄
膜に発生しているストレスを緩和させた後、薄膜をさら
に薄膜で覆って修復させるようにしたので、不要な薄膜
を安定化させることができる。したがって、成膜時に不
要な薄膜から発生するパーティクルを抑制することがで
きるまた、予め不要な薄膜に早めにストレスを引き起こ
した後、薄膜を修復させるので、メインテナンスサイク
ルの長期化を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である薄膜成膜方法を工
程順に示す工程図である。
【図２】同薄膜成膜方法を工程順に示す工程図である。
【図３】同薄膜成膜方法を工程順に示す工程図である。
【図４】同薄膜成膜方法を工程順に示す工程図である。
【図５】同薄膜成膜方法を工程順に示す工程図である。
【図６】同薄膜成膜方法で行われるストレス緩和処理の
温度スケジュール図である。
【図７】同薄膜成膜方法で強制的に発生させたクラック
の説明図である。
【図８】同薄膜成膜方法で強制的に発生させられたクラ
ックの修復の説明図である。
【図９】同薄膜成膜方法により得られた半導体基板を示
す平面図である。
【図１０】同薄膜成膜方法で得られた処理バッチ数（横
軸）と不要なシリコン窒化膜の累積膜厚（右側縦軸）及
びパーティクル数（左側縦軸）との関係を示すグラフで
ある。
【図１１】この発明の第２実施例である薄膜成膜方法で
得られた処理バッチ数と不要なシリコン窒化膜の累積膜
厚及びパーティクル数との関係を示すグラフである。
【図１２】この発明の第３実施例である薄膜成膜方法で
得られた処理バッチ数と不要なシリコン窒化膜の累積膜
厚及びパーティクル数との関係を示すグラフである。
【図１３】この発明の第４実施例である薄膜成膜方法で
得られた処理バッチ数と不要なシリコン窒化膜の累積膜
厚及びパーティクル数との関係を示すグラフである。
【図１４】この発明の第５実施例である薄膜成膜方法で
得られた処理バッチ数と不要なシリコン窒化膜の累積膜
厚及びパーティクル数との関係を示すグラフである。
【図１５】この発明の第６実施例である薄膜成膜方法で
得られた処理バッチ数と不要なシリコン窒化膜の累積膜
厚及びパーティクル数との関係を示すグラフである。
【図１６】この発明の第７実施例である薄膜成膜方法で
得られた処理バッチ数と不要なシリコン窒化膜の累積膜
厚及びパーティクル数との関係を示すグラフである。
【図１７】従来の薄膜成膜方法を説明する概略図であ
る。
【図１８】従来の薄膜成膜方法を説明する概略図であ
る。
【図１９】従来の薄膜成膜方法により得られた半導体基
板を示す平面図である。
【図２０】従来の薄膜成膜方法で得られた処理バッチ数
と不要なシリコン窒化膜の累積膜厚及びパーティクル数
との関係を示すグラフである。
【符号の説明】
１ ＬＰ（減圧）ＣＶＤ装置 ２ 反応炉 ３ 基板支持部 ４ ケース ５ 断熱材 ６ ヒータ ７ プレート ８ 外側管 ９ 内側管 １０ ガス導入管 １１、１４ バルブ １２ 反応ガス供給装置 １３ ガス排気管 １５ 真空装置 １６ マニホールド部 １７ 治具（基板ボート） １７Ａ 柱体 １７Ｂ 支持片 １８ 圧力制御バルブ １９ ベース台 ２０ 半導体基板 ２１ シリコン窒化膜（薄膜） ２２ 不要なシリコン窒化膜 ２３ クラック ２４ 修復膜（シリコン窒化膜） ２５ パーティクル ２６ シヤッタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−159015（ＪＰ，Ａ) 特開 平９−246256（ＪＰ，Ａ) 特開 平８−321468（ＪＰ，Ａ) 特開 平５−304144（ＪＰ，Ａ) 特開 昭63−29522（ＪＰ，Ａ) 特開 平９−268367（ＪＰ，Ａ) 特開 平７−263370（ＪＰ，Ａ) 特開 平８−45859（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 C23C 16/34 C23C 16/56 H01L 21/205

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 化学的気相成長装置の反応炉内に反応ガ
    スを導入して、 該反応炉内に搬入されている基板上に所望の薄膜を成膜
    する薄膜成膜方法であって、 前記基板上に前記薄膜を成膜した後、該薄膜の成膜の際
    に少なくとも前記反応炉壁に成膜された不要薄膜に生じ
    るストレスを緩和し、次に該不要薄膜を修復薄膜で覆う
    ことを特徴とする薄膜成膜方法。
  2. 【請求項２】 前記不要薄膜に生じるストレスの緩和
    を、前記薄膜の成膜が終了した基板を前記反応炉から取
    り出した後に行うことを特徴とする請求項１記載の薄膜
    成膜方法。
  3. 【請求項３】 前記不要薄膜に生じるストレスの緩和
    を、前記不要薄膜に強制的にクラックを発生させること
    により行うことを特徴とする請求項１又は２記載の薄膜
    成膜方法。
  4. 【請求項４】 前記不要薄膜に強制的にクラックを発生
    させる手段は、前記薄膜の成膜終了後に、前記反応炉内
    の温度を前記薄膜の成膜温度と異なる温度に移行させる
    ことからなることを特徴とする請求項３記載の薄膜成膜
    方法。
  5. 【請求項５】 前記成膜温度と異なる温度において、前
    記不要薄膜を修復薄膜で覆うことを特徴とする請求項４
    記載の薄膜形成方法。
  6. 【請求項６】 前記成膜温度と異なる温度は、前記成膜
    温度より低い温度であることを特徴とする請求項４又は
    ５記載の薄膜成膜方法。
  7. 【請求項７】 前記成膜温度と異なる温度は、前記成膜
    温度より高い温度であることを特徴とする請求項４又は
    ５記載の薄膜成膜方法。
  8. 【請求項８】 前記不要薄膜を修復薄膜で覆った後、前
    記反応炉内に未成膜の新たな基板を搬入して前記薄膜の
    成膜を行うことを特徴とする請求項１乃至７のいずれか
    １に記載の薄膜成膜方法。
  9. 【請求項９】 化学的気相成長装置の反応炉内に反応ガ
    スを導入して、 該反応炉内に搬入されている基板上に所望の薄膜を成膜
    する薄膜成膜方法であって、 前記基板上に前記薄膜を成膜する薄膜成膜工程と、 前記反応炉内の温度を前記薄膜の成膜温度から降温させ
    ることにより、前記薄膜の成膜の際に少なくとも前記反
    応炉壁に成膜された不要薄膜に生じるストレスを緩和す
    る膜ストレス緩和工程と、 前記降温された温度において、前記不要薄膜を覆うよう
    に新たに修復薄膜を成膜する修復薄膜成膜工程とを含む
    ことを特徴とする薄膜成膜方法。
  10. 【請求項１０】 前記薄膜成膜工程の後に、前記薄膜の
    成膜が終了した基板を前記反応炉から取り出す成膜基板
    取り出し工程を含むことを特徴とする請求項９記載の薄
    膜成膜方法。
  11. 【請求項１１】 前記修復薄膜成膜工程の後に、前記反
    応炉内に未成膜の新たな基板を搬入して前記薄膜の成膜
    を行う未成膜基板搬入工程を含むことを特徴とする請求
    項９又は１０記載の薄膜成膜方法。
  12. 【請求項１２】 前記反応炉が石英からなる一方、前記
    薄膜、不要薄膜及び修復薄膜がシリコン窒化膜からなる
    ことを特徴とする請求項１乃至１１のいずれか１に記載
    の薄膜成膜方法。
  13. 【請求項１３】 前記膜ストレス緩和工程は、前記不要
    なシリコン窒化膜に強制的にクラックを発生させること
    からなることを特徴とする請求項１２記載の薄膜成膜方
    法。
JP31372498A 1998-11-04 1998-11-04 薄膜成膜方法 Expired - Fee Related JP3159187B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31372498A JP3159187B2 (ja) 1998-11-04 1998-11-04 薄膜成膜方法
KR10-1999-0048318A KR100366778B1 (ko) 1998-11-04 1999-11-03 박막형성방법 및 장치
US09/432,759 US6294228B1 (en) 1998-11-04 1999-11-03 Method for forming thin films
GB9926152A GB2343461B (en) 1998-11-04 1999-11-04 Method and apparatus for forming thin films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31372498A JP3159187B2 (ja) 1998-11-04 1998-11-04 薄膜成膜方法

Publications (2)

Publication Number Publication Date
JP2000150496A JP2000150496A (ja) 2000-05-30
JP3159187B2 true JP3159187B2 (ja) 2001-04-23

Family

ID=18044762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31372498A Expired - Fee Related JP3159187B2 (ja) 1998-11-04 1998-11-04 薄膜成膜方法

Country Status (4)

Country Link
US (1) US6294228B1 (ja)
JP (1) JP3159187B2 (ja)
KR (1) KR100366778B1 (ja)
GB (1) GB2343461B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029566A1 (ja) * 2003-09-19 2005-03-31 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP5028957B2 (ja) * 2005-12-28 2012-09-19 東京エレクトロン株式会社 成膜方法及び成膜装置並びに記憶媒体
JP2010140947A (ja) * 2008-12-09 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20120014820A1 (en) * 2009-10-12 2012-01-19 Peter Mardilovich Repairing defects in a piezoelectric member
US9388491B2 (en) * 2012-07-23 2016-07-12 Novellus Systems, Inc. Method for deposition of conformal films with catalysis assisted low temperature CVD
JP5546654B2 (ja) * 2013-02-01 2014-07-09 株式会社日立国際電気 基板処理装置、半導体製造方法、基板処理方法、及び異物除去方法
JP5940199B1 (ja) * 2015-06-26 2016-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN113025991B (zh) * 2021-02-26 2022-07-22 长鑫存储技术有限公司 半导体结构的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159015A (en) 1981-03-26 1982-10-01 Nec Corp Film growing device
US4555383A (en) * 1984-03-02 1985-11-26 O. I. Corporation Electrolytic conductivity detector
DE4017219A1 (de) * 1990-05-29 1991-12-05 Babcock Werke Ag Vorrichtung zur vergasung von kohlenstoffhaltigen materialien
US5427625A (en) * 1992-12-18 1995-06-27 Tokyo Electron Kabushiki Kaisha Method for cleaning heat treatment processing apparatus
JPH07263370A (ja) 1994-03-17 1995-10-13 Tokyo Electron Ltd 熱処理装置
JPH0845859A (ja) 1994-07-28 1996-02-16 Kokusai Electric Co Ltd 半導体製造方法
TW416100B (en) 1997-07-02 2000-12-21 Applied Materials Inc Control of oxygen to silane ratio in a seasoning process to improve particle performance in an HDP-CVD system
JPH11260734A (ja) * 1998-03-12 1999-09-24 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20000035191A (ko) 2000-06-26
US6294228B1 (en) 2001-09-25
GB9926152D0 (en) 2000-01-12
KR100366778B1 (ko) 2003-01-06
JP2000150496A (ja) 2000-05-30
GB2343461A (en) 2000-05-10
GB2343461B (en) 2001-03-14

Similar Documents

Publication Publication Date Title
JP3072989B1 (ja) 半導体基板上に薄膜を形成する成膜装置における成膜方法
TWI469242B (zh) 清洗方法、半導體裝置之製造方法、基板處理裝置及記錄媒體
US5403434A (en) Low-temperature in-situ dry cleaning process for semiconductor wafer
JP3132489B2 (ja) 化学的気相成長装置及び薄膜成膜方法
KR20140034081A (ko) 낮은 거칠기 및 낮은 저항을 갖는 텅스텐 막을 증착시키기 위한 방법
JPH1050635A (ja) 金属薄膜の生成方法及びｃｖｄ装置
JP2002505531A5 (ja)
JP3159187B2 (ja) 薄膜成膜方法
KR20140109285A (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP3667038B2 (ja) Ｃｖｄ成膜方法
TWI415170B (zh) 半導體製造裝置之保護方法、半導體製造裝置以及半導體製造方法
KR100274944B1 (ko) 박막작성장치
WO2002000968A1 (en) A method for manufacturing a susceptor, a susceptor thus obtained and its application
JP3469420B2 (ja) Ｃｖｄ成膜方法
EP0310839B1 (en) A method of manufacturing monolithic integrated circuits
JP4461507B2 (ja) 成膜装置
JP2006351582A (ja) 半導体装置の製造方法及び基板処理装置
JPH0917705A (ja) 連続熱処理方法
WO2007035041A1 (en) Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus
JP3154730B2 (ja) 薄膜処理方法及び装置
JP4157508B2 (ja) Ｃｖｄ成膜方法
JP2579166B2 (ja) プラズマｃｖｄ装置および成膜方法
TW202301423A (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP3748837B2 (ja) 半導体装置の製造方法
TW202234487A (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees