KR20000035191A - 박막형성을 위한 방법 및 장치 - Google Patents

박막형성을 위한 방법 및 장치 Download PDF

Info

Publication number
KR20000035191A
KR20000035191A KR1019990048318A KR19990048318A KR20000035191A KR 20000035191 A KR20000035191 A KR 20000035191A KR 1019990048318 A KR1019990048318 A KR 1019990048318A KR 19990048318 A KR19990048318 A KR 19990048318A KR 20000035191 A KR20000035191 A KR 20000035191A
Authority
KR
South Korea
Prior art keywords
thin film
reactor
forming
film
unnecessary
Prior art date
Application number
KR1019990048318A
Other languages
English (en)
Other versions
KR100366778B1 (ko
Inventor
이치가와마사시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000035191A publication Critical patent/KR20000035191A/ko
Application granted granted Critical
Publication of KR100366778B1 publication Critical patent/KR100366778B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber

Abstract

본 발명은 소정의 박막형성시에 불필요한 박막에서 발생되는 불순물 입자를 억제하며, 여러 차례 실리콘 질화막의 박막형성처리를 행한 후 반응로내의 불필요한 실리콘 질화막이 자연적으로 크랙되기 이전에 박막형성 온도와 다른 온도로 온도를 저감시켜서, 실리콘 질화막에 강제적으로 크랙을 발생시킴에 따라 실리콘 질화막에 발생되는 스트레스를 완화시키고, 그후 실리콘 질화막을 그 위에 수정막으로 덮어 씌워 수정하는 박막 형성 방법 및 장치이며, 상기 크랙을 발생시킴에 따라 불필요한 박막을 안정화시킬 수 있다. 또한, 소정의 박막형성시에 불필요한 박막에서 발생되는 불순물 입자수를 억제시킬 수 있으며, 불필요한 박막에 조속히 스트레스를 가하여 수정막으로 수정시킴으로 유지보수에 대한 보수주기의 장기화를 도모할 수 있다.

Description

박막형성을 위한 방법 및 장치{Method and Apparatus for forming thin films}
본 발명은 기판상에 소정의 박막을 형성하기 위한 방법 및 장치에 관한 것으로, 특히 화학적 기상 증착(Chemical Vapor Deposition:CVD)법을 이용하여 기판상에 소정의 박막을 형성하기 위한 방법 및 장치에 관한 것이다.
대규모 집적 회로(Large Scale Integrated Circuits:LSI 회로),메모리, 마이크로 프로세서 및 유사소자 등으로 대표되는 반도체 소자의 제조에 있어서 반도체의 동일 기판상에 각종의 박막을 형성시키는 것이 필수적이다. 일반적으로, 이러한 박막은 다양한 형태의 절연막 및 도전막을 구성한다. 상기 절연막은 MOS(Metal Oxide Semiconductor)형의 LSI소자에 절연분리막 형성 할시 내산화성 마스크로써 이용되는 실리콘 질화막(Si3N4) 및 표면보호막등으로 이용되는 실리콘 산화막 (SiO2)으로 형성된다. 한편, 상기 언급된 도전막은 게이트 배선(Gate Wiring)등으로 이용되는 다결정 실리콘막 및 다층배선 형성할 시의 콘택트 플러그(Contact Plug)등으로 이용되는 텅스텐 막으로 형성된다.
상기 언급된 박막 성형 방법으로써, 종래에는 감압CVD(Low Pressure CVD)법이 폭넓게 이용된다. 상기 LPCVD법에 있어서, 반도체 기판이 반입된 반응로가 반응로의 대기압에서 감압된다. 반응로의 대기압에서 상기의 감압된 상태 하에서 반도체 기판상에 소정박막을 형성하기 위하여 반응로내에 반응가스를 주입시킨다. 정압 CVD(Normal Pressure CVD:NPCVD)와 비교하면, 상기 LPCVD법은 반응가스의 소비량이 적으며, 상대적으로 저온으로 박막을 형성 가능하게 하고, 박막두께가 균일하게 성형시키고, 피복성(Covering property)이 우수한 등의 유리한 점이 있다.
게다가, 상기 LPCVD법에 이용되는 LPCVD장치는 비록 LPCVD장치의 수평형로가 초기에 사용되었지만, 수직형로가 개선된 이후 LPDVD장치의 수직형로가 수평형로와 비교하여 반응가스의 흐름 제어성, 균열성, 반응성 등의 유리한 점이 있어 폭넓게 이용된다.
또한, 박막을 형성하기 위한 종래의 방법은 실시예를 참조하여 기술되며, 박막은 반도체 소자에 중요한 절연막으로써 이용되는 실리콘 질화막으로 형성된다.
우선, 수직형 반응로를 가진 LPCVD장치는 석영(SiO2)으로 만들어진 반응관으로 배열된다. 상기 LPCVD법에 있어서 상기반응관 내부는 실리콘 질화막의 박막형성온도와 동일한 약 760℃로 가열한 상태로 유지된다. 박막이 형성된 반도체 기판을 여러 매수로 장착한 치구가 반응관내로 반입된 후, 실리콘 질화막을 각각의 반도체 기판상에 형성하기 위하여 반응관내로 주입되는 반응가스, 예를들면 다이크로롤실렌(SiH2Cl2) 및 암모니아(NH3)가스를 주입하여 서로 반응토록 한다. 각각의 반도체 기판상에 실리콘 질화막을 형성하기 위한 박막형성 처리 과정은 소정의 시간동안 처리하고, 필요한 박막 두께의 실리콘 질화막이 각각의 반도체 기판상에 형성되도록 한다. 각각의 반도체 기판상에 소정의 실리콘 질화막을 형성시킨 후, 반응가스의 주입을 정지시켜 치구를 반응로에서 반출시킨다. 치구를 반응로에서 반출시킨 후 아직 형성되지 않은 새로운 반도체기판을 여러 매수 장착한 치구 또는 이전에 이용된 치구를 반응관내에 반입시켜 상기 박막 형성 처리에서의 동일 방법으로 소정의 박막을 형성하도록 반복 처리한다.
한편, 상기 서술한 박막 형성 처리방법에 있어서, 실리콘 질화막이 각각의 반도체 기판 표면상에 형성할 뿐만 아니라 반응로 내측에 배치된 다른 부재, 예를들면 반응관 내벽, 치구 및 반응관 내측에 배치된 유사한 부재들 상에서도 형성된다. 반도체 기판과 다른 각각의 이들 부재 상에 형성된 실리콘 질화막은 불필요한 박막이며, 이러한 불필요한 박막은 반응로에서는 피할 수가 없다. 이와 같은 박막 또는 불필요한 실리콘 질화막은 다수의 박막성형처리가 동일한 반응관내에서 반복될 때 박막두께가 누적된다. 그래서, 석영으로 구성된 반응로상에 불필요한 실리콘 질화막은 석영으로 된 기판과의 열팽창계수가 다르며, 열팽창 계수의 차이에 기인하여 스트레스가 부가되고, 불필요한 실리콘 질화막의 박막 두께가 여러 차례의 박막 형성 처리에 의하여 증가함으로써 스트레스가 점차적으로 증가한다.
도 17은 상기의 현상을 설명하는 반응로의 필수 구성부를 도시한 종단면도이다. 도 17에 있어서, 예를들면 반응로내에 배치된 각각의 외측관(51),내측관(52)및 유사부재 등 상에 형성된 불필요한 질화막(53)의 누적박막두께가 어떤 일정치를 초월할 시에, 실리콘질화막(53)에 생기는 스트레스에 기인하여 도 18에 도시된 실리콘 질화막(53)에 불순물 입자(55)를 포함한 크랙(54)이 발생된다. 이들 불순물 입자(55)들은 자연적으로 비산되어 각각의 반도체 기판상에 비산된다. 도 19는 불순물 입자(55)가 불필요한 실리콘 질화막(53)에서 비산되며 반도체 기판의 표면상에 부착되는 것을 설명하며 소정 박막을 형성하기 위한 종래의 방법에 따라 형성된 반도체기판에 대한 표면의 평면도를 도시하고 있다. 도 19에서 도시된 각각의 불순물 입자는 직경이 0.2㎛이상이다. 도 19에서와 같이, 반도체 기판(56)의 표면상에 비산되며 배치되는 불순물 입자(55)는 반도체 기판(56)의 주변영역에 집중된다. 이것은 반도체(56)의 주위영역이 반응로의 내측관(52)에 근접하여 있기 때문이다.
도 20은 박막 형성을 위한 종래의 방법에 따라 얻어진 배치처리수(횡축),누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다. 도 20에 있어서, A는 불필요한 박막의 누적박막두께, B는 입자수, a,b,c는 각각 반응로내의 상부위치,중간위치,하부위치를 나타낸다.
도 20에서 도시된바와 같이, 배치처리수에 비례하여 불필요한 박막의 누적박막두께가 선형적으로 증가하고 있다. 또한, 제 7 배치처리에서 반도체 기판의 표면상에 떨어지는 불순물 입자수가 단계적으로 증가한다. 이러한 경향은 제 7 배치처리 뿐만 아니라 제 7 배치 처리 다음의 다른 배치 처리에서도 사실로 나타난다. 이것은 불필요한 실리콘 질화막의 누적박막두께가 어떤일정치에 도달함에 따라 실리콘 질화막에 가해지는 스트레스가 한계를 초월하기 때문이다.
결과적으로, 반도체 기판상에 비산되는 불순물 입자수에 기인하여, 반도체 기판상에 증착되는 소정의 실리콘 질화막은 박막 특성이 저감하는 등의 영향을 받을 수 있다. 또한, 종래에는 불순한 입자수가 증가한 시점에서 유지보수하기 위하여 반응로를 분리시키고 반응로에 근접한 외측관 및 내측관등의 구성부재를 세정처리를 하였다. 결과적으로, 종래의 기술에 있어서는 유지보수 주기가 상대적으로 짧아진다. 일반적으로, 이런 일련의 유지보수작업에는 약 1일이 소비됨으로 그사이에 반응로 사용이 불가능함으로 유지보수 주기를 장기화할 필요가 있다.
상술한 불필요한 실리콘 질화막의 불순물 입자수에 기인하여 기판상에 형성된 소정의 박막 특성에 영향을 미치는 것을 방지시키도록 한 기판상에 소정의 박막 을 형성하는 장치가, 예를들면 특개평 7-263370호 일본공보에 기재되어 있다. 상기 공보에서는 반응관 및 장착치구의 재료를 실리콘 질화막과 동일한 열팽창 계수를 가진 재료로 구성되어 불순물 입자의 발생을 억제시킨다. 그러나, 상기 공보기재의 박막형성장치를 이용하여 소정의 박막을 형성하기 위한 방법에 있어서는 불필요한 실리콘 질화막과 동일한 열팽창계수를 가진 재료로 구성된 치구와 반응관으로 구성되고, 각각의 반응관과 치구가 특수재료를 사용하는 것이 필수적이므로 비용상승을 피할 수 없다. 또한, 반응관 및 반응관에 반입되는 치구를 불필요한 실리콘 질화막과 동일한 열팽창계수를 가진 재료로 구성할 때, 반응로내에 형성된 불필요한 실리콘 질화막의 박막두께가 약 2,500㎚이며, 많은 수의 불순물 입자가 발생되고, 박막두께를 확장 시킬 수 없게 된다.
불순물 입자를 발생치 않고 소정 박막을 형성하기 위한 또 다른 방법은 특개평 8-45859 호 일본공보에 기재되어 있으며, 종래의 방법에 있어서는 다양한 소정의 박막 형태는 20mm/min이상의 속도로 반응로내에 반도체 기판을 반입하여 형성되며, 반응관이 60OC이상의 온도를 유지하여 형성된다. 특개평 8-45859 호 일본공보에 기재된 종래의 방법에 있어서는 반응관내에 반도체 기판을 반입하는 조건만이 기재되어 있다. 즉, 반도체 기판이 반응관내에 반입된 조건에서 불필요한 박막이 반응관내에 형성될 때 발생된 불순물 입자를 제어하는 수단은 기재되어 있지 않다. 결과적으로, 종래의 방법에서는 소정의 박막을 형성하는데 있어서 불순물 입자가 발생하는 문제점 해결을 하지 못하고 있다.
본 발명의 목적은 소정의 박막이 기판상에 형성될 때 불필요한 박막에서 생성되는 임의의 불순물 입자를 발생치 않고 소정의 박막을 기판상에 형성하기 위한 방법 및 장치를 제공하는데 있다
도 1은 소정 박막을 형성하기 위한 본 발명인 제 1 실시예의 방법을 설명하는 감압화학기상증착(LPCVD)장치의 종단면도이다.
도 2a는 소정 박막을 형성하기 위한 본 발명인 제 1 실시예의 방법을 설명하는 도 1에서 도시된 LPCVD장치의 외측관 단면도이다.
도 2b는 소정 박막을 형성하기 위한 본 발명인 제 1 실시예의 방법을 설명하는 도 1에서 도시된 LPCVD장치의 내측관에 장착된 치구의 종단면도이다.
도 3은 개방되어 있는 LPCVD장치 내에 장착된 치구를 설명하는 도 1의 LPCVD장치의 종단면도이다.
도 4는 본 발명인 제 1 실시예의 방법에 이용되는 치구의 종단면도이다.
도 5는 치구가 LPCVD장치의 내측관에 장착되어 있는 LPCVD장치의 주요부에 대한 확대 종단면도이다.
도 6은 본 발명인 제 1 실시예의 방법에서 실행된 스트레스 완화 과정에서의 타임스케쥴을 도시한 그래프이다.
도 7은 본 발명인 제 1 실시예의 방법에 따라 강제적으로 발생되는 크랙을 설명하는 도 1에 도시된 LPCVD장치의 내측관에 대한 일부분의 확대 단면도이다.
도 8은 도 7에 도시된 불필요한 박막의 크랙을 덮어씌우는 수정막을 설명하는 도 1에 도시된 LPCVD장치의 내측관에 대한 일부분의 확대 단면도이다.
도 9는 소정 박막을 형성하기 위한 본 발명인 제 1 실시예의 방법에 의하여 얻어진 반도체 기판의 평면도이다.
도 10은 본 발명인 제 1 실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 11은 본 발명인 제 2 실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 12는 본 발명인 제 3 실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 13은 본 발명인 제 4 실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 14는 본 발명인 제 5 실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 15는 본 발명인 제 6 실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 16은 본 발명인 제 7 실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 17은 소정 박막을 형성하기 위한 종래의 방법에 이용된 LPCVD장치의 상부의 종단면도이다.
도 18은 누적된 박막이 크랙되어 반도체 기판의 표면상에 입자들이 비산되어지는 것을 설명하는 소정 박막을 형성하기 위한 종래의 방법에 이용된 LPCVD장치의 상부 일부분에 대한 확대 단면도이다.
도 19는 소정 박막을 형성하기 위한 종래의 방법에 따라 얻어진 반도체 기판의 평면도이다.
도 20은 소정 박막을 형성하기 위한 종래의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적박막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : LPCVD장치 2 : 반응로
3 : 기판지지부 4 : 케이스
5 : 단열재 6 : 히터
7 : 플레이트 8 : 외측관
9 : 내측관 10 : 가스도입관
11,14 : 밸브 12 : 반응가스 공급장치
13 : 가스배기관 15 : 진공장치
16 : 매니폴드부 17 : 치구(기판보드)
18 : 압력제어밸브 19 : 베이스
20 : 반도체기판 21 : 실리콘 질화막
22 : 불필요한 실리콘 질화막 23 : 크랙
24 : 수정막(실리콘 질화막) 25 : 입자
26 : 셔터
본 발명은 상기 목적을 달성하기 위하여 CVD장치의 반응로내에 반응가스를 주입시켜 상기 반응로내에 반입되어 있는 기판상에 소정 박막을 형성하기 위한 박막형성방법에 있어서, 소정 박막을 상기 기판상에 형성시키는 단계와, 적어도 상기 반응로의 측벽상에 형성되는 불필요한 박막에서 스트레스를 최적으로 완화시키는 단계와, 상기 스트레스로부터 완화된 불필요한 박막을 수정막으로 덮어씌우는 단계를 구비하며,
상기 불필요한 박막에 스트레스의 완화시키는 단계는 상기 소정의 박막 형성이 종료된 기판을 상기 반응로에서 반출한 후 제공되며, 상기 불필요한 박막에서의스트레스 완화단계가 상기 불필요한 박막에 강제적으로 크랙하여 발생시키며, 상기 불필요한 박막을 강제적으로 크랙하기 위한 수단이 상기 소정 박막 형성이 종료된 후에 상기 반응로내의 온도를 상기 소정 박막 형성 온도와 다른 온도로 실행되며, 상기 불필요한 박막이 상기 소정 박막의 형성온도와 다른 온도에서 수정막으로 덮어 씌워 지며, 상기 소정 박막 형성온도와 다른 온도는 상기 박막 형성온도보다 낮은 온도이며, 상기 소정 박막 형성온도와 또 다른 온도는 상기 박막 형성온도보다 높은 온도이며, 상기 불필요한 박막이 수정막으로 덮어 씌워 진후, 상기반응로내에 소정 박막이 형성될 수 있는 새로운 기판을 반입시켜 상기 소정 박막이 새로운 기판상에 형성되는 것을 특징으로 하고 있다.
또한, 본 발명은 상기 목적을 달성하기 위하여 CVD장치의 반응로내에 반응가스를 주입시켜 상기 반응로내에 반입되어 있는 기판상에 소정 박막을 형성하기 위한 박막형성방법에 있어서, 상기 소정의 박막을 기판상에 형성하는 단계와, 상기 반응로내의 온도를 소정 박막의 박막 형성온도에서 박막 형성온도보다 낮은 다른 온도로 저감하여, 상기 소정 박막이 형성 될 때에 상기 반응로의 측벽에 형성되는 불필요한 박막에 스트레스를 완화시키는 단계와, 상기 소정 박막의 박막형성온도보다 낮은 다른 온도에서 상기 불필요한 박막을 덮어씌우도록 수정막을 형성시키는 단계를 구비하여 구성되며, 상기 기판상에 소정 박막을 형성하는 단계가 종료된 후에, 상기 소정 박막이 형성된 기판이 상기 반응로에서 반출되며, 상기 기판상에 소정 박막을 형성하는 단계가 종료된 후에, 상기 반응로내에서 소정 박막이 형성될 수 있는 새로운 기판이 반입되어 상기 소정 박막이 새로운 기판상에 형성되도록 하며, 상기 반응로가 석영이며, 상기 소정 박막,불필요한 박막 및 수정막이 실리콘 질화막이며, 스트레스로부터 상기 실리콘 질화막으로 형성된 불필요한 박막을 완화하는 단계가 불필요한 박막을 강제적으로 크랙하여 실행되는 것을 특징으로 하고 있다.
또한, 본 발명은 상기 목적을 달성하기 위하여 소정 박막을 형성하기 위한 장치를 제공하는데 있어서, 소정 박막이 형성될 수 있는 반도체 기판이 반응로내에 반입될 수 있도록 반응로를 구비하여, 반응로내에 반응가스를 주입하고 소정 박막을 기판상에 형성토록 소정박막의 박막 형성온도로 유지하며, 상기 기판상에 소정 박막 형성을 완료한 후에, 상기반응로의 일부를 구성하는 반응관이 반응로의 외부에 반출 가능하게 구성되어 지며, 상기 반응관은 상기 기판이 반입되는 내측관으로 구성되는 것을 특징으로 하고 있다.
상술한바와 같이, 소정 박막을 형성하기 위한 본 발명의 방법 및 장치에 있어서, 다수의 박막형성이 동일한 반응로에서 행하여진 후, 동일한 반응로내에서 상기 박막형성 처리에 의하여 누적된 불필요한 박막이 불순한 입자를 발생시키기 전에 박막형성 온도와 다른 온도로 저감시켜서 불필요한 박막에 강제적으로 크랙을 발생시킴에 따라 불필요한 박막에 스트레스를 완화시킨다. 상기 불필요 박막의 스트레스 완화 단계가 종료된 후, 크랙된 불필요한 박막이 수정막으로 덮어 씌워 수정된다. 즉, 본 발명은 불필요한 박막을 안정화 시킬 수 있다.
결과적으로, 본 발명은 LPCVD장치내의 소정박막을 형성하는데 있어 불필요한 박막에 불순물 입자를 저감 할 수 있고, 불필요한 박막이 강제적으로 크랙되어 스트레스를 완화시키고 수정막으로 복구 가능하게 하여, 종래의 사용자에게 유지보수작업에 대하여 보수기간을 장기화하고 장비의 노후화를 방지시킨다.
본 발명의 특징과 장점은 첨부된 도면과 관련하여 본 발명의 실시예로 세부적으로 설명하여 명백하게 된다.
〈제 1 실시예〉
도 1 내지 도 4는 기판상에 소정 박막을 형성하기 위한 본 발명의 방법에 대한 제 1 실시예를 도시하고 있다. 이하, 도 1 내지 도 5를 참조하여 본 발명의 방법에 대한 제 1 실시예를 설명한다.
먼저, 도 1에서 도시된바와 같이 종형로를 가진 LPCVD장치가 이용된다. 상기 LPCVD장치(1)는 종횡의 반응로(2)와 기판지지부(30)로 구성되며, 기판지지부(3)는 반응로(2)에 대하여 반입 및 반출이 가능하도록 종방향으로 이동 가능하게 되어 있다. 상기 반응로(2)는 하단이 개방되어 있고 상단이 닫혀있는 원통형 케이스(4)내에 단열재(5)를 끼운 히터(6)가 설치되어 있으며, 케이스(4)의 하단은 플레이트(7)로 지지되어 있다. 단열재(5)의 내측에는 석영으로 된 내측관(8)이 LPCVD장치(1)의 매니폴드부(16)에 고정되고, 외측관(8)내에는 동축상으로 석영으로 된 내측관(9)이 LPCVD장치(1)의 매니폴드부(16) 하부에 고정되어 있다. 외측관(8) 및 내측관(9)은 반응로(2)의 중요부를 구성한다. 여기서, 후술하지만 내측관(9)은 소정 박막을 형성한 후 매니폴더부(16)에서 떼어내고 반응로(2)의 외부로 반출 가능하게 구성된다.
상기 LPCVD장치(1)의 매니폴드부(16) 주위의 한 부분에는 가스 주입관(10)이 설치되고, 가스주입관(10)은 밸브(11)를 끼워서 반응공급장치(12)에 접속되어 있다. 또한, 매니폴드부(16) 주위의 다른 부분에는 가스배기관(13)이 설치되고, 가스배기관(13)은 밸브를 끼워서 진공장치(15)에 접속되어 있다. 또한, 밸브(14)와 진공장치(15) 사이에는 압력제어밸브(18)가 설치되어 있다. 반응로(2)의 저부에는 반응로(2)내를 개폐 가능하게 하는 셔터(26)가 설치되어 있다,
상기 기판 지지부(3)에서, 박막을 형성하기 위한 반도체 기판은 베이스 상에 설치된 치구(기판보드)(17)내측에 종방향으로 다수장 쌓아 진 형태로 구성되며, 상기 치구(17)는 베이스(19)내의 승강장치(도시되지 않음)에 의하여 반입 및 반출 가능하게 구성되어 있다. 치구(17)는 도 2a,2b에 도시된바와 같이 복수의 기둥체 (17A)로 구성되고, 기둥체 (17A)의 내측에는 지탱부(17B)가 있으며, 각기둥체(17A)의 내측에는 지탱부(17B)에 의하여 반도체 기판(20)을 지지하도록 되어 있다. 도 1은 기판 지지부(3)가 반응로 (2)로부터 반출된 상태를 도시하고 있다.
도 1에서 도시된 반응로(2)내의 히터(6)에 의하여 반응로(2)의 외측관(8)및내측관(9)에 형성되는 공간 내를 소정 실리콘 질화막의 박막 형성온도인 약 7600C로 가열한 상태로 유지한 다음, 상기 기판지지부(3)의 치구(17)상에 박막을 형성하기 위한 반도체 기판(20)을 각 지탱부(17B)에 의해 지탱시켜 여러 매수를 장착시킨 후, 도 3에 도시된 상기 치구(17)를 베이스(19)내의 승강장치(도시되지 않음)에 의하여 반입시켜 반응로(2)의 내측관(9)에 장착하고, 그후 반응로(2)와 기판지지부(3)와의 사이를 밀폐시킨다.
그후, 도 3에서 도시된 상기 LPCVD장치(1)의 반응로(2)에서, 밸브(14) 및 압력제어밸브(18)를 개방하여 반응로(2)내를 30∼80Pa(Pascal)의 진공도로 제어시킨다. 반응로(2)에 가스 누설이 있는지를 검사하고 가스 누설이 없으면, 상기 반응로(2)내 반입되어 있는 반도체기판(20)이 온도에 대해 안정화 되어 있음을 알수 있다.
그후, 상기 밸브(11)를 개방시켜 가스주입관(10)을 통하여 가스공급장치(12)에서 반응가스의 유량이 10∼100sccm(Standard cubic centimeter per minute)인 다이크로롤실렌(SiH2Cl2) 및 유량이 100∼1000sccm인 암모니아(NH3)가스를 주입시킨다. 다이크로롤실렌 및 암모니아가스를 반응시킨 반도체 기판(20)상에 소정의 실리콘 질화막을 형성시킨다.
상술한 박막 형성 조건으로, 약 50분간 박막 형성 처리를 실행함에 따라 도 5에 도시된 약 100nm(형성막속도:2∼3nm)인 실리콘 질화막(21)을 반도체 기판(20)상에 박막이 형성된다. 또한, 소정 실리콘 질화막(21)의 박막두께는 반응시간을 가변시킴에 따라 필요한 값으로 제어 가능하다. 상기 소정 박막을 형성할 때, 예를들면 소정 실리콘 질화막(21)이 반도체 기판(20)상에 형성될 때, 도 5에 도시된 바와 같이, 동시에 반응가스를 주입시킴으로 외측관(8) 및 내측관(9) 벽,치구(17)의 표면 등에도 동일형태로 실리콘 질화막(22)이 형성되지만, 반도체 기판(20)상 이외에 형성된 실리콘 질화막(22)은 불필요한 박막이다. 상기 불필요한 실리콘 질화막(22)은 반응가스의 주요통로에 근접하여 있는 내측관(9)의 내벽 및 치구(17)의 표면에도 박막두께를 증가시킨다.
도 3 및 도 5에서 도시된 바와 같이, 상기 반도체 기판상(22)상에 소정 박막인 실리콘 질화막(21)을 형성시켜서, 가스주입관(10)에 반응가스의 공급을 중단시키고, 현재의 박막 형성 처리에 이용된 반응가스를 배기시킨후, 반응로(12)내를 대기 중으로 복귀시킨다. 도 4에서 도시된 바와 같이, 상기 치구(17)를 하강시켜 반응로(2)에서 반출함에 따라, 제 1 배치처리에 대응하는 박막형성처리가 종료된다.
제 1 배치 처리후, 계속하여 박막 형성이 안된 새로운 반도체 기판(20)을 장착한 치구(17)를 이용하여, 상술한 제 1 배치처리의 박막형성 처리와 동일한 조건으로 처리를 반복함에 따라 제 2 배치처리의 박막형성처리를 행한다. 여기서, 배치처리수가 증가되면, 반도체 기판(20)상 이외의 반응로(2)의 내측관(9),외측관(8),치구(17)등의 구성부재에 박막 형성되는 불필요한 실리콘 질화막(22)의 박막두께가 누적된다. 이에 반하여 불필요한 실리콘 질화막(22)에 가해지는 스트레스는 점차 증가하게 된다.
여기서, 상술한 박막형성 처리를 반복하여 제 9 배치처리를 완료한 후에 제 10배치처리를 실행한다. 제 10 배치처리의 박막형성처리를 완료한 후, 상기치구 (17)를 반응로(2)에서 반출한 후 제 11 배치 처리하여, 내측관(9)등으로 박막형성되는 불필요한 실리콘 질화막(22)으로 발생되고 점차적으로 증가하고 있는 스트레스를 완화시키기 위해 스트레스 완화처리를 행한다. 상기 스트레스 완화처리는 반응로(2)내에서 치구(17)를 반출한 상태로 도 6에 도시된 온도스케쥴에 따라 실행시킨다.
상기 스트레스 완화 처리 단계에 있어서, 상기 반응로(2)내를 셔터(26)에 의해 폐쇄시킨 상태(도 1 및 도 5)로 약 7600C로 유지시켜, 반응로(2)내의 실리콘 질화막의 박막형성온도를 t1∼t2 사이에서 약 6300C로 온도를 저감시킨다(도 6). 상기 온도조작은 히터(6)로 제어하여 3∼50C/분으로 나누어 20∼40분간 온도를 저감시킨다. 상기 온도조작은 내측관(9)이 구조적으로 반출 가능함으로 외측관(8)에서 내측관(9)으로 급냉시켜 실행되어 지며, 내측관(9)의 반출 조작을 행하는 경우 내측관(9)은 수분 동안 급냉시킴으로 온도 하강 사이클 타임을 큰 폭으로 단축 가능하다.
도 7에 도시된바와 같이, 상술한 온도조작에 따라 제 10 배치처리까지의 박막형성처리에 의하여, 내측관(9)벽 및 유사부재등에 누적되어 있는 불필요한 실리콘 질화막(22)을 강제적으로 크랙시킨다. 이에 따라 불필요한 실리콘 질화막(22)의 누적박막두께가 일정치에 도달하거나 누적된 스트레스가 한계를 초월할 때, 자연적으로 크랙하기 전에 강제적으로 불필요한 실리콘 질화막(22)을 크랙시킴에 따라 상기 실리콘 질화막(22)에 가해진 스트레스를 완화시킬 수 있다.
도 6에서 도시된바와 같이, 상술한 약 6300C의 하강 온도로 t2 ∼t3 사이에서 밸브(11)를 개방시켜, 가스 주입관(10)을 통하여 반응가스 공급장치(12)에서 상술한 동일 반응가스를 반응로내에 주입시켜, 도 8에서 도시된 실리콘 질화막(22)상에 박막두께가 5∼6nm의 새로운 실리콘 질화막(수정막)(24)을 박막형성하고 크랙(23)의 발생에 의하여 불안정한 실리콘 질화막(22)을 수정한다. 상기 실리콘 질화막(24)의 형성막은 0.2∼0.5nm/분으로 나누어 10∼20분간 처리한다. 상기 실리콘 질화막(24)은 수정막으로써 작용하며 강제적으로 발생된 크랙(23)을 덮어 씌워 수정한다. 상기 불순한 입자의 발생이 제어되므로 실리콘 질화막(22)을 안정화 시킬 수 있다.
여기서, 반응로(2)를 단독으로 이용함에 따라서, 상술한 스트레스 완화처리는 반응로(2)에서 반출된 치구(17) 또는 다른 치구(17)에 소정박막을 형성하기 위한 반도체 기판(20)을 장착하는 작업을 시간적으로 병행하여 조작하도록 한다. 그래서, 특별한 처리시간을 필요치 않으므로 일련의 박막처리를 할 수 있다.
반응로(2)내의 온도를 t3∼t4 사이에 실리콘질화막의 박막형성온도인 약 7600C로 복귀시킨 후 반응로(2)내에 박막 형성이 되지 않은 새로운 반도체 기판 (20)을 내장한 치구(17)을 장착시켜 제 12 배치의 박막처리를 행한다.
도 10은 상기 실시예의 박막형성방법에 의해 얻어진 배치처리수, 불필요한 실리콘 질화막의 누적박막두께 및 입자수의 관계를 도시한 그래프이다. 상기도면에서 A는 누적박막두께,B는 입자수, a,b,c는 반응로내의 상부위치,중간위치,하부위치로 반입되는 반도체 기판에 있어서의 입자수를 도시하고 있다.
도 10에 도시된 제 1 배치에서 제 10 배치까지 반응로내에 박막형성시킨 불필요한 실리콘 질화막의 누적박막두께는 선형적으로 증가하고 있지만, 제 10 배치처리 후에 제 11 배치처리로써 상술한 스트레스 완화장치를 실시하고, 계속하여 수정처리를 실시함에 따라 제 10 배치처리 와 제 11 배치처리 사이에는 불필요한 질화막인 누적박막두께의 증가는 없어진다. 여기서, 제 11 배치처리 후에 제 12 배치처리의 박막형성을처리를 실시하면 불순물 입자수가 상당히 감소된다. 이런 이유는 제 11 배치처리로써 상술한 스트레스 완화처리를 실히 하고 계속하여 수정처리를 실시함으로써 불필요한 실리콘 질화막을 안정화시키고 입자수의 발생이 억제되도록 고려되어 있기 때문이다.
도 9는 상술한 실시예로써 얻어진 반도체기판(20)을 도시한 평면도이며, 불필요한 실리콘 질화막(22)에 비산되는 입자수(25)의 부착상태를 도시하고 있다. 도 19는 종래의 실시예에 따라 박막형성된 반도체기판(56)과 비교하면 명백하게 입자수(25)의 부착이 극히 적음을 알 수 있다.
상술한바와 같이, 본 발명의 제 1 실시예인 방법으로 여러 차례로 실리콘 질화막의 박막형성처리를 행한 후, 반응로내의 불필요한 실리콘 질화막(22)이 자연적으로 크랙되기 전에 박막형성온도에서 온도를 저감시켜 실리콘 질화막(22)에 강제적으로 크랙(23)을 발생시켜, 실리콘 질화막(22)에 발생되는 스트레스를 완화시킨 후, 실리콘 질화막(22)을 수정막(24)으로 덮어 씌워 수정시킴으로 불필요한 실리콘 질화막(22)을 안정화 시킬 수 있다. 그래서, 본 발명의 박막형성시에 불필요한 박막에서 발생하는 불순 입자를 억제 가능한 것이며, 불필요한 박막두께에 조속히 스트레스를 발생시킨 후 박막을 수정시키므로 LPCVD장치에 대한 유지보수 주기의 장기화를 도모할 수 있는 것이다.
〈 제 2 실시예 〉
도 11은 본 발명의 제 2 실시예로 소정 박막을 형성하기 위한 방법에 따라 얻어진 배치처리수,누적박막두께 및 입자수와의 관계를 도시한 그래프이다. 상기 제 2 실시예의 박막형성방법에 대한 구성은 상기 서술한 제 1 실시예와 현저하게 다른 점이 제 1 실시예에 의하여 박막형성 처리후 불필요한 실리콘 질화막에서 스트레스를 완화시키기 위해 스트레스 완화처리 및 수정처리를 실행한다는 점이다.
즉, 본 발명의 방법인 제 1 실시예에 의한 박막형성처리후에 제 12 배치처리의 박막형성처리를 종료시킨 치구(17)를 반응로(2)에서 반출한 후, 제 13 배치처리로써, 본 발명인 제 1 실시예에 있어서 스트레스 완화처리 및 수정처리와 동일 조건으로 스트레스 완화처리 및 수정처리를 행한다. 다음에 제 13 배리처리에 부가하여 제 14 배치처리로써, 상술한 동일 조건으로 스트레스 완화처리및 수정처리를 행하고, 제 14 배치처리에 부가하여 제 15 배치처리로써 상술한 동일조건으로 스트레스 완화처리 및 수정처리를 행한다. 계속하여 제 16 배치처리의 소정의 박막형성 처리를 행한다.
상술한바와같이, 제 13 배치, 제 14 배치, 제 15 배치처리로써 스트레스 완화처리 및 수정처리를 연속적으로 행함에 따라, 도 11에서 도시된 바와 같이 제 12 배치 및 제 15 배치처리 사이에는 불필요한 실리콘질화막의 누적박막두께의 증가는 인정되지 않는다. 그리고, 제 15 배치처리 후에 제 16 배치처리의 박막형성처리를 실시하여도 불순물 입자수(25)가 상당히 감소된다. 이런 이유로써 각각의 제 13 배치, 제 14 배치, 제 15 배치처리로써 상술한 스트레스 완화처리를 실시하고, 계속하여 수정처리를 실시함으로 불필요한 질화막을 안정화시키고 불순물 입자수의 발생이 억제되도록 고려되어져 있기 때문이다. 상기 본 발명의 제 2 실시예의 구성에서도 제 1 실시예와 동일한 효과를 얻을 수 있다.
〈 제 3 실시예 〉
도 12는 본 발명의 제 3 실시예로 소정 박막을 형성하기 위한 방법에 따라 얻어진 배치처리수,누적박막두께 및 입자수와의 관계를 도시한 그래프이다. 상기 제 3 실시예의 박막형성방법에 대한 구성은 상기 서술한 제 2 실시예와 다른 점이 제 2 실시예에 의하여 박막형성 처리후 불필요한 실리콘 질화막에서 발생하는 스트레스를 완화시키기 위해 스트레스 완화처리 및 수정처리를 반복한다는 점이다.
즉, 본 발명의 방법인 제 2 실시예에 따라 박막형성처리후에 제 18 배치처리의 박막형성처리를 종료시킨 치구(17)를 반응로(2)에서 반출한 후, 제 19 배치처리로써, 본 발명인 제 2 실시예에 있어서 스트레스 완화처리 및 수정처리와 동일 조건으로 스트레스 완화처리 및 수정처리를 행한다. 다음에 제 19 배치처리에 부가하여 제 20 배치처리는 소정 박막을 형성하기 위하여 실행된다.
상술한바와 같이, 제 19 배치처리로써 상술한 스트레스 완화처리및 수정처리를 실시함에 따라 도 12에서 도시된바와 같이 제 18 배치와 제 19 배치처리 사이에는 불필요한 실리콘 질화막의 누적박막두께가 증가되지 않는다. 그리고, 제 19 배치처리 후에 제 20 배치처리의 박막형성처리를 실시하여도 불순물 입자수는 상당히 감소된다. 이런 이유는 제 19 배치처리로써 상술한 스트레스 완화처리를 실시하고 계속하여 수정처리를 실시함으로 불필요한 실리콘 질화막을 안정화시키고 입자수의 발생이 억제되도록 고려되어져 있기 때문이다. 상기 본 발명의 제 3 실시예의 구성에서도 제 2 실시예와 동일한 효과를 얻을 수 있다.
〈 제 4 실시예 〉
도 13은 본 발명의 제 4 실시예로 소정 박막을 형성하기 위한 방법에 따라 얻어진 배치처리수,누적박막두께 및 입자수와의 관계를 도시한 그래프이다. 상기 제 4 실시예의 박막형성방법에 대한 구성은 상기 서술한 제 3 실시예와 다른 점이 제 3 실시예에 의하여 박막형성처리후에 불필요한 실리콘 질화막에서 스트레스를 완화시키기 위해 스트레스 완화처리 및 수정처리를 반복한다는 점이다.
즉, 본 발명의 방법인 제 3 실시예에 따라 박막형성처리후에 제 20 배치처리의 박막형성처리를 종료시킨 치구(17)를 반응로(2)에서 반출한 후, 제 21 배치처리로써 본 발명인 제 3 실시예에 있어서 스트레스 완화처리 및 수정처리와 동일 조건으로 스트레스 완화처리 및 수정처리를 행한다. 다음에 제 21 배치처리에 부가하여제 22 배치처리는 소정의 박막을 형성하기 위하여 실행된다.
제 21 배치처리로써 상술한 스트레스 완화처리 및 수정처리를 실시함에 따라 제 20 배치 와 제 21 배치처리 사이에는 불필요한 실리콘 질화막의 누적박막두께의 증가는 발생되지 않는다. 그리고, 제 21 배치처리 후에 제 22 배치처리의 박막형성처리를 실시하여도 입자수는 상당히 감소된다. 이런 이유는 제 21 배치처리로써 상술한 스트레스 완화처리를 실시하고 계속하여 수정처리를 실시함으로 불필요한 실리콘 질화막을 안정화시키고 불순물 입자수(25)의 발생이 억제되도록 고려되어져 있기 때문이다. 상기 본 발명의 방법의 제 4 실시예의 구성에서도 제 3 실시예와 동일한 효과를 얻을 수가 있다.
〈 제 5 실시예 〉
도 14는 본 발명인 제 5 실시예의 방법에 따라 소정 박막형성을 위한 방법에 의하여 얻어진 배치처리수, 누적박막두께 및 입자수와의 관계를 도시한 그래프이다. 상기 제 5 실시예의 박막형성방법의 구성이 상술한 제 4 실시예와 크게 차이나는 점은 제 4 실시예에 의하여 박막형성처리후에, 불필요한 실리콘 질화막에서 스트레스를 완화시키기 위하여 스트레스 완화처리 및 수정처리를 반복한다는 점이다.
즉, 제 4 실시예에 의한 박막형성처리후에, 제 22 배치처리의 박막형성처리가 종료된 치구(17)을 반응로(2)에 반출시킨 후, 제 23 배치처리로써 제 4 실시예에 있어서 스트레스 완화처리 및 수정처리와 동일조건으로 스트레스 완화처리 및 수정처리를 행한 다음 제 23 처리에 부가하여 제 24 배치처리는 소정의 박막을 형성하기 위하여 실행된다.
제 23 배치처리로써 상술한 스트레스 완화처리 및 수정처리를 실시함에 따라 제 22 배치 와 제 23 배치처리 사이에는 도 14에서 도시된바와 같이 불필요한 실리콘 질화막의 누적박막두께가 증가되지 않는다. 그리고, 제 23 배치처리 후에 제 24 배치처리의 박막형성처리를 실시하여도 불순물 입자수(25)는 상당히 감소된다. 이런 이유는 제 23 배치처리로써 상술한 스트레스 완화처리를 실시하고 계속하여 수정처리를 실시함으로 불필요한 실리콘 질화막을 안정화시키고 불순물 입자수의 발생이 억제되도록 고려되어져 있기 때문이다. 상기 본 발명의 제 5 실시예의 구성에 서도 제 4 실시예와 동일한 효과를 얻을 수가 있다.
〈 제 6 실시예 〉
도 15는 본 발명인 제 6 실시예로 소정의 박막을 형성하기 위한 방법에 의하여 얻어진 배치처리수, 누적박막두께 및 입자수와의 관계를 도시한 그래프이다. 상기 제 6 실시예의 박막형성방법의 구성이 상술한 제 5 실시예와 크게 차이나는 점은 제 5 실시예에 의하여 박막형성처리후에, 불필요한 실리콘 질화막에서 스트레스를 완화시키기 위하여 스트레스 완화처리및 수정처리를 반복한다는 점이다.
즉, 제 5 실시예에 의한 박막형성처리후에, 제 26 배치처리의 박막형성처리가 종료된 치구(17)를 반응로(2)에서 반출시킨 다음, 제 27 배치처리로써 제 5 실시예에 있어서 스트레스 완화처리 및 수정처리와 동일조건으로 스트레스 완화처리 및 수정처리를 행한 다음, 제 27 배치처리에 부가하여 제 28 배치처리는 소정의 박막을 형성하기 위하여 실행된다.
제 27 배치처리로써 상술한 스트레스 완화처리 및 수정처리를 실시함에 따라 제 26 배치 와 제 27 배치처리 사이에는 도 15에서 도시된바와 같이 불필요한 실리콘 질화막의 누적박막두께의 증가는 발생되지 않는다. 그리고, 제 27 배치처리 후에 제 28 배치처리의 박막형성처리를 실시하여도 불순물 입자수(25)는 상당히 감소된다. 이런 이유는 제 27 배치처리로써 상술한 스트레스 완화처리를 실시하고 계속하여 수정처리를 실시함으로 불필요한 실리콘 질화막을 안정화시키고 불순물 입자수의 발생이 억제되도록 고려되어져 있기 때문이다. 상기 본 발명의 제 6 실시예의 구성에서도 제 5 실시예와 동일한 효과를 얻을 수가 있다.
〈 제 7 실시예 〉
도 16은 본 발명인 제 7 실시예로 소정 박막형성을 위한 방법에 의하여 얻어진 배치처리수, 누적박막두께 및 입자수와의 관계를 도시한 그래프이다. 상기 제 7 실시예의 박막형성방법의 구성이 상술한 제 6 실시예와 크게 차이나는 점은 제 6 실시예에 의하여 박막형성처리후에, 불필요한 실리콘 질화막에서 스트레스를 완화시키 위하여 스트레스 완화처리 및 수정처리를 반복한다는 점이다.
즉, 제 6 실시예에 의한 박막형성처리후에, 제 30 배치처리의 박막형성처리가 종료된 치구(17)을 반응로(2)에서 반출시킨 후, 제 31 배치처리로써 제 6 실시예에 있어서 스트레스 완화처리 및 수정처리와 동일조건으로 스트레스 완화처리 및 수정처리를 행한 다음, 제 31 배치처리에 부가하여 제 32 배치처리로써 동일조건으로 스트레스 완화처리및 수정처리를 행하고 계속하여 제 32 배치처리에 부가하여 제 33 배치처리는 소정의 박막을 형성하기 위하여 실행된다.
이러한 제 31 배치 및 제 32 배치처리로써 각각 상술한 스트레스 완화처리 및 수정처리를 연속적으로 실시함에 따라, 제 30 배치 와 제 32 배치처리 사이에는 도 16에서 도시된바와 같이 불필요한 실리콘 질화막의 누적박막두께의 증가는 발생되지 않는다. 그리고, 제 32 배치 처리 후에 제 33 배치처리의 박막형성처리를 실시하여도 불순물 입자수(25)는 상당히 감소된다. 이런 이유는 제 31 배치 및 제 32 배치처리로써 상술한 스트레스 완화처리를 실시하고 계속하여 수정처리를 실시함으로 불필요한 실리콘 질화막을 안정화시키고 불순물 입자수의 발생이 억제되도록 고려되어져 있기 때문이다. 상기 본 발명의 제 7 실시예의 구성에서도 제 6 실시예와 동일한 효과를 얻을 수가 있다.
본 발명의 실시예를 도면에 의하여 상술하지만 구체적인 구성은 실시예로 한정되지 않고, 본 발명의 요지를 벗어나지 않은 범위 내에서의 설계변경도 본 발명에 포함된다. 예를들면, 본 발명의 실시예는 제 32 배치처리까지 스트레스 완화 처리 및 수정처리를 여러 차례로 반복한 실시한 실시예로 설명되었지만, 이하에서도 동일 형태로 스트레스 처리 및 수정처리를 실시할 수 있다. 상기 스트레스 완화 처리 및 수정처리의 회수를 증가시킴에 따라 불필요한 질화막의 누적박막두께가 증가하지 않고 입자의 증가를 억제시킴으로 유지보수 기간도 장기화 할 수 있다.
또한, 불필요한 실리콘 질화막에 강제적으로 크랙을 발생시켜 스트레스를 완화시키는 스트레스 완화처리는 박막형성에서 온도를 저감시킨 실시예로 한정되지 않고 박막형성온도에서 온도를 상승시켜도 양호하게 얻을 수 있다. 요컨대 박막형성후에 박막형성온도와 다른 온도로 실행되면 온도차에 의하여 강제적으로 크랙을 발생시킬 수 있으므로 스트레스를 완화시킬 수 있다. 또한, 불필요한 실리콘 질화막에 강제적으로 크랙을 발생시켜 스트레스를 완화시킬 때는 반응로에 반도체기판을 반입시켜서 행한다. 실리콘 질화막은 반도체 장치의 구성 막에 한정되지 않고 콘덴서 등의 다른 전자부품의 소자의 구성 박막으로써 이용 가능하다.
또한, 반도체 기판상에 박막을 형성하는 절연막은 실리콘 질화막으로 한정되지 않고 실리콘산화막,알루미늄 산화막등의 다른 절연막에도 적용 가능하다. 또한, 다결정 실리콘막, 무정형박막등의 도전체를 형성하는 경우에도 적용가능하며, 반도체 기판에 한정하지 않고 세라믹 기판등의 절연기판상에 소정의 박막을 형성하는 경우에도 적용 가능하다.
또한, 종형로에 한정하지 않고 횡형로를 가진 LPCVD장치를 이용한 LPCVD법에 적용가능하며, LPCVD장치를 이용한 박막을 형성하는 실시예로써 한정되지 않고 NPCVD장치를 이용한 NPCVD법등에도 적용 가능하며, 박막처리 온도,진공도,가스유량등의 조건은 일실시예를 나타낸 것이므로 목적,용도등에 대응하여 변경 가능하다.
이상 설명한 바와 같이, 본 발명의 박막형성방법 및 박막형성장치에 의하면 여러 차례에 걸쳐 박막형성처리를 행한 후, 반응로내에 불필요한 박막이 자연스럽게 크랙되기 이전에 박막을 완화시키기 위하여 박막형성온도와 차이나는 온도로 불필요한 박막에 강제적으로 크랙을 발생시킴에 따라 박막에 발생되어 있는 스트레스를 완화시킨 후 불순물 입자를 제거하여 수정막으로 복구시켜 불필요한 박막을 안정화 시킬 수 있다. 또한, 박막형성시에 불필요한 박막에서 발생되는 불순물 입자를 억제 시킬 수 있으며, 불필요한 박막에 조속히 스트레스를 가하여 수정막으로 수정시킴으로 반응로내의 유지보수에 대한 보수주기를 장기화할 수 있다.

Claims (15)

  1. 반응가스가 주입되는 화학적기상증착장치의 반응로내에 반입되는 기판상에 소정 박막을 형성하기 위한 방법에 있어서 :
    상기 소정 박막을 상기 기판상 형성하는 단계와;
    적어도 상기 반응로의 측벽상에 형성되는 불필요한 박막에서 스트레스를 완화시키는 단계와; 및
    상기 스트레스로부터 완화된 상기 불필요한 박막을 수정막으로 덮어씌우는 단계를 구비하는 박막형성방법.
  2. 제 1 항에 있어서, 상기 불필요한 박막으로부터의 스트레스의 완화는 상기 소정 박막형성이 종료된 기판을 상기 반응로에서 반출한 후 행하는 것을 특징으로 하는 박막형성방법.
  3. 제 1 항에 있어서, 상기 불필요한 박막으로부터의 스트레스의 완화는 상기 불필요한 박막에 강제적으로 크랙을 발생시킴으로써 제공되는 것을 특징으로 하는 박막형성방법.
  4. 제 3 항에 있어서, 상기 불필요한 박막에 강제적으로 크랙을 발생시키는 수단은 상기 소정 박막 형성 종료 후에, 상기 반응로내의 온도를 상기 소정 박막의 막형성온도로부터 상기 막형성온도 이외의 다른 온도로 변화시킴으로써 구현되는 것을 특징으로 하는 박막형성방법.
  5. 제 4 항에 있어서, 상기 불필요한 박막은 상기 소정 박막의 막형성온도 이외의 다른 온도에서 상기 수정막으로 덮여지는 것을 특징으로 하는 박막형성방법.
  6. 제 4 항에 있어서, 상기 소정 박막의 막형성온도이외의 다른 온도는 상기 막형성온도보다 낮은 것을 특징으로 하는 박막형성방법.
  7. 제 4 항에 있어서, 상기 소정 박막의 막형성온도이외의 다른 온도는 상기 막 형성온도보다 높은 것을 특징으로 하는 박막형성방법.
  8. 제 1 항에 있어서, 상기 불필요한 박막이 수정막으로 덮여진 다음, 소정의 박막이 형성되어야 하는 새로운 기판이 상기반응로내로 반입되고, 상기 소정 박막이 상기 새로운 기판상에 형성되는 것을 특징으로 박막형성방법.
  9. 반응가스가 주입되는 화학적기상증착장치의 반응로내에 반입되는 기판상에 소정 박막을 형성하기 위한 방법에 있어서 :
    상기 기판상에 소정 박막을 형성하는 단계와;
    상기 반응로내의 온도를 상기 소정 박막의 막형성온도로부터 상기 막형성온도보다 낮은 다른 온도로 저감시킴으로써, 상기 반응로의 측벽상에 형성되는 상기 불필요한 박막에서 스트레스를 완화시키는 단계와; 및
    상기 소정 박막의 막형성온도보다 낮은 상기 다른 온도에서 상기 불필요한 박막을 덮도록 수정막을 형성시키는 단계를 구비하는 박막형성방법.
  10. 제 9 항에 있어서, 상기 기판상에 소정 박막을 형성시키는 단계가 종료된 후에, 상기 소정 박막이 형성된 상기 기판이 상기 반응로에서 반출되는 것을 특징으로 하는 박막형성방법.
  11. 제 9 항에 있어서, 상기 기판상에 소정 박막을 형성시키는 단계가 종료된 후에, 소정의 박막이 형성되어야 하는 새로운 기판이 상기 반응로로 반입되어, 상기소정의 박막이 상기 새로운 기판상에 형성되는 것을 특징으로 하는 박막형성방법.
  12. 제 9 항에 있어서, 상기 반응로는 석영으로 제조되며, 상기 소정 박막,불필요한 박막 및 수정막은 실리콘 질화막으로 형성되는 것을 특징으로 하는 박막형성방법.
  13. 제 12 항에 있어서, 상기 실리콘 질화막으로 형성된 불필요한 박막에서 스트레스를 완화시키는 단계는 상기 불필요한 실리콘 박막에 강제적으로 크랙을 발생시킴으로써 수행되는 것을 특징으로 하는 박막형성방법.
  14. 소정 박막 형성 장치에 있어서:
    상기 소정 박막이 형성되어야 하는 기판을 수용하는 반응로를 구비하고;
    상기 반응로의 내부가 상기 기판상에 상기 소정의 박막을 형성하기 위한 상기 소정 박막의 막형성온도로 유지된 상기 반응로로 반응가스가 주입되며;
    상기 기판상에 상기 소정 박막을 형성한 후에, 상기 반응로의 일부분을 구성하는 반응관이 상기 반응로의 외부로 반출되는 박막형성장치.
  15. 제 14 항에 있어서, 상기 반응관은 상기 기판이 반입되는 내측관으로 구성되는 것을 특징으로 하는 박막형성장치.
KR10-1999-0048318A 1998-11-04 1999-11-03 박막형성방법 및 장치 KR100366778B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-313724 1998-11-04
JP31372498A JP3159187B2 (ja) 1998-11-04 1998-11-04 薄膜成膜方法

Publications (2)

Publication Number Publication Date
KR20000035191A true KR20000035191A (ko) 2000-06-26
KR100366778B1 KR100366778B1 (ko) 2003-01-06

Family

ID=18044762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0048318A KR100366778B1 (ko) 1998-11-04 1999-11-03 박막형성방법 및 장치

Country Status (4)

Country Link
US (1) US6294228B1 (ko)
JP (1) JP3159187B2 (ko)
KR (1) KR100366778B1 (ko)
GB (1) GB2343461B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943588B1 (ko) 2003-09-19 2010-02-23 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
JP5028957B2 (ja) * 2005-12-28 2012-09-19 東京エレクトロン株式会社 成膜方法及び成膜装置並びに記憶媒体
JP2010140947A (ja) * 2008-12-09 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2011046537A1 (en) * 2009-10-12 2011-04-21 Hewlett-Packard Development Company, L.P. Repairing defects in a piezoelectric member
US9388491B2 (en) * 2012-07-23 2016-07-12 Novellus Systems, Inc. Method for deposition of conformal films with catalysis assisted low temperature CVD
JP5546654B2 (ja) * 2013-02-01 2014-07-09 株式会社日立国際電気 基板処理装置、半導体製造方法、基板処理方法、及び異物除去方法
JP5940199B1 (ja) * 2015-06-26 2016-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN113025991B (zh) 2021-02-26 2022-07-22 长鑫存储技术有限公司 半导体结构的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159015A (en) 1981-03-26 1982-10-01 Nec Corp Film growing device
US4555383A (en) * 1984-03-02 1985-11-26 O. I. Corporation Electrolytic conductivity detector
DE4017219A1 (de) * 1990-05-29 1991-12-05 Babcock Werke Ag Vorrichtung zur vergasung von kohlenstoffhaltigen materialien
US5427625A (en) * 1992-12-18 1995-06-27 Tokyo Electron Kabushiki Kaisha Method for cleaning heat treatment processing apparatus
JPH07263370A (ja) 1994-03-17 1995-10-13 Tokyo Electron Ltd 熱処理装置
JPH0845859A (ja) 1994-07-28 1996-02-16 Kokusai Electric Co Ltd 半導体製造方法
TW416100B (en) 1997-07-02 2000-12-21 Applied Materials Inc Control of oxygen to silane ratio in a seasoning process to improve particle performance in an HDP-CVD system
JPH11260734A (ja) * 1998-03-12 1999-09-24 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100366778B1 (ko) 2003-01-06
JP2000150496A (ja) 2000-05-30
GB2343461B (en) 2001-03-14
GB2343461A (en) 2000-05-10
JP3159187B2 (ja) 2001-04-23
US6294228B1 (en) 2001-09-25
GB9926152D0 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
JP7464638B2 (ja) 基板処理装置、プラズマ生成装置、反応管、プラズマ生成方法、基板処理方法、半導体装置の製造方法およびプログラム
KR100924055B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
US5629043A (en) Silicon nitride film formation method
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US6835417B2 (en) Method and device for depositing thin layers via ALD/CVD processes in combination with rapid thermal processes
US20090130331A1 (en) Method of Forming Thin Film and Method of Manufacturing Semiconductor Device
WO2002043115A2 (en) Surface preparation prior to deposition
KR20010046344A (ko) 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
KR20210002672A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
CN104752276A (zh) 衬底处理装置及半导体器件的制造方法
JP2004006699A (ja) 半導体装置の製造方法及び基板処理装置
KR20000035191A (ko) 박막형성을 위한 방법 및 장치
JP3578155B2 (ja) 被処理体の酸化方法
KR960013526B1 (ko) 화학기상성장방법 및 화학기상성장장치
JP7083890B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7372289B2 (ja) 基板処理方法、該方法を用いる基板処理装置及び半導体素子製造方法
JP7437596B2 (ja) 炭素ケイ素含有膜を形成する方法及び装置
US4920077A (en) Method of manufacturing monolythic integrated circuits
WO2021053987A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR20190100381A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR100497474B1 (ko) 반도체소자의 게이트전극 형성방법
WO2018163399A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
WO2023189758A1 (ja) 基板処理方法、及び基板処理装置
KR20020096860A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee