CN113025991B - 半导体结构的制作方法 - Google Patents

半导体结构的制作方法 Download PDF

Info

Publication number
CN113025991B
CN113025991B CN202110219010.4A CN202110219010A CN113025991B CN 113025991 B CN113025991 B CN 113025991B CN 202110219010 A CN202110219010 A CN 202110219010A CN 113025991 B CN113025991 B CN 113025991B
Authority
CN
China
Prior art keywords
substrate
gas
repair
repairing
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110219010.4A
Other languages
English (en)
Other versions
CN113025991A (zh
Inventor
赵堃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110219010.4A priority Critical patent/CN113025991B/zh
Publication of CN113025991A publication Critical patent/CN113025991A/zh
Priority to PCT/CN2021/105772 priority patent/WO2022179037A1/zh
Priority to US17/602,873 priority patent/US11942320B2/en
Application granted granted Critical
Publication of CN113025991B publication Critical patent/CN113025991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Abstract

本发明实施例提供一种半导体结构的制作方法，包括：提供基底；采用原子层沉积工艺，在所述基底上形成氮化硅膜层，所述原子层沉积工艺包括多个循环沉积步骤，在每个所述循环沉积步骤中向所述基底表面提供硅源气体和氮源气体；其中，在每个所述循环沉积步骤之前，还包括修复步骤，所述修复步骤中，向所述基底表面提供含氢的修复气体，所述修复气体包含极性分子，以修复所述基底表面的损伤。本发明实施例有利于修复基底表面的损伤，从而有利于提高半导体结构的良率和电学性能。

Description

半导体结构的制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构的制作方法。
背景技术
在制备半导体结构的工艺步骤中，由于工艺需要，制程过程中经常涉及蚀刻工艺，由于蚀刻过程中存在很多不可控因素，虽然目前已经能够较为成熟的通过控制必要的工艺参数来达到工艺需求，但还是会不可避免的对基质表面造成一定的损伤，影响基质与其他膜层之间的贴附效果，也影响半导体结构良率和电学性能。
因而，在刻蚀工艺之后，修复基质表面损伤的问题有待解决。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构的制作方法，有利于修复基质表面的损伤，从而有利于提高半导体结构的良率和电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的制作方法，其特征在于，包括：提供基底；采用原子层沉积工艺，在所述基底上形成氮化硅膜层，所述原子层沉积工艺包括多个循环沉积步骤，在每个所述循环沉积步骤中向所述基底表面提供硅源气体和氮源气体；其中，在每个所述循环沉积步骤之前，还包括修复步骤，所述修复步骤中，向所述基底表面提供含氢的修复气体，所述修复气体包含极性分子，以修复所述基底表面的损伤。
另外，所述修复气体与所述氮源气体为同种气体。
另外，所述修复气体包括氨气。
另外，所述修复步骤包括第一修复步骤和第二修复步骤，所述第一修复步骤处于首次所述循环沉积步骤之前，所述第二修复步骤处于每两个相邻的所述循环沉积步骤之间，且所述第一修复步骤的工艺时长大于所述第二修复步骤的工艺时长。
另外，提供所述基底的步骤包括：提供衬底；在所述衬底上形成相互间隔的位线结构；在所述位线结构表面和所述衬底表面形成缓冲层，且所述缓冲层的材料与所述氮化硅膜的材料不同。
另外，形成所述缓冲层的方法包括低压化学气相沉积法。
另外，在垂直于所述衬底表面的方向上，所述缓冲层的厚度为2nm～6nm。
另外，所述第一修复步骤的工艺时长包括1min～10min。
另外，所述第二修复步骤的工艺时长包括1s～50s。
另外，所述修复气体包括：所述第一修复步骤中的第一修复气体，所述第二修复步骤中的第二修复气体；其中，所述第一修复气体的气体流量大于所述第二修复气体的气体流量。
另外，所述第一修复气体的气体流量包括3L/min～10L/min。
另外，所述第二修复气体的气体流量包括2L/min～5L/min。
另外，在进行所述修复步骤之后，还包括：吹扫步骤，以清除所述修复气体。
另外，所述原子层沉积工艺为热处理原子层沉积工艺，且所述修复步骤采用的工艺为热处理工艺。
另外，所述修复步骤的工艺温度与所述热处理原子层沉积工艺的工艺温度相同。
另外，所述原子层沉积工艺为等离子体原子层沉积工艺，且所述修复步骤采用的工艺为等离子体工艺。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，采用原子层沉积工艺在基底上形成氮化硅膜层时，在每个循环沉积步骤之前，均加入一个修复步骤。其中，修复步骤包括：向基底表面提供含氢的修复气体，且修复气体包含极性分子。由于极性分子中的含氢的极性键容易断裂，使得修复气体中具有许多游离的氢离子，该氢离子通过价键作用与基底表面断裂的化学键结合，达到修复基底表面损伤的目的，具体地，基底表面的损伤包括基底表面包含的大量的氢离子和氢氧离子，修复气体中氢离子与基底中的氢离子和氢氧离子发生反应，生成氢气和水蒸气，从而从基底中脱离，有利于降低基底中的含氢量和含氧量，降低基底中杂质元素的含量，从而有利于提高基底的强度和耐损伤性，以达到修复基底表面损伤的效果，从而提高半导体结构的良率和导电性能。
另外，修复气体与氮源气体为同种气体。一方面，缩减了制备半导体结构的过程中原材料的种类，有利于降低制备半导体结构的原材料成本；另一方面，向基底表面提供修复气体和氮源气体的设备可以是同一设备，有利于降低制备半导体结构的过程中的设备成本。此外，通过同一设备控制修复气体和氮源气体，有利于简化制备半导体结构的工艺步骤。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图4为本发明实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；
图5为本发明实施例中沉积氮化硅膜层时各步骤对应的一种循环变化趋势；
图6为本发明实施例中沉积氮化硅膜层时各步骤对应的又一种循环变化趋势；
图7为本发明实施例中沉积氮化硅膜层时各步骤对应的另一种循环变化趋势。
具体实施方式
由背景技术可知，现有技术中半导体结构的良率和电学性能均有待提高。
经分析发现，在制备半导体结构的制程过程中，经常涉及蚀刻工艺。然而，刻蚀工艺会不可避免的对基质表面造成一定的损伤，譬如增加基质表面断裂的化学键的数量，影响半导体结构中基质与其他结构之间的贴附效果或者与其他结构之间电连接的稳定性，从而影响半导体结构良率和电学性能。
具体地，参考图1，在制作半导体结构中的位线结构时，会先在衬底100上依次堆叠形成初始位线接触层11、初始过渡层12、初始扩散阻挡层13、初始金属层14和初始位线绝缘层15。
结合参考图1和图2，在初始位线接触层11、初始过渡层12、初始扩散阻挡层13、初始金属层14和初始位线绝缘层15上形成具有开口的图形层16。以图形层16为掩膜，采用刻蚀工艺，沿开口对初始位线接触层11、初始过渡层12、初始扩散阻挡层13、初始金属层14和初始位线绝缘层15进行刻蚀，形成位线结构101。其中，位线结构101包括依次堆叠的位线接触层111、过渡层121、扩散阻挡层131、金属层141和位线绝缘层151。进一步地，位线接触层111的材料为多晶硅，过渡层121的材料为钛，扩散阻挡层131的材料为氮化钛，金属层141的材料为钨，位线绝缘层151的材料为氮化硅。
由于形成位线结构101之后，刻蚀工艺对露出的衬底100表面以及位线结构101表面均会造成一定的损伤。具体地，使得衬底100表面和位线结构101表面均存在大量断裂的化学键，从而使得衬底100和位线结构101表面存在许多氢离子和氢氧离子，影响位线结构101与衬底100相接触处的导电性能，也影响后续其他膜层与衬底100表面和位线结构101表面的贴附效果，因而影响形成的半导体结构的良率和电学性能。
为解决上述问题，本发明实施提供一种半导体结构的制作方法，采用原子层沉积工艺在基底上形成氮化硅膜层时，在每个循环沉积步骤之前，均向基底表面提供含氢的修复气体，且修复气体包含极性分子。由于极性分子中的含氢的极性键容易断裂，使得修复气体中具有许多游离的氢离子，该氢离子通过价键作用与基底表面大量的氢离子和氢氧离子结合，生成氢气和水蒸气。氢气和水蒸气易于从基底中脱离，有利于降低基底中的含氢量和含氧量，从而有利于提高基底的强度和耐损伤性，以达到修复基底表面损伤的效果。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
结合参考图4和图5，提供基底104；采用原子层沉积工艺，在基底104上形成氮化硅膜层103，原子层沉积工艺包括多个循环沉积步骤I，在每个循环沉积步骤I中向基底104表面提供硅源气体和氮源气体。
本实施例中，硅源气体为二氯硅烷，氮源气体为氨气。在其他实施例中，硅源气体还可以为硅烷、乙硅烷、三氯硅烷和六氯乙硅烷中的至少一种，氮源气体还可以为氮气。
本实施例中，在基底104表面形成的氮化硅膜层103的致密性好且具有较强的掩蔽杂质能力，对基底104的保护效果好，有利于避免后续的刻蚀工艺对基底104造成损伤。
继续参考图5，在每个循环沉积步骤I之前，还包括修复步骤II，在修复步骤II中，向基底104表面提供含氢的修复气体，修复气体包含极性分子，以修复基底104表面的损伤。
具体地，修复气体为气态的含氢的极性分子。由于极性分子中含氢的极性键容易断裂，使得修复气体中具有许多游离的氢离子，当修复气体与基底104表面相接触以及进一步进入基底104中时，该氢离子均能通过价键作用与基底104表面大量的氢离子和氢氧离子结合，生成氢气和水蒸气，以降低基底104的含氢量和含氧量，从而有利于提高基底104的强度和耐损伤性，以达到修复基底104表面损伤的效果。
本实施例中，参考图6，修复气体与氮源气体为同种气体，则向基底104表面提供修复气体和氮源气体的设备可以是同一设备，有利于降低制备半导体结构的过程中的设备成本，通过同一设备控制修复气体和氮源气体，有利于简化制备半导体结构的操作流程。此外，避免使用其他的气源有利于降低制备半导体结构的原材料成本。
具体地，与氮源气体一样，修复气体为氨气。其中，修复气体中的氨气用于通过价键作用修复基底104(参考图4)表面的损伤，以提高基底104自身的强度和耐损伤性。后续在基底104表面还会形成其他膜层，基底104表面的损伤程度降低也有利于提高其他膜层与基底104之间的贴附效果，从而有利于提高形成的半导体结构的良率。氮源气体中的氨气作为形成氮化硅膜层103的原材料。
在其他实施例中，修复气体也可以为气态的硫化氢、过氧化氢、乙醇等。
本实施例中，基底104内包括埋入式字线、浅沟槽隔离结构、有源区、位线结构等结构。通过在形成氮化硅膜层103的工艺中，向基底104表面提供修复气体以降低基底104表面的损伤程度的同时，有利于提高基底104中相互电连接的结构之间电连接的稳定性，从而有利于提高形成的半导体结构的电学性能。
继续参考图6，修复步骤II包括第一修复步骤a和第二修复步骤b，第一修复步骤a处于首次循环沉积步骤I之前，第二修复步骤b处于每两个相邻的循环沉积步骤I之间，且第一修复步骤a的工艺时长大于第二修复步骤b的工艺时长。
由于第一修复步骤a处于首次循环沉积步骤I之前，修复气体直接与基底104(参考图4)表面接触，对基底104表面的损伤进行修复。后续第二修复步骤b中的修复气体需要穿透已形成的氮化硅薄膜。才能与基底104表面接触，以修复基底104表面的损伤。当第一修复步骤a的工艺时长大于第二修复步骤b的工艺时长，有利于保证在第一修复步骤a中，修复气体对基底104表面的大部分损伤进行了修复，后续的第二修复步骤b有利于进一步提高修复气体对基底104表面损伤的修复效果。在其他实施例中，第一修复步骤的工艺时长也可以等于第二修复步骤的工艺时长。
继续参考图6，在进行修复步骤II之后，还包括：吹扫步骤，以清除修复气体。由于修复气体为氨气，修复步骤II中未参与价键作用的氨气会与后续循环沉积步骤I中硅源气体与氮源气体反应生成的副产物(氯化氢)反应，生成颗粒状的氯化铵残留在基底104表面，无法通过吹扫步骤去除，且会影响下一次循环沉积步骤I中氮化硅膜的沉积效果。因此，在进行修复步骤II之后，加入吹扫步骤，清除多余的修复气体，有利于避免修复气体与后续循环沉积步骤I中副产物反应生成难以清除的氯化铵杂质，从而有利于提高形成的氮化硅膜层的质量和提高半导体结构的良率。
具体地，在循环沉积步骤I中，向基底104表面提供硅源气体，硅源气体通过饱和吸附反应保持在基底104表面。在提供硅源气体之后，在提供氮源气体之前，还包括吹扫步骤，将多余的未吸附在基底104表面的硅源气体去除，避免影响后续的循环沉积步骤I。然后，向基底104表面提供氮源气体，使得氮源气体与吸附在基底104表面的硅源气体反应，形成一层单原子膜形式的氮化硅。由于氮源气体与硅源气体反应还会产生副产物氯化氢，在提供氮源气体之后，在第二修复步骤b之前，还包括吹扫步骤，将多余的氮源气体和副产物氯化氢去除，避免氯化氢与第二修复步骤b中提供的修复气体发生反应，产生残留在基底104表面的杂质，避免影响后续氮化硅的沉积效果，从而有利于保证形成的氮化硅膜层103良好的质量，以提高半导体结构的良率。
本实施例中，原子层沉积工艺为热处理原子层沉积工艺，且所述修复步骤采用的工艺为热处理工艺。通过热处理工艺使得修复气体处于高温状态，以提高修复气体中极性分子的活泼性，使得修复气体中的氢离子更容易与基底104中的氢离子和氢氧离子反应，从而有利于提高修复气体对基底104表面损伤的修复效果。
此外，修复步骤II的工艺温度与热处理原子层沉积工艺的工艺温度相同，则从修复步骤II过渡到循环沉积步骤I时，无需调整工艺温度，有利于在提高修复气体对基底104表面损伤的修复效果的同时，简化制备半导体结构的工艺步骤。具体地，热处理原子层沉积工艺的工艺温度为650℃～800℃，在该温度范围内，修复气体中极性分子的活泼性较高，有利于保证修复气体对基底104表面损伤良好的修复效果。
在其他实施例中，参考图7，原子层沉积工艺为等离子体原子层沉积工艺，且修复步骤II采用的工艺为等离子体工艺。具体地，等离子工艺包括对修复气体进行射频处理，使得修复气体处于自由基状态，有利于提高修复气体中极性分子的活泼性，使得修复气体中的氢离子更容易与基底104中的氢离子和氢氧离子反应，从而有利于提高修复气体对基底104表面损伤的修复效果。进一步地，等离子体原子层沉积工艺的工艺温度为550℃～630℃，有利于在较低的工艺温度下，保证修复气体对基底104表面损伤良好的修复效果。
本实施例中，参考图3，提供基底104的步骤包括：提供衬底100；在衬底100上形成相互间隔的位线结构101；在位线结构101表面和衬底100表面形成缓冲层102，且缓冲层102的材料与氮化硅膜层103(参考图4)的材料不同。具体地，缓冲层103的材料可以为氧化硅。
在其他实施例中，基底可以为在半导体结构的制备过程中，需要沉积氮化硅膜层的任一阶段的半导体结构。需要说明的是，本实施例对基底内的组成结构不做限制。
具体地，位线结构101包括依次堆叠的位线接触层111、过渡层121、扩散阻挡层131、金属层141和位线绝缘层151。
本实施例中，在衬底100上形成位线结构101的工艺步骤中，会采用到刻蚀工艺。由于刻蚀工艺不可避免地对衬底100表面和位线结构101表面造成一定的损伤。具体地，使得衬底100表面和位线结构101表面均存在大量断裂的化学键，从而使得衬底100和位线结构101表面存在许多氢离子和氢氧离子，影响位线结构101与衬底100相接触处的导电性能，也影响后续其他膜层与衬底100表面和位线结构101表面的贴附效果。
由于氮化硅膜层103自身的硬度比衬底100和位线结构101自身的硬度大得多，直接在衬底100表面和位线结构101表面形成氮化硅膜层103时，氮化硅膜层103与衬底100表面和位线结构101表面相接触处容易存在缝隙。在衬底100和位线结构101表面先形成一层氧化硅层102，由于缓冲层102与氮化硅膜层103之间的硬度差异较小，缓冲层102与衬底100和位线结构101之间的硬度差异也较小，有利于提高缓冲层102与衬底100表面和位线结构101表面的贴附效果，也有利于提高缓冲层102与氮化硅膜层103之间的贴附效果，因而有利于提高半导体结构的良率。
本实施例中，缓冲层102和氮化硅膜层103共同作为位线结构101的保护层，避免后续的刻蚀工艺对位线结构101造成损伤，并使得位线结构101与后续形成的其他导电结构之间绝缘。
具体地，形成缓冲层102的方法为低压化学气相沉积法。一方面，采用化学气相沉积工艺形成的缓冲层102的致密性较低，且当缓冲层102的材料为氧化硅时，形成的缓冲层102为网状结构，有利于修复气体穿过缓冲层102对衬底100表面的损伤和位线结构101表面的损伤进行修复，以提高位线结构101与衬底100相接触处的导电性能；另一方面，化学气相沉积工艺的沉积速率快，节省了生产时长，有利于提高半导体结构的生产效率。
在其他实施例中，形成缓冲层的方法也可以为原子层沉积或者常压化学气相沉积。
本实施例中，在垂直于衬底100表面的方向上，缓冲层102的厚度为2nm～6nm。在一个例子中，缓冲层102的厚度为4nm，则缓冲层102的厚度较薄，有利于修复气体较快地穿透缓冲层102与衬底100表面和位线结构101表面相接触，从而有利于保证修复气体对衬底100表面的损伤和位线结构101表面的损伤良好的修复效果。
此外，由于缓冲层102的材料为网状结构的氧化硅，其中会包含大量的氢离子和氢氧离子，修复气体在对衬底100表面和位线结构101表面进行修复的同时，修复气体中的氢离子也会与缓冲层102中的氢离子和氢氧离子反应，生成氢气和水蒸气，脱离缓冲层，从而有利于降低缓冲层102的含氢量和含氧量，以提高缓冲层102的强度和耐损伤性。
本实施例中，继续参考图6，第一修复步骤a的工艺时长大于第二修复步骤b的工艺时长。一方面，有利于保证在第一修复步骤a中，修复气体对衬底100表面和位线结构101表面的大部分损伤进行了修复，以保证修复气体对衬底100表面的损伤和位线结构101表面的损伤良好的修复效果；另一方面，有利于保证第一修复步骤a中大部分的修复气体有足够的时间穿透缓冲层102，与衬底100表面和位线结构101表面相接触，以修复衬底100表面的损伤和位线结构101表面的损伤。
具体地，第一修复步骤a的工艺时长包括1min～10min。在一个例子中，第一修复步骤a的工艺时长可以为8min，有利于保证第一修复步骤a中的修复气体对衬底100表面和位线结构101表面的大部分损伤进行了修复，以提高位线结构101与衬底100相接触处的导电性能和提高半导体结构的良率。
第二修复步骤b的工艺时长包括1s～50s。在一个例子中，第二修复步骤b的工艺时长可以为40s，有利于进一步对衬底100表面的损伤和位线结构101表面的损伤进行修复，有利于提高修复气体对衬底100表面的损伤和位线结构101表面的损伤的修复效果，进一步提高位线结构101与衬底100相接触处的导电性能和进一步提高半导体结构的良率。
在其他实施例中，第一修复步骤a的工艺时长可以等于第二修复步骤b的工艺时长。具体地，第一修复步骤的工艺时长和二修复步骤b的工艺时长可以均为1min～10min。
进一步地，修复气体包括：第一修复步骤a中的第一修复气体，第二修复步骤b中的第二修复气体；其中，第一修复气体的气体流量大于第二修复气体的气体流量，在相同的工艺时长内，有利于增加穿透缓冲层102且与衬底100表面和位线结构101表面相接触的修复气体的数量，以保证修复气体对衬底100表面的损伤和位线结构101表面的损伤良好的修复效果。
具体地，第一修复气体的气体流量包括3L/min～10L/min。在一个例子中，第一修复气体的气体流量可以为8L/min，有利于保证穿透缓冲层102的第一修复气体的数量较多，则第一修复气体能对衬底100表面和位线结构101表面的大部分损伤进行修复，从而有利于保证第一修复气体衬底100表面和位线结构101表面良好的修复效果，以保证位线结构101与衬底100相接触处良好的导电性能。
第二修复气体的气体流量包括2L/min～5L/min。在一个例子中，第二修复气体的气体流量可以为4L/min，则第二修复气体能进一步的损伤对衬底100表面和位线结构101表面的损伤进行修复，有利于进一步提高修复步骤II整体对衬底100表面和位线结构101表面的修复效果，从而进一步提高位线结构101与衬底100相接触处的导电性能和进一步提高半导体结构的良率。
在其他实施例中，第一修复气体的气体流量可以等于第二修复气体的气体流量。具体地，第一修复气体的气体流量和第二修复气体的气体流量可以均为3L/min～10L/min。
在其他实施例中，根据基底内结构的不同和刻蚀工艺的不同等情况，可对第一修复步骤的工艺时长、第二修复步骤的工艺时长、第一修复气体的气体流量和第二修复气体的气体流量进行适当的调整，以保证修复步骤中的修复气体对基底表面良好的修复效果。
本实施例中，采用原子层沉积工艺在基底104上形成氮化硅膜层103时，在每个循环沉积步骤I之前，均加入一个修复步骤I。其中，修复步骤I包括：向基底104表面提供含氢的修复气体，且修复气体包含极性分子。进一步地，使得修复气体与形成氮化硅膜层103时采用的氮源气体为同种气体，以简化半导体结构的工艺步骤和降低制备半导体结构的工艺成本。此外，采用相同的处理工艺对修复气体和氮源气体进行处理，在保证形成质量良好的氮化硅膜层的前提下，提高修复气体中极性分子的活泼性，有利于提高极性分子通过价键作用对基底104表面损伤的修复效果，有利于降低基底104中的含氢量和含氧量，从而有利于提高基底104的强度和耐损伤性，以提高半导体结构的良率和导电性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (16)

1.一种半导体结构的制作方法，其特征在于，包括：
提供基底；
采用原子层沉积工艺，在所述基底上形成氮化硅膜层，所述原子层沉积工艺包括多个循环沉积步骤，在每个所述循环沉积步骤中向所述基底表面提供硅源气体和氮源气体；
其中，在每个所述循环沉积步骤之前，还包括修复步骤，所述修复步骤中，向所述基底表面提供含氢的修复气体，所述修复气体包含极性分子，以修复所述基底表面的损伤。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述修复气体与所述氮源气体为同种气体。
3.根据权利要求2所述的半导体结构的制作方法，所述修复气体包括氨气。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述修复步骤包括第一修复步骤和第二修复步骤，所述第一修复步骤处于首次所述循环沉积步骤之前，所述第二修复步骤处于每两个相邻的所述循环沉积步骤之间，且所述第一修复步骤的工艺时长大于所述第二修复步骤的工艺时长。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，提供所述基底的步骤包括：提供衬底；在所述衬底上形成相互间隔的位线结构；在所述位线结构表面和所述衬底表面形成缓冲层，且所述缓冲层的材料与所述氮化硅膜层的材料不同。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，形成所述缓冲层的方法包括低压化学气相沉积法。
7.根据权利要求5所述的半导体结构的制作方法，其特征在于，在垂直于所述衬底表面的方向上，所述缓冲层的厚度为2nm～6nm。
8.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述第一修复步骤的工艺时长的范围为1min～10min。
9.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述第二修复步骤的工艺时长的范围为1s～50s。
10.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述修复气体包括：所述第一修复步骤中的第一修复气体，所述第二修复步骤中的第二修复气体；其中，所述第一修复气体的气体流量大于所述第二修复气体的气体流量。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述第一修复气体的气体流量的范围为3L/min～10L/min。
12.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述第二修复气体的气体流量的范围为2L/min～5L/min。
13.根据权利要求1所述的半导体结构的制作方法，其特征在于，在进行所述修复步骤之后，还包括：吹扫步骤，以清除所述修复气体。
14.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述原子层沉积工艺为热处理原子层沉积工艺，且所述修复步骤采用的工艺为热处理工艺。
15.根据权利要求14所述的半导体结构的制作方法，其特征在于，所述修复步骤的工艺温度与所述热处理原子层沉积工艺的工艺温度相同。
16.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述原子层沉积工艺为等离子体原子层沉积工艺，且所述修复步骤采用的工艺为等离子体工艺。
CN202110219010.4A 2021-02-26 2021-02-26 半导体结构的制作方法 Active CN113025991B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110219010.4A CN113025991B (zh) 2021-02-26 2021-02-26 半导体结构的制作方法
PCT/CN2021/105772 WO2022179037A1 (zh) 2021-02-26 2021-07-12 半导体结构的制作方法
US17/602,873 US11942320B2 (en) 2021-02-26 2021-07-12 Method of manufacturing semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110219010.4A CN113025991B (zh) 2021-02-26 2021-02-26 半导体结构的制作方法

Publications (2)

Publication Number Publication Date
CN113025991A CN113025991A (zh) 2021-06-25
CN113025991B true CN113025991B (zh) 2022-07-22

Family

ID=76461890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110219010.4A Active CN113025991B (zh) 2021-02-26 2021-02-26 半导体结构的制作方法

Country Status (3)

Country Link
US (1) US11942320B2 (zh)
CN (1) CN113025991B (zh)
WO (1) WO2022179037A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113025991B (zh) 2021-02-26 2022-07-22 长鑫存储技术有限公司 半导体结构的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621010A (zh) * 2008-06-30 2010-01-06 海力士半导体有限公司 半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159187B2 (ja) * 1998-11-04 2001-04-23 日本電気株式会社 薄膜成膜方法
JP2000311868A (ja) 1999-04-27 2000-11-07 Canon Inc 負イオンを用いた表面処理装置及び表面処理方法及び半導体装置の製造方法
KR100469126B1 (ko) 2002-06-05 2005-01-29 삼성전자주식회사 수소 함유량이 적은 박막 형성방법
TWI263265B (en) * 2005-02-13 2006-10-01 United Microelectronics Corp Method for fabricating ultra-high tensile-stressed film and strained-silicon transistors thereof
CN101459111A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区形成方法及介质层形成方法
CN103426818A (zh) 2013-08-05 2013-12-04 上海华力微电子有限公司 修复金属互连层工艺中等离子体损伤的方法
JP6267080B2 (ja) * 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
CN104022018A (zh) * 2014-06-19 2014-09-03 无锡宏纳科技有限公司 一种干法刻蚀等离子损伤修复工艺
JP6407651B2 (ja) * 2014-10-01 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105702561B (zh) * 2014-12-12 2018-09-18 韩国东海炭素株式会社 半导体处理组件再生方法
US10892156B2 (en) * 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
CN110120343B (zh) * 2018-02-06 2021-10-01 中芯国际集成电路制造（天津）有限公司 氮化硅膜和半导体器件的制造方法
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
JP7321085B2 (ja) * 2019-12-26 2023-08-04 東京エレクトロン株式会社 膜形成方法及びシステム
CN111900075A (zh) 2020-06-22 2020-11-06 中国科学院微电子研究所 一种氮化硅膜及其沉积方法、半导体器件
CN111933709A (zh) 2020-09-14 2020-11-13 中山大学 一种具有高可靠性的氮化物器件及其制备方法
CN113025991B (zh) 2021-02-26 2022-07-22 长鑫存储技术有限公司 半导体结构的制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621010A (zh) * 2008-06-30 2010-01-06 海力士半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20230059262A1 (en) 2023-02-23
WO2022179037A1 (zh) 2022-09-01
CN113025991A (zh) 2021-06-25
US11942320B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
US7488694B2 (en) Methods of forming silicon nitride layers using nitrogenous compositions
KR20110091500A (ko) 박막 거칠기 제어를 위한 비화학량적 ｃｖｄ 유전체 박막 표면 패시베이션 방법
CN101393862A (zh) 栅极侧壁层的制造方法及半导体器件的制造方法
CN113025991B (zh) 半导体结构的制作方法
CN115784774A (zh) 一种改善SiC Mos界面特性的方法
CN1471144A (zh) 制造具有双重间隔壁半导体器件的方法
US11239263B2 (en) Thin film transistor, method for manufacturing thereof and display device
KR20040076697A (ko) 고밀도 플라즈마 화학기상증착 공정
KR20040100015A (ko) 반도체 소자의 제조방법
US8541307B2 (en) Treatment method for reducing particles in dual damascene silicon nitride process
CN111681961B (zh) 半导体器件的制造方法
WO2006014082A1 (en) Thermal oxide formation apparatus and the method by chemical vapor deposition in wafer
KR100529675B1 (ko) 반도체 소자의 제조 방법
KR100616187B1 (ko) 반도체 소자의 절연막 형성 방법
KR101019710B1 (ko) 반도체 소자의 제조방법
KR20040110016A (ko) 반도체소자의 게이트전극 형성방법
KR970007968B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100434704B1 (ko) 반도체소자의캐패시터 및 그 제조방법
KR100451507B1 (ko) 반도체 소자의 제조방법
KR100575866B1 (ko) 플라즈마 질화 공정에 의한 텅스텐-폴리사이드와 비트라인 텅스텐폴리사이드간의 콘택방법
KR100197652B1 (ko) 반도체소자의 도전배선 형성방법
KR100212014B1 (ko) 반도체 소자의 비피에스지막 형성방법
KR20040011683A (ko) 산화막/질화막 적층 구조를 갖는 게이트 절연막 형성 방법
KR20000004224A (ko) 반도체 소자의 텅스텐 실리사이드 형성 방법
CN117976526A (zh) 一种硅锗外延层的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant