KR100366778B1 - 박막형성방법 및 장치 - Google Patents

박막형성방법 및 장치 Download PDF

Info

Publication number
KR100366778B1
KR100366778B1 KR10-1999-0048318A KR19990048318A KR100366778B1 KR 100366778 B1 KR100366778 B1 KR 100366778B1 KR 19990048318 A KR19990048318 A KR 19990048318A KR 100366778 B1 KR100366778 B1 KR 100366778B1
Authority
KR
South Korea
Prior art keywords
thin film
film
forming
unnecessary
temperature
Prior art date
Application number
KR10-1999-0048318A
Other languages
English (en)
Other versions
KR20000035191A (ko
Inventor
이치가와마사시
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20000035191A publication Critical patent/KR20000035191A/ko
Application granted granted Critical
Publication of KR100366778B1 publication Critical patent/KR100366778B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber

Abstract

복수의 실리콘질화막 형성공정이 소망의 박막을 제조하기 위하여 그 안에서 수행되는 반응로는, 불필요한 실리콘질화막이 반응로 내에서 스스로 균열하기 전에 그 막형성온도에서 막형성온도보다 낮은 다른 온도로 온도를 저감시켜, 불필요한 실리콘질화막이 강제적으로 스크레스를 받아 균열됨으로써, 불필요한 실리콘질화막은 스트레스가 완화된다. 그 후 이렇게 균열된 막은, 수정막으로서 역할을 하는 다른 실리콘질화막으로 덮여, 소망의 박막을 형성하는 중에 불필요한 박막이 오염입자들을 생성하는 것을 방지한다.

Description

박막형성방법 및 장치{Method and Apparatus for forming thin films}
본 발명은 기판상에 박막을 형성하기 위한 방법 및 장치에 관한 것으로, 특히 화학적 기상증착(Chemical Vapor Deposition: CVD)법을 이용하여 기판상에 소망의 박막을 형성하기 위한 방법 및 장치에 관한 것이다.
LSI(Large Scale Integrated Circuits)소자들, 메모리들, 마이크로프로세서들 및 유사소자 등으로 대표되는 반도체 소자의 제조에서, 동일한 반도체기판상에 각종의 박막을 형성시키는 것이 필수적이다. 일반적으로, 이러한 박막은 다양한 형태의 절연막 및 도전막을 포함한다. 상기 절연막들은, MOS(Metal Oxide Semiconductor)형의 LSI소자에서 절연분리막의 형성에 사용되는 내산화성 마스크로서 이용되는 실리콘질화막(Si3N4) 및 표면보호막 등으로서 이용되는 실리콘산화막으로 형성된 절연막을 포함한다. 한편, 상기 언급된 도전막은, 게이트배선들(Gate Wirings) 등으로서 이용되는 다결정실리콘막 및 소위 다중접속 또는 다중도금을 실현할 때 콘택트플러그(Contact Plug)등으로 이용되는 텅스텐막을 포함한다.
상기 언급된 박막형성방법으로서, 지금까지 폭넓게 이용되는 것은 감압CVD(Low Pressure CVD)법이다. 상기 LPCVD법에서, 반도체기판(작업편)이 반입되는 반응로는 그 내부기압이 감소된다. 반응로의 감소된 기압하에서, 작업편 또는 반도체기판상에 소망의 박막을 형성하기 위하여 반응가스가 반응로내에 도입된다. 정압CVD법(Normal Pressure CVD; NPCVD)과 비교하면, 상기 LPCVD법은, 반응가스의 소비량이 적으며, 상대적으로 저온에서 박막을 형성할 수 있어서 정압CVD법보다 우수하며, 제품의 박막두께의 균일성 또는 이렇게 형성된 박막의 피복성(Covering property)의 관점에서 정압CVD법보다 우수하다.
게다가, 상기 LPCVD법에 이용되는 LPCVD장치로서, 초기에는 LPCVD장치의 수평형로가 사용되었지만, 수직형로가, 수평형로와 비교하여 반응가스의 흐름제어의 용이성, 반응가스가열의 균일성, 반응가스의 화학반응효율 등의 관점에서 개선되었기 때문에, 최근에는 LPDVD장치의 수직형로가 폭넓게 이용된다.
여기서, 박막을 형성하는 종래의 방법을, 박막이 반도체 소자에서 주절연막으로서 이용되는 실리콘질화막으로 형성된 예를 참조하여 설명할 것이다.
우선, 수직형 반응로가 마련된 LPCVD장치는, 그 내부에 석영(SiO2)으로 만들어진 반응관이 배열된다. LPCVD법에서, 반응관 내부는 실리콘질화막의 박막형성온도와 동일한 온도인 약 760℃로 가열한 상태로 유지된다. 그런 다음, 그 위에 박막이 형성될 한 세트의 반도체기판을 실은 치구(jig)가 반응관내로 반입된다. 그 후에 복수의 반응가스들, 예를들면 디클로로실렌(SiH2Cl2)가스 및 암모니아(NH3)가스 등이 반응관내에 도입되어 서로 반응하여, 박막, 즉 실리콘질화막이 각각의 반도체기판상에 형성된다. 각각의 반도체기판상에 실리콘질화막을 형성하는 이러한 박막형성공정은 소정의 기간동안 수행되어, 필요한 막두께를 갖는 실리콘질화막이 각각의 반도체기판상에 형성된다. 각각의 반도체기판상에 소망의 실리콘질화막을 형성시킨 후, 반응가스의 공급이 정지되고 치구를 반응로에서 반출시킨다. 치구가 반응로에서 반출된 후, 상기 박막형성공정의 전 과정은, 다른 치구 또는 바로 전에 사용된 치구에 실리어 치구와 함께 반응관 내로 반입되는 새로운 한 세트의 반도체기판들에 대하여 반복된다.
한편, 상기 박막형성공정에서, 실리콘질화막은 각각의 반도체기판의 표면 뿐만 아니라 반응로 내측에 배치된 다른 부재들, 예를들면 반응관 내벽, 치구 및 반응관 내측에 배치된 유사한 부재들의 표면에도 형성된다. 반도체기판 이외의 이 부재들 각각에 형성된 실리콘질화막은 불필요한 박막이며, 이러한 불필요한 박막의 형성은 반응로에서는 피할 수가 없다. 또한, 이러한 불필요한 박막 또는 불필요한 실리콘질화막은, 수회의 박막형성공정이 동일한 반응관내에서 반복될 때, 특히 반응관내 내벽에 누적되어 그 막두께가 증가된다. 석영으로 구성된 반응로관에 누적된 불필요한 실리콘질화막은, 석영으로 된 그 기판과 열팽창계수가 다르므로, 열팽창계수의 차이로 인한 스트레스가 부가되고, 불필요한 실리콘질화막의 막두께는 여러 차례의 박막형성공정에 의하여 누적되기 때문에 스트레스가 점차적으로 증가한다.
도 17은 상기의 현상을 설명하는 반응로의 필수 구성부를 도시한 종단면도이다. 도 17에서, 예를들면 반응로내에 배치된 외측관(51),내측관(52) 및 유사부재 들 각각에 형성된 불필요한 질화막(53)의 누적막두께가 일정치를 초과할 때, 실리콘질화막(53)은 자체 스트레스로 인하여 스스로 균열하여 도 18에 도시된 바와 같이, 오염입자들(55)과 함께 크랙(54; crack)을 발생시킨다. 이렇게 발생된 오염입자들(55)은 자연적으로 비산되어 각각의 반도체기판 표면에 떨어져 각각의 반도체기판들이 오염되게 한다(즉, 각각의 반도체기판들에 증착된 강하결함들). 도 19는, 불필요한 실리콘질화막(53)에서부터 비산되며 반도체기판의 표면상에 퇴적되는 오염입자들(55)을 설명하는, 박막을 형성하는 종래의 방법에 의해 형성된 반도체기판(56)의 표면 평면도이다. 도 19에서 도시된 각각의 오염입자들(55)는 직경이 200㎚이상이다. 도 19에서와 같이, 비산되어 반도체기판(56)의 표면에 퇴적되는 오염입자들(55)은 반도체기판(56)의 주변영역에 집중된다. 이것은 반도체기판(56)의 주위영역이 반응로의 내측관(52)의 부근에 배치되었기 때문이다.
도 20은, 박막형성을 위한 종래의 방법에 따라 얻어진 배치처리수들(batch process numbers; x축, 즉 횡축), 오염입자들의 수(왼쪽 y축, 즉 종축) 및 불필요한 박막의 누적막두께(오른쪽 y축, 즉 종축) 사이의 관계를 보여주는 그래프이다.도 20에서, 지시문자 "A"는 불필요한 박막의 누적막두께; "B"는 오염입자들의 수를 가리키며, 지시문자들 "a", "b", "c"는 각각 반응로의 상부위치, 중간위치, 하부위치를 가리킨다.
도 20에서 도시된 바와 같이, 불필요한 박막의 누적막두께는 배치처리수들에 비례하여 선형적으로 증가한다. 또한, 반도체기판의 표면상에 떨어진 오염입자들의 수는 제7배치처리에서 가파르게 증가한다. 이러한 경향은 제7배치처리 뿐만 아니라 제7배치처리 다음의 다른 배치처리에서도 사실로 나타난다. 이것은, 앞서 설명한 바와 같이, 불필요한 실리콘질화막의 누적막두께가 일정치에 도달하여 불필요한 실리콘질화막에서 발생되는 스트레스가 임계점을 초과하였기 때문이다.
그 결과, 반도체기판의 강하결함들을 야기하는 오염입자들의 존재로 인하여,반도체기판상에 퇴적된 소망의 실리콘질화막은 질적으로 손상된다. 또한, 종래기술에서 지금까지 행해진 관리에서는, 오염입자들의 수가 증가할 때, 반응로가 분해되어, 외측관, 내측관 및 다른 요소들과 같은 반응로의 구성요소들이 세정처리되는 관리가 행해진다. 따라서, 종래기술에서는, 비교적으로 단기간에 관리를 행해야 만 한다. 일반적으로, 이러한 관리(즉, 일련의 관리작업들)행위는 대락 1일이 소요되고, 그 동안 반응로는 사용이 불가능하다. 따라서, 종래기술보다 더 긴 시간간격으로 관리작업들을 행하는 기술이 존재해야만 한다는 것이 명백하다.
본 발명의 목적은 소망의 박막이 기판상에 형성될 때 불필요한 박막에서 생성된 임의의 오염입자들을 발생시키지 않고 기판상에 소망의 박막을 형성하는 방법 및 장치를 제공하는 것이다.
도 1은 소정 박막을 형성하기 위한 본 발명인 제1실시예의 방법을 설명하는 감압화학기상증착(LPCVD)장치의 종단면도이다.
도 2a는 소정 박막을 형성하기 위한 본 발명인 제1실시예의 방법을 설명하는 도 1에서 도시된 LPCVD장치의 외측관 단면도이다.
도 2b는 소정 박막을 형성하기 위한 본 발명인 제1실시예의 방법을 설명하는 도 1에서 도시된 LPCVD장치의 내측관에 장착된 치구의 종단면도이다.
도 3은 개방되어 있는 LPCVD장치 내에 장착된 치구를 설명하는 도 1의 LPCVD장치의 종단면도이다.
도 4는 본 발명인 제1실시예의 방법에 이용되는 치구의 종단면도이다.
도 5는 치구가 LPCVD장치의 내측관에 장착되어 있는 LPCVD장치의 주요부에 대한 확대 종단면도이다.
도 6은 본 발명인 제1실시예의 방법에서 실행된 스트레스 완화 과정에서의 타임스케쥴을 도시한 그래프이다.
도 7은 본 발명인 제1실시예의 방법에 따라 강제적으로 발생되는 크랙을 설명하는 도 1에 도시된 LPCVD장치의 내측관에 대한 일부분의 확대 단면도이다.
도 8은 도 7에 도시된 불필요한 박막의 크랙을 덮어씌우는 수정막을 설명하는 도 1에 도시된 LPCVD장치의 내측관에 대한 일부분의 확대 단면도이다.
도 9는 소정 박막을 형성하기 위한 본 발명인 제1실시예의 방법에 의하여 얻어진 반도체기판의 평면도이다.
도 10은 본 발명인 제1실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 11은 본 발명인 제2실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 12는 본 발명인 제3실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 13은 본 발명인 제4실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 14는 본 발명인 제5실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 15는 본 발명인 제6실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 16은 본 발명인 제7실시예의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
도 17은 소정 박막을 형성하기 위한 종래의 방법에 이용된 LPCVD장치의 상부의 종단면도이다.
도 18은 누적된 박막이 크랙되어 반도체기판의 표면상에 입자들이 비산되어지는 것을 설명하는 소정 박막을 형성하기 위한 종래의 방법에 이용된 LPCVD장치의 상부 일부분에 대한 확대 단면도이다.
도 19는 소정 박막을 형성하기 위한 종래의 방법에 따라 얻어진 반도체기판의 평면도이다.
도 20은 소정 박막을 형성하기 위한 종래의 방법에 따라 배치처리수(횡축),불필요한 박막의 누적막두께(우측종축) 및 입자수(좌측종축)와의 관계를 도시한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : LPCVD장치 2 : 반응로
3 : 기판지지부 4 : 케이스
5 : 단열재 6 : 히터
7 : 플레이트 8 : 외측관
9 : 내측관 10 : 가스도입관
11,14 : 밸브 12 : 반응가스 공급장치
13 : 가스배기관 15 : 진공장치
16 : 매니폴드부 17 : 치구(기판보드)
18 : 압력제어밸브 19 : 베이스
20 : 반도체기판 21 : 실리콘질화막
22 : 불필요한 실리콘질화막 23 : 크랙
24 : 수정막(실리콘질화막) 25 : 입자
26 : 셔터
본 발명의 제1양태에 따르면, 반응가스가 도입되는 화학기상증착장치의 반응로에 반입된 기판상에 소망의 박막을 형성하는 박막형성방법에 있어서, 소망의 박막을 기판상에 형성시키는 단계; 반응로의 벽에 형성되는 불필요한 박막에서의 스트레스를 적어도 완화시키는 단계; 및 스트레스로부터 완화된 불필요한 박막을 수정막으로 덮어 씌우는 단계를 포함하는 박막형성방법이 제공된다.
상기에서, 바람직함 형태는, 불필요한 박막에 스트레스의 완화시키는 단계가 소망의 박막이 형성된 기판이 반응로에서 반출된 후에 제공되는 것이다.또한, 바람직한 형태는, 불필요한 박막에서의 스트레스 완화가 불필요한 박막을 강제적으로 균열시킴으로써 제공되는 것이다.또한, 바람직한 형태는, 불필요한 박막을 강제적으로 균열시키는 단계가 소망의 박막이 형성된 후에 반응로내의 온도를 소망의 박막의 막형성온도에서 박막형성온도 이외의 다른 온도로 바꿈으로써 실현되는 것이다.또한, 바람직한 형태는, 불필요한 박막이 소망의 박막의 막형성온도 이외의 다른 온도에서 수정막으로 덮이는 것이다.또한, 바람직한 형태는, 소망의 박막의 막형성온도 이외의 다른 온도가 막형성온도보다 낮은 온도인 것이다.또한, 바람직한 형태는, 소망의 박막의 막형성온도 이외의 또 다른 온도가 막형성온도보다 높은 온도인 것이다.또한, 바람직한 형태는, 불필요한 박막이 수정막으로 덮인 후, 소망의 박막이 형성되어야 하는 새로운 기판이 상기반응로내에 반입되어 소망의 박막이 새로운 기판상에 형성되는 것이다.
본 발명의 제2양태에 따르면, 반응가스가 도입되는 CVD장치의 반응로에 반입된 기판에 소망의 박막을 형성하는 박막형성방법에 있어서, 소망의 박막을 기판상에 형성시키는 단계; 반응로내의 온도를 소망의 박막의 막형성온도에서 막형성온도보다 낮은 다른 온도로 낮춤으로써, 소망의 박막이 형성 될 때에 반응로의 측벽에 형성된 불필요한 박막에 스트레스를 적어도 완화시키는 단계; 및 소망의 박막의 막형성온도보다 낮은 다른 온도에서 불필요한 박막을 덮어씌우도록 수정막을 형성시키는 단계를 포함하는 박막형성방법이 제공된다.상기 제2양태에서, 바람직한 형태는, 기판상에 소망의 박막을 형성하는 단계가 종료된 후에, 소망의 박막이 형성된 기판이 반응로에서 반출되는 것이다.또한, 바람직한 형태는, 기판상에 소망의 박막을 형성하는 단계가 종료된 후에, 반응로내에서 소망의 박막이 형성될 새로운 기판이 반입되어 소망의 박막이 새로운 기판상에 형성되는 것이다.또한, 바람직한 형태는, 반응로가 석영이며, 소망의 박막, 불필요한 박막 및 수정막이 실리콘질화막으로 형성되는 것이다.또한, 바람직한 형태는, 실리콘질화막으로 형성된 불필요한 박막의 스트레스를 완화하는 단계가 불필요한 박막을 강제적으로 균열시킴으로써 실행되는 것이다.
본 발명의 제3양태에 따르면, 소망의 박막을 형성하는 장치에 있어서, 소망의 박막이 형성되어야 할 기판이 반응로내에 반입되는 반응로를 포함하고; 반응가스가, 그 내부가 소망의 박막의 막형성온도로 유지되는 반응로내에 도입되어 소망의 박막이 기판상에 형성되고; 기판상에 소망의 박막형성을 완료한 후에, 반응로의 일부를 구성하는 반응관이 반응로의 외부로 반출되는 박막형성장치가 제공된다.또한, 바람직한 형태는, 반응관이 기판이 그 안으로 반입되는 내측관으로 구성되는 것이다.
상기와 같이, 소망의 박막을 형성하는 본 발명의 방법 및 장치에 있어서, 다수의 박막형성공정이 동일한 반응로에서 행하여진 후, 및 동일한 반응로내에서 상기 박막형성공정을 통하여 누적된 불필요한 박막이 스스로 균열되어 오염입자들을 발생시키기 전에, 불필요한 박막은, 그 막형성온도에서 막형성온도 이외의 다른 온도로 온도변화되어, 이 불필요한 박막을 강제적으로 균열시키고, 이렇게 균열된 불필요한 박막은 그 스트레스가 완화된다. 불필요 박막의 스트레스 완화 단계가 종료된 후, 이렇게 크랙된 불필요한 박막은 수정막으로서 역할을 하는 다른 박막으로 덮인다. 따라서, 본 발명은 불필요한 박막을 안정화 시킬 수 있다.
결과적으로, 본 발명은 LPCVD장치내의 소망의 박막을 형성하는데 있어 불필요한 박막이 오염입자들을 발생시키는 것을 방지할 수 있다.또한, 본 발명에서, 상기와 같이, 불필요한 박막은 미리 강제적인 스트레스를 받아 균열된 다음 수정막으로 덮이고, 이것은 사용자가 종래기술보다 더욱 긴 시간간격으로 관리작업을 행할 수 있게 한다.
본 발명을 수행하는 최상의 형태가, 첨부한 도면들을 참조한 본 발명의 실시예들을 이용하여 상세하게 설명될 것이다.
<제1실시예>
도 1 내지 도 4는 기판상에 소망의 박막을 형성하기 위한 본 발명의 방법에 대한 제1실시예를 단계적으로 보여준다. 이하, 도 1 내지 도 5를 참조하여, 본 발명의 방법에 대한 제1실시예를 설명한다.
먼저, 도 1에서 도시된 바와 같이 종형로가 마련된 LPCVD장치가 이용된다. 이 LPCVD장치(1)는 종형의 반응로(2)와 기판지지부(3)로 구성되며, 기판지지부(3)는 반응로(2)에 대하여 반입 및 반출이 가능하도록 종방향으로 이동 가능하게 되어 있다. 한편, 반응로(2)는 하단이 밖으로 개방되어 있고 상단이 닫혀있는 원통형 케이스(4)로 구성된다. 단열재(5)는, 히터(6)가 원통형 케이스(4) 전체에 설치되도록 원통형 케이스(4) 내부에 고정적으로 설치된다. 케이스(4)의 하단은 플레이트(7)로 지지된다. 또한, 단열재(5)의 내측에는 석영으로 만들어지며 LPCVD장치(1)의 매니폴드부(16)에 고정되는 외측관(8)이 배치된다. 또한, 외측관(8)내에는 외측관(8)과 동축적으로 배치되며, 석영으로 만들어지고, LPCVD장치(1)의 매니폴드부(16)에 의해 지지되는 하부를 갖는 내측관(9)이 배치된다. 이들 외측관(8) 및 내측관(9)은 반응로(2)의 중요부를 구성한다. 여기서, 후술하겠지만, 내측관(9)은 소망의 박막을 형성한 후 매니폴더부(16)에서 빼내어져 반응로(2)에서 외부로 반출된다.
가스주입관(10)은, 한 단부가 LPCVD장치(1)의 매니폴드부(16)의 외주부에 고정되고, 다른 단부가 밸브(11)를 통하여 반응가스공급장치(12)에 접속되는 마주보는 단부들을 갖는다. 또한, 매니폴드부(16)의 외주부에는, 도 1에서 보여진 바와 같이 가스주입관(10)과 마주보게 배치되는 가스배기관(13)이 마련된다. 가스배기관(13)은 하나의 단부가 매니폴드부(16)의 외주부에 고정되고 다른 단부가 밸브(14)를 통하여 진공장치(15)에 접속되는 마주보는 단부들을 갖는다. 또한, 밸브(14)와 진공장치(15) 사이의 가스배기관(13)에는 압력제어밸브(18)가 설치되어 있다. 한편, 반응로(2)의 저부에는 반응로(2)의 하단개구를 개폐하는 셔터(26)가 설치되어 있다.
한편, 상기 기판지지부(3)에, 한 세트의 작업편들(20; 즉, 반도체기판들)은 베이스(19)에 고정된 치구(17) 내의 니트파일(neat pile)에 수직적으로 쌓인다. 이 치구(17)는 베이스(19)내에 수용된 승강장치(도시되지 않음)에 의하여 상하로 움직여 진다. 도 2a, 2b에서 도시된 바와 같이, 치구(17)는, 그 내측에 지탱부(17B)가 각각 마련된 복수의 기둥체들(17A)로 구성된다. 작동면에서, 기판지지부(3)가 반응로(2)에 반입될 때, 한 세트의 반도체기판들(20)은 이 반입작동중에 지탱부(17B)에 의하여 지지된다. 도 1은 기판지지부(3)가 반응로 (2)로부터 반출된 상태를 도시하고 있다.
작동면에서, 반응로(2)의 외측관(8) 및 내측관(9)에 의해 형성된 공간은, 도 1에서 도시된 반응로(2)내에 탑재된 히터(6)에 의하여 소망의 실리콘질화막의 막형성온도와 같은 대략 760℃까지 가열된다. 그런 후, 소망의 박막 또는 소망의 실리콘질화막이 형성될 한 세트의 반도체기판들(20)은 기판지지부(3)의 치구(17)에 반입되고 지탱부(17B)에 의해 치구에 지지된다. 그 후, 도 3에 도시된 바와 같이, 치구(17)는 베이스(19)내의 승강장치(도시되지 않음)에 의하여 상승되어 치구(17)가 반응로(2)의 내측관(9)에 반입된다. 치구(17)의 내측관(9) 안으로의 반입작동이 완료된 후에, 기판지지부(3)는 반응로(2)와 접하여 밀폐되게 봉지된다.
그후, 도 3에서 도시된 상기 LPCVD장치(1)의 반응로(2)에서, 밸브(14) 및 압력제어밸브(18)는, 반응로(2)의 내부의 압력을 진공에서 30∼80Pa(Pascal)로 제어하거나 감소시키기 위하여 개방된다. 다음으로, 반응로(2)에 가스 누설이 있는지를 검사한다. 반응로(2)에서의 가스 누설이 없는 경우에, 상기 반응로(2)내 반입되어 있는 반도체기판(20)이 온도에 대해 안정화된 것이다.
그 후, 상기 밸브(11)가 개방된다. 그 결과, 디클로로실렌(SiH2Cl2)가스 및 암모니아(NH3)가스는 반응가스로서 가스주입관(10)을 통하여 가스공급장치(12)에서 반응관(2)까지 각각 10∼100sccm(Standard cubic centimeter per minute) 및 100∼1000sccm의 유량으로 공급된다. 이 반응가스들은 서로 반응하여 각 반도체기판들(20) 상에 소망의 실리콘질화막을 형성시킨다.
상술한 박막형성 조건으로, 약 50분간 박막형성공정을 실행하여 소망의 박막, 즉 각 반도체기판(20)상에 형성되며 두께가 대략 100nm(막형성속도: 대략 2∼3nm)인 실리콘질화막(21; 도 5에 도시)이 형성된다. 또한, 소망의 실리콘질화막(21)의 막두께는 반응시간을 가변시킴에 따라 필요한 값으로 제어 가능하다. 도 5에 도시된 바와 같이, 소망의 박막, 즉 실리콘질화막이 각 반도체기판들(20)에 형성될 때, 반응가스가 도입되어 외측관(8) 및 내측관(9)의 각 벽들 및 치구(17) 등의 부재들 표면에도 실리콘질화막(22)이 형성되지만, 반도체기판(20)상 이외에 형성된 실리콘질화막(22)은 불필요한 박막이다. 이 불필요한 실리콘질화막(22)의 막두께는 반응가스의 주요통로에 근접하여 있는 내측관(9)의 내벽 및 치구(17)의 표면에서 증가되는 경향이 있다.
도 3 및 도 5에서 도시된 바와 같이, 각 반도체기판들(20) 상에 실리콘질화막(21)의 형성이 완료된 후, 가스주입관(10)을 통한 반응가스의 공급이 중단된다. 현재의 박막형성공정에 이용된 반응가스는 반응로(2)의 내부에서 배출된다. 그 후, 반응로(12)의 내부는 대기압으로 복귀된다. 그런 후, 도 4에서 도시된 바와 같이, 치구(17)를 하강시켜 반응로(2)로부터 반출시키면, 제1배치처리에 해당하는 박막형성공정이 종료된다.
상기 제1배치처리 이후의 배치처리들, 예를 들면 제1배치처리를 뒤따르는 제2배치처리에서, 새로운 한 세트의 반도체기판들(20)은 다른 치구들(17) 중 하나 또는 바로 전에 사용된 치구(17)에 반입된다. 그런 후, 제1배치처리의 공정단계들과 동일한 공정단계들이 제1배치처리와 동일한 조건 하에서 반복된다. 배치처리의 수가 증가하면 할 수록, 이들 배치처리에서 불필요한 실리콘질화막(22)이 반응로(2)의 내측관(9), 외측관(8), 치구(17) 등의 구성부재에 반복적으로 형성되기 때문에 막두께가 누적되어 불필요한 실리콘질화막(22)의 막두께는 증가한다. 한편, 불필요한 실리콘질화막(22)에서, 배치처리가 수행될 때마다 막두께가 증가하면 할 수록, 그 스트레스도 점차 증가하게 된다.
본 발명의 제1실시예에서, 제9배치처리의 완료 후에, 제 10배치처리가 수행된다. 제10배치처리의 완료 후, 치구(17)가 반응로(2)에서 반출된다. 그런 다음, 제11배치처리가 수행되고, 내측관(9) 및 유사부재들에 형성된 불필요한 실리콘질화막(22)의 증가된 스트레스를 제거하기 위한 공정이 수행된다. 이 공정은 이하에서 스트레스제거단계로서 언급될 것이다. 이 스트레스제거단계는, 치구(17)가 반응로(2)로부터 반출된 상태에서 온도제어스케쥴(도 6에서 보여준 그래프)에 따라 실행시킨다.
이 스트레스제거단계에서는, 우선, 반응로(2)가 셔터(26)에 의해 폐쇄된 상태(도 1 및 도 5 참조)에서, 반응로(2) 안쪽에 형성되어 그 온도가 대략 760℃로 유지되던 불필요한 실리콘질화막(22)은 t1∼t2의 기간 동안에 그 온도가 대략 630℃로 낮춰진다(도 6). 불필요한 실리콘질화막(22)의 온도를 낮추는 온도하강처리는 히터(6)를 제어하여 3∼5℃/분의 온도감소율로 20∼40분간 수행된다. 내측관(9)은 구조적으로 외출관(8) 밖으로 반출가능하기 때문에, 내측관(9)을 급냉시키기 위하여 내측관(9)을 외측관(8) 밖으로 반출함으로써 이 온도하강처리를 행할 수도 있다. 내측관(9)이 외측관(8) 밖으로 반출될 때, 내측관(9)은 수 분안에 충분히 낮은 온도로 급냉된다. 따라서, 이 경우, 불필요한 실리콘질화막(22)의 온도를 충분히 낮은 정도까지 낮추기 위해 필요한 시간을 상당히 감소시킬 수 있다.
상기 온도하강처리를 수행함으로써, 도 7에 도시된 바와 같이, 제10배치처리까지 내측관(9)의 벽 등의 부재들에 형성되어 누적된 불필요한 실리콘질화막(22)을 강제적으로 크랙시킨다. 이렇게 하여, 불필요한 실리콘질화막(22)의 막두께가 일정치에 도달하고 누적된 스트레스가 한계점을 초과하여 자연적으로 크랙되기 전에, 불필요한 실리콘질화막(22)을 강제적으로 크랙시켜 불필요한 실리콘질화막(22)에 누적된 스트레스를 완화시킬 수 있다.
다음에, 이렇게 대략 630℃로 하강된 온도에서, 밸브(11)는 도 6에 도시된 바와 같이 t2∼t3 기간 동안 개방된다. 그 결과, 반응가스는 가스주입관(10)을 통하여 반응가스 공급장치(12)에서 반응로(2)의 내부까지 도입되어, 크랙되어 불안정한 불필요한 실리콘질화막(22) 상에 수정막으로서 역할을 하는 막두께가 5∼6nm인 새로운 실리콘질화막(24)이 형성되어, 도 8에서 도시된 바와 같이, 이 불필요한 실리콘질화막(22)을 덮는다. 상기에서, 실리콘질화막(24)의 형성은 0.2∼0.5nm/분의 막형성비율로 10∼20분간 수행된다. 그 결과, 불필요한 실리콘질화막(22)의 강제적으로 생성된 크랙들(23)은 수정막(24)으로 채워져, 이 크랙된 불필요한 실리콘질화막(22)이 안정되어 어떠한 오염입자들도 발생이 억제된다.
여기서, 반응로(2)를 독점적으로 사용함으로써, 상술한 스트레스제거처리는, 반응로(2)에서 반출된 치구(17) 또는 다른 치구(17)에 새로운 한 세트의 반도체기판(20)을 실은 다음 반입작업과 병행하여 수행될 수도 있다. 다시 말하면, 각 배치처리들에 필요한 전체기간을 연장하지 않고 스트레스제거처리를 수행할 수 있다.
그런 후에, 반응로(2) 내부는 도 6에서 보여진 바와 같이 t3∼t4 가간동안에 실리콘질화막의 박막형성온도인 약 760℃로 복귀된다. 그 후, 새로운 한 세트의 반도체기판(20)을 실은 치구(17)는 반응로(2) 내로 반입되어 소망의 박막을 형성하는 제12배치처리가 수행된다.
도 10은, 본 발명의 제1실시예의 방법에 따라, 얻어진 배치처리수들(횡좌표); 및 각각의 오염입자들의 수(왼쪽 종좌표)와 불필요한 실리콘질화막의 누적막두께(오른쪽 종좌표) 사이의 관계를 도시한 그래프이다. 도 10에서, 지시문자 "A"는 불필요한 실리콘질화막(22)의 누적막두께를 표시하고; 지시문자 "B"는 오염입자들(25)의 수(도 9에 도시)를 표시하며; 및 지시문자들 "a", "b" 및 "c"는 각각 반응로(2)의 상부위치, 중간위치, 하부위치로 반입된 반도체기판들(20)상에 퇴적된 오염입자들(25)의 수를 보여주는 막대그래프들을 표시한다.
도 10에서, 제1배치처리에서 제10배치처리까지, 불필요한 실리콘질화막(22)의 누적막두께는 선형적으로 증가한다. 이와 대조적으로, 제10배치처리와 제11배치처리 사이에는, 불필요한 실리콘질화막(22)의 누적막두께는 실질적으로 증가하지 않는다. 또한, 제11배치처리의 완료 후, 제12배치처리가 수행될 때에 조차도, 오염입자들(25)의 수는 상당히 감소된다. 이것은 스트레스제거처리 단계가 제11배처처리 중에 수행되어 수정막(24)이 불필요한 실리콘질화막(22)을 도포하여 그 크랙들(23; 도 8에 도시)을 효과적으로 덮고 이것에 의해 오염입자들(25)가 생성되지 않게 방지된다.
도 9는 소망의 박막(21; 미도시)을 형성하는 본 발명의 제1실시예의 방법에 의해 얻어진 반도체기판(20)의 평면도이며, 불필요한 실리콘질화막(22)으로부터 비산되어 반도체기판(20)에 부착되어 소위 반도체기판(20)의 강하결점들을 형성하는 오염입자들(25)을 도시하고 있다. 종래기술에서 얻어진 반도체기판(56)을 도시하는 도 19와 비교하면, 도 9는 종래기술에서 보여진 오염입자들(55)의 수(도 19참조)보다 상당히 적은 오염입자들(25)의 수를 보여준다.
상술한 바와 같이, 본 발명의 제1실시예의 방법에서, 소망의 실리콘질화막들의 수회의 막형성공정을 종료한 후, 이렇게 막두께가 누적된 불필요한 실리콘질화막(22)이 자연적으로 크랙되기 전에, 불필요한 실리콘질화막(22)은 막형성온도에서 더 낮은 온도로 낮추어져 불필요한 실리콘질화막(22)이 강제적으로 온도차를 겪게 되고, 불필요한 실리콘질화막(22)은 크랙들(23)이 발생되게 균열되어, 불필요한 실리콘질화막(22)에서 누적된 스트레스를 완화시킬 수 있다. 그 후 불필요한 실리콘질화막(22)은 수정막(24)으로 덮어 씌워져 특성적으로 안정화된다.따라서, 본 방법발명의 제1실시예는 크랙된 불필요한 실리콘질화막(22)에서 오염입자들(25)가 생성되는 것을 방지할 수 있다.또한, 본 방법발명의 제1실시예에서, 불필요한 박막(즉, 실리콘질화막(22))은, 강제적으로 불필요한 실리콘질화막(22)을 균열시키도록 불필요한 박막(즉, 실리콘질화막(22))에 먼저 스트레스를 제공한 후에, 수정막(24)에 의해 덮어 씌워지기 때문에, LPCVD장치(1)에 대한 유지보수 주기의 장기화를 도모할 수 있다.
< 제2실시예 >
도 11은, 본 발명의 제2실시예의 소망의 박막을 형성하기 위한 방법에 따라,배치처리수들(횡좌표); 및 각각의 오염입자들의 수(왼쪽 종좌표)와 불필요한 실리콘질화막의 누적막두께(오른쪽 종좌표)의 관계를 도시한 그래프이다.본 발명의 방법의 이 제2실시예는, 본 발명의 방법의 제1실시예의 막형성공정을 종료한 후, 불필요한 실리콘질화막(22)에 부여되는 스트레스를 또 제거하기 위하여 스트레스제거처리단계를 한번 더 수행한다는 점에서 본 발명의 방법의 제1실시예와 구성에 있어서 현저하게 다르다.
즉, 본 발명의 방법의 제1실시예에 따른 박막형성처리 후에, 소망의 박막을 형성하기 위한 제12배치처리의 종료 후, 치구(17)는 반응로(2)에서 반출된다. 그런 후, 제13배치처리에서, 스트레스제거처리단계 및 불필요한 박막(즉, 실리콘질화막(22))을 덮는 수정막(24)을 형성하는 수정막형성처리단계 두단계가, 본 발명의 방법의 제1실시예에서 수행된 스트레스제거처리단계 및 수정막형성처리단계와 동일한 조건들 하에서 행해진다. 다음에, 제13배리처리를 뒤따르는 제14배치처리에서, 다른 하나의 스트레스제거처리단계 및 수정막형성처리단계 각각이 상술한 동일 조건으로 행해진다. 그런 후, 제14배치처리를 뒤따르는 제15배치처리에서, 다른 스트레스제거처리단계 및 수정막형성처리단계가 상술한 동일 조건하에서 행해진다. 그런 다음, 제14배치처리를 뒤따르는 제15배치처리에서, 또 다른 스트레스제거처리단계 및 수정막형성처리단계가 상술한 동일 조건들 하에서 행해진다. 그런 후, 제16배치처리는 각각의 반도체기판들(20) 위에 소망의 박막, 즉 실리콘질화막(21; 도 5참조)을 형성하기 위하여 수행된다.
상기와 같이, 제13배치, 제14배치, 제15배치처리 각각에서, 스트레스제거처리 및 수정막형성처리는 연속적으로 수행된다. 그 결과, 도 11에서 도시된 그래프에서 알 수 있는 바와 같이, 제12배치 및 제15배치처리 사이에는 불필요한 실리콘질화막(22)의 누적막두께의 증가가 실질적으로 없다. 제15배치처리 후, 제15배치처리를 뒤따르는 제16배치처리가 수행되더라도, 오염입자들(25)의 수가 상당히 감소된다. 이것은, 불필요한 실리콘질화막(22)이 각각의 제13배치, 제14배치, 제15배치처리에서 수행된 스트레스제거처리단계들 및 뒤따르는 수정막형성처리단계들에 의해 특성이 효과적으로 안정화되어, 오염입자들(25)의 발생이 억제되기 때문이다.상기와 같이, 본 발명의 방법의 제2실시예에서도, 본 발명의 방법의 제1실시예에서 얻어진 것과 실질적으로 동일한 효과를 얻을 수 있다.
< 제3실시예 >
도 12은, 본 발명의 제3실시예의 소정 박막을 형성하기 위한 방법에 따라, 배치처리수들(횡좌표); 및 각각의 오염입자들의 수(왼쪽 종좌표)와 불필요한 실리콘질화막의 누적막두께(오른쪽 종좌표)와의 관계를 도시한 그래프이다.본 발명의 방법의 이 제3실시예는, 본 발명의 방법의 제2실시예의 막형성공정을 종료한 후, 불필요한 실리콘질화막(22)에 부여되는 스트레스를 또 제거하기 위하여 스트레스제거처리단계를 한번 더 수행한다는 점에서 본 발명의 방법의 제2실시예와 구성에 있어서 현저하게 다르다.
즉, 본 발명의 방법의 제2실시예에 따른 박막형성처리 후, 치구(17)는 박막을 형성하는 제18배치처리 종료 후에 반응로(2)에서 반출된다. 그 후, 제19배치처리에서, 본 발명의 방법의 제2실시예에서 수행된 스트레스제거처리단계 및 불필요한 박막(즉, 실리콘질화막(22))을 덮는 수정막(24)을 형성하기 위한 수정막형성처리단계 두 단계가, 본 발명의 방법의 제2실시예에서 수행된 스트레스제거처리단계 및 수정막형성처리단계와 동일한 조건들 하에서 행해진다. 다음에 제19배치처리를 뒤따르는 제20배치처리가 소정 박막을 형성하기 위하여 실행된다.
상기와 같이, 제19배치처리에서, 스트레스제거처리단계 및 수정막형성처리단계가 연속적으로 수행된다. 그 결과, 도 12에서 보여준 그래프에서 알 수 있는 바와 같이, 제18배치와 제19배치처리 사이에는 불필요한 실리콘질화막(22)의 누적막두께가 실질적으로 증가되지 않는다. 제19배치처리의 종료 후에, 제20배치처리가 수행된 때에도, 오염입자들(25)의 수는 상당히 감소된다. 이것은, 불필요한 실리콘질화막(22)이 제19배치처리에서 수행된 스트레스제거처리단계들 및 그 후의 수정막형성공정단계들에 의하여 특성이 효과적으로 안정되고, 이에 의해 이로부터 오염입자들(25)이 발생되는 것을 방지하기 때문이다.상기와 같이, 본 발명의 방법의 이 제3실시예에서도, 본 발명의 방법의 제2실시예에서 얻은 것과 동일한 효과를 실질적으로 얻을 수 있다.
< 제4실시예 >
도 13은, 본 발명의 제4실시예의 소정 박막을 형성하기 위한 방법에 따라, 배치처리수들(횡좌표); 및 각각의 오염입자들의 수(왼쪽 종좌표)와 불필요한 실리콘질화막의 누적막두께(오른쪽 종좌표)의 관계를 도시한 그래프이다.본 발명의 방법의 이 제4실시예는, 본 발명의 방법의 제3실시예의 막형성공정을 종료한 후, 불필요한 실리콘질화막(22)에 부여되는 스트레스를 또 제거하기 위하여 스트레스제거처리단계를 한번 더 수행한다는 점에서 본 발명의 방법의 제3실시예와 구성에 있어서 현저하게 다르다.
즉, 본 발명의 방법의 제3실시예에 따른 박막형성처리 후, 치구(17)는, 소망의 박막을 형성하는 제20배치처리 종료 후에 반응로(2)에서 반출된다. 그 후, 제21배치처리에서, 스트레스제거처리단계 및 불필요한 박막(즉, 실리콘질화막(22))을 덮는 수정막(24)을 형성하기 위한 수정막형성처리단계 두 단계가, 본 발명의 방법의 제3실시예에서 수행된 스트레스제거처리단계 및 수정막형성처리단계와 동일한 조건들 하에서 행해진다. 다음에 제21배치처리를 뒤따르는 제22배치처리가 소정 박막을 형성하기 위하여 실행된다.
상기와 같이, 제21배치처리에서, 스트레스제거처리단계 및 수정막형성처리단계가 연속적으로 수행된다. 그 결과, 도 13에서 보여준 그래프에서 알 수 있는 바와 같이, 제20배치와 제21배치처리 사이에는 불필요한 실리콘질화막(22)의 누적막두께가 실질적으로 증가되지 않는다. 제21배치처리의 종료 후에, 제22배치처리가 수행된 때에도, 오염입자들(25)의 수는 상당히 감소된다. 이것은, 불필요한 실리콘질화막(22)이 제21배치처리에서 수행된 스트레스제거처리단계들 및 그 후의 수정막형성공정단계들에 의하여 특성이 효과적으로 안정되고, 이에 의해 이로부터 오염입자들(25)이 발생되는 것을 방지하기 때문이다.상기와 같이, 본 발명의 방법의 이 제4실시예에서도, 본 발명의 방법의 제3실시예에서 얻은 것과 동일한 효과를 실질적으로 얻을 수 있다.
< 제5실시예 >
도 14은, 본 발명의 제5실시예의 소정 박막을 형성하기 위한 방법에 따라, 배치처리수들(횡좌표); 및 각각의 오염입자들의 수(왼쪽 종좌표)와 불필요한 실리콘질화막의 누적막두께(오른쪽 종좌표)의 관계를 도시한 그래프이다.본 발명의 방법의 이 제5실시예는, 본 발명의 방법의 제4실시예의 막형성공정을 종료한 후, 불필요한 실리콘질화막(22)에 부여되는 스트레스를 또 제거하기 위하여 스트레스제거처리단계를 한번 더 수행한다는 점에서 본 발명의 방법의 제4실시예와 구성에 있어서 현저하게 다르다.
즉, 본 발명의 방법의 제4실시예에 따른 박막형성처리 후, 치구(17)는, 소망의 박막을 형성하는 제22배치처리 종료 후에 반응로(2)에서 반출된다. 그 후, 제23배치처리에서, 스트레스제거처리단계 및 불필요한 박막(즉, 실리콘질화막(22))을 덮는 수정막(24)을 형성하기 위한 수정막형성처리단계 두 단계가, 본 발명의 방법의 제4실시예에서 수행된 스트레스제거처리단계 및 수정막형성처리단계와 동일한 조건들 하에서 행해진다. 다음에 제23배치처리를 뒤따르는 제24배치처리가 소정 박막을 형성하기 위하여 실행된다.
상기와 같이, 제23배치처리에서, 스트레스제거처리단계 및 수정막형성처리단계가 연속적으로 수행된다. 그 결과, 도 14에서 보여준 그래프에서 알 수 있는 바와 같이, 제22배치와 제23배치처리 사이에는 불필요한 실리콘질화막(22)의 누적막두께가 실질적으로 증가되지 않는다. 제23배치처리의 종료 후에, 제24배치처리가 수행된 때에도, 오염입자들(25)의 수는 상당히 감소된다. 이것은, 불필요한 실리콘질화막(22)이 제23배치처리에서 수행된 스트레스제거처리단계들 및 그 후의 수정막형성공정단계들에 의하여 특성이 효과적으로 안정되고, 이에 의해 이로부터 오염입자들(25)이 발생되는 것을 방지하기 때문이다.상기와 같이, 본 발명의 방법의 이 제5실시예에서도, 본 발명의 방법의 제4실시예에서 얻은 것과 동일한 효과를 실질적으로 얻을 수 있다.
< 제6실시예 >
도 15은, 본 발명의 제6실시예의 소정 박막을 형성하기 위한 방법에 따라, 배치처리수들(횡좌표); 및 각각의 오염입자들의 수(왼쪽 종좌표)와 불필요한 실리콘질화막의 누적막두께(오른쪽 종좌표)의 관계를 도시한 그래프이다.본 발명의 방법의 이 제6실시예는, 본 발명의 방법의 제5실시예의 막형성공정을 종료한 후, 불필요한 실리콘질화막(22)에 부여되는 스트레스를 또 제거하기 위하여 스트레스제거처리단계를 한번 더 수행한다는 점에서 본 발명의 방법의 제5실시예와 구성에 있어서 현저하게 다르다.
즉, 본 발명의 방법의 제5실시예에 따른 박막형성처리 후, 치구(17)는, 소망의 박막을 형성하는 제26배치처리 종료 후에 반응로(2)에서 반출된다. 그 후, 제27배치처리에서, 스트레스제거처리단계 및 불필요한 박막(즉, 실리콘질화막(22))을 덮는 수정막(24)을 형성하기 위한 수정막형성처리단계 두 단계가, 본 발명의 방법의 제5실시예에서 수행된 스트레스제거처리단계 및 수정막형성처리단계와 동일한 조건들 하에서 행해진다. 다음에 제27배치처리를 뒤따르는 제28배치처리가 소정 박막을 형성하기 위하여 실행된다.
상기와 같이, 제27배치처리에서, 스트레스제거처리단계 및 수정막형성처리단계가 연속적으로 수행된다. 그 결과, 도 15에서 보여준 그래프에서 알 수 있는 바와 같이, 제26배치와 제27배치처리 사이에는 불필요한 실리콘질화막(22)의 누적막두께가 실질적으로 증가되지 않는다. 제27배치처리의 종료 후에, 제28배치처리가 수행된 때에도, 오염입자들(25)의 수는 상당히 감소된다. 이것은, 불필요한 실리콘질화막(22)이 제27배치처리에서 수행된 스트레스제거처리단계들 및 그 후의 수정막형성공정단계들에 의하여 특성이 효과적으로 안정되고, 이에 의해 이로부터 오염입자들(25)이 발생되는 것을 방지하기 때문이다.상기와 같이, 본 발명의 방법의 이 제6실시예에서도, 본 발명의 방법의 제5실시예에서 얻은 것과 동일한 효과를 실질적으로 얻을 수 있다.
< 제7실시예 >
도 16은, 본 발명의 제7실시예의 소정 박막을 형성하기 위한 방법에 따라, 배치처리수들(횡좌표); 및 각각의 오염입자들의 수(왼쪽 종좌표)와 불필요한 실리콘질화막의 누적막두께(오른쪽 종좌표)의 관계를 도시한 그래프이다.본 발명의 방법의 이 제7실시예는, 본 발명의 방법의 제6실시예의 막형성공정을 종료한 후, 불필요한 실리콘질화막(22)에 부여되는 스트레스를 또 제거하기 위하여 스트레스제거처리단계를 한번 더 수행한다는 점에서 본 발명의 방법의 제6실시예와 구성에 있어서 현저하게 다르다.
즉, 본 발명의 방법의 제6실시예에 따른 박막형성처리 후, 치구(17)는, 소망의 박막을 형성하는 제30배치처리 종료 후에 반응로(2)에서 반출된다. 그 후, 제31배치처리에서, 스트레스제거처리단계 및 불필요한 박막(즉, 실리콘질화막(22))을 덮는 수정막(24)을 형성하기 위한 수정막형성처리단계 두 단계가, 본 발명의 방법의 제6실시예에서 수행된 스트레스제거처리단계 및 수정막형성처리단계와 동일한 조건들 하에서 행해진다. 다음에 제31배치처리를 뒤따르는 제32배치처리에서, 스트레스제거처리단계 및 불필요한 박막(즉, 실리콘질화막(22))을 덮는 수정막(24)을 형성하기 위한 수정막형성처리단계 두 단계가, 본 발명의 방법의 제6실시예에서 수행된 스트레스제거처리단계 및 수정막형성처리단계와 동일한 조건들 하에서 또 행해진다. 그런 후, 제32배치처리를 뒤따르는 제33배치처리가 소망의 박막을 형성하기 위하여 수행된다.
상기와 같이, 제31 및 제32배치처리 각각에서, 스트레스제거처리단계 및 수정막형성처리단계가 연속적으로 수행된다. 그 결과, 도 16에서 보여준 그래프에서 알 수 있는 바와 같이, 제30배치와 제32배치처리 사이에는 불필요한 실리콘질화막(22)의 누적막두께가 실질적으로 증가되지 않는다. 제32배치처리의 종료 후에, 제33배치처리가 수행된 때에도, 오염입자들(25)의 수는 상당히 감소된다. 이것은, 불필요한 실리콘질화막(22)이 제31 및 제32배치처리 각각에서 수행된 스트레스제거처리단계들 및 그 후의 수정막형성공정단계들에 의하여 특성이 효과적으로 안정되고, 이에 의해 이로부터 오염입자들(25)이 발생되는 것을 방지하기 때문이다.상기와 같이, 본 발명의 방법의 이 제7실시예에서도, 본 발명의 방법의 제6실시예에서 얻은 것과 동일한 효과를 실질적으로 얻을 수 있다.
본 발명의 실시예들이, 상기에서 첨부한 도면을 참조하여 상세하게 설명되었지만, 이것은, 본 발명의 정신에서 벗어남 없이 다양한 변형들 및 변경들이 가능함이 이해될 것이며, 이 모든 변형들 및 변경들은 본 발명의 범위에 속한다. 예를들면, 본 발명의 상기 실시예들에서, 스트레스제거 및 수정막형성처리단계 모두가 제32배치처리까지 반복되어 수행된다고 설명되었다. 그러나, 제32배치처리를 뒤따르는 배치처리에서도 반복적으로 수행될 수 있다. 상기와 같이, 스트레스제거처리단계들 및 수정막형성처리단계들의 수를 증가시킴으로써, 불필요한 실리콘질화막(22)의 누적막두께가 증가하는 것을 방지하고 또한 오염입자들(25)이 발생되는 것을 방지할 수 있다. 따라서, 종래기술과 비교하여 비교적 장기간 간격으로 관리작업을 할 수 있다.
또한, 스트레스제거처리단계는, 상기에서 그 막형성온도에서 막형성온도보다 낮은 온도로 불필요한 실리콘질화막(22)의 온도를 낮춤으로써 수행되었지만, 이 스트레스제거처리단계는, 그 막형성온도에서 막형성온도보다 높은 온도로 불필요한 실리콘질화막(22)의 온도를 상승시킴으로써 수행되는 것도 가능하다. 즉, 불필요한 실리콘질화막(22)이 형성된 후, 이 막(22)이 막형성온도 이외의 다른 온도로 변화될 때, 불필요한 실리콘질화막(22)은 온도차이를 겪게 되고, 이것은 불필요한 실리콘질화막(22)을 강제적으로 균열시켜 막(22)을 스트레스에서 해방시킨다. 또한, 불필요한 실리콘질화막(22)이 강제적으로 균열되는 경우에, 반도체기판들(20)이 여전히 남아 있는 반응로(2) 내에서 불필요한 실리콘질화막(22)을 균열시킬 수도 있다. 또한, 본 발명의 방법에 따라 형성된 소망의 실리콘질화막(21)은 커패시터들 등과 같은 다른 전자부품들의 구성에 적용될 수 있다.
또한, 본 발명의 방법에서, 반도체기판(20)상에 형성된 소망의 박막은 실리콘질화막으로 한정되는 것은 아니다. 즉, 예를 들면, 실리콘산화막, 알루미늄산화막들(알루미나) 등의 어떠한 적절한 절연막이 본 발명의 방법에 따라 형성될 수도 있다. 또한, 이들 절연막들 뿐만 아니라, 본 발명의 방법은, 다결정실리콘막들, 비정질박막들 등의 도전막들를 형성하는 경우에도 적용가능하다. 또한, 반도체기판에 뿐만 아니라, 본 발명의 방법은, 예를 들면, 세라믹기판들 등의 유전기판들 등 어느 기판상에 소망의 박막을 형성하는 경우에도 적용 가능하다.
또한, 본 발명은, 도 1에서 보여준 종형LPCVD(1) 뿐만 아니라 횡형LPCVD장치에 사용되는 것도 가능하다. 또한, LPCVD장치 뿐만 아니라, 본 발명은 NPCVD(즉, normal pressure chemical vapor deposition)장치에도 사용 가능하다. 즉, 본 발명은, 소위 NPCVD장치를 사용하는 소위 NPCVD법에 적용될 수 있다.또한, 본 발명의 상기 실시예들에서, 소정의 박막을 형성하는 데 사용되는 모든 변수들, 예를 들면 온도들, 진공도, 가스유량 등의 변수들의 값들은 단지 예시적인 값들이므로, 목적들, 적용분야들 및 다른 필요인자들 등에 따라 조정될 수 있다.마지막으로, 본 적용은, 1998년 11월 4일에 출원된 일본 특원평제10-313724호를 기초로 우선권을 주장한다.
이상 설명한 바와 같이, 본 발명의 박막형성방법 및 박막형성장치에 의하면 여러 차례에 걸쳐 박막형성처리를 행한 후, 반응로내에 불필요한 박막이 자연스럽게 크랙되기 이전에 박막을 완화시키기 위하여 박막형성온도와 차이나는 온도로 불필요한 박막에 강제적으로 크랙을 발생시킴에 따라 박막에 발생되어 있는 스트레스를 완화시킨 후 오염입자를 제거하여 수정막으로 복구시켜 불필요한 박막을 안정화 시킬 수 있다. 또한, 박막형성시에 불필요한 박막에서 발생되는 오염입자를 억제 시킬 수 있으며, 불필요한 박막에 조속히 스트레스를 가하여 수정막으로 수정시킴으로 반응로내의 유지보수에 대한 보수주기를 장기화할 수 있다.

Claims (15)

  1. 반응가스가 도입되는 화학적기상증착장치의 반응로내에 반입되는 기판상에 소망의 박막을 형성하기 위한 방법에 있어서,
    상기 소망의 박막을 상기 기판상에 형성하는 단계;
    상기 기판을 상기 반응로에서부터 반출하는 단계;
    적어도 상기 반응로의 측벽에 형성된 불필요한 박막에 강제적으로 크랙을 방생시킴으로써 스트레스를 완화시키는 단계와; 및
    상기 스트레스로부터 완화된 상기 불필요한 박막상에 오염입자들이 생성되는 것을 막는 수정막을 형성하는 단계를 구비하는 박막형성방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 불필요한 박막에 강제적으로 크랙을 발생시키는 단계는 상기 소정 박막형성 종료 후에, 상기 반응로내의 온도를 상기 소망의 박막의 막형성온에서 상기 막형성온도 이외의 다른 온도로 변화시킴으로써 실현되는 박막형성방법.
  5. 제1항에 있어서, 상기 불필요한 박막은 상기 소망의 박막의 막형성온도 이외의 다른 온도에서 상기 수정막으로 덮여지는 박막형성방법.
  6. 제4항에 있어서, 상기 소망의 박막의 막형성온도이외의 다른 온도는 상기 막형성온도보다 낮은 것을 특징으로 하는 박막형성방법.
  7. 제4항에 있어서, 상기 소망의 박막의 막형성온도 이외의 다른 온도는 상기 막 형성온도보다 높은 것을 특징으로 하는 박막형성방법.
  8. 제1항에 있어서, 상기 불필요한 박막이 수정막으로 덮여진 다음, 소망의 박막이 형성되어야 하는 새로운 기판이 상기 반응로내로 반입되고, 상기 소망의 박막이 상기 새로운 기판상에 형성되는 박막형성방법.
  9. 반응가스가 도입되는 화학적기상증착장치의 반응로내에 반입되는 기판상에 소정 박막을 형성하기 위한 방법에 있어서,
    상기 기판상에 소정 박막을 형성하는 단계;
    상기 기판을 상기 반응로에서부터 반출하는 단계;
    상기 반응로내의 온도를 상기 소망의 박막의 막형성온도에서 상기 막형성온도보다 낮은 다른 온도로 낮춤으로써, 상기 반응로의 측벽상에 형성되는 상기 불필요한 박막에 강제적으로 크랙을 방생시킴으로써 스트레스를 완화시키는 단계와; 및
    상기 소정 박막의 막형성온도보다 낮은 상기 다른 온도에서, 상기 스트레스로부터 완화된 상기 불필요한 박막상에 성막(成膜)되어 오염입자들이 생성되는 것을 막는 수정막을 형성하는 단계를 구비하는 박막형성방법.
  10. 삭제
  11. 제9항에 있어서, 상기 기판상에 소망의 박막을 형성시키는 단계는, 기판상에 소망의 박막의 형성이 종료된 후에, 소망의 박막이 형성되어야 하는 새로운 기판이 상기 반응로로 반입되어, 상기 소망의 박막이 상기 새로운 기판상에 형성되는 것을 포함하는 박막형성방법.
  12. 제9항에 있어서, 상기 반응로는 석영으로 제조되며, 상기 소망의 박막, 불필요한 박막 및 수정막은 실리콘질화막으로 형성되는 박막형성방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR10-1999-0048318A 1998-11-04 1999-11-03 박막형성방법 및 장치 KR100366778B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31372498A JP3159187B2 (ja) 1998-11-04 1998-11-04 薄膜成膜方法
JP10-313724 1998-11-04

Publications (2)

Publication Number Publication Date
KR20000035191A KR20000035191A (ko) 2000-06-26
KR100366778B1 true KR100366778B1 (ko) 2003-01-06

Family

ID=18044762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0048318A KR100366778B1 (ko) 1998-11-04 1999-11-03 박막형성방법 및 장치

Country Status (4)

Country Link
US (1) US6294228B1 (ko)
JP (1) JP3159187B2 (ko)
KR (1) KR100366778B1 (ko)
GB (1) GB2343461B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011046537A1 (en) * 2009-10-12 2011-04-21 Hewlett-Packard Development Company, L.P. Repairing defects in a piezoelectric member

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005029566A1 (ja) 2003-09-19 2007-11-15 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5028957B2 (ja) * 2005-12-28 2012-09-19 東京エレクトロン株式会社 成膜方法及び成膜装置並びに記憶媒体
JP2010140947A (ja) * 2008-12-09 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US9388491B2 (en) * 2012-07-23 2016-07-12 Novellus Systems, Inc. Method for deposition of conformal films with catalysis assisted low temperature CVD
JP5546654B2 (ja) * 2013-02-01 2014-07-09 株式会社日立国際電気 基板処理装置、半導体製造方法、基板処理方法、及び異物除去方法
JP5940199B1 (ja) * 2015-06-26 2016-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN113025991B (zh) * 2021-02-26 2022-07-22 长鑫存储技术有限公司 半导体结构的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159015A (en) 1981-03-26 1982-10-01 Nec Corp Film growing device
US4555383A (en) * 1984-03-02 1985-11-26 O. I. Corporation Electrolytic conductivity detector
DE4017219A1 (de) * 1990-05-29 1991-12-05 Babcock Werke Ag Vorrichtung zur vergasung von kohlenstoffhaltigen materialien
US5427625A (en) * 1992-12-18 1995-06-27 Tokyo Electron Kabushiki Kaisha Method for cleaning heat treatment processing apparatus
JPH07263370A (ja) 1994-03-17 1995-10-13 Tokyo Electron Ltd 熱処理装置
JPH0845859A (ja) 1994-07-28 1996-02-16 Kokusai Electric Co Ltd 半導体製造方法
TW416100B (en) 1997-07-02 2000-12-21 Applied Materials Inc Control of oxygen to silane ratio in a seasoning process to improve particle performance in an HDP-CVD system
JPH11260734A (ja) * 1998-03-12 1999-09-24 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011046537A1 (en) * 2009-10-12 2011-04-21 Hewlett-Packard Development Company, L.P. Repairing defects in a piezoelectric member

Also Published As

Publication number Publication date
GB9926152D0 (en) 2000-01-12
KR20000035191A (ko) 2000-06-26
US6294228B1 (en) 2001-09-25
GB2343461B (en) 2001-03-14
GB2343461A (en) 2000-05-10
JP3159187B2 (ja) 2001-04-23
JP2000150496A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
JP3072989B1 (ja) 半導体基板上に薄膜を形成する成膜装置における成膜方法
JP7299898B2 (ja) 高圧アニールを用いたシーム修復
KR100453298B1 (ko) 반도체 처리 장치 및 그 클리닝 방법
US5403434A (en) Low-temperature in-situ dry cleaning process for semiconductor wafer
US5954887A (en) Cleaning processing method of a film forming apparatus
US5963833A (en) Method for cleaning semiconductor wafers and
US5942282A (en) Method for depositing a titanium film
US20050214455A1 (en) Post-cleaning chamber seasoning method
US20090130331A1 (en) Method of Forming Thin Film and Method of Manufacturing Semiconductor Device
KR100366778B1 (ko) 박막형성방법 및 장치
US6537677B1 (en) Process for fabricating films of uniform properties on semiconductor devices
KR20040048483A (ko) 반도체소자의 게이트 산화막 형성방법
JPH0697154A (ja) 反応装置の自己洗浄方法
US7384486B2 (en) Chamber cleaning method
JP3667038B2 (ja) Ｃｖｄ成膜方法
TW201843733A (zh) 蝕刻方法及蝕刻裝置
JPS63289813A (ja) 半導体ウエハ熱処理法
US6468903B2 (en) Pre-treatment of reactor parts for chemical vapor deposition reactors
US7666480B2 (en) Method for forming PECVD silicon nitride film
JP4703891B2 (ja) 薄膜製造方法
KR100735523B1 (ko) 반도체 소자 제조 방법
KR100353578B1 (ko) 씨브이디 박막 제조장치
KR940010412B1 (ko) 박막형성방법
KR20020096860A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리장치
JP3154730B2 (ja) 薄膜処理方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee