TW202301423A - 半導體裝置之製造方法、基板處理裝置及程式 - Google Patents

半導體裝置之製造方法、基板處理裝置及程式 Download PDF

Info

Publication number
TW202301423A
TW202301423A TW110132731A TW110132731A TW202301423A TW 202301423 A TW202301423 A TW 202301423A TW 110132731 A TW110132731 A TW 110132731A TW 110132731 A TW110132731 A TW 110132731A TW 202301423 A TW202301423 A TW 202301423A
Authority
TW
Taiwan
Prior art keywords
substrate
mentioned
temperature
processing
adsorption inhibitor
Prior art date
Application number
TW110132731A
Other languages
English (en)
Inventor
油谷幸則
大橋直史
山本哲夫
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202301423A publication Critical patent/TW202301423A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Abstract

本發明之課題在於獲得可使選擇性持續之半導體裝置之製造方法。 本發明之半導體裝置之製造方法具有：吸附抑制劑供給步驟，其係將處理室內之晶圓100加熱至第1溫度並供給吸附抑制劑，使吸附抑制劑吸附於晶圓100之基底100a；處理氣體供給步驟，其係於吸附抑制劑供給步驟之後，將晶圓100加熱至較第1溫度高之第2溫度並供給處理氣體，於晶圓100之未吸附有吸附抑制劑之另一部位即基底100b形成SiN膜；及吸附抑制劑去除步驟，其係於處理氣體供給步驟之後，將晶圓100加熱至較第2溫度高之第3溫度，而去除晶圓100之基底100a上所吸附之吸附抑制劑。

Description

半導體裝置之製造方法、基板處理裝置及程式
本發明係關於一種半導體裝置之製造方法、基板處理裝置及程式。
作為半導體裝置之製造步驟之一步驟，有時進行於露出至基板表面之數種基底中之特定基底之表面上，選擇性地使膜生長而形成膜之處理(例如參照專利文獻1)。再者，以下將選擇性地使膜生長而形成膜之能力適當地稱為「選擇性」。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-243193號公報
(發明所欲解決之問題)
本發明之目的在於提供一種可使選擇性持續之半導體裝置之製造方法、基板處理裝置及程式。 (解決問題之技術手段)
根據本發明之一態樣，提供一種技術，該技術具有：吸附抑制劑供給步驟，其係將處理室內之基板加熱至第1溫度並供給吸附抑制劑，使上述吸附抑制劑吸附於上述基板之一部位；處理氣體供給步驟，其係於上述吸附抑制劑供給步驟之後，將上述基板加熱至較上述第1溫度高之第2溫度，並供給處理氣體，於上述基板之未吸附有上述吸附抑制劑之另一部位形成膜；及吸附抑制劑去除步驟，其係於上述處理氣體供給步驟之後，將上述基板加熱至較上述第2溫度高之第3溫度而去除上述基板上所吸附之上述吸附抑制劑。 (對照先前技術之功效)
根據本發明，於半導體裝置之製造步驟中，可使選擇性持續。
(基板處理裝置) 使用圖1至圖11，對本發明之一實施形態之基板處理系統10、及半導體裝置之製造方法進行說明。如圖1所示，應用本發明之基板處理系統10係對作為基板之產品晶圓(Product Wafer)100進行處理者，主要由輸入輸出(IO，Input-Output)平台110、大氣搬送室120、裝載閉鎖室130、真空搬送室140、數個基板處理裝置200(本實施形態中，以200a至200d為一例)構成。晶圓100例如為已形成有電路等之產品用晶圓。
(大氣搬送室、IO平台) 基板處理系統10之近前設置有IO平台(裝載口)110。於IO平台110上搭載有晶圓盒111。晶圓盒111被用作搬送矽(Si)基板等晶圓100之載具。晶圓盒111內設置有將數個晶圓100以水平姿勢呈多段支持之支持部(省略圖示)。
IO平台110鄰接於大氣搬送室120。大氣搬送室120於與IO平台110所處之面不同之面，連結有後述裝載閉鎖室130。於大氣搬送室120內設置有移載晶圓100之大氣搬送機械手122。大氣搬送機械手122於裝載閉鎖室130與晶圓盒111之間搬送晶圓100。
(裝載閉鎖室) 裝載閉鎖室130鄰接於大氣搬送室120。於構成裝載閉鎖室130之殼體131所具有之面中之、與大氣搬送室120所處之面不同之面，配置有後述真空搬送室140。
於裝載閉鎖室130內具有至少兩個供載置晶圓100之載置面135。例如構成為，一載置面135載置處理過之晶圓100，另一載置面135載置未處理之晶圓100。
(真空搬送室) 基板處理系統10具備作為搬送室之真空搬送室(傳送模組)140，該真空搬送室140係供於負壓下搬送晶圓100之搬送空間。於真空搬送室140，連結有裝載閉鎖室130、處理晶圓100之基板處理裝置200(基板處理裝置200a至基板處理裝置200d)。於真空搬送室140之大致中央部，設置有作為搬送部之真空搬送機械手170，該真空搬送機械手170係於負壓下移載(搬送)晶圓100。
真空搬送機械手170構成為可藉由升降機及凸緣一面維持真空搬送室140之氣密性一面升降。真空搬送機械手170之臂能以軸為中心而旋轉或延伸。藉由進行旋轉或延伸而將晶圓100搬送至基板處理裝置200內外。進而，能夠根據後述控制器280之指示，將晶圓100搬送至基板處理裝置200。
(基板處理裝置) 本實施形態之基板處理系統10中，作為一例，設置有數個基板處理裝置200(以基板處理裝置200a至基板處理裝置200d這4個為一例)。
繼而，說明犧牲膜形成步驟S104中使用之基板處理裝置200。
(處理容器) 如圖2所示，基板處理裝置200具備容器202。容器202亦稱為處理模組。容器202係例如橫截面為方形，構成為扁平之密閉容器。又，容器202係例如由鋁(Al)或不鏽鋼(SUS)等金屬材料構成。容器202內形成有：處理室201，其供對矽晶圓等晶圓100進行處理；及搬送室206，其於將晶圓100搬送至處理室201時供晶圓100通過。處理室201包含後述簇射頭230、基板載置部210等。又，搬送室206包含旋轉托盤222及處理容器202之底部204。
於容器202之側面，設置有鄰接於閘閥208之基板搬入搬出口205，晶圓100經由基板搬入搬出口205在其與未圖示之真空搬送室140之間移動。於底部204，設置有數個頂起銷207。
於處理室201，配置有支持晶圓100之基板載置部210。基板載置部210設有數個。使用圖3對數個基板載置部210之配置進行說明。圖3係從上方觀察基板處理裝置200、尤其是旋轉托盤222附近所得之圖。真空搬送機械手170之臂配置於容器202之外部，具有將晶圓100移載至容器202內外之功能。再者，B-B'處之縱剖面圖相當於圖2。
設有4個作為基板載置部210之一構成之基板載置台212。具體而言，從與基板搬入搬出口205對向之位置起，沿順時針方向配置有基板載置台212a、基板載置台212b、基板載置台212c、基板載置台212d。使旋轉托盤222旋轉而將被搬入至容器202之晶圓100載置於基板載置台212a、基板載置台212b、基板載置台212c、基板載置台212d。再者，基板載置台亦稱為基座。
如圖2所示，基板載置部210主要具有：基板載置面211(基板載置面211a至基板載置面211d)，其等分別供載置晶圓100；基板載置台212(基板載置台212a至基板載置台212d)，其等表面具有基板載置面211；偏壓電極215(偏壓電極215a至偏壓電極215d)；及軸217(軸217a至軸217b)，其等支持基板載置台212。進而，具有作為加熱裝置之加熱器213(213a至213d)。於基板載置台212，在與頂起銷207對應之位置分別設置有供頂起銷207貫通之貫通孔。
各基板載置台212(基板載置台212a至212d)由軸217(軸217a至217d)支持。軸217貫通容器202之底部204，進而於容器202之外部連接於各自對應之升降部218(升降部218a至218d)。軸217與容器202絕緣。
升降部218可使軸217及基板載置台212升降。再者，各軸217之下端部周圍由波紋管219(波紋管219a至219d)覆蓋，藉此將容器202內保持為氣密。
搬送晶圓100時，使基板載置台212下降，以使得基板載置面211、旋轉托盤222位於與基板搬入搬出口205對向之位置。處理晶圓100時，如圖2所示，使基板載置台212上升，直至晶圓100位於處理空間209內之處理位置為止。
於容器202之蓋203上且與各基板載置面211對向之位置，分別設置有作為氣體分散機構之簇射頭230(230a至230d)。從上方觀察時，如圖4所記載，配置有數個簇射頭230。簇射頭230介隔絕緣環232(232a至232d)而由蓋203支持。藉由絕緣環232使簇射頭230與容器202絕緣。於各簇射頭230(230a至230d)之蓋上設置有氣體導入孔231(231a至231d)。各氣體導入孔231與後述共通氣體供給管301連通。再者，圖4中之A-A'線處之縱剖面圖相當於圖2。
如圖2所示，將各簇射頭230與各基板載置面211之間之空間稱為處理空間209。本實施形態中，將簇射頭230a與基板載置面211a之間之空間稱為處理空間209a。將簇射頭230b與基板載置面211b之間之空間稱為處理空間209b。將簇射頭230c與基板載置面211c之間之空間稱為處理空間209c。將簇射頭230d與基板載置面211d之間之空間稱為處理空間209d。
又，將構成處理空間209之構造稱為處理室201。本實施形態中，將構成處理空間209a且至少具有簇射頭230a及基板載置面211a之構造稱為處理室201a。將構成處理空間209b且至少具有簇射頭230b及基板載置面211b之構造稱為處理室201b。將構成處理空間209c且至少具有簇射頭230c及基板載置面211c之構造稱為處理室201c。將構成處理空間209d且至少具有簇射頭230d及基板載置面211d之構造稱為處理室201d。
再者，此處記載了處理室201至少具有簇射頭230a及基板載置面211a，但只要為構成供對晶圓100進行處理之處理空間209之構造即可，毋庸贅言，視裝置構造不同而不侷限於簇射頭230之構造等。
如圖2及圖3所記載，各基板載置部210以基板旋轉部220之軸221為中心而配置。於軸221上，設置有旋轉托盤222。又，軸221以貫通容器202之底部204之方式構成，於容器202之外側且與旋轉托盤所處之側不同之一側，設置有旋轉升降部223。旋轉升降部223使軸221升降或旋轉。藉由旋轉升降部223，可實現與各基板載置部210分別獨立之升降。於軸221之下端周圍且容器202之外側，設置有波紋管224。關於旋轉方向，例如沿圖3中之箭頭225之方向(順時針方向)旋轉。將軸221、旋轉托盤222、旋轉升降部223統稱為基板旋轉部220。再者，基板旋轉部220亦稱為基板搬送部。
旋轉托盤222例如構成為圓形。於旋轉托盤222之外周端，設置有與基板載置部210相同數量之孔部224(224a至224d)，該等孔部224(224a至224d)至少具有與基板載置面211相同程度之直徑。進而，旋轉托盤222具有數個朝向孔部224之內側突出之爪(省略圖示)。爪構成為支持晶圓100之背面。本實施形態中，將晶圓100載置於孔部224係表示將晶圓100載置於爪。
藉由使軸221上升，而使旋轉托盤222位於較基板載置面211高之位置，此時，利用爪來拾取基板載置面211上所載置之晶圓100。進而，藉由使軸221旋轉，而使旋轉托盤222旋轉，將所拾取之晶圓100移動至下一基板載置面211上。例如，使基板載置面211b上所載置之晶圓100移動至基板載置面211c上。其後，使軸221下降而使旋轉托盤222下降。此時，孔部224下降至位於較基板載置面211靠下方之位置，將晶圓100載置於基板載置面211上。
(排氣系統) 其次，根據圖2來說明將容器202之氣體排出之排氣系統260。於容器202連接有排氣管262，以便與處理室201連通。於排氣管262，設置有作為壓力控制器之自動壓力控制器(APC，Auto Pressure Controller)266，該APC266將處理室201內控制為既定壓力。APC266具有開度可調整之閥體(未圖示)，根據來自控制器280之指示而調整排氣管262之氣導。又，於排氣管262，在APC266之上游側設置有閥267。將排氣管262與閥267、APC266統稱為排氣系統260。
於排氣系統260，進而設置有乾式真空泵(DP，Dry Pump)269。DP269經由排氣管262將處理室201之氣體排出。
(氣體供給部)(處理氣體供給部) 繼而，使用圖5來說明處理氣體供給部300。此處，說明連接於各氣體導入孔231之處理氣體供給部300。再者，僅將處理氣體供給部300稱為氣體供給部，或者將處理氣體供給部300統稱為氣體供給部。再者，處理氣體供給部300亦稱為處理氣體供給裝置300或處理氣體供給管線300。
如圖4及圖5所示，為了使氣體導入孔231與共通氣體供給管連通，使簇射頭230經由閥302(302a至302d)及質量流量控制器303(303a至303d)而連接於共通氣體供給管301。使用閥302(302a至302d)及質量流量控制器303(303a至303d)來調整對各處理室之氣體供給量。於共通氣體供給管301，連接有第一氣體供給管311、第二氣體供給管321及第三氣體供給管331。
(第一氣體供給系統) 於第一氣體供給管311，從上游方向起依序設置有第一氣體源312、作為流量控制器(流量控制部)之質量流量控制器(MFC)313、及作為開閉閥之閥314。
第一氣體源312係含有第一元素之第一氣體(亦稱為「含第一元素之氣體」)源。含第一元素之氣體為原料氣體、即處理氣體之一。此處，第一元素為矽(Si)。即，含第一元素之氣體為含矽氣體。具體而言，使用二氯矽烷(SiH 2Cl 2，亦稱為DCS)或六氯乙矽烷(Si 2Cl 6，亦稱為HCDS)氣體作為含矽氣體。
第一氣體供給系統310(亦稱為含矽氣體供給系統)主要由第一氣體供給管311、質量流量控制器313及閥314構成。
(第二氣體供給系統) 於第二氣體供給管321，從上游方向起依序設置有第二氣體源322、作為流量控制器(流量控制部)之質量流量控制器(MFC)323、及作為開閉閥之閥324。
第二氣體源322係含有第二元素之第二氣體(以下，亦稱為「含第二元素之氣體」)源。含第二元素之氣體為處理氣體之一。再者，含第二元素之氣體亦可考慮作為反應氣體。
此處，含第二元素之氣體含有不同於第一元素之第二元素。第二元素例如為氮(N)。本實施形態中，含第二元素之氣體例如為含氮氣體。具體而言，使用氨氣(NH 3)作為含氮氣體。
第二氣體供給系統320(亦稱為反應氣體供給系統)主要由第二氣體供給管321、質量流量控制器323及閥324構成。
(第三氣體供給系統) 於第三氣體供給管331，從上游方向起依序設置有第三氣體源332、作為流量控制器(流量控制部)之質量流量控制器(MFC)333、及作為開閉閥之閥334。
第三氣體源332為惰性氣體源。惰性氣體例如為氮氣(N 2)。
第三氣體供給系統330主要由第三氣體供給管331、質量流量控制器333及閥334構成。
從第三氣體源332供給之惰性氣體於基板處理步驟中，作為將容器202或簇射頭230內殘留之氣體沖洗之沖洗氣體、及晶圓100之冷卻用氣體發揮作用。
(第4氣體供給系統) 繼而，使用圖6來說明與氣體導入孔233a～233d連通之吸附抑制劑供給部340。再者，吸附抑制劑供給部340亦稱為吸附抑制劑供給裝置340或吸附抑制劑供給管線340等。
於簇射頭320，以與氣體導入孔233a～233d連通之方式連接有第四氣體供給管341。
於第四氣體供給管341，從上游起設置有吸附抑制劑源342、質量流量控制器343及閥344(344b、344c)。例如使用ClF 3氣體作為吸附抑制劑。將氣體供給管341、質量流量控制器343及閥344統稱為吸附抑制劑供給部340。再者，吸附抑制劑供給部340亦可包含吸附抑制劑源342。
再者，將第一氣體供給系統、第二氣體供給系統、第三氣體供給系統、第四氣體供給系統中之任一者或其組合稱為處理氣體供給部300。
(控制器) 基板處理系統10具有作為控制裝置之控制器280，該控制器280控制基板處理系統10之各部之動作。如圖7所記載，控制器280至少具有運算部(中央處理器(CPU，Central Processing Unit))280a、暫時記憶部(隨機存取記憶體(RAM，Random Access Memory))280b、記憶部280c、I/O埠280d。控制器280經由I/O埠280d連接於基板處理系統10之各構成，根據使用者之指示，從記憶部280c中調用程式或製程配方，並根據其內容來控制各構成之動作。收發控制例如由運算部280a內之收發指示部280e進行。再者，控制器280可構成為專用之電腦，亦可構成為通用之電腦。例如，準備儲存有上述程式之外部記憶裝置(例如磁帶、軟碟或硬碟等磁碟、光碟(CD，Compact Disc)或數位多功能光碟(DVD，Digital Versatile Disc)等光碟、MO(Magneto-Optical Disc)等磁光碟、通用串列匯流排(USB，Universal Serial Bus)記憶體(USB快閃驅動器(Flash Drive))、或記憶卡等半導體記憶體)282，使用外部記憶裝置282將程式安裝於通用之電腦，藉此可構成本實施形態之控制器280。又，用以對電腦供給程式之手段不限於經由外部記憶裝置282供給之情形。例如可使用網際網路或專用線路等通信手段，亦可從控制器280經由接收部283接收資訊，不經由外部記憶裝置282地供給程式。又，亦可使用鍵盤或觸控面板等輸入輸出裝置281對控制器280發出指示。
再者，記憶部280c及外部記憶裝置282構成為電腦可讀取之記錄媒體。以下，將其等亦簡單地總稱為記錄媒體。再者，本說明書中，使用記錄媒體這一用語之情形有僅包含記憶部280c單體之情形、僅包含外部記憶裝置282單體之情形、或包含這兩者之情形。
(基板處理步驟) 主要使用圖8至圖12來說明作為半導體裝置之製造步驟之一步驟的基板處理步驟之一例，該基板處理步驟係選擇生長(選擇成膜)，即，使用上述基板處理系統10，於露出至作為基板之晶圓100之表面的數種基底中之特定基底之表面上，選擇性地使膜生長而形成膜。以下說明中，構成基板處理系統10之各部之動作由控制器280控制。
(晶圓搬入步驟：S201) 首先，說明將晶圓100搬入至基板處理裝置200a之容器202內之晶圓搬入步驟S201。 再者，將晶圓100搬入前之狀態係孔部224a鄰接於基板搬入搬出口205之狀態。因此，孔部224a配置於基板載置面211a上。又，本實施形態中，對在容器202內處理4片晶圓100之例進行說明。
以下說明詳細情況。 真空搬送機械手170之臂從基板搬入搬出口205進入處理室201內，將晶圓100載置於旋轉托盤222之孔部224(a～d)。
載置晶圓100後，使旋轉托盤222下降。此時，使各基板載置面211相對上升至較旋轉托盤222表面高之位置。藉由該動作，將晶圓100載置於基板載置面211(a～d)上。將晶圓100載置於基板載置面211(a～d)上後，關閉閘閥208而使容器202內密閉。
將晶圓100載置於各基板載置台212之上時，對基板載置台212之內部所嵌埋之各加熱器213供給電力，將晶圓100之表面控制為既定溫度。晶圓100之溫度例如為室溫以上且800℃以下，較佳為室溫以上且700℃以下。此時，加熱器213之溫度係藉由如下方法加以調整，即，控制器280基於由未圖示之溫度感測器檢測出之溫度資訊而提取控制值，藉由未圖示之溫度控制部來控制對加熱器213之通電情況。
(選擇生長) 其後，依次執行接下來之步驟A、B。
[步驟A(吸附抑制劑供給步驟)] 於該步驟中，對處理室201內之晶圓100，即，如圖10(a)所示表面露出有作為一部位之一例之基底100a、及作為另一部位之一例之基底100b之晶圓100，供給作為吸附抑制劑之ClF 3氣體。
作為本步驟之處理條件，例示如下： ClF 3氣體供給流量：1～2000 sccm，較佳為1～500 sccm ClF 3氣體供給時間：1秒～60分鐘 N 2氣體供給流量(每根氣體供給管)：0～10000 sccm 處理溫度：室溫(25℃)～300℃，較佳為室溫～200℃ 處理壓力：1～2000 Pa，較佳為1～1000 Pa(作為一例，未滿大氣壓)。 此處所述之條件為一例，可視需要適當變更，如下所述，可使基底100a之表面以F終端之方式改質(modification)。 本實施形態中，將處理溫度設為作為第1溫度之100℃。 再者，此處所述之條件為一例，可視需要適當變更。
再者，本說明書中之諸如「1～2000 Pa」之數值範圍之表述意指下限值及上限值包含於該範圍內。因此，例如「1～2000 Pa」意指「1 Pa以上且2000 Pa以下」。關於其他數值範圍亦相同。
本步驟中之處理溫度未滿室溫(25℃)之情形時，基底100a之表面改質有時會不充分。藉由使處理溫度為室溫以上之溫度，可充分地進行基底100a之表面改質。當處理溫度超過300℃時，基底膜200a、200b中之至少任一者、尤其是基底100b之表面有時會被蝕刻，受到蝕刻損傷。藉由使處理溫度為300℃以下之溫度，可抑制基底膜200a、200b中之至少任一者、尤其是基底100b之表面之蝕刻，而可抑制對基底100b之表面造成之蝕刻損傷。藉由使處理溫度為200℃以下之溫度，可確實地獲得該效果。
藉由在上述條件下對晶圓100供給ClF 3氣體，可從ClF 3氣體中產生含F自由基，使基底100a之表面與含F自由基發生反應。作為含F自由基，可例舉F、ClF 2、ClF等。本步驟中，藉由從ClF 3氣體中產生之含F自由基之作用，可使基底100a之表面不被蝕刻而以F終端之方式改質。改質後之基底100a具有F終端之表面。具體而言，基底100a表面之OH基(參照圖11)如圖12(a)所例示，經F等含F物質置換，其表面F終端。藉由使基底100a之表面F終端，於基底100a之表面，在後述步驟B中難以進行成膜反應。準確而言，可使發生成膜反應之前之時間即培養時間變長。再者，F終端之基底100a之表面為實質上不含有機成分之面。
如圖10(b)所示，本步驟中，可一面抑制基底100b之表面改質，一面選擇性(優先)地使基底100a之表面改質。此時，基底100b之表面之一部分有時也會被改質，但其改質量較基底100a之表面之改質量少。可實現此種選擇性(優先)改質之原因在於，開始步驟A之前之基底100b之表面之大部分區域未OH終端，與此相對，基底100a之整個表面OH終端。由於基底100b表面之大部分區域未形成OH終端，故其大部分區域未形成F終端。但，如上所述，於基底100b之表面之一部分區域有時也會形成OH終端，於此情形時，有時也會於該一部分區域藉由含F自由基之作用而形成F終端。與此相對，基底100a之表面由於整個表面形成有OH終端，故藉由含F自由基之作用而於整個表面形成非常穩定之F終端。
以此方式使基底100a、200b中之基底100a之表面選擇性地改質後，停止對處理室201內供給ClF 3氣體。繼而，對處理室201內供給N 2氣體，將處理室201內殘留之ClF 3氣體等從處理室201內排除。
除ClF 3氣體以外，可使用氟氣(F 2)、一氟化氯(ClF)氣體、F 2＋一氧化氮(NO)氣體、ClF 3＋NO氣體、ClF＋NO氣體、三氟化氮(NF 3)氣體、亞硝醯氟(FNO)氣體、六氟化鎢(WF 6)氣體、或其等之混合氣體作為含F氣體。
[步驟B(處理氣體供給步驟) 該步驟B中，依次執行步驟B1、B2。
[步驟B1] 於該步驟中，對處理室201內之晶圓100，即，使基底100a、200b中之基底100a之表面選擇性地改質後之晶圓100供給SiCl 4氣體(前驅物)。
作為本步驟中之處理條件，例示如下： SiCl 4氣體供給流量：1～2000 sccm，較佳為10～1000 sccm；SiCl 4氣體供給時間：1～180秒，較佳為1～120秒；處理溫度：350～600℃，較佳為400～550℃；處理壓力：1～2000 Pa，較佳為10～1333 Pa。其他處理條件與步驟A中之處理條件相同。 本實施形態中，將處理溫度設為作為第2溫度之400℃。 再者，此處所述之條件為一例，可視需要適當變更。
藉由在上述條件下對晶圓100供給SiCl 4氣體，而於包含基底100a、200b中之未改質區域的基底100b之表面上，形成含有Cl之含Si層。即，以基底100b中之未改質之區域，即，維持有吸附部位之區域為起點，形成含有Cl之含Si層。含有Cl之含Si層係藉由以下方法等形成，即，SiCl 4向基底100b之表面之化學吸附或物理吸附；SiCl 4之一部分分解而成之物質(SiCl x)之化學吸附；基於SiCl 4之熱分解之Si沉積。含有Cl之含Si層可為SiCl 4或SiCl x之吸附層(物理吸附層或化學吸附層)，亦可為含有Cl之Si之沉積層。本說明書中，將含有Cl之含Si層亦簡稱為含Si層。
本步驟中，可一面抑制於基底100a之表面上形成含Si層，一面於基底100b之表面上選擇性地形成含Si層。可實現此種含Si層之選擇性形成之原因在於，基底100a之表面上所存在之F終端作為阻礙於基底100a之表面上形成含Si層(Si吸附)之主要因素、即作為抑制因子(inhibitor)而發揮作用。
於基底100b之表面上形成含Si層後，停止對處理室201內供給SiCl 4氣體。繼而，藉由與步驟A中之沖洗相同之處理程序，將處理室201內殘留之氣體等從處理室201內排除(真空/沖洗)。
除SiCl 4氣體外，可使用一氯矽烷(SiH 3Cl，簡稱：MCS)氣體、二氯矽烷(SiH 2Cl 2，簡稱：DCS)氣體、三氯矽烷(SiHCl 3，簡稱：TCS)氣體、六氯乙矽烷(Si 2Cl 6，簡稱：HCDS)氣體、八氯丙矽烷(Si 3Cl 8，簡稱：OCTS)氣體等氯矽烷系氣體；四溴矽烷(SiBr 4)氣體等溴矽烷系氣體；或四碘矽烷(SiI 4)氣體等碘矽烷系氣體作為原料氣體(成膜氣體)。
[步驟B2] 於該步驟中，對處理室201內之晶圓100即基底100b上所形成之含Si層供給NH 3氣體(反應物)。
作為本步驟中之處理條件，例示如下： NH 3氣體供給流量：10～10000 sccm NH 3氣體供給時間：1～60秒，較佳為5～50秒 處理壓力：1～4000 Pa，較佳為1～1333 Pa。 其他處理條件與步驟A中之處理條件相同。再者，此處所述之條件為一例，可視需要適當變更。
藉由在上述條件下對晶圓100供給NH 3氣體，而使基底100b之表面上所形成之含Si層之至少一部分氮化(改質)。藉由使含Si層改質，而於基底100b之表面上形成含有Si及N之層，即氮化矽層(SiN層)(參照圖10(c))。形成SiN層時，含Si層中所含之Cl等雜質於利用NH 3氣體之含Si層之改質反應過程中，構成至少含有Cl之氣體狀物質，並從處理室201內排出。藉此，SiN層成為與步驟B1中形成之含Si層相比Cl等雜質較少之層。
於基底100b之表面上形成SiN層後，停止對處理室201內供給NH 3氣體。繼而，藉由與步驟A中之沖洗相同之處理程序，將處理室201內殘留之氣體等從處理室201內排除(沖洗)。
除NH 3氣體以外，例如可使用二氮烯(N 2H 2)氣體、肼(N 2H 4)氣體、N 3H 8氣體等氮化氫系氣體作為反應氣體(成膜氣體)。
[實施既定次數] 藉由將非同時即不同步地進行上述步驟B1、B2之循環執行既定次數(n次，n為1以上之整數)，如圖10(c)所示，可於露出至晶圓100之表面之基底100a、100b中之基底100b之表面上選擇性地使SiN膜生長而形成SiN膜。
上述循環較佳為反覆執行數次。即，較佳為反覆執行數次上述循環，直至每一循環中所形成之SiN層之厚度較所期望之膜厚薄，且藉由積層SiN層而形成之膜之膜厚為所期望之膜厚為止(循環處理)。
然，藉由在實施步驟B1、B2時，持續對晶圓100進行加熱，基底100a之表面所存在之F終端有時會隨著時間經過而逐漸脫附(換言之為剝離)。當F終端之脫附變多時，有時會導致選擇性降低而於基底100a之表面形成多餘之SiN膜。
因此，本實施形態中，於基底100a之表面上之F終端脫附既定量，且基底100a之表面上未形成多餘之SiN膜之期間，暫時停止步驟B1、B2，使SiN膜之生長暫時停止。即，非同時即不同步地進行步驟B1、B2之循環之既定次數(n次，n為1以上之整數)較佳為對應至第1吸附抑制劑(例如，F終端)脫附既定量為止之處理而設定。
(吸附抑制劑去除步驟) 繼而，使步驟B1、B2停止後，將晶圓100加熱至較成膜時之第2溫度(400℃)高之溫度、例如作為第3溫度之600℃，使基底100a之表面上所存在之F終端全部消失。換言之，使基底100a之表面暫時恢復為無F終端之未經處理區域。藉此，可提高後續成膜之選擇性。
如此，僅以既定之溫度將晶圓100加熱，便能簡單地於短時間內確實地去除表面之F終端。
藉由如本實施形態般於基底100a之表面上之F終端脫附既定量，且基底100a之表面上未形成多餘之SiN膜之期間，暫時停止步驟B1、B2，使SiN膜之生長暫時停止，可抑制選擇性破壞之狀態下之成膜。又，藉由在維持著F終端之狀態下進行循環處理，可形成品質良好之SiN層。
(冷卻步驟) 最終步驟B2結束後，繼續對處理室201內供給N 2氣體，於處理室201內進行晶圓100之冷卻。
於將晶圓100冷卻時，使旋轉托盤222下降，使晶圓100從基板載置部210浮起，利用頂起銷207支持晶圓100之下表面。其後，對處理室201內供給N 2氣體(較晶圓100之溫度低)，對從基板載置部210浮起之晶圓100進行冷卻。
由於利用頂起銷207支持晶圓100使之從基板載置部210浮起而進行冷卻，故相較於搭載在基板載置部210之狀態下進行冷卻之情形，可於短時間內有效率地將晶圓100冷卻。又，由於利用頂起銷207支持晶圓100使之從基板載置部210浮起而進行冷卻，故可於使晶圓面內之溫度保持均勻之狀態下將晶圓100冷卻，而可抑制晶圓100之變形(翹曲等)。
進而，藉由使處理室201內之壓力較形成SiN膜時之壓力(例如，相較負壓而言熱導高之大氣壓程度)高，可於短時間內有效率地將晶圓100冷卻。換言之，可縮短晶圓100之冷卻時間。
藉由如此對處理室201內供給N 2氣體(較晶圓100之溫度低)，亦能夠將處理室201內之構件(例如簇射頭230之表面、處理室201之壁表面等)冷卻。順帶而言，於簇射頭230之表面溫度較高之情形時，可能會影響到吸附抑制劑(例如ClF 3氣體)或處理氣體之反應特性。
再者，晶圓100之溫度可藉由連接於控制器280之未圖示之溫度感測器來測定，相應於所測得之晶圓100之溫度，根據控制器280之指示來執行冷卻用N 2氣體之供給、停止。
其後，從基板處理裝置200a取出經冷卻之晶圓100，利用鄰接之基板處理裝置200b以與上述基板處理裝置200a相同之方式進行步驟A及步驟B，因此，較佳為將晶圓100冷卻至適合利用基板處理裝置200b進行步驟A之既定溫度，即，本實施形態中冷卻至100℃左右。所謂100℃左右，例如為100±10℃。
如此，將晶圓100冷卻至既定溫度後，利用真空搬送機械手170之手部將已冷卻之晶圓100搬送至鄰接之基板處理裝置200b。於該基板處理裝置200b中，以與上述基板處理裝置200a相同之方式進行步驟A、步驟B，因此，將搬入晶圓100前之基板載置部210之溫度預先設定為100℃。
搬入至基板處理裝置200b之晶圓100之溫度與載置其之基板載置部210之溫度相同或近似，因此，將晶圓100載置於基板載置部210時，晶圓100之表面(上表面)與背面(與基板載置部210相接之下表面)之間不會產生較大之溫度差。因此，能抑制基板載置部210上所載置之晶圓100因溫度差而產生內部應力，而抑制因內部應力引起之變形(翹曲等)。
再者，於基板載置部210之上晶圓100暫時發生變形時，變形過程中基板載置部210上所載置之晶圓100有時會發生位置偏移，但若使晶圓100之溫度與基板載置部210之溫度相同或近似，則能抑制晶圓100之變形，因此能抑制晶圓100於基板載置部210之上發生位置偏移。又，因載置於基板載置部210之晶圓100中途未發生位置偏移，故例如於將晶圓100從基板處理裝置200b取出時等，可利用真空搬送機械手170之手部適當且確實地抓持晶圓100。
由於對搬入至基板處理裝置200b之晶圓100進行與基板處理裝置200a相同之處理，故可維持選擇性，且可進一步增加氮化矽層(SiN層)之膜厚。此處，所謂相同處理意指上述基板處理步驟之各步驟。
再者，本實施形態之基板處理系統10中，藉由利用基板處理裝置200b至基板處理裝置200d依序進行與基板處理裝置200a相同之處理，可維持選擇性，並且使氮化矽層(SiN層)之膜厚增加至既定之厚度。
藉由以此方式使用本實施形態之基板處理系統10進行晶圓100之處理，可選擇性地使所期望之膜生長，而可獲得高品質之半導體裝置。
[另一實施形態] 以上，對本發明之一實施形態進行了說明，但本發明不限於上述實施形態，除上述以外，當然可於不脫附其主旨之範圍內進行各種變形而實施。
本實施形態之基板處理系統10中，設置有4個基板處理裝置200，但基板處理裝置200之數量可視需要增減。
上述實施形態中，於基板處理裝置200a之最終步驟中進行晶圓100之冷卻，其後，將已冷卻之晶圓100搬送至基板處理裝置200b，但亦可於基板處理裝置200a中不進行晶圓100之冷卻，而於將晶圓100從基板處理裝置200a向基板處理裝置200b搬送之中途(例如真空搬送室140之內部)進行晶圓100之冷卻。
上述實施形態中，基板處理裝置200a之吸附抑制劑與基板處理裝置200b之吸附抑制劑為相同氣體(ClF 3氣體)，但亦可對基板處理裝置200a使用第1吸附抑制劑，對基板處理裝置200b使用與第1吸附抑制劑不同之第2吸附抑制劑。
於此情形時，利用第2吸附抑制劑之處理可於以第4溫度進行加熱後之狀態下進行。再者，第4溫度可為與利用第1吸附抑制劑進行處理時之第1溫度相同之溫度，亦可為不同溫度。第4溫度可為較第1溫度高之溫度，亦可為較第1溫度低之溫度。藉由將第4溫度設定為適合第2吸附抑制劑之溫度，可於使第1吸附抑制劑脫附後，提高第2吸附抑制劑之吸附性。
再者，藉由將第4溫度設定為較第1溫度低之溫度，可促進吸附抑制劑亦吸附於局部成膜之部位，可提高選擇性。又，藉由將第4溫度設定為較第1溫度高之溫度，可縮短從第1吸附抑制劑之溫度(例如600℃)冷卻之時間。又，藉由將第4溫度設定為與第1溫度相同之溫度，可繼續進行之前之處理。
如此，藉由使用第1吸附抑制劑與第2吸附抑制劑於不同條件下進行處理，可提高選擇成膜之選擇性。又，可縮短第1溫度、第2溫度、第3溫度各自之溫度調整時間，而可提高半導體製造之產量。
上述實施形態中，於一個容器202中設置有4個基板載置台212，但一個容器202中所設之基板載置台212之數量不限於4個，亦可為1～3個、或5個以上，個數無限制。
上述實施形態中，展示了於一個基板處理裝置200中同時對4片晶圓100進行相同處理之例，但例如圖13所示，亦可於基板處理裝置200之內部設置用以使吸附抑制劑吸附之基板處理載置部210A、用以進行成膜之基板處理載置部210B、及用以使吸附抑制劑脫附(剝離)之基板處理載置部210C，使旋轉托盤222旋轉而使晶圓100依序移動至各基板處理載置部210A～C，進行各處理。
藉此，無須將晶圓100依次搬送至數個基板處理裝置200，可於一個基板處理裝置200中進行各處理，因此可縮短晶圓100之搬送時間。
再者，吸附抑制劑之吸附處理、成膜處理及吸附抑制劑之脫附處理各自的處理溫度不同，因此較佳為於各基板處理載置部之間設置間隔壁(熱遮蔽板)等，以不影響到相鄰之其他處理。
再者，雖已對使用含鹵素元素(例如氟(F))之氣體作為吸附抑制劑之例進行說明，但本發明之技術不限於此。亦可使用含有機物(烴(CH-)配位體)之材料作為吸附抑制劑。作為有機物之吸附抑制劑，例如有HMDSN(六甲基二矽氮烷)。
本實施形態之半導體裝置之製造方法中，示出了於晶圓100之表面使SiN層生長之例，但於變更氣體種類，於晶圓100之表面使除SiN層以外之膜生長之情形時，亦可應用本實施形態之半導體裝置之製造方法。
10:基板處理系統 100:晶圓(基板) 100a:基底(一部位) 100b:基底(另一部位) 110:IO平台 111:晶圓盒 120:大氣搬送室 122:大氣搬送機械手 130:裝載閉鎖室 131:殼體 135:載置面 140:真空搬送室 170:真空搬送機械手 200,200a～200d:基板處理裝置 201,201a,201b,201d:處理室 202:容器 203:蓋 204:底部 205:基板搬入搬出口 206:搬送室 207:頂起銷 208:閘閥 209,209b,209d:處理空間 210:基板載置部 210A～C:基板處理載置部 211,211b,211d:基板載置面 212,212b,212d:基板載置台 213,213b,213d:加熱器(加熱裝置) 215,215b,215d:偏壓電極 217,217b,217b:軸 218,218b,218d:升降部 219,219b,219d:波紋管 220:基板旋轉部 221:軸 222:旋轉托盤 223:旋轉升降部 224,224b,224d:孔部 230,230b,230d:簇射頭 231,231a～231d,233a～233d:氣體導入孔 260:排氣系統 262:排氣管 266:APC 267,302,302a～302d,314,324,334:閥 269:DP 280:控制器(控制裝置) 280a:運算部 280b:暫時記憶部 280c:記憶部 280d:I/O埠 280e:收發指示部 281:輸入輸出裝置 282:外部記憶裝置 283:接收部 300:處理氣體供給部(處理氣體供給裝置) 301:共通氣體供給管 303,303a～303d,313,323,333,343:質量流量控制器 310:第一氣體供給系統 311:第一氣體供給管 312:第一氣體源 320:第二氣體供給系統 321:第二氣體供給管 322:第二氣體源 330:第三氣體供給系統 331:第三氣體供給管 332:第三氣體源 340:吸附抑制劑供給部(吸附抑制劑供給裝置) 341:第四氣體供給管 342:吸附抑制劑源
圖1係表示本發明之一實施形態之基板處理系統之概略構成的俯視圖。 圖2係表示本發明之一實施形態之基板處理系統之容器的縱剖面圖。 圖3係表示本發明之一實施形態之基板處理系統之容器的局部剖面俯視圖。 圖4係表示本發明之一實施形態之基板處理系統之容器的俯視圖。 圖5係表示本發明之一實施形態之基板處理系統之配管系統的配管圖。 圖6係表示本發明之一實施形態之基板處理系統之配管系統的概略構成圖。 圖7係表示本發明之一實施形態之基板處理系統之控制器的概略構成圖。 圖8係表示本發明之一實施形態之晶圓之處理步驟的圖。 圖9係表示本發明之一實施形態之膜選擇生長時的處理順序之一部分之圖。 圖10(a)係表面分別露出有作為一部位之一例之包含氧化矽膜之基底100a、及作為另一部位之一例之包含氮化矽膜之基底100b的晶圓100之表面之剖面局部放大圖。(b)係使用由含氟氣體產生之含氟自由基選擇性地使基底100a之表面改質後的晶圓100之表面之剖面局部放大圖。(c)係於基底100b之表面上選擇性地形成氮化矽膜後之晶圓100之表面之剖面局部放大圖。(d)係將(c)所示之晶圓100加熱至600℃而使F終端消失後的晶圓100之表面之剖面局部放大圖。 圖11係表示改質處理前之晶圓之基底100a之表面的剖面局部放大圖。 圖12(a)至(d)分別係改質處理後之晶圓之基底100a之表面的剖面局部放大圖。 圖13係表示本發明之另一實施形態之基板處理裝置之容器的俯視圖。
231a~231d:氣體導入孔
300:處理氣體供給部(處理氣體供給裝置)
301:共通氣體供給管
302,302a~302d,314,324,334:閥
303,303a~303d,313,323,333:質量流量控制器
310:第一氣體供給系統
311:第一氣體供給管
312:第一氣體源
320:第二氣體供給系統
321:第二氣體供給管
322:第二氣體源
330:第三氣體供給系統
331:第三氣體供給管
332:第三氣體源

Claims (18)

  1. 一種半導體裝置之製造方法，其具有如下步驟： a)將第1處理室內之基板加熱至第1溫度並供給第1吸附抑制劑，使上述第1吸附抑制劑吸附於上述基板之一部位之步驟； b)於a)之後，將上述基板加熱至較上述第1溫度高之第2溫度，並供給處理氣體，於上述基板之未吸附有上述第1吸附抑制劑之另一部位形成膜之步驟；及 c)於b)之後，將上述基板加熱至較上述第2溫度高之第3溫度而去除上述基板上所吸附之上述第1吸附抑制劑之步驟。
  2. 如請求項1之半導體裝置之製造方法，其中， 於b)中，對上述基板以既定次數交替地供給第1氣體與第2氣體作為上述處理氣體，而於上述基板上形成上述膜。
  3. 如請求項2之半導體裝置之製造方法，其中， 於b)中，上述既定次數係對應至上述基板上所吸附之上述第1吸附抑制劑脫附既定量為止之處理而設定。
  4. 如請求項1之半導體裝置之製造方法，其具有如下步驟： d)於c)之後，將上述基板加熱至第4溫度，並供給第2吸附抑制劑之步驟； e)於d)之後，將上述基板加熱至較上述第4溫度高之上述第2溫度，並供給上述處理氣體之步驟；及 f)於d)之後，將上述基板加熱至較上述第2溫度高之上述第3溫度，而去除上述基板上所吸附之上述第2吸附抑制劑。
  5. 如請求項4之半導體裝置之製造方法，其中， 上述第4溫度係與上述第1溫度不同之溫度。
  6. 如請求項4之半導體裝置之製造方法，其中， 上述第4溫度係較上述第1溫度低之溫度。
  7. 如請求項4之半導體裝置之製造方法，其中， 上述第4溫度係較上述第1溫度高之溫度。
  8. 如請求項4之半導體裝置之製造方法，其中， 上述第4溫度係與上述第1溫度相同之溫度。
  9. 如請求項6之半導體裝置之製造方法，其具有如下步驟： g)於c)與d)之間，將上述基板從上述第3溫度冷卻至上述第4溫度之步驟。
  10. 如請求項9之半導體裝置之製造方法，其中， g)係對上述基板供給惰性氣體而進行。
  11. 如請求項9之半導體裝置之製造方法，其中， g)係於上述第1處理室內，在上述基板與載置上述基板之基板載置台分離之狀態下進行。
  12. 如請求項9之半導體裝置之製造方法，其中， g)係將上述基板載置於已調整為上述第1溫度±10℃之溫度之基板載置台上，使上述基板冷卻。
  13. 如請求項4之半導體裝置之製造方法，其中， 於f)之後， 以既定次數進行 a)、b)、c)、與 d)、e)、f) 中之任一者或兩者。
  14. 如請求項4之半導體裝置之製造方法，其中， d)、e)、f)係於第2處理室中進行， 於進行d)、e)、f)期間，具有將設置於上述第1處理室之構件冷卻之步驟。
  15. 如請求項1之半導體裝置之製造方法，其中， a)係於將上述基板載置於上述第1處理室內所設置之第1基板載置台上之狀態下進行； b)係於將上述基板載置於上述第1處理室內所設置之第2基板載置台上之狀態下進行； c)係於將上述基板載置於上述第1處理室內所設置之第3基板載置台上之狀態下進行。
  16. 如請求項15之半導體裝置之製造方法，其具有如下步驟： h)於c)之後，將上述基板從上述第3基板載置台移動至上述第1基板載置台之步驟； i)於h)之後，將上述基板載置於上述第1基板載置台，加熱至第4溫度後，供給第2吸附抑制劑之步驟； j)於i)之後，將上述基板載置於第2基板載置台，加熱至較上述第4溫度高之上述第2溫度後，供給上述處理氣體之步驟；及 k)於j)之後，將上述基板載置於上述第3基板載置台，加熱至較上述第2溫度高之上述第3溫度後，去除上述基板上所吸附之上述第2吸附抑制劑之步驟。
  17. 一種基板處理裝置，其具備： 處理室，其對基板進行處理； 加熱裝置，其將搬入至上述處理室之上述基板加熱； 吸附抑制劑供給裝置，其對搬入至上述處理室之上述基板供給吸附抑制劑； 處理氣體供給裝置，其對搬入至上述處理室之上述基板供給處理氣體；及 控制裝置，其控制上述加熱裝置、上述吸附抑制劑供給裝置及上述處理氣體供給裝置； 上述控制裝置係構成為依對上述基板反覆執行數次以下處理而執行數次上述膜之形成之方式，控制上述加熱裝置、上述吸附抑制劑供給裝置及處理氣體供給裝置，上述處理係指： a)將處理室內之基板加熱至第1溫度並供給吸附抑制劑，使上述吸附抑制劑吸附於上述基板之一部位之處理； b)於a)之後，將上述基板加熱至較上述第1溫度高之第2溫度，並供給處理氣體，於上述基板之未吸附有上述吸附抑制劑之另一部位形成膜之處理；及 c)於b)之後，將上述基板加熱至較上述第2溫度高之第3溫度而去除上述基板上所吸附之上述吸附抑制劑之處理。
  18. 一種程式，其係藉由電腦使基板處理裝置執行如下程序： a)將第1處理室內之基板加熱至第1溫度並供給第1吸附抑制劑，使上述第1吸附抑制劑吸附於上述基板之一部位之程序； b)於a)之後，將上述基板加熱至較上述第1溫度高之第2溫度，並供給處理氣體，於上述基板之未吸附有上述第1吸附抑制劑之另一部位形成膜之程序；及 c)於b)之後，將上述基板加熱至較上述第2溫度高之第3溫度而去除上述基板上所吸附之上述第1吸附抑制劑之程序。
TW110132731A 2021-03-18 2021-09-03 半導體裝置之製造方法、基板處理裝置及程式 TW202301423A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021045271A JP7339975B2 (ja) 2021-03-18 2021-03-18 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP2021-045271 2021-03-18

Publications (1)

Publication Number Publication Date
TW202301423A true TW202301423A (zh) 2023-01-01

Family

ID=83284160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132731A TW202301423A (zh) 2021-03-18 2021-09-03 半導體裝置之製造方法、基板處理裝置及程式

Country Status (5)

Country Link
US (2) US11521848B2 (zh)
JP (1) JP7339975B2 (zh)
KR (1) KR20220130558A (zh)
CN (1) CN115116824A (zh)
TW (1) TW202301423A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486069B2 (ja) * 1997-03-14 2004-01-13 株式会社東芝 半導体装置の製造方法
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法
CN107406977A (zh) 2015-02-26 2017-11-28 应用材料公司 使用自组装单层的选择性电介质沉积的方法
TWI694167B (zh) 2015-05-01 2020-05-21 美商應用材料股份有限公司 使用表面封端化學性質的薄膜介電質之選擇性沉積
JP6671262B2 (ja) 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
TWI700750B (zh) 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
WO2019229785A1 (ja) 2018-05-28 2019-12-05 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7101551B2 (ja) 2018-07-02 2022-07-15 東京エレクトロン株式会社 選択的に対象膜を形成する方法およびシステム
JP2020056104A (ja) * 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP6960953B2 (ja) 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
US20220301864A1 (en) 2022-09-22
JP2022144328A (ja) 2022-10-03
CN115116824A (zh) 2022-09-27
JP7339975B2 (ja) 2023-09-06
US11521848B2 (en) 2022-12-06
KR20220130558A (ko) 2022-09-27
US20230104882A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US10304676B2 (en) Method and apparatus for forming nitride film
JP5023004B2 (ja) 基板処理方法及び基板処理装置
JP5632687B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
TWI756612B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP4759073B2 (ja) 基板支持体、基板処理装置、基板処理方法および半導体装置の製造方法
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
TWI626730B (zh) 外延晶片的製造方法
TWI686504B (zh) 氮化膜之形成方法及記錄媒體
US11373876B2 (en) Film forming method and film forming apparatus
JP7012563B2 (ja) 成膜方法および成膜装置
TW202301423A (zh) 半導體裝置之製造方法、基板處理裝置及程式
WO2001061736A1 (fr) Procede de traitement d'une plaquette
US20230377953A1 (en) Substrate processing method and substrate processing apparatus
JPH0917705A (ja) 連続熱処理方法
TW202028507A (zh) 半導體裝置之製造方法、表面處理方法、基板處理裝置及記錄媒體
TW202017666A (zh) 清潔方法、半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2001308085A (ja) 熱処理方法
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
CN109891555B (zh) 低温外延层形成方法
JP7038564B2 (ja) 膜形成方法及び基板処理装置