JP7038564B2 - 膜形成方法及び基板処理装置 - Google Patents

膜形成方法及び基板処理装置 Download PDF

Info

Publication number
JP7038564B2
JP7038564B2 JP2018030122A JP2018030122A JP7038564B2 JP 7038564 B2 JP7038564 B2 JP 7038564B2 JP 2018030122 A JP2018030122 A JP 2018030122A JP 2018030122 A JP2018030122 A JP 2018030122A JP 7038564 B2 JP7038564 B2 JP 7038564B2
Authority
JP
Japan
Prior art keywords
gas
oxide film
removing step
film
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018030122A
Other languages
English (en)
Other versions
JP2019145717A (ja
Inventor
寛之 林
瑠威 兼村
聡 ▲高▼木
充弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018030122A priority Critical patent/JP7038564B2/ja
Priority to KR1020190019246A priority patent/KR102512325B1/ko
Priority to CN201910126154.8A priority patent/CN110189982A/zh
Priority to US16/281,418 priority patent/US11251034B2/en
Publication of JP2019145717A publication Critical patent/JP2019145717A/ja
Application granted granted Critical
Publication of JP7038564B2 publication Critical patent/JP7038564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like

Description

本発明は、膜形成方法及び基板処理装置に関する。
従来、ハロゲン元素を含むガス及び塩基性ガスを用いてシリコン膜の表面に生じた酸化膜を除去した後、露出したシリコン膜の表面にシリコンゲルマニウム膜を形成する膜形成方法が知られている（例えば、特許文献１参照）。
国際公開第２００７／０４９５１０号
しかしながら、上記の膜形成方法では、酸化膜の表面に有機物が付着していると、酸化膜の除去が不完全となり、その後の成膜において表面ラフネスの悪化等の異常成長が生じる場合がある。
そこで、本発明の一態様では、良好な表面ラフネスを有する膜を形成することが可能な膜形成方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る膜形成方法は、有機物が付着した酸化膜を表面に有する下地に水素含有ガス及び酸素含有ガスを供給して前記有機物を除去する有機物除去工程と、前記有機物除去工程の後、前記酸化膜を除去する酸化膜除去工程と、前記酸化膜除去工程の後、前記下地の表面に所定の膜を成膜する成膜工程と、を有し、前記有機物除去工程では、２００℃～３００℃の温度において、前記水素含有ガスとして、水素ガス、アンモニアガス、メタンガス、エチレンガスの少なくともいずれか１つを供給し、かつ前記酸素含有ガスとして、酸素ガス、亜酸化窒素ガス、一酸化窒素ガス、水蒸気、過酸化水素、一酸化炭素ガス、二酸化炭素ガスの少なくともいずれか１つを供給する。
開示の膜形成方法によれば、良好な表面ラフネスを有する膜を形成することができる。
本発明の実施形態に係る縦型熱処理装置の一例を示す断面図 本発明の実施形態に係る膜形成方法の一例を示すフローチャート 本発明の実施形態に係る膜形成方法の一例を示す工程断面図 ＴＯＦ－ＳＩＭＳによる評価結果を示す図 有機物除去工程での温度とシリコン基板上の酸化膜の膜厚との関係を示す図 ＡＦＭによる評価結果を示す図
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
〔基板処理装置の全体構成〕
本発明の実施形態に係る膜形成方法が実施可能な基板処理装置について、バッチ式の縦型熱処理装置を例に挙げて説明する。図１は、本発明の実施形態に係る縦型熱処理装置の一例を示す断面図である。
縦型熱処理装置１は、全体として縦長の鉛直方向に延びた形状を有する。縦型熱処理装置１は、縦長で鉛直方向に延びた処理容器１０を有する。
処理容器１０は、例えば石英により形成される。処理容器１０は、例えば円筒体の内管１１と、内管１１の外側に同心的に載置された有天井の外管１２との２重管構造を有する。処理容器１０の下端部は、例えばステンレス鋼製のマニホールド２０により気密に保持される。
マニホールド２０は、例えばベースプレート（図示せず）に固定される。マニホールド２０は、インジェクタ３０と、ガス排気部４０とを有する。
インジェクタ３０は、処理容器１０内に各種のガスを導入するガス供給部である。各種のガスは、処理ガスと、パージガスとを含む。処理ガスは、後述する有機物除去工程、酸化膜除去工程、及び成膜工程において使用されるガスを含む。有機物除去工程において使用されるガスは、例えば水素含有ガス及び酸素含有ガスであってよい。水素含有ガスとしては、例えば水素（Ｈ２）ガス、アンモニア（ＮＨ３）ガス、メタン（ＣＨ４）ガス、エチレン（Ｃ２Ｈ４）ガスが挙げられる。酸素含有ガスとしては、例えば酸素（Ｏ２）ガス、亜酸化窒素（Ｎ２Ｏ）ガス、一酸化窒素(ＮＯ)ガス、水蒸気(Ｈ２Ｏ)、過酸化水素(Ｈ２Ｏ２)、一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ２）ガスが挙げられる。酸化膜除去工程において使用されるガスは、例えばハロゲン含有ガス及び塩基性ガスであってよい。ハロゲン含有ガスとしては、例えばフッ化水素（ＨＦ）ガスが挙げられる。塩基性ガスとしては、例えばアンモニア（ＮＨ３）ガスが挙げられる。成膜工程において使用されるガスは、成膜する膜の種類等に応じて当業者が適宜選択することができる。例えばシリコン膜を成膜する場合、シリコン含有ガスであってよい。シリコン含有ガスとしては、例えば水素化ケイ素ガス(ＳiｎＨ２ｎ＋２)であるシラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）ガス、テトラシラン（Ｓｉ４Ｈ１０）ガスが挙げられる。また、例えば塩素含有化合物ガスであるモノクロロシラン（ＳｉＨ３Ｃｌ）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、シリコンテトラクロライド（ＳｉＣｌ４）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）が挙げられる。例えば、ゲルマニウム膜を成膜する場合、ゲルマニウム含有ガスであってよい。ゲルマニウム含有ガスとしては、例えば水素化ゲルマニウムガス（ＧｅｎＨ２ｎ＋ｎ）であるゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）が挙げられる。また、例えば塩素含有化合物ガスであるモノクロロゲルマン（ＧｅＨ３Ｃｌ）、ジクロロゲルマン（ＧｅＨ２Ｃｌ２）、トリクロロゲルマン（ＧｅＨＣｌ３）、ゲルマニウムテトラクロライド（ＧｅＣｌ４）、ヘキサクロロジゲルマン（Ｇｅ２Ｃｌ６）が挙げられる。例えば、シリコンゲルマニウム膜を成膜する場合には、上記のシリコン含有ガスとゲルマニウム含有ガスを適宜組み合わせることが出来る。パージガスは、例えば窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガス等の不活性ガスであってよい。
インジェクタ３０には、各種のガスを導入するための配管３１が接続される。配管３１には、ガス流量を調整するためのマスフローコントローラ等の流量調整部（図示せず）やバルブ（図示せず）等が介設される。インジェクタ３０は、１本であってよく、複数本であってもよい。なお、図１には、インジェクタ３０が１本の場合を示す。
ガス排気部４０は、処理容器１０内を排気する。ガス排気部４０には、配管４１が接続されている。配管４１には、処理容器１０内を減圧制御可能な開度可変弁４２、真空ポンプ４３等が介設されている。
マニホールド２０の下端部には、炉口２１が形成されている。炉口２１には、例えばステンレス鋼製の円盤状の蓋体５０が設けられている。
蓋体５０は、昇降機構５１により昇降可能に設けられており、炉口２１を気密に封止可能に構成されている。蓋体５０の上には、例えば石英製の保温筒６０が設置されている。
保温筒６０の上には、多数枚のウエハＷを水平状態で所定間隔を有して多段に保持する、例えば石英製のウエハボート７０が載置されている。
ウエハボート７０は、昇降機構５１を用いて、蓋体５０を上昇させることで処理容器１０内へと搬入され、処理容器１０内に収容される。また、ウエハボート７０は、蓋体５０を下降させることで処理容器１０内から搬出される。ウエハボート７０は、長手方向に複数のスロット（支持溝）を有する溝構造を有し、ウエハＷはそれぞれ水平状態で上下に間隔をおいてスロットに積載される。ウエハボート７０に載置される複数のウエハは、１つのバッチを構成し、バッチ単位で各種の熱処理が施される。
処理容器１０の外側には、ヒータ８０が設けられる。ヒータ８０は、例えば円筒形状を有し、処理容器１０を所定の温度に加熱する。
縦型熱処理装置１には、例えばコンピュータからなる制御部１００が設けられている。制御部１００はプログラム、メモリ、ＣＰＵからなるデータ処理部等を備えている。プログラムには、制御部１００から縦型熱処理装置１の各部に制御信号を送り、後述の各処理工程を進行させるように命令（各ステップ）が組み込まれている。プログラムは、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）及びメモリーカード等の記憶媒体に格納されて制御部１００にインストールされる。
〔膜形成方法〕
本発明の実施形態に係る膜形成方法について説明する。本発明の実施形態に係る膜形成方法は、例えば制御部１００が縦型熱処理装置１の各部の動作を制御することによって実施される。図２は、本発明の実施形態に係る膜形成方法の一例を示すフローチャートである。図３は、本発明の実施形態に係る膜形成方法の一例を示す工程断面図である。
本発明の実施形態に係る膜形成方法は、有機物除去工程Ｓ１と、酸化膜除去工程Ｓ２と、成膜工程Ｓ３とをこの順番で行うことを特徴とする。本実施形態では、まず、有機物が付着した酸化膜が表面に形成されたシリコン基板を、所定間隔を有して多数枚保持したウエハボート７０を処理容器１０内に搬入する。次いで、同一の処理室である処理容器１０内において真空雰囲気下で有機物除去工程Ｓ１、酸化膜除去工程Ｓ２、及び成膜工程Ｓ３を連続して行うことで、シリコン基板の表面の有機物及び酸化膜を除去した後にシリコン膜を成膜する。また、各工程間において、処理容器１０内のガスを置換するパージ工程を行ってもよい。次いで、処理容器１０内からシリコン膜が成膜されたシリコン基板を保持したウエハボート７０を搬出する。
なお、有機物除去工程Ｓ１、酸化膜除去工程Ｓ２、及び成膜工程Ｓ３は、異なる処理装置で行ってもよい。但し、同一の処理装置内で連続して行うことが好ましい。同一の処理装置内で連続して行うとは、例えばバッチ式処理装置の１つの処理室内で連続して処理することやマルチ処理室を有し搬送室が雰囲気制御された装置内で工程毎に処理室を変えながら連続して処理することを含む。同一処理装置内で連続して行うことで、有機物除去工程Ｓ１によって露出した酸化膜への有機物の再付着等の影響を受けることがなくなるため、厳密な雰囲気管理や時間管理を行うことが不要となる。これにより、複雑なライン管理が不要となる。雰囲気管理とは、例えば成膜前の処理（有機物除去工程Ｓ１及び酸化膜除去工程Ｓ２）後のウエハＷを取り巻く雰囲気を不活性雰囲気に維持することを意味する。時間管理とは、例えばＱ－ｔｉｍｅ管理を意味する。Ｑ－ｔｉｍｅとは、一連の基板処理において工程間に設けられる制限時間を意味する。
有機物除去工程Ｓ１は、下地に水素含有ガス及び酸素含有ガスを供給して下地の表面に生じた酸化膜に付着した有機物を除去する（ＩＯＲ：In-situ Organic Removal）工程である。本実施形態では、所定温度に安定化させた処理容器１０内にインジェクタ３０からＨ２ガス及びＯ２ガスを導入し、シリコン基板１０１の表面に生じたシリコン酸化膜１０２に付着した有機物１０３を除去する（図３（ａ）及び図３（ｂ）参照）。所定温度としては、例えば２００℃～３５０℃であることが好ましい。所定温度を２００℃以上とすることで、Ｈ２ガス及びＯ２ガスと有機物１０３との反応性が向上し、有機物１０３を除去する時間を短縮できる。所定温度を３５０℃以下とすることで、Ｈ２ガス及びＯ２ガスによってシリコン基板１０１が酸化することを抑制できる。
酸化膜除去工程Ｓ２は、下地の表面に形成された酸化膜を除去する工程である。本実施形態では、化学的酸化物除去処理（ＣＯＲ：Chemical Oxide Removal）処理により、シリコン基板１０１の表面に生じたシリコン酸化膜１０２を除去する（図３（ｃ）参照）。このとき、有機物除去工程Ｓ１においてシリコン酸化膜１０２の表面に付着した有機物１０３が除去されているので、シリコン酸化膜１０２の除去が不完全となることを抑制できる。ＣＯＲ処理とは、酸化膜にハロゲン含有ガス及び塩基性ガスを吸着させ、酸化膜とを化学反応させて反応生成物であるフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）に変質させ、加熱によりフルオロケイ酸アンモニウムを昇華させて酸化膜を除去する処理を意味する。例えば所定温度に安定化させた処理容器１０内にインジェクタ３０からＨＦガス及びＮＨ３ガスを導入し、シリコン酸化膜１０２にＨＦガス及びＮＨ３ガスを吸着させ、シリコン酸化膜１０２と反応させて（ＮＨ４）２ＳｉＦ６に変質させる。変質させる温度としては、例えば２５℃（室温）～２００℃であることが好ましい。室温以上とすることで、処理容器１０内を冷却するための冷却機構が不要となる。２００℃以下とすることで、シリコン基板１０１中にフッ素（Ｆ）が拡散することを抑制できる。次いで、処理容器１０内を所定温度（例えば３００℃～４００℃）に加熱することにより、（ＮＨ４）２ＳｉＦ６を昇華させる。なお、成膜工程Ｓ３において（ＮＨ４）２ＳｉＦ６が昇華する温度まで加熱する場合には、酸化膜除去工程Ｓ２において加熱を行わなくてもよい。
成膜工程Ｓ３は、下地の表面に所定の膜を成膜する工程である。本実施形態では、所定温度（例えば４００℃）に安定化させた処理容器１０内にインジェクタ３０からＳｉ２Ｈ６ガスを導入し、シリコン基板１０１の表面にシリコン膜１０４を成膜する（図３（ｄ）参照）。このとき、シリコン基板１０１の表面は有機物除去工程Ｓ１により有機物が除去され、酸化膜除去工程Ｓ２により酸化膜が除去されて清浄な表面となっているので、シリコン基板１０１の表面に良好な表面ラフネスを有するシリコン膜１０４を成膜できる。
パージ工程は、処理容器１０内のガスを置換する工程である。本実施形態では、処理容器１０内にインジェクタ３０からＮ２ガスを導入し、処理容器１０内に残存するＨ２ガス及びＯ２ガスやＨＦガス及びＮＨ３ガスをＮ２ガスに置換する。
以上に説明したように、本発明の実施形態に係る膜形成方法は、有機物除去工程Ｓ１と、酸化膜除去工程Ｓ２と、成膜工程Ｓ３とをこの順番で行う。これにより、有機物及び酸化膜が除去された清浄な表面に所定の膜を形成できるので、良好な表面ラフネスを有する膜を形成することができる。
また、本発明の実施形態に係る膜形成方法では、下地に水素含有ガス及び酸素含有ガスを供給して前記下地の表面の有機物を除去する。これにより、下地の表面にトレンチパターン、ホールパターン等の凹凸パターンが形成されている場合であっても、パターン倒れを抑制し、且つ、酸化膜の表面に付着した有機物を除去できる。なお、有機物を除去する方法としては、アンモニア過酸化水素水（ＡＰＭ：Ammonium Hydrogen-peroxide Mixture）洗浄等のウエット洗浄を行うことも考えられる。しかしながら、ウエット洗浄を行うと、下地の表面に凹凸パターンが形成されている場合にはパターン倒れが生じするおそれがある。
〔実施例〕
本発明の実施形態に係る膜形成方法の作用・効果を確認した実施例について説明する。
＜実施例１＞
実施例１では、シリコン基板の表面に有機物であるジオクチルフタレート（ＤＯＰ：Dioctyl phthalate）を付着させた後、有機物除去工程Ｓ１を行わなかった試料（サンプルＡ）及び有機物除去工程Ｓ１を行った試料（サンプルＢ）を作製した。なお、有機物除去工程Ｓ１では、３００℃に安定化させた処理容器１０内にインジェクタ３０からＨ２ガス及びＯ２ガスを３０分間導入した。
次いで、飛行時間型二次イオン質量分析法（ＴＯＦ－ＳＩＭＳ：Time-of-Flight Secondary Ion Mass Spectrometry）により、サンプルＡ及びサンプルＢの表面汚染について評価した。
図４は、ＴＯＦ－ＳＩＭＳによる評価結果を示す図である。図４では、サンプルＡ及びサンプルＢのそれぞれについて、ＤＯＰに起因する質量数ｍ／ｚ＝５７、１０４、１４９（ｍ：分子質量、ｚ：電荷数）でのＴＯＦ－ＳＩＭＳ ｃｏｕｎｔを示す。
図４に示されるように、サンプルＢでは、サンプルＡと比較して、ｍ／ｚ＝５７、１０４、１４９のいずれにおいてもＴＯＦ－ＳＩＭＳ ｃｏｕｎｔが小さくなっていることが分かる。言い換えると、有機物除去工程Ｓ１を行うことで、シリコン基板の表面に付着したＤＯＰを除去できることが分かる。この結果から、有機物除去工程Ｓ１により、下地の表面に生じた酸化膜に付着した有機物を除去できると考えられる。
＜実施例２＞
実施例２では、３００℃、３５０℃、４００℃、５００℃、６００℃、６５０℃、７５０℃に安定化させた処理容器１０内で有機物除去工程Ｓ１を実施した後のシリコン基板の表面の酸化膜の膜厚を評価することで、シリコン基板への影響について評価した。なお、有機物除去工程Ｓ１では、処理容器１０内にインジェクタ３０からＨ２ガス及びＯ２ガスを３０分間導入した。
図５は、有機物除去工程Ｓ１での温度とシリコン基板上の酸化膜の膜厚との関係を示す図である。図５中、横軸は有機物除去工程Ｓ１における処理容器１０内の温度（℃）を示し、縦軸は酸化膜の膜厚（Å）を示す。また、図５中、破線は有機物除去工程Ｓ１を実施する前にシリコン基板に形成されていた酸化膜の膜厚（約１０Å）を示す。
図５に示されるように、有機物除去工程Ｓ１における温度を３５０℃以下とすることで、Ｈ２ガス及びＯ２ガスによってシリコン基板が酸化することを特に抑制できることが分かる。また、有機物除去工程Ｓ１における温度を３００℃とすることで、Ｈ２ガス及びＯ２ガスによってシリコン基板が酸化することを防止できることが分かる。この結果から、有機物除去工程Ｓ１での温度は、３５０℃以下であることが好ましく、３００℃であることがより好ましいと考えられる。
＜実施例３＞
実施例３では、有機物が付着した酸化膜が表面に形成されたシリコン基板に対して、有機物除去工程Ｓ１、酸化膜除去工程Ｓ２、及び成膜工程Ｓ３をこの順番で実施することでシリコン基板の上にシリコン膜を形成した（サンプルＣ）。また、比較のために、有機物除去工程Ｓ１を実施することなく、酸化膜除去工程Ｓ２及び成膜工程Ｓ３をこの順番で実施することでシリコン基板の上にシリコン膜を形成した（サンプルＤ）。有機物除去工程Ｓ１、酸化膜除去工程Ｓ２、及び成膜工程Ｓ３のプロセス条件は以下の通りである。
（有機物除去工程Ｓ１）
処理容器１０内の温度：３００℃
処理容器１０内の圧力：０．３５Ｔｏｒｒ（４６．７Ｐａ）
ガス流量：Ｈ２／Ｏ２＝１０００ｓｃｃｍ／１７００ｓｃｃｍ
ガス供給時間：１８０分
（酸化膜除去工程Ｓ２）
処理容器１０内の温度：５０℃
処理容器１０内の圧力：０．２Ｔｏｒｒ（２６．７Ｐａ）
ガス流量：ＨＦ／ＮＨ３＝４０ｓｃｃｍ／１０００ｓｃｃｍ
ガス供給時間：３５分
（成膜工程Ｓ３）
処理容器１０内の温度：３８０℃
処理容器１０内の圧力：１．０Ｔｏｒｒ（１３３．３Ｐａ）
ガス流量：Ｓｉ２Ｈ６＝３５０ｓｃｃｍ
次いで、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）により、サンプルＣ及びサンプルＤの表面粗さについて評価した。
図６は、ＡＦＭによる評価結果を示す図である。図６（ａ）はサンプルＣのシリコン膜の表面のＡＦＭ像及び算術平均粗さＲａを示し、図６（ｂ）はサンプルＤのシリコン膜の表面のＡＦＭ像及び算術平均粗さＲａを示す。
図６（ａ）に示されるように、サンプルＣでは、シリコン膜の表面ラフネスが小さく、算術平均粗さＲａが０．０７２ｎｍであった。一方、図６（ｂ）に示されるように、サンプルＤでは、シリコン膜の表面ラフネスが大きく、算術平均粗さＲａが０．１１２ｎｍであった。即ち、有機物除去工程Ｓ１を実施することで、シリコン膜の表面ラフネスが小さくなり、算術平均粗さＲａが２／３程度になっていることが分かる。言い換えると、有機物除去工程Ｓ１を実施することで、良好な表面ラフネスを有するシリコン膜を形成できることが分かる。この結果から、有機物除去工程Ｓ１、酸化膜除去工程Ｓ２、及び成膜工程Ｓ３をこの順番で実施することで、良好な表面ラフネスを有する膜を形成することができると考えられる。
以上、本発明を実施するための形態について説明したが、上記内容は、発明の内容を限定するものではなく、本発明の範囲内で種々の変形及び改良が可能である。
上記の実施形態では、基板処理装置として、一度に複数のウエハに対して処理を行うバッチ式の縦型熱処理装置を例に挙げて説明したが、本発明はこれに限定されない。例えば、ウエハを１枚ずつ処理する枚葉式の装置であってもよい。また、例えば処理容器内の回転テーブルの上に配置した複数のウエハを回転テーブルにより公転させ、原料ガスが供給される領域と、原料ガスと反応する反応ガスが供給される領域とを順番に通過させてウエハの表面に成膜するセミバッチ式の装置であってもよい。
１０１ シリコン基板
１０２ シリコン酸化膜
１０３ 有機物
１０４ シリコン膜

Claims (6)

  1. 有機物が付着した酸化膜を表面に有する下地に水素含有ガス及び酸素含有ガスを供給して前記有機物を除去する有機物除去工程と、
    前記有機物除去工程の後、前記酸化膜を除去する酸化膜除去工程と、
    前記酸化膜除去工程の後、前記下地の表面に所定の膜を成膜する成膜工程と、
    を有し、
    前記有機物除去工程では、２００℃～３００℃の温度において、前記水素含有ガスとして、水素ガス、アンモニアガス、メタンガス、エチレンガスの少なくともいずれか１つを供給し、かつ前記酸素含有ガスとして、酸素ガス、亜酸化窒素ガス、一酸化窒素ガス、水蒸気、過酸化水素、一酸化炭素ガス、二酸化炭素ガスの少なくともいずれか１つを供給する、
    膜形成方法。
  2. 前記有機物除去工程、前記酸化膜除去工程、及び前記成膜工程は、同一の装置内で連続して行われる、
    請求項１に記載の膜形成方法。
  3. 前記酸化膜除去工程は、２５℃～２００℃の温度で行われる、
    請求項１又は２に記載の膜形成方法。
  4. 前記酸化膜除去工程は、
    前記酸化膜と、ハロゲン含有ガス及び塩基性ガスとを化学反応させて、前記酸化膜を反応生成物に変質させるステップと、
    前記反応生成物を加熱して除去するステップと、
    を有する、
    請求項１乃至３のいずれか一項に記載の膜形成方法。
  5. 前記下地には、凹凸パターンが形成されている、
    請求項１乃至４のいずれか一項に記載の膜形成方法。
  6. 基板を収容する処理容器と、
    前記処理容器内に水素含有ガス及び酸素含有ガスを供給可能なガス供給部と、
    前記ガス供給部を制御する制御部と、
    を有し、
    前記制御部は、
    前記処理容器内に水素含有ガス及び前記酸素含有ガスを供給して前記基板の表面に形成された酸化膜に付着した有機物を除去する有機物除去工程と、
    前記有機物除去工程の後、前記酸化膜を除去する酸化膜除去工程と、
    前記酸化膜除去工程の後、前記基板の表面に所定の膜を成膜する成膜工程と、
    を実施するように前記ガス供給部を制御し、
    前記制御部は、
    前記有機物除去工程において、２００℃～３００℃の温度において、前記水素含有ガスとして、水素ガス、アンモニアガス、メタンガス、エチレンガスの少なくともいずれか１つを供給し、かつ前記酸素含有ガスとして、酸素ガス、亜酸化窒素ガス、一酸化窒素ガス、水蒸気、過酸化水素、一酸化炭素ガス、二酸化炭素ガスの少なくともいずれか１つを供給するように前記ガス供給部を制御する、
    基板処理装置。
JP2018030122A 2018-02-22 2018-02-22 膜形成方法及び基板処理装置 Active JP7038564B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018030122A JP7038564B2 (ja) 2018-02-22 2018-02-22 膜形成方法及び基板処理装置
KR1020190019246A KR102512325B1 (ko) 2018-02-22 2019-02-19 막 형성 방법 및 기판 처리 장치
CN201910126154.8A CN110189982A (zh) 2018-02-22 2019-02-20 膜形成方法和基板处理装置
US16/281,418 US11251034B2 (en) 2018-02-22 2019-02-21 Film forming method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018030122A JP7038564B2 (ja) 2018-02-22 2018-02-22 膜形成方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2019145717A JP2019145717A (ja) 2019-08-29
JP7038564B2 true JP7038564B2 (ja) 2022-03-18

Family

ID=67616994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018030122A Active JP7038564B2 (ja) 2018-02-22 2018-02-22 膜形成方法及び基板処理装置

Country Status (4)

Country Link
US (1) US11251034B2 (ja)
JP (1) JP7038564B2 (ja)
KR (1) KR102512325B1 (ja)
CN (1) CN110189982A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261633A (ja) 2005-02-18 2006-09-28 Tokyo Electron Ltd 基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
JP2016122699A (ja) 2014-12-24 2016-07-07 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210510B2 (ja) * 1993-12-17 2001-09-17 株式会社東芝 半導体装置の製造方法
JPH0927457A (ja) * 1995-07-12 1997-01-28 Sony Corp 薄膜堆積方法
JP4626912B2 (ja) * 2000-12-05 2011-02-09 東京エレクトロン株式会社 被処理体の処理方法、処理装置、薄膜形成方法及び薄膜形成装置
US7208428B2 (en) * 2000-12-05 2007-04-24 Tokyo Electron Limited Method and apparatus for treating article to be treated
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
KR101046523B1 (ko) * 2003-04-22 2011-07-04 도쿄엘렉트론가부시키가이샤 케미컬 산화막의 제거 방법
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
US20100216296A1 (en) 2005-10-27 2010-08-26 Yusuke Muraki Processing Method and Recording Medium
US9390923B2 (en) * 2014-07-03 2016-07-12 Applied Materials, Inc. Methods of removing residual polymers formed during a boron-doped amorphous carbon layer etch process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261633A (ja) 2005-02-18 2006-09-28 Tokyo Electron Ltd 基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
JP2016122699A (ja) 2014-12-24 2016-07-07 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置

Also Published As

Publication number Publication date
JP2019145717A (ja) 2019-08-29
KR20190101294A (ko) 2019-08-30
CN110189982A (zh) 2019-08-30
US11251034B2 (en) 2022-02-15
US20190259599A1 (en) 2019-08-22
KR102512325B1 (ko) 2023-03-22

Similar Documents

Publication Publication Date Title
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
TWI756612B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
CN109473338B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN108962733B (zh) 半导体装置的制造方法、基板处理装置和记录介质
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7190875B2 (ja) ポリシリコン膜の形成方法及び成膜装置
JP7038564B2 (ja) 膜形成方法及び基板処理装置
TWI738053B (zh) 清潔方法、半導體裝置之製造方法、基板處理裝置及記錄媒體
CN115116825A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理系统及记录介质
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
TWI837765B (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
US20220415659A1 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
JP7339975B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7190915B2 (ja) 基板処理装置の洗浄方法、および基板処理装置
US20230307225A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
CN111696851A (zh) 成膜方法和热处理装置
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TW202136563A (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP2002334840A (ja) 反応性ガス処理用ウェーハの製造方法、これを用いたウェーハの反応性ガス処理方法及び反応性ガス処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220308

R150 Certificate of patent or registration of utility model

Ref document number: 7038564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150