JP3778432B2 - 基板処理方法および装置、半導体装置の製造装置 - Google Patents

基板処理方法および装置、半導体装置の製造装置 Download PDF

Info

Publication number
JP3778432B2
JP3778432B2 JP2002014773A JP2002014773A JP3778432B2 JP 3778432 B2 JP3778432 B2 JP 3778432B2 JP 2002014773 A JP2002014773 A JP 2002014773A JP 2002014773 A JP2002014773 A JP 2002014773A JP 3778432 B2 JP3778432 B2 JP 3778432B2
Authority
JP
Japan
Prior art keywords
substrate
processed
gas
substrate processing
ultraviolet light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002014773A
Other languages
English (en)
Other versions
JP2003218082A (ja
Inventor
真太郎 青山
真信 井下田
博 神力
高橋　　毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002014773A priority Critical patent/JP3778432B2/ja
Priority to EP02792066A priority patent/EP1469509A4/en
Priority to CNB028103262A priority patent/CN1254851C/zh
Priority to KR1020037016484A priority patent/KR100638931B1/ko
Priority to PCT/JP2002/013851 priority patent/WO2003063220A1/ja
Priority to US10/473,205 priority patent/US7125799B2/en
Publication of JP2003218082A publication Critical patent/JP2003218082A/ja
Application granted granted Critical
Publication of JP3778432B2 publication Critical patent/JP3778432B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Description

【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に半導体基板上に非常に薄い絶縁膜を形成するのに適した基板表面の前処理方法および装置に関する。
【０００２】
【従来の技術】
今日の超高速半導体装置では、微細化プロセスの進歩とともに、０．１μｍ以下のゲート長が可能になりつつある。一般に微細化とともに半導体装置の動作速度は向上するが、このように非常に微細化された半導体装置では、ゲート絶縁膜の膜厚を、微細化によるゲート長の短縮に伴って、スケーリング則に従って減少させる必要がある。
【０００３】
しかしゲート長が０．１μｍ以下になると、ゲート絶縁膜の厚さも、従来のシリコン熱酸化膜を使った場合、１〜２ｎｍ、あるいはそれ以下に設定する必要があるが、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
【０００４】
このような事情で従来より、比誘電率がシリコン熱酸化膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもシリコン熱酸化膜に換算した場合の膜厚が小さいＴａ2Ｏ5やＡｌ2Ｏ3，ＺｒＯ2，ＨｆＯ2、さらにはＺｒＳｉＯ4あるいはＨｆＳｉＯ4のような高誘電体材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が０．１μｍ以下と、非常に短い超高速半導体装置においても４ｎｍ程度の物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。
【０００５】
かかる高誘電体膜をゲート絶縁膜に使った半導体装置では、高誘電体膜を直接にシリコン基板上に形成した方が、絶縁膜のシリコン熱酸化膜換算実効膜厚を減少させるためには好ましいものの、このように高誘電体膜をシリコン基板上に直接に形成した場合には、高誘電体膜から金属元素がシリコン基板中に拡散してしまい、チャネル領域においてキャリアの散乱の問題が生じる。
【０００６】
チャネル領域中のキャリアモビリティーを向上させる観点からは、高誘電体ゲート酸化膜とシリコン基板との間に、１ｎｍ以下、好ましくは０．８ｎｍ以下、最も好ましくは２原子層分に相当する約０．４ｎｍの厚さのきわめて薄いベース酸化膜を介在させるのが好ましい。このようなベース酸化膜は非常に薄い必要があり、厚さが厚いと高誘電体膜をゲート絶縁膜に使った効果が相殺される。一方、かかる非常に薄いベース酸化膜は、シリコン基板表面を一様に覆う必要があり、また界面準位等の欠陥を形成しないことが要求される。
【０００７】
図１は高誘電体ゲート絶縁膜を有する高速半導体装置１の概略的な構成を、示す。
【０００８】
図１を参照するに、半導体装置１はシリコン基板２上に形成されており、シリコン基板２上には薄いベース酸化膜３を介して、Ｔａ2Ｏ5，Ａｌ2Ｏ3，ＺｒＯ2，ＨｆＯ2，ＺｒＳｉＯ4，ＨｆＳｉＯ4等の高誘電体ゲート絶縁膜４が形成され、さらに前記高誘電体ゲート絶縁膜４上にはゲート電極５が形成されている。
【０００９】
図１の半導体装置１では、前記ベース酸化膜層３の中に、シリコン基板２とベース酸化膜３との間の界面の平坦性が保たれるような範囲で窒素（Ｎ）がドープされている。前記ベース酸化膜層３は窒素がド−プされているため純粋なシリコン酸化膜よりも比誘電率が大きくなり、熱酸化膜換算膜厚をさらに減少させることが可能になる。また、このように非常に薄いベース酸化膜３中に１原子層程度の窒素を導入することで、高誘電体ゲート絶縁膜４との界面における力学的な安定を向上させることができる（Lucovisky, G., et al., Appl. Phys. Lett. 74, 2005, 1999）。
【００１０】
先にも説明したように、このような高速半導体装置１では、前記ベース酸化膜３の厚さは可能な限り薄いのが好ましい。
【００１１】
このような非常に薄い酸化膜をシリコン基板表面に形成する場合、シリコン基板表面からは自然酸化膜は勿論のこと、他の不純物元素、特に大気中の有機物に由来する炭素を除去しておく必要がある。シリコン基板表面に炭素が残留したまま膜生成プロセスを実行すると、炭素原子とシリコン基板中のシリコン原子と反応してＳｉＣが基板表面に形成されてしまう。このようなＳｉＣは酸化膜中において欠陥を形成する。また、このようにして清浄化されたシリコン基板表面は、薄い絶縁膜を形成するに先立って、平坦化しておく必要がある。さらに、このようにして清浄化されたシリコン基板表面は、放置しておくと再び自然酸化膜が形成されたり、空気中の有機物が吸着されるため、かかる基板前処理工程は、基板処理工程の直前に、枚葉プロセスにより実行する必要がある。
【００１２】
従来より、シリコン基板表面を平坦化するいくつかの技術が知られている。
【００１３】
例えばシリコン基板に超高真空環境中で通電し、基板表面を平坦化する基板製造技術が知られている。しかし、このような平坦化方法では、１０-9〜１０-10Ｔｏｒｒの超高真空が必要であり、半導体装置の量産、特に基板前処理工程に適用するのは困難である。また他の半導体製造工程と組み合わせて枚葉プロセスを実行するクラスタ型の半導体製造装置を構築するのは困難である。
【００１４】
また、チョクラルスキー（Ｃｚ）成長法あるいはＭＣｚ（magnetic-field-applied Czochralski）成長法により形成され、格子間酸素を多く含むシリコン基板に対して１１００℃程度の温度で、いわゆるデヌーデッドゾーンアニール（Ｄｚアニール）処理を行い、シリコン基板中にイントリンシックゲッタリング層を形成する基板製造技術が知られている（Matsushita Y., et al., Extended Abstracts of the 18th (1986 International) Conference on Solid State Devices and Materials, Tokyo, 1986, pp.529-532）。しかし、このＤｚアニール処理による基板製造工程は、基板表面の欠陥密度を低下させるのには有効であっても、基板表面を平坦化する効果、特に基板表面に原子層レベルの平坦性を実現するのは困難である。また、このプロセスは電気炉における高温処理を必要とし、他の半導体製造工程と組み合わせて枚葉プロセスを実行するクラスタ型の半導体製造装置を構築するのは困難である。
【００１５】
さらに、従来より、チョクラルスキー（Ｃｚ）法で形成されたシリコン基板を水素雰囲気中、１１００〜１２００℃程度の高温で長時間保持し、シリコン基板を高品質化させる、いわゆるＨｉウェハとよばれる基板製造技術が知られている（NIKKEI MICRODEVICES, May, 1993, pp.63-64）。このＨｉウェハ技術によれば、シリコン基板表面の欠陥密度を、イントリンシックゲッタリング処理したＣｚ基板よりも低減することが可能である。さらに、シリコン基板を水素雰囲気中、１１００℃前後の高い温度で熱処理することにより、シリコン基板表面を原子層ステップが見える程度まで平坦化する水素アニール処理技術が知られている（Yanase, Y., et al., Electro-Chemical Society, Abstract No.296, 1993, pp.486）。しかし、この方法も水素雰囲気中、電気炉による高温での熱処理を必要とするため、他の半導体製造工程と組み合わせて枚葉プロセスを実行するクラスタ型の半導体製造装置を構築するのが困難である。
【００１６】
さらに従来より、高真空中において低圧水素雰囲気によりシリコン基板を処理し、平坦化を行なう、いわゆるＲＴＨ処理が提案されている（Ono, A, et al., 2001 Symposium on VLSI Technology Digest of Technical Papers, 7A-2, pp.79 - 80）。しかし、この基板前処理技術は高真空環境を必要とし、また水素雰囲気を使うため、他の半導体製造工程と組み合わせて枚葉プロセスを実行するクラスタ型の半導体製造装置を構築するのが困難である。
【００１７】
【発明が解決しようとする課題】
このように従来より、シリコン基板表面を、原子層ステップが見える程度まで平坦化する手法自体は存在していたが、そのためには高真空中での熱処理、あるいは水素雰囲気中での熱処理を必要としており、他の半導体製造工程と組み合わせて大口径ウェハの枚葉プロセスを実行するクラスタ型の半導体製造装置を構築するのが困難であった。
【００１８】
先にも説明したように、このようなシリコン表面のほぼ完全な平坦化は、例えば超高速半導体装置の製造において、高誘電体ゲート絶縁膜の形成に先立って行なわれる膜厚が２〜３原子層程度のベース酸化膜形成の前処理として不可欠なものである。
【００１９】
そこで、本発明は上記の課題を解決した、新規で有用な基板処理方法および処理装置を提供することを概括的課題とする。
【００２０】
本発明のより具体的な課題は、シリコン基板表面に原子層ステップが現れる程度の平坦面を形成でき、他の半導体製造工程と組み合わせて、枚葉プロセスを実行するクラスタ型の半導体製造装置を構築するのに適した基板処理方法、およびかかる基板処理方法を実行する基板処理装置、さらに半導体装置の製造装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
減圧下でシリコン基板表面に紫外光を照射し、前記シリコン基板表面から炭素を除去する工程と、
前記炭素を除去されたシリコン基板表面を、減圧下の不活性ガスのみの雰囲気で平坦化する工程よりなり、
前記炭素を除去する工程は、シリコン基板表面に不活性ガスを流すとともに、前記紫外光は、前記不活性ガスが、前記紫外光に対して不活性となる波長を選択することを特徴とする基板処理方法により、または
請求項２に記載したように、
前記不活性ガスは窒素ガスであることを特徴とする請求項１記載の基板処理方法により、または
請求項３に記載したように、
前記紫外光は、２７０ｎｍ以下で１５０ｎｍ以上の波長を有することを特徴とする請求項１または２記載の基板処理装置により、または
請求項４に記載したように、
前記紫外光は、１７０ｎｍの波長を有することを特徴とする請求項１〜３のうち、いずれか一項記載の基板処理方法により、または
請求項５に記載したように、
前記炭素を除去する工程は、５５０℃以下の温度で実行されることを特徴とする請求項１〜４のうち、いずれか一項記載の基板処理方法により、または
請求項６に記載したように、
前記炭素を除去する工程は、約４５０℃の温度で実行されることを特徴とする請求項１〜５のうち、いずれか一項記載の基板処理方法により、または
請求項７に記載したように、
前記炭素を除去する工程は、１．３３×１０4〜１．３３×１０-3Ｐａの圧力下で実行されることを特徴とする請求項１〜６のうち、いずれか一項記載の基板処理方法により、または
請求項８に記載したように、
前記平坦化工程は、９４０℃以上の温度において実行されることを特徴とする請求項１〜７のうち、いずれか一項記載の基板処理方法により、または
請求項９に記載したように、
前記平坦化工程は、希ガス雰囲気中において実行されることを特徴とする請求項１〜８のうち、いずれか一項記載の基板処理方法により、または
請求項１０に記載したように、
前記平坦化工程は、ランプ加熱工程を含むことを特徴とする請求項８または９記載の基板処理装置により、または
請求項１１に記載したように、
前記平坦化工程は、前記炭素除去工程の後、同一の処理容器中において、連続して実行されることを特徴とする請求項１〜１０のうち、いずれか一項記載の基板処理方法により、または
請求項１２に記載したように、
前記炭素除去工程は第１の処理容器中において実行され、前記平坦化工程は、前記第１の処理容器に真空搬送路で結合された第２の処理容器中において実行されることを特徴とする請求項１〜１０のうち、いずれか一項記載の基板処理方法により、または
請求項１３に記載したように、
前記平坦化工程の後、前記シリコン基板表面に酸化ガスを流し、これを紫外光により活性化することにより酸化する工程を含むことを特徴とする請求項１〜１２のうち、いずれか一項記載の基板処理方法により、または
請求項１４に記載したように、
被処理基板を保持する基板保持台を備え、排気系により排気される処理容器と、
前記処理容器中に窒素ガスを導入する第１のガス供給系と、
前記処理容器の一部に形成された第１の光学窓と、
前記処理容器の外側に、前記第１の光学窓を介して前記基板保持台上の被処理基板を照射するように設けられた紫外光源とよりなり、
請求項１〜１３のうち、いずれか一項記載の基板処理方法を実行することを特徴とする基板処理装置により、または
請求項１５に記載したように、
さらに前記処理容器の一部に形成された第２の光学窓と、前記処理容器の外側に、前記第２の光学窓を介して前記基板保持台上の被処理基板を照射するように設けられた赤外線ランプと、前記処理容器中に希ガスを導入する第２のガス導入系を備えたことを特徴とする請求項１４記載の基板処理装置により、または
請求項１６に記載したように、
前記第１の光学窓と前記第２の光学窓とは、前記基板保持台上の被処理基板を挟んで略対向するように形成されることを特徴とする請求項１５記載の基板処理装置により、または
請求項１７に記載したように、
前記第１の光学窓と前記紫外光源との間には、シャッタ機構が設けられていることを特徴とする請求項１６記載の基板処理装置により、または
請求項１８に記載したように、
カセットモジュールと、
前記カセットモジュールに結合して設けられ、基板搬送機構を保持する真空搬送路と、
被処理基板を保持する基板保持台を備え、排気系により排気される処理容器と、前記処理容器中に窒素ガスを導入する第１のガス供給系と、前記処理容器に酸素ガスを供給する第２のガス供給系と、前記処理容器の一部に形成された光学窓と、前記処理容器の外側に、前記光学窓を介して前記基板保持台上の被処理基板を照射するように設けられた紫外光源とを備え、前記真空搬送路に結合した第１の基板処理室と、
前記真空搬送路に結合して設けられ、希ガス雰囲気中において前記被処理基板に熱処理を行なう第２の基板処理室とよりなり、
請求項１〜１３のうち、いずれか一項記載の基板処理方法を実行することを特徴とするクラスタ型半導体製造装置により、または
請求項１９に記載したように、
さらに前記基板搬送機構及び前記第１および第２のガス供給系を制御する制御装置を備え、前記制御装置は、前記カセットモジュールから導入された被処理基板を、前記基板搬送機構により前記第１の基板処理室に搬送し、前記第１の基板処理室中に前記第１のガス供給系より窒素ガスを導入し、前記紫外光源を駆動して前記第１の基板処理室中において前記被処理基板表面から炭素を除去する工程を実行し、また前記炭素除去工程を終わった被処理基板を、前記基板搬送機構により前記第２の基板処理室に搬送し、前記第２の基板処理室において前記希ガス中における熱処理により基板表面を平坦化する平坦化工程を実行し、さらに前記平坦化工程を終わった被処理基板を前記基板搬送機構により前記第１の基板処理室に搬送し、前記第２のガス供給系を駆動して前記第２のガス供給系より酸素ガスを導入し、前記平坦化工程を終わった被処理基板表面を酸化する酸化工程を実行することを特徴とする請求項１８記載のクラスタ型半導体製造装置により、または
請求項２０に記載したように、
さらに前記真空搬送室に結合して設けられ、前記被処理基板上に高誘電体膜を堆積する第３の基板処理室を備え、前記制御装置は、前記酸化工程を終えた被処理基板を、前記真空搬送機構により前記第３の基板処理室に搬送し、前記高誘電体膜を堆積することを特徴とする請求項１９記載のクラスタ型半導体製造装置により、または
請求項２１に記載したように、
カセットモジュールと、
前記カセットモジュールに結合して設けられ、基板搬送機構を保持する真空搬送路と、
被処理基板を保持する基板保持台を備え排気系により排気される処理容器と、前記処理容器中に窒素ガスを導入する第１のガス供給系と、前記処理容器に希ガスを供給する第２のガス供給系と、前記処理容器中に酸素ガスを導入する第３のガス供給系と、前記処理容器の一部に形成された第１の光学窓と、前記処理容器の外側に、前記第１の光学窓を介して前記基板保持台上の被処理基板を照射するように設けられた紫外光源と、前記処理容器の外側に、前記第２の光学窓を介して前記基板保持台上の被処理基板を照射するように設けられたランプ光源とを備え、前記真空搬送路に結合して設けられた第１の基板処理室と、
前記真空搬送路に結合して設けられ、前記被処理基板に高誘電体膜を堆積する第２の基板処理室とよりなり、
請求項１〜１３のうち、いずれか一項記載の基板処理方法を実行することを特徴とするクラスタ型半導体製造装置により、または
請求項２２に記載したように、
さらに前記基板搬送機構及び前記第１および第２のガス供給系を制御する制御装置を備え、前記制御装置は、前記カセットモジュールから導入された被処理基板を前記基板搬送機構により前記第１の基板処理室に搬送し、前記第１の基板処理室中に前記第１のガス供給系より窒素ガスを導入し、前記紫外光源を駆動して前記第１の基板処理室中において前記被処理基板表面から炭素を除去する工程を実行し、また前記炭素除去工程の後、前記第１の基板処理室中に前記第２のガス供給系より希ガスを導入し、前記ランプ光源を駆動することにより基板表面を平坦化する平坦化工程を実行し、さらに前記平坦化工程の後、前記第１の基板処理室中に前記第３のガス供給系より酸素ガスを導入し、前記被処理基板表面を酸化する酸化工程を実行し、さらに前記酸化工程の後、前記被処理基板を前記基板搬送機構により前記第２の基板処理室に搬送し、前記高誘電体膜の堆積を行うことを特徴とする請求項２１記載のクラスタ型半導体製造装置により、解決する。
【００２２】
本発明によれば、熱処理による基板表面の平坦化工程に先立って、基板表面の炭素を、好ましくは紫外光励起窒素ガス（ＵＶ−Ｎ2）処理により除去することにより、基板表面の平坦化処理の際にシリコン原子の流動や昇華をピニングするＳｉＣ等の不純物形成が抑制され、９４０℃程度の比較的低温の熱処理であってもシリコン原子は基板表面を自由に動くことが可能になる。その結果、ポリッシュ基板のような表面に不規則な凹凸が存在するような基板でも凹凸が平坦化され、原子層ステップが現れた非常に平坦性の優れた基板表面が得られる。その際、かかる平坦化処理を、従来のような超高真空環境中、あるいは水素炉中において行なう必要はなく、通常のＡｒなどの希ガス雰囲気で行なうことが可能である。そのため、本発明の基板処理方法は、他の基板処理工程と組み合わせて枚葉式の基板処理を行なうクラスタ型の半導体製造装置を構築するのに適している。
【００２３】
本発明においては、シリコン基板表面に残留する炭化水素等の有機物が窒素雰囲気中における紫外光照射により分解・低分子化され、その結果、真空中で基板加熱することにより容易に基板から脱離・除去されると考えられる。本発明で使われる紫外光の波長では、窒素ガス自体は活性化されず、シリコン基板表面に窒化膜が形成されることはない。前記ＵＶ−Ｎ2処理はＣ＝Ｎ結合以外の炭素結合を切ることができるように１５０ｎｍ以上、２７０ｎｍ以下の波長、特に約１７２ｎｍの波長を有するのが好ましい。
【００２４】
【発明の実施の形態】
本発明においては、シリコン基板表面に紫外光窒素（ＵＶ−Ｎ2）処理を行なうことにより、基板表面から残留炭素を除去し、ついで希ガス中における熱処理により、シリコン基板表面を平坦化する。さらにこのような平坦化されたシリコン基板表面に、紫外光酸素（ＵＶ−Ｏ2）ラジカル処理を行なうことにより、非常に薄い酸化膜を形成する。さらに、このようにして形成された薄い酸化膜中に、窒素を導入する。
［第１実施例］
基板表面の炭素除去および平坦化処理
以下、本発明の第１実施例について説明する。
【００２５】
図２は、本実施例において使われる基板処理装置１０の構成を示す。
【００２６】
図２を参照するに、前記基板処理装置１０は被処理基板１２を保持する保持台１１Ａを有する処理容器１１を含み、前記処理容器１１中には前記保持台１１Ａ上の被処理基板１２に対向して石英等の紫外光を透過させる材料よりなるシャワーヘッド１１Ｂが設けられる。前記処理容器１１は排気口１１Ｃを介して排気され、一方前記シャワーヘッド１１Ｂに外部のガス源から酸素ガスやＮＯガスが供給される。
【００２７】
前記処理容器１１にはさらに前記シャワーヘッド１１Ｂの上方に前記シャワーヘッド１１Ｂおよびその下の被処理基板１２を露出するように、石英などの紫外線を透過する材料よりなる光学窓１１Ｄが形成されている。前記保持台１１Ａ中には前記被処理基板２２を加熱するヒータ１１ａが設けられている。
【００２８】
さらに前記処理容器２１上には、前記光学窓１１Ｄに対応して設けられた結合部１３を介して紫外光露光装置１４が設けられている。
【００２９】
前記紫外光露光装置１４は、前記光学窓１１Ｄに対応した石英光学窓１４Ａと、前記石英光学窓１４Ａおよび光学窓１１Ｄを介して紫外光を前記被処理基板１２上に照射する紫外光源１４Ｂとを含み、前記紫外光源１４Ｂはロボット１４Ｃにより図２中に矢印で示すように、前記光学窓１４Ａに平行な方向に移動が可能に保持されている。図示の例では、前記紫外光源１４Ｂは、前記移動方向に対して略直角に延在するように設けられた線状の光源よりなる。かかる線状の光源としては、本発明では波長が１７２ｎｍのエキシマランプを使う。
【００３０】
また図２の構成では、前記紫外光源１４Ｂにより形成された紫外線が前記光学窓１１Ｄを介して前記処理容器１１中に導入されるに先立って空気中の酸素により吸収されてしまうのを回避するため、前記結合部１３には外部のガス源（図示せず）よりＮ2などの不活性ガスがライン１３Ａを介して供給され、前記不活性ガスは前記紫外光露光装置１４の光学窓１４Ａの取り付け部に形成された隙間を通って前記紫外光露光装置１４中の空間１４Ｄに流入する。
【００３１】
さらに前記紫外光源１４Ｂの駆動に伴い、前記紫外光源１４Ｂの直下に大気中の酸素が巻き込まれ流入するのを抑制するため、紫外光源１４Ｂの両側面に遮蔽板１４Ｆを設け、さらに前記遮蔽板１４Ｆの下において、前記紫外光源１４Ｂに対向する光学窓１４Ａと遮蔽板１４Ｆとの間に形成される高さがせいぜい１ｍｍ程度の狭い領域に、ライン１４ｂ，１４ｃを介してＮ2などの不活性ガスが供給される。この領域には、前記ライン１３Ａからの不活性ガスも供給され、その結果、この領域において紫外光を吸収する酸素が効果的に排除される。
【００３２】
前記遮蔽板１４Ｆ下の領域を通過した不活性ガスは前記空間１４Ｄに流れ出し、さらに前記紫外光露光装置１４中に形成された排気口１４Ｅを通って外部に排出される。
【００３３】
図２の基板処理装置では、前記紫外光露光装置１４において前記ロボット１４Ｃにより前記紫外光源１４Ｂの移動・走査を制御することができ、その結果、前記被処理基板１２の表面に紫外線活性化酸化窒化処理により酸窒化を形成する際に、紫外線露光照射量を制御することにより膜厚の分布を制御することが可能になる。前記ロボット１４Ｃはコンピュータなどの制御装置１５により制御される。また、前記制御装置１５は前記紫外光源１４Ｂの駆動をも制御する。
【００３４】
図３（Ａ）〜（Ｃ）は、ＨＦ処理（ＤＨＦ洗浄処理）により自然酸化膜を除去されたシリコン基板を図２のＵＶ基板処理装置１０に基板１１として導入し、前記シャワーヘッド１３に窒素ガスを供給し、前記紫外光源１４Ｂを駆動することによりＵＶ−Ｎ2処理を行い、あるいは前記シャワーヘッド１３に酸素ガスを供給し、前記紫外光源１４Ｂを駆動することによりＵＶ−Ｏ2処理を行い、さらにＡｒ雰囲気中１１７５℃、１０６０Ｐａで９０秒間熱処理を行なった場合の基板表面を示す原子間力顕微鏡（ＡＦＭ）像である。ただし図３（Ａ）は比較例であり、シリコン基板をＤＨＦ洗浄処理後、基板処理装置１０で処理することなく平坦化処理を行なった場合を示す。一方図３（Ｂ）は、前記シリコン基板を前記基板処理装置１０中において、約２．６６Ｐａ（２×１０-2Ｔｏｒｒ）の圧力下、４５０℃の基板温度において酸素ガスを前記シャワーヘッド１３から１５０ＳＣＣＭの流量で導入し、これを前記紫外光源１４Ｂを駆動して５分間処理を行なった結果を示す。さらに図３（Ｃ）は、図３（Ｂ）と同様な処理を、前記シャワーヘッド１３から酸素ガスの代わりに窒素ガスを導入して行なった結果を示す。ただし、図３（Ａ）〜（Ｃ）の実験は、シリコン基板１１としてｐ（１００）型のＣｚウェハを使った。
【００３５】
図３（Ａ）〜（Ｃ）の実験では、前記熱処理は、図４に示すように図２の基板処理装置１０を、真空搬送路２１を介して赤外線ランプ加熱装置を含む急速熱処理（ＲＴＰ）室２２に結合したクラスタ構成の基板処理装置２０において行なっている。図４を参照するに、前記基板処理装置２０は、さらに前記真空搬送路２１に結合した基板搬入／搬出モジュール２３および冷却モジュール２４を含んでいる。図２の基板処理装置１０および図４の急速熱処理室２２は、いずれも通常の半導体装置製造で使われる程度の処理温度および圧力を使っており、また水素処理等の特殊な処理を必要としないため、他の基板処理装置とともに容易のクラスタ型の基板処理装置を構築することができる。
【００３６】
再び図３（Ａ）〜（Ｃ）を参照するに、図３（Ａ），（Ｂ）では基板表面に島状の突起する欠陥が多数形成されているのに対し、図３（Ｃ）ではこのような欠陥が全く存在していないことがわかる。また図３（Ｃ）のＡＦＭ像では、シリコン基板表面が［１１０］方向に微傾斜しており、この微傾斜に伴い、２×１原子テラスおよび１×２原子テラスを画成する二つのドメインが交互に並び、単原子ステップを形成しているのが見える。前記２×１原子テラスおよび１×２原子テラスにおいては再構成したシリコン（１００）表面のシリコン原子はダイマー列を形成していることが知られている。隣接するテラス間でシリコン原子ダイマーの方向が直交しているため、ステップ端の持つエネルギが小さいか大きいかにより、ステップの線が直線になったりジグザグになったりする。
【００３７】
図３（Ａ），（Ｂ）の試料について表面粗さを測定したところ、平均表面粗さＲｍｓはそれぞれ２．０９ｎｍおよび１．２７ｎｍ，最大凹凸振幅ＰＶはそれぞれ１６．１ｎｍおよび１１．７ｎｍに達することがわかった。これに対し、図３（Ｃ）の試料では、平均表面粗さＲｍｓはわずかに０．１１３ｎｍ、また最大凹凸振幅ＰＶも１．３３ｎｍまで減少していることが示された。
【００３８】
図５（Ａ）〜（Ｃ）は、それぞれ図３（Ａ）〜（Ｃ）の試料についてＸＰＳ分析を行い、Ｃ1s軌道およびＳｉ2p軌道からの光電子スペクトルを求めた結果を示す。
【００３９】
図５（Ａ）を参照するに、Ｃ1s軌道に対応する光電子の大きなピークは分析装置へ搬送時に基板表面に吸着した大気中の炭化水素に起因するものであるが、このピークに部分的に重なって、図中に矢印で示したように、ＳｉＣ結合の存在により生じたＣ1sピークのケミカルシフトが観測される。同様なケミカルシフトは、図５（Ｂ）のスペクトルにおいても生じているが、図３（Ｃ）の試料に対応する図５（Ｃ）ではスペクトルはシャープで、この試料ではＳｉＣ結合は形成されていないことがわかる。
【００４０】
このようなことから、図５（Ａ），（Ｂ）で見られる島状の突起する欠陥は、ＳｉＣであると結論される。このようなＳｉＣは、シリコン基板表面に吸着していた大気中の炭化水素などの有機物に由来する炭素原子が、熱処理の際にシリコン基板中のシリコン原子と反応することにより生成したものと考えられる。
【００４１】
先の図３（Ａ）〜（Ｃ）の結果は、このようにシリコン基板表面にＳｉＣ欠陥が存在している場合に基板表面の表面粗さが急増することを示しているが、これは、ＳｉＣ欠陥がシリコン基板表面においてシリコン原子の動きをピニングしており、その結果、シリコン原子の表面に沿った移動が妨げられていること、またこのようなＳｉＣ欠陥を除去することにより、シリコン原子は通常の半導体プロセスで使われるような温度圧力条件においても自由に移動し、原子層ステップが形成されることを示している。
【００４２】
図６（Ａ）〜（Ｄ）は、このように図４の基板処理装置３０において、最初にＵＶ−Ｎ2処理により基板表面の炭素を除去し、次いでＲＴＰ装置３２中において温度を様々に変化させながら圧力１０６０ＰａのＡｒ雰囲気中での熱処理を行なった場合の基板表面状態を示すＡＦＭ像を示す。ただし図６（Ａ）は前記熱処理を１０５０℃で９０秒間行なった場合を、また図６（Ｂ）は前記熱処理を１０００℃で９０秒間行なった場合を、図６（Ｃ）は前記熱処理を９５０℃で９０秒間行なった場合を、さらに図６（Ｄ）は前記熱処理を９００℃で９０秒間行なった場合を示す。
【００４３】
図６（Ａ）〜（Ｄ）を参照するに、いずれの場合でも先の図３（Ａ），（Ｂ）の場合よりは表面粗さＲｍｓおよび最大凹凸振幅ＰＶが大きく改善されている。例えば図６（Ａ）の例では表面粗さＲｍｓは０．２３６ｎｍ，凹凸振幅は２．１３ｎｍであり、図６（Ｂ）の例では表面粗さＲｍｓは０．２０２ｎｍ，最大凹凸振幅は３．４３ｎｍである。また図６（Ｃ）の例では表面粗さＲｍｓは０．１０５ｎｍ，凹凸振幅は１．０４ｎｍであり、図６（Ｄ）の例では表面粗さＲｍｓは０．１４１ｎｍ，最大凹凸振幅は１．４５ｎｍである。特に図６（Ｃ）に示す例では明瞭な表面粗さＲｍｓおよび最大凹凸振幅共，最小になっており、明瞭な原子層ステップが観測されるのがわかる。ただし図６（Ａ）〜（Ｄ）の実験では、先の図３（Ａ）〜（Ｃ）のシリコン基板とは異なったロットの基板を使っており、微傾斜方向が［１１０］方向からずれているため、図３（Ｃ）のようなテラス状の原子層ステップの代わりにクロスハッチ状の原子層ステップが生じている。
【００４４】
図６（Ａ）〜（Ｄ）の結果から、ＵＶ−Ｎ2処理による炭素除去後の基板平坦化熱処理は、９５０℃近傍の温度で行なうのが好ましいことがわかる。
【００４５】
図７（Ａ）〜（Ｃ）は、様々な基板前処理を行なったシリコン基板を９５０℃で平坦化熱処理した場合の、基板表面状態を示すＡＦＭ像である。ただし図７（Ａ）は基板表面に対してＤＨＦ処理による自然酸化膜除去のみを行なった後、９５０℃で平坦化熱処理を行なった場合を、図７（Ｂ）はＤＨＦ処理の後、図２の基板処理装置１０においてシャワーヘッド１３に酸素ガスを供給し、ＵＶ−Ｏ2処理による基板表面の炭素除去を行い、さらに９５０℃で平坦化熱処理を行なった場合を、さらに図７（Ｃ）はＤＨＦ処理の後、先に説明したＵＶ−Ｎ2処理により基板表面の炭素除去を行い、さらに９５０℃で平坦化熱処理を行なった場合を示す。
【００４６】
図７（Ａ）〜（Ｃ）を参照するに、図７（Ａ）のＤＨＦ処理のみを行なった場合には平均表面粗さＲｍｓは０．１９６ｎｍ，最大凹凸振幅ＰＶは３．０２ｎｍであったのが、図７（Ｂ）のＵＶ−Ｏ2処理を行なった場合には平均表面粗さＲｍｓは０．１８１ｎｍ，最大凹凸振幅ＰＶは１．６９ｎｍまで減少し、図７（Ｃ）のＵＶ−Ｎ2処理を行なった場合には平均表面粗さＲｍｓは０．１３１ｎｍ，最大凹凸振幅ＰＶは１．６６ｎｍまで減少しているのがわかる。
【００４７】
このように、平坦化熱処理をＡｒなどの不活性雰囲気中、９５０℃で行なう場合でも、それに先立ってＵＶ−Ｎ2処理により炭素を除去しておくことにより、非常に平坦な基板表面を実現することが可能になる。
【００４８】
図８は、様々な処理によるシリコン基板表面からの炭素除去効果を示す。
【００４９】
図８を参照するに、炭素除去処理を行なわない場合、８インチ径のシリコン基板表面には、１２００ｎｇ程度の有機物が付着しているのに対し、オゾン、酸素あるいは窒素による処理によりある程度除去することができることがわかる。このうち、窒素を使った処理が最も効果的で、１５秒間の処理で残留有機物量を３５０ｎｇ程度まで、また３０秒間の処理で２００ｎｇ程度まで減らせることがわかる。
【００５０】
以下の表１は、炭素の様々な結合のエネルギを示す。
【００５１】
【表１】
Figure 0003778432
表１を参照するに、先に説明したように図２の基板処理装置１０において紫外光源１４Ｂとして波長が１７２ｎｍの紫外光源を使うことにより、Ｃ＝Ｎ結合以外のほとんど全ての炭素結合を切ることができる。また波長が２５４ｎｍの水銀ランプを使った場合、二重結合以外の全ての炭素結合を切るのに十分なエネルギが得られることがわかる。概ね２７０ｎｍ以下の波長の紫外光を照射することにより、シリコン基板表面に付着した炭化水素系の高分子吸着物を低分子化することができ、基板表面からの離脱を促進することが可能になる。
［第２実施例］
平坦化基板上の酸化膜処理
次に、このようにして平坦化されたシリコン基板表面上への非常に薄い酸化膜の形成プロセスについて、本発明の第２実施例として説明する。
【００５２】
図９は、図７（Ｃ）のＡＦＭ像をより拡大して示す。
【００５３】
図９を参照するに、シリコン基板表面には、図中に点線で示したように、ほぼ等間隔で平行に延在する原子層ステップが繰り返し形成されているのがわかる。図９の例では原子層ステップは１原子層（０．１３５ｎｍ）分の高さを有し、基板は（１００）面から０．０５°程度微傾斜している。
【００５４】
図１０（Ａ），（Ｂ）は、このような傾斜基板表面３１に薄い酸化膜３２を、前記図２の基板処理装置１０を使ったＵＶ−Ｏ2ラジカル処理により形成する様子を示す。ただし図１０（Ａ），（Ｂ）において傾斜基板３１は図９のシリコン基板をモデル化したものである。
【００５５】
図１０（Ａ）を参照するに、シリコン基板表面には原子層ステップが繰り返し形成されており、酸化膜はそれぞれのステップのテラスを覆うように成長する。このようにシリコン基板表面が原子レベルで平坦化され、基板表面にこのように原子層ステップが出現している場合、前記酸化膜３２表面にも原子層ステップに対応した段差が現れ、その上に次の酸化膜３３を形成した場合でも、酸化膜３３に原子層ステップが段差の形で転写される。
【００５６】
これに対し、例えば図１１（Ａ）に示すようにポリッシュにより基板表面を平坦化した場合には基板表面はミクロに見ると不規則で、そのため酸化膜３２を形成しても不規則な表面しか得られない。このような場合には、図１１（Ｂ）に示すように酸化膜３２上に次の酸化膜３３を形成した場合、不規則な凹凸がさらに増幅され、形成された酸化膜に著しい膜厚の変動が生じることになる。
【００５７】
図１２は、図９の構造上に図１０（Ａ），（Ｂ）のモデルに従って酸化膜を２原子層に相当する０．４ｎｍの厚さに形成した場合の、酸化膜表面の状態を示すＡＦＭ像である。ここで０．４ｎｍの酸化膜はＵＶラジカル基板処理装置１０を使って形成した。
【００５８】
図１２を参照するに、酸化膜表面には下地基板の原子層ステップに対応した段差が明瞭に転写されている。
【００５９】
図１３は、図２のＵＶラジカル基板処理装置１０を使って先に説明したようなＵＶ−Ｎ2炭素除去処理を行ったシリコン基板面にシリコン酸化膜を形成した場合の、膜厚と酸化時間との関係を示す。ただし図１３の実験では、基板温度を４５０℃に設定し、前記シャワーヘッド１１Ｂに酸素ガスを供給し、紫外光照射強度および酸素ガス流量あるいは酸素分圧を様々に変化させている。また前記酸化処理において紫外光源１４Ｂとしては、波長が１７２ｎｍのエキシマランプを使っている。
【００６０】
図１３を参照するに、系列１のデータは、紫外光照射強度を紫外光源１４Ｂの窓面における基準強度（５０ｍＷ／ｃｍ2）の５％に設定し、プロセス圧を６６５ｍＰａ（５ｍＴｏｒｒ），酸素ガス流量を３０ＳＣＣＭに設定した場合の酸化時間と酸化膜厚との関係を、系列２のデータは紫外光強度をゼロに設定し、プロセス圧を１３３Ｐａ（１Ｔｏｒｒ），酸素ガス流量を３ＳＬＭに設定した場合の酸化時間と酸化膜厚との関係を示す。また系列３のデータは紫外光強度をゼロに設定し、プロセス圧を２．６６Ｐａ（２０ｍＴｏｒｒ），酸素ガス流量を１５０ＳＣＣＭに設定した場合の酸化時間と酸化膜厚との関係を示し、系列４のデータは紫外光照射強度を１００％、すなわち前記基準強度に設定し、プロセス圧を２．６６Ｐａ（２０ｍＴｏｒｒ），酸素ガス流量を１５０ＳＣＣＭに設定した場合の酸化時間と酸化膜厚との関係を示す。さらに系列５のデータは紫外光照射強度を基準強度の２０％に設定し、プロセス圧を２．６６Ｐａ（２０ｍＴｏｒｒ），酸素ガス流量を１５０ＳＣＣＭに設定した場合の酸化時間と酸化膜圧との関係を示し、系列６のデータは、紫外光照射強度を基準照射強度の２０％に設定し、プロセス圧を約６７Ｐａ（０．５Ｔｏｒｒ）、酸素ガス流量を０．５ＳＬＭに設定した場合の酸化時間と酸化膜厚との関係を示す。さらに系列７のデータは、紫外光照射強度を基準強度の２０％に設定し、プロセス圧を６６５Ｐａ（５Ｔｏｒｒ）に、酸素ガス流量を２ＳＬＭに設定した場合の酸化時間と酸化膜厚との関係を、系列８のデータは、紫外光照射強度を基準強度の５％に設定し、プロセス圧を２．６６Ｐａ（２０ｍＴｏｒｒ），酸素ガス流量を１５０ＳＣＣＭに設定した場合の酸化時間と酸化膜厚との関係を示す。
【００６１】
図１３の実験において、酸化膜の膜厚はＸＰＳ法により求めているが、このように１ｎｍを下回る非常に薄い酸化膜の膜厚を求める統一された方法は、現時点では存在しない。
【００６２】
そこで本発明の発明者は、図１４に示す観測されたＳｉ2p軌道のＸＰＳスペクトルに対してバックグラウンド補正および３／２スピン状態と１／２スピン状態との分離補正を行い、その結果得られた図１５に示すＳｉ2p 3/2ＸＰＳスペクトルをもとに、Ｌｕ他（Z. H. Lu, et al., Appl. Phys, Lett. 71 (1997), pp.2764）の教示に従って、式（１）に示す式および係数を使って酸化膜の膜厚ｄを求めた。
ｄ＝λsinα・ln［ＩX+／（βＩ0+）＋１］ （１）
λ＝２．９６
β＝０．７５
ただし式（１）においてαはＸＰＳスペクトルの検出角であり、図示の例では３０°に設定されている。また式１中、ＩX+は酸化膜に対応するスペクトルピークの積分強度（I1x＋I2x＋I3x＋I4x）であり、図１５中、１０２〜１０４ｅＶのエネルギ領域において見られるピークに対応している。一方、Ｉ0+は１００ｅＶ近傍のエネルギ領域に対応した、シリコン基板に起因するスペクトルピークの積分強度に対応する。
【００６３】
再び図１３を参照するに、紫外光照射パワー、従って形成される酸素ラジカル密度が小さい場合（系列１，２，３，８）には、最初は酸化膜の酸化膜厚が０ｎｍであったものが、酸化時間と共に酸化膜厚が徐々に増加し続けるのに対し、紫外光照射パワーを基準強度の２０％以上に設定した系列４，５，６，７では、図１６に概略的に示すように酸化膜成長が成長開始後、おおよそ０．４ｎｍの膜厚に到達した時点で停留し、ある程度の停留時間が経過した後、急激に成長が再開されるのが認められる。
【００６４】
図１３あるいは図１６の関係は、シリコン基板表面の酸化処理において、０．４ｎｍ前後の膜厚の非常に薄い酸化膜を、安定して形成できることを意味している。また、図１６に見られるように、かかる停留時間がある程度継続することから、形成される酸化膜は、一様な厚さを有することがわかる。すなわち、本発明によれば、約０．４ｎｍの厚さの酸化膜をシリコン基板上に、一様な厚さに形成することが可能になる。
【００６５】
図１７（Ａ），（Ｂ）は、かかるシリコン基板上への薄い酸化膜の形成過程を概略的に示す。これらの図では、シリコン（１００）基板上の構造を極めて単純化していることに注意すべきである。
【００６６】
図１７（Ａ）を参照するに、シリコン基板表面には、シリコン原子１個あたり２個の酸素原子が結合し、１原子層の酸素層が形成されている。この代表的な状態では、基板表面のシリコン原子は基板内部の２つのシリコン原子と基板表面の二つの酸素原子により配位され、サブオキサイドを形成している。
【００６７】
これに対し、図１７（Ｂ）の状態ではシリコン基板最上部のシリコン原子は４つの酸素原子により配位されており、安定なＳｉ4+の状態をとる。これが理由で、図１７（Ａ）の状態では速やかに酸化が進み、図１７（Ｂ）の状態になって酸化が停留するものと考えられる。図１７（Ｂ）の状態における酸化膜の厚さは約０．４ｎｍであり、これは図１３において観測される停留状態における酸化膜厚と良く一致する。
【００６８】
図１５のＸＰＳスペクトルにおいて、酸化膜厚が０．１ｎｍあるいは０．２ｎｍの場合に１０１〜１０４ｅＶのエネルギ範囲において見られる低いピークが図１７（Ａ）のサブオキサイドに対応し、酸化膜厚が０．３ｎｍを超えた場合にこのエネルギ領域に表れるピークがＳｉ4+に起因するもので、１原子層を超える酸化膜の形成を表しているものと考えられる。
【００６９】
図１７（Ｂ）の状態からさらに酸化を継続すると、酸化膜の厚さは再び増大する。
【００７０】
図１８は、前記本発明の第１実施例による基板処理工程により形成された半導体装置３０の構成を示す。ただし図１８中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７１】
図１８を参照するに、半導体装置３０は原子層ステップが現れる程度まで平坦化されたシリコン基板３１上に形成されており、前記シリコン基板３１上に２〜３原子層に相当する約０．４ｎｍの厚さのベース酸化膜３２と、前記ベース酸化膜３２上に形成されたＺｒＳｉＯxなどよりなる高誘電体膜３３と、前記高誘電体膜３３上に形成されたポリシリコンなどよりなるゲート電極３４とを含んでいる。
【００７２】
図１９は、図１８の半導体装置３０の製造に使われるクラスタ型の基板処理装置２０Ａの構成を示す。ただし図１９中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００７３】
図１９を参照するに、クラスタ型基板処理装置２０Ａは先に図４で説明したクラスタ型基板処理装置２０と同様に基板搬入・搬出モジュール２３が結合し基板搬送機構を備えた真空搬送室２１を有し、前記基板処理装置１０および同様な構成の基板処理装置１０Ａが前記真空搬送室２１に結合されている。このうち、基板処理装置１０は先のＵＶ−Ｎ2処理を行い、基板処理装置１０ＡはＵＶ−Ｏ2処理を行なう。さらに前記真空搬送室２１には急速熱処理室２２と高誘電体膜を堆積するＣＶＤ処理室２５および冷却室２４が結合されている。
【００７４】
前記基板搬入・搬出モジュール２３に導入された被処理基板は前記真空搬送路２１を通って前記ＵＶ−Ｎ2処理室１０に送られ、先に説明した炭素除去処理が行なわれる。前記ＵＶ−Ｎ2処理室１０において炭素を除去された被処理基板２１は次に急速熱処理室２２に送られ、原子層レベルの平坦化処理がなされる。
【００７５】
さらにこのような原子層レベルの平坦化処理を終わった被処理基板はＵＶ−Ｏ2処理室１０Ａに送られ、図１８の酸化膜３２のような４ｎｍ程度の厚さのベース酸化膜が形成される。さらにこのようにしてベース酸化膜が形成された被処理基板はＣＶＤ室２５に送られ、例えば原子層堆積（ＡＬＤ）法により、ＺｒＯ2，ＨｆＯ2，ＺｒＳｉＯx，ＨｆＳｉＯx，Ｔａ2Ｏ5，Ａｌ2Ｏ3などの高誘電体膜が、１原子層ずつ堆積される。前記ＣＶＤ室２５での処理を終えた被処理基板は冷却室２４で冷却された後、搬入・搬出モジュール２３に戻される。
【００７６】
図２０は、このようにして形成された図１８の酸化膜３２上にＺｒＳｉＯx膜を前記高誘電体膜３４として形成し、前記高誘電体膜３４上にさらに電極膜を形成した積層構造について求めた熱酸化膜換算膜厚Ｔｅｑとリーク電流Ｉｇとの関係を示す。ただし、図２０のリーク電流特性は、前記電極膜とシリコン基板との間にフラットバンド電圧Ｖｆｂを基準に、Ｖｆｂ−０．８Ｖの電圧を印加した状態で測定している。比較のため、図２０中には熱酸化膜のリーク電流特性をも示してある。また図示している換算膜厚は、酸化膜とＺｒＳｉＯx膜を合わせた構造についてのものである。
【００７７】
図２０を参照するに、酸化膜３２を省略した場合、すなわち酸化膜の膜厚が０ｎｍの場合にはリーク電流密度が熱酸化膜のリーク電流密度を超えており、また熱酸化膜換算膜厚Ｔｅｑも約１．７ｎｍ程度の比較的大きな値になることがわかる。
【００７８】
これに対し、酸化膜３２の膜厚を０ｎｍから０．４ｎｍまで増大させると、熱酸化膜換算膜厚Ｔｅｑの値が減少をはじめるのがわかる。このような状態では酸化膜がシリコン基板とＺｒＳｉＯx膜との間に介在することになり、物理膜厚は実際には増大するはずなのに換算膜厚Ｔｅｑは減少しているが、これはシリコン基板上にＺｒＯ2膜を直接に形成した場合、Ｚｒ原子のシリコン基板中への拡散あるいはＳｉ原子のＺｒＳｉＯx膜中への拡散が大規模に生じ、シリコン基板とＺｒＳｉＯx膜との間に厚い界面層が形成されていることを示唆している。これに対し、図１８に示すように厚さが０．４ｎｍの酸化膜２２を介在させることにより、このような界面層の形成が抑制され、結果として換算膜厚が減少するものと考えられる。これに伴って、リーク電流の値も酸化膜の厚さと共に減少するのがわかる。
【００７９】
一方、前記酸化膜３２の膜厚が０．４ｎｍを超えると、熱酸化膜換算膜厚の値は再び増大をはじめる。酸化膜３２の膜厚が０．４ｎｍを超えた範囲においては、膜厚の増大と共にリーク電流の値も減少しており、換算膜厚の増大は酸化膜の物理膜厚の増大に起因するものであると考えられる。
【００８０】
このように、図１３で観測された酸化膜の成長が停留する０．４ｎｍ付近の膜厚は、酸化膜と高誘電体膜とよりなる系の換算膜厚の最小値に対応しており、図１８に示す安定な酸化膜３２により、Ｚｒ等の金属元素のシリコン基板中への拡散が効果的に阻止されること、またこれ以上酸化膜の厚さを増大させても、金属元素の拡散阻止効果はそれほど高まらないことがわかる。
【００８１】
さらに０．４ｎｍの厚さの酸化膜を使った場合のリーク電流の値は、対応する厚さの熱酸化膜のリーク電流の値よりも二桁ほど小さく、このような構造の絶縁膜をＭＯＳトランジスタのゲート絶縁膜に使うことにより、ゲートリーク電流を最小化できることがわかる。
【００８２】
また、図１３あるいは図１６で説明した酸化膜成長の０．４ｎｍにおける停留現象の結果、図２１（Ａ）に示すようにシリコン基板２１上に形成された酸化膜３２に当初膜厚の変化ないし凹凸が存在していても、酸化膜成長の際に膜厚の増大が図２１（Ｂ）に示すように０．４ｎｍの近傍において停留するため、停留期間内で酸化膜成長を継続することにより、図２１（Ｃ）に示す非常に平坦な、一様な膜厚の酸化膜３２を得ることができる。ただし図２１（Ａ）〜（Ｃ）は、図１８のシリコン基板３１上の一つ一つのテラス面における酸化膜成長を示している。
【００８３】
先にも説明したように、非常に薄い酸化膜に対しては、現状では統一された膜厚測定方法が存在しない。このため、図２１（Ｃ）の酸化膜３２の膜厚値自体は、測定方法で異なる可能性がある。しかし、先に説明した理由から、酸化膜成長に停留が生じる厚さは、２原子層分の厚さであることがわかっており、従って、好ましい酸化膜３２の膜厚は、約２原子層分の厚さであると考えられる。この好ましい厚さには、２原子層分の厚さが酸化膜２２全体にわたり確保されるように、部分的に３原子層分の厚さの領域が形成されている場合も含まれる。すなわち、好ましい酸化膜２２の厚さは、実際には２〜３原子層の範囲であると考えられる。
【００８４】
このように、厚さが０．４ｎｍ、あるいは２〜３原子層の範囲のシリコン酸化膜は安定に、再現性良く形成することができ、高誘電体膜と組み合わせることにより、ゲート絶縁膜の実効的な膜厚が薄く、非常に微細化された高速ＭＯＳトランジスタを実現することが可能になる。
【００８５】
なお、本実施例では酸化膜３２はＵＶＯ2ラジカル酸化処理により形成された酸化膜としたが、酸化膜３２はこのような酸化膜に限定されるものではなく、低いラジカル密度で精密に酸化を行える酸化方法で形成された酸化膜であれば、どのようなものであってもよい。
【００８６】
図２２は、図１９のＵＶ−Ｏ2処理室１０Ａにおいて行われるラジカル酸化処理の条件を説明する図である。
【００８７】
図２２を参照するに、横軸は紫外光源により励起される酸素ラジカルのｍＴｏｒｒ単位で表した分圧を対数スケールで示し、一方縦軸は、プロセス開始後、図１３に示す停留現象が生じるようになるまでのプロセス時間、および停留現象が消滅するまでのプロセス時間を、同じく対数スケールで示す。横軸の酸素ラジカル分圧は酸素ラジカル密度に対応しており、前記紫外光源の駆動パワーないし紫外光照射強度と紫外光波長とにより決定される。
【００８８】
以下に、紫外光照射強度とラジカル密度との関係を、１７２ｎｍの紫外光波長を使った場合の例について説明する。
【００８９】
先の図１３で説明した実験において、１００％駆動状態で窓面直下の紫外光強度が５０ｍＷ／ｃｍ2となる紫外光源を使い、プロセス圧を０．０２Ｔｏｒｒ（２．６６Ｐａ）に維持したまま１５０ＳＣＣＭの流量の酸素ガスを基板表面に流した場合、紫外光源は４．３４×１０16／ｃｍ2・秒のフォトンフラックスを形成する。前記紫外光源が幅２ｃｍ幅の管状ランプであり、このランプにより２０ｃｍ径のシリコンウェハを照射した場合を考えると、シリコンウェハ表面における平均的なフォトンフラックスの値は、前記フォトンフラックス値の約１／１０の、４．３４×１０15／ｃｍ2となる。
【００９０】
一方、波長が１７２ｎｍの紫外光に対する酸素分子の吸収断面積は６×１０-19ｃｍ2であることが知られているので、式Ｉ／Ｉ0＝ｅｘｐ（−σｎｘ）で与えられるプロセス雰囲気中における紫外光の透過率は、０．９９１６と求められる。ただし、ここでプロセス圧力は０．０２Ｔｏｒｒ（２．６６Ｐａ）とし、プロセス雰囲気中における気体分子密度ｎは７．０５×１０14ｃｍ-3、紫外光は処理容器中を、２０ｃｍの距離を進むものとした。
【００９１】
そこで、紫外光が処理容器中において２０ｃｍの距離を進む間にプロセス雰囲気により吸収されるラジカル量は、単位面積単位時間あたり、前記フォトンフラックス値４．３４×１０15／ｃｍ2に比率０．００８４を乗じて、３．６５×１０13／ｃｍ2・秒となり、これと同じ割合で、酸素ラジカルが処理容器中に形成される。
【００９２】
一方、処理容器中における酸素ガスのフラックスは、シャワーヘッドの面積を３１４ｃｍ2とすると、標準状態体積換算で７．９８×１０-3ｃｃ／ｃｍ2・秒となる。これは分子数に換算すると、２．１３８×１０17／ｃｍ2・秒となる。そこで、フラックス比の値、３．６５×１０13／２．１３８×１０17＝１．７１×１０-4から、０．０２Ｔｏｒｒ（２．６６Ｐａ）のプロセス圧の下で発生する酸素ラジカルの分圧は、３．４２×１０-6Ｔｏｒｒ（＝１．７１×１０-4×０．０２）となる。
【００９３】
このように、光強度１００％、酸素ガス流量１５０ＳＣＣＭ，プロセス圧（＝処理容器内圧）０．０２Ｔｏｒｒ（２．６６Ｐａ）の場合に前記処理容器中に形成される酸素ラジカル濃度は、約３．４２×１０-6Ｔｏｒｒ（４．５４×１０-4Ｐａ）となることがわかる。同様な手続により、他の様々な条件について、ラジカル密度を計算することが可能である。
【００９４】
図２２を参照するに、処理容器中のラジカル密度が高い場合、図１３よりわかるように停留現象はプロセス開始後すぐに発生するのに対し、ラジカル密度が低い場合には、プロセス開始後、長い時間が経過した後、生じる。これは、ラジカル密度が高い場合、酸化膜の成膜速度が大きく、短時間で０．４ｎｍの停留膜厚に達するのに対し、ラジカル密度が低い場合、酸化膜の成膜速度が小さく、０．４ｎｍの停留膜厚に達するのに長い時間を要する事情に対応している。
【００９５】
同様に、停留現象が発生してから消滅するまでの停留時間もラジカル密度によって変化し、ラジカル密度が高い場合には停留時間も減少し、一方ラジカル密度が低い場合には停留時間は増大する。
【００９６】
実際の半導体装置の製造工程を考えると、停留現象が発生するまでのプロセス時間が長すぎると半導体装置の製造スループットが低下するので、ラジカル密度にはおのずから下限が存在する。また停留現象が継続する時間が短すぎると、２〜３原子層の好ましい膜厚の酸化膜を安定に形成できなくなるため、ラジカル密度には、おのずから上限が存在する。
【００９７】
図２２は、ラジカル酸化処理を１７２ｎｍの波長の紫外光を使い、基板酸化を４５０℃で行う場合についての例を示しているが、この関係から、ラジカル分圧の下限は許容プロセス時間を５分間（３００秒）以下として、１×１０-4ｍＴｏｒｒ（１３３×１０-7Ｐａ）、ラジカル分圧の上限は、必要停留時間をおよそ１００秒間以上として、１ｍＴｏｒｒ（１３３×１０-3Ｐａ）になることがわかる。また、これに対応した紫外光照射パワーは、光源１４Ｂの窓直下において５〜５０ｍＷ／ｃｍ2となる。
【００９８】
図２２では、停留現象の発生と消滅とを表す二本の直線の間隔は、ラジカル分圧が増大するにつれて増大しているように見えるが、図２２の縦軸および横軸は対数でプロットされているため、前記間隔に対応した停留時間の値は、ラジカル分圧と共に実際には減少している。また、上記ラジカル酸化処理の際、酸素ガス分圧は１〜１０００ｍＴｏｒｒ（１３３×１０-3Ｐａ〜１３３Ｐａ）の範囲に設定するのが好ましい。
【００９９】
なおこのようなラジカル酸化を、他の波長の紫外光を使って行うことも可能である。この場合、雰囲気ガスによる紫外光の吸収を考えると、処理容器内において前記１×１０-4ｍＴｏｒｒ（１．３３×１０-2ｍＰａ）以上１ｍＴｏｒｒ（１３３ｍＰａ）以下のラジカル密度を実現しようとすると、紫外光源の駆動あるいは雰囲気ガス組成を変化させる必要がある。
【０１００】
例えば波長が１４６ｎｍの紫外光源を前記紫外光源として使う場合には、波長が１７２ｎｍの場合よりも２５倍大きい光吸収を考慮して、雰囲気中の酸素分圧を０．０５〜５０ｍＴｏｒｒ（６．７ｍＰａ〜６．７Ｐａ）の範囲に設定するのが好ましい。
［第３実施例］
酸化膜の窒化処理
ところで、先にも説明したように、このようにして形成された厚さが２〜３原子層分の酸化膜を図１のような超高速ＭＯＳトランジスタのベース酸化膜３として使う場合には、前記ベース酸化膜３中にさらに窒素を導入し、酸窒化膜に変換しておくのが有利である。ただし、その際に窒素原子がシリコン基板中にまで侵入してはならず、またシリコン基板２とベース酸化膜３との間の界面の平坦性が劣化してはならない。
【０１０１】
以下、本発明の第３実施例による、このような酸化膜の窒化処理について説明する。
【０１０２】
図２３は、平坦化されたシリコン基板１１表面上に非常に薄いベース酸化膜１２を、酸窒化膜１２Ａを含めて形成するための、本発明の第３実施例による基板処理装置４０の概略的構成を示す。
【０１０３】
図２３を参照するに、基板処理装置４０は、ヒータ４２Ａを備えプロセス位置と基板搬入・搬出位置との間を上下動自在に設けられた基板保持台４２を収納し、前記基板保持台４２と共にプロセス空間４１Ｂを画成する処理容器４１を備えており、前記基板保持台４２は駆動機構４２Ｃにより回動される。なお、前記基板保持台４２と駆動機構４２Ｃとの結合部には磁気シール４８が形成され、磁気シール４８は真空環境に保持される磁気シール室４２Ｂと大気環境中に形成される駆動機構４２Ｃとを分離している。磁気シール４８は液体であるため、前記基板保持台４２は回動自在に保持される。
【０１０４】
図示の状態では、前記基板保持台４２はプロセス位置にあり、下側に被処理基板の搬入・搬出のための搬入・搬出室４１Ｃが形成されている。前記処理容器４１はゲートバルブ４７Ａを介して基板搬送ユニット４７に結合されており、前記基板保持台４２が搬入・搬出４１Ｃ中に下降した状態において、前記ゲートバルブ４７Ａを介して基板搬送ユニット４７から被処理基板Ｗが基板保持台４２上に搬送され、また処理済みの基板Ｗが基板保持台４２から基板搬送ユニット４７に搬送される。
【０１０５】
図２３の基板処理装置４０では、前記処理容器４１のゲートバルブ４７Ａに近い部分に排気口が形成されており、前記排気口４１Ａにはバルブ４７Ａを介してターボ分子ポンプ４３Ｂが結合されている。前記ターボ分子ポンプ４３Ｂには、さらにドライポンプおよびメカニカルブースターポンプを結合して構成したポンプ４４がバルブ４３Ｃを介して結合されており、前記ターボ分子ポンプ４３Ｂおよびドライポンプ４４を駆動することにより、前記プロセス空間４１Ｂの圧力を１．３３×１０-1〜１．３３×１０-4Ｐａ（１０-3〜１０-6Ｔｏｒｒ）まで減圧することが可能になる
一方、前記排気口４１Ａはバルブ４４ＡおよびＡＰＣ４４Ｂを介して直接にもポンプ４４に結合されており、前記バルブ４４Ａを開放することにより、前記プロセス空間は、前記ポンプ４４により１．３３Ｐａ〜１３．３ｋＰａ（０．０１〜１００Ｔｏｒｒ）の圧力まで減圧される。
【０１０６】
前記処理容器４１には、被処理基板Ｗを隔てて前記排気口４１Ａと対向する側に酸素ガスを供給される処理ガス供給ノズル４１Ｄが設けられており、前記処理ガス供給ノズル４１Ｄに供給された酸素ガスは、前記プロセス空間４１Ｂ中を前記被処理基板Ｗの表面に沿って流れ、前記排気口４１Ａから排気される。このように前記処理ガス供給ノズル４１Ｄから供給された処理ガスを活性化し酸素ラジカルを生成させるため、図２３の基板処理装置４０では前記処理容器４１上，前記処理ガス供給ノズル４１Ｄと被処理基板Ｗとの間の領域に対応して石英窓４５Ａを有する紫外光源４５が設けられる。すなわち前記紫外光源４５を駆動することにより前記処理ガス供給ノズル４１Ｄからプロセス空間４１Ｂに導入された酸素ガスが活性化され、その結果形成された酸素ラジカルが前記被処理基板Ｗの表面に沿って流れる。これにより、前記被処理基板Ｗの表面に、１ｎｍ以下の膜厚の、特に２〜３原子層分の厚さに相当する約０．４ｎｍの膜厚のラジカル酸化膜を形成することが可能になる。
【０１０７】
また前記処理容器４１には前記被処理基板Ｗに対して排気口４１Ａと対向する側にリモートプラズマ源４６が形成されている。そこで前記リモートプラズマ源４６にＡｒなどの不活性ガスと共に窒素ガスを供給し、これをプラズマにより活性化することにより、窒素ラジカルを形成することが可能である。このようにして形成された窒素ラジカルは前記被処理基板Ｗの表面に沿って流れ、基板表面を窒化する。なお、リモートプラズマ源４６に窒素の代わりに酸素を導入することで、基板表面を酸化することも可能である。
【０１０８】
図２３の基板処理装置４０では、さらに前記搬入・搬出室４１Ｃを窒素ガスによりパージするパージライン４１ｃが設けられ、さらに前記磁気シール室４２Ｂを窒素ガスによりパージするパージライン４２ｂおよびその排気ライン４２ｃが設けられている。より詳細に説明すると、前記排気ライン４２ｃにはバルブ４９Ａを介してターボ分子ポンプ４９Ｂが結合され、前記ターボ分子ポンプ４９Ｂはバルブ４９Ｃを介してポンプ４４に結合されている。また、前記排気ライン４２ｃはポンプ４４とバルブ４９Ｄを介して直接に結合されており、これにより磁気シール室４２Ｂを様々な圧力に保持することが可能になる。
【０１０９】
前記搬入・搬出室４１Ｃはポンプ４４によりバルブ４４Ｃを介して排気され、あるいはターボ分子ポンプ４３Ｂによりバルブ４３Ｄを介して排気される。前記プロセス空間４１Ｂ中において汚染が生じるのを回避するために、前記搬入・搬出室４１Ｃはプロセス空間４１Ｂよりも低圧に維持され、また前記磁気シール室４２Ｂは差動排気されることで前記搬入・搬出室４１Ｃよりもさらに低圧に維持される。
【０１１０】
以下に、図２３の基板処理装置４０を使って行う被処理基板Ｗ表面の紫外光ラジカル酸化処理、およびその後に行われるリモートプラズマラジカル窒化処理について説明する。
紫外光ラジカル酸化処理
図２４（Ａ），（Ｂ）は、それぞれ図２３の基板処理装置４０を使って被処理基板Wのラジカル酸化を行う場合を示す側面図および平面図である。
【０１１１】
図２４（Ａ）を参照するに、前記処理容器４１中には被処理基板Ｗとして、先の実施例で説明した炭素除去および平坦化処理を行なったシリコン基板が導入され、前記プロセス空間４１Ｂ中には処理ガス供給ノズル４１Ｄから酸素ガスが供給される。
【０１１２】
このようにして供給された酸素は、被処理基板Ｗの表面に沿って流れた後、排気口４１Ａ、ターボ分子ポンプ４３Ｂおよびポンプ４４を通って排気される。ターボ分子ポンプ４３Ｂを使うことにより、前記プロセス空間４１Ｂのプロセス圧が、基板Ｗの酸素ラジカルによる酸化に必要な１０-3〜１０-6Ｔｏｒｒの範囲に設定される。これと同時に、好ましくは１７２ｎｍの波長の紫外光を発生する紫外光源４５を駆動することにより、このようにして形成された酸素ガス流中に酸素ラジカルが形成される。形成された酸素ラジカルは前記被処理基板Ｗの表面に沿って流れる際に、回動している基板表面を酸化する。このような被処理基板Ｗの酸素ラジカルによる酸化により、先の実施例で説明したように、シリコン基板表面に１ｎｍ以下の膜厚の非常に薄い酸化膜、特に２〜３原子層に相当する約０．４ｎｍの膜厚の酸化膜を、安定に再現性良く形成することが可能になる。
【０１１３】
図２４（Ｂ）は図２４（Ａ）の構成の平面図を示す。
【０１１４】
図２４（Ｂ）を参照するに、紫外光源４５は酸素ガス流の方向に交差する方向に延在する管状の光源であり、ターボ分子ポンプ４３Ｂが排気口４１Ａを介してプロセス空間４１Ｂを排気するのがわかる。一方、前記排気口４１Ａから直接にポンプ４４に至る、図２４（Ｂ）中に点線で示した排気経路は、バルブ４４Ａを閉鎖することにより遮断されている。
【０１１５】
図２４（Ｂ）の平面図よりわかるように、ターボ分子ポンプ４３Ｂは、基板搬送ユニット４７を避けて、処理容器４１の横に突出するような形で配置されている。
【０１１６】
図２４（Ａ），（Ｂ）の基板処理の結果、前記シリコン基板Ｗの表面には、図１８の各テラスに対応して、非常に薄いシリコン酸化膜が形成される。このようなシリコン酸化膜の成長の際には、先に図１３あるいは図１６で説明した停留現象が現れ、かかる停留現象を利用することにより、酸化膜の膜厚を、先に説明したように２〜３原子層分に対応する約０．４ｎｍの厚さに設定することが可能である。
リモートプラズマラジカル窒化処理
図２５は、図２３の基板処理装置４０において使われるリモートプラズマ源４６の構成を示す。
【０１１７】
図２５を参照するに、リモートプラズマ源４６は、内部にガス循環通路４６ａとこれに連通したガス入り口４６ｂおよびガス出口４６ｃを形成された、典型的にはアルミニウムよりなるブロック４６Ａを含み、前記ブロック４６Ａの一部にはフェライトコア４６Ｂが形成されている。
【０１１８】
前記ガス循環通路４６ａおよびガス入り口４６ｂ、ガス出口４６ｃの内面にはフッ素樹脂コーティング４６ｄが施され、前記フェライトコア４６Ｂに巻回されたコイルに周波数が４００ｋＨｚの高周波を供給することにより、前記ガス循環通路４６ａ内にプラズマ４６Ｃが形成される。
【０１１９】
プラズマ４６Ｃの励起に伴って、前記ガス循環通路４６ａ中には窒素ラジカルおよび窒素イオンが形成されるが、窒素イオンは前記循環通路４６ａを循環する際に消滅し、前記ガス出口４６ｃからは主に窒素ラジカルＮ2*が放出される。さらに図２５の構成では前記ガス出口４６ｃに接地されたイオンフィルタ４６ｅを設けることにより、窒素イオンをはじめとする荷電粒子が除去され、前記処理空間４１Ｂには窒素ラジカルのみが供給される。
【０１２０】
図２６は、図２５のリモートプラズマ源４６により形成されるイオンの数と電子エネルギの関係を、マイクロ波プラズマ源の場合と比較して示す。
【０１２１】
図２６を参照するに、マイクロ波によりプラズマを励起した場合には窒素分子のイオン化が促進され、多量の窒素イオンが形成されることになる。これに対し５００ｋＨｚ以下の高周波によりプラズマを励起した場合には、形成される窒素イオンの数が大幅に減少する。マイクロ波によりプラズマ処理を行う場合には、図２７に示すように１．３３×１０-3〜１.３３×１０-6Ｐａ（１０-1〜１０-4Ｔｏｒｒ）の高真空が必要になるが、高周波プラズマ処理は、１３．３〜１３．３ｋＰａ（０．１〜１００Ｔｏｒｒ）の比較的高い圧力で実行可能である。
【０１２２】
以下の表２は、マイクロ波によりプラズマを励起する場合と、高周波によりプラズマを励起する場合との間での、イオン化エネルギ変換効率、放電可能圧力範囲、プラズマ消費電力、プロセスガス流量を比較を示す。
【０１２３】
【表２】
Figure 0003778432
表２を参照するに、イオン化エネルギ変換効率は、マイクロ波励起の場合に約１×１０-2程度であるのに対し、ＲＦ励起の場合、約１×１０-7まで減少しており、また放電可能圧力はマイクロ波励起の場合０．１ｍＴｏｒｒ〜０．１Ｔｏｒｒ（１３３ｍＰａ〜１３．３Ｐａ）程度であるのに対し、ＲＦ励起の場合には、０．１〜１００Ｔｏｒｒ（１３．３Ｐａ〜１３．３ｋＰａ）程度であることがわかる。これに伴い、プラズマ消費電力はＲＦ励起の場合の方がマイクロ波励起の場合よりも大きく、プロセスガス流量は、ＲＦ励起の場合の法がマイクロ波励起の場合よりもはるかに大きくなっている。
【０１２４】
図２３の基板処理装置では、酸化膜の窒化処理を窒素イオンではなく窒素ラジカルＮ2*で行っており、このため励起される窒素イオンの数は少ない方が好ましい。また被処理基板に加えられるダメージを最小化する観点からも、励起される窒素イオンの数は少ないのが好ましい。さらに図２３の基板処理装置では、励起される窒素ラジカルの数も少なく、高誘電体ゲート絶縁膜下の非常に薄い、せいぜい２〜３原子層程度の厚さしかないベース酸化膜を窒化するのに好適である。
【０１２５】
図２８（Ａ），（Ｂ）は、それぞれ図２３の基板処理装置４０を使って被処理基板Wのラジカル窒化を行う場合を示す側面図および平面図である。
【０１２６】
図２８（Ａ），（Ｂ）を参照するに、リモートプラズマラジカル源４６にはＡｒガスと窒素ガスが供給され、プラズマを数１００ｋＨｚの周波数で高周波励起することにより窒素ラジカルが形成される。形成された窒素ラジカルは前記被処理基板Ｗの表面に沿って流れ、前記排気口４１Ａおよびポンプ４４を介して排気される。その結果前記プロセス空間４１Ｂは、基板Ｗのラジカル窒化に適当な、１．３３Ｐａ〜１３．３ｋＰａ（０．０１〜１００Ｔｏｒｒ）の範囲のプロセス圧に設定される。このようにして形成された窒素ラジカルは、前記被処理基板Ｗの表面に沿って流れる際に、被処理基板Ｗの表面を窒化する。
【０１２７】
図２８（Ａ），（Ｂ）の窒化工程では、窒化工程に先立つパージ工程で前記バルブ４３Ａおよび４３Ｃが開放され、バルブ２４Ａが閉鎖されることで前記処理空間４１Ｂの圧力が１．３３×１０-1〜１．３３×１０-4Ｐａの圧力まで減圧され、処理空間４１Ｂ中に残留している酸素や水分がパージされるが、その後の窒化処理ではバルブ４３Ａおよび４３Ｃは閉鎖され、ターボ分子ポンプ４３Ｂはプロセス空間４１Ｂの排気経路には含まれない。
【０１２８】
このように、図２３の基板処理装置４０を使うことにより、被処理基板Ｗの表面に非常に薄い酸化膜を形成し、その酸化膜表面をさらに窒化することが可能になる。
【０１２９】
図２９（Ａ）は、図２３の基板処理装置４０によりＳｉ基板上に熱酸化処理により２．５ｎｍの厚さに形成された酸化膜を、図２５のＲＦリモートプラズマ源４６を使って、表３に示す条件で窒化した場合の前記酸化膜中における窒素濃度分布を示し、図２９（Ｂ）は、同じ酸化膜中における窒素濃度分布と酸素濃度分布との関係を示す。
【０１３０】
【表３】
Figure 0003778432
表３を参照するに、基板処理装置４０を使ったＲＦ窒化処理の際には、前記処理空間４１Ｂ中に窒素を５０ＳＣＣＭの流量で、またＡｒを２ＳＬＭの流量で供給し、窒化処理は１Ｔｏｒｒ（１３３Ｐａ）の圧力下で行われるが、窒化処理開始前に一旦処理空間２１Ｂの内圧を１０-6Ｔｏｒｒ（１.３３×１０-4Ｐａ）程度まで減圧し、内部に残留している酸素あるいは水分を十分にパージしている。このため、前記１Ｔｏｒｒ程度の圧力で行われる窒化処理の際には、前記処理空間４１Ｂ中において残留酸素はＡｒおよび窒素により希釈されており、残留酸素濃度、従って残留酸素の熱力学的な活動度は非常に小さくなっている。
【０１３１】
これに対し、マイクロ波プラズマを使った窒化処理では、窒化処理の際の処理圧力がパージ圧と同程度であり、従ってプラズマ雰囲気中において残留酸素は高い熱力学的な活動度を有するものと考えられる。
【０１３２】
図２９（Ａ）を参照するに、マイクロ波励起プラズマにより窒化した場合には酸化膜中に導入される窒素の濃度は限られており、酸化膜の窒化は実質的に進行していないことがわかる。これに対し本実施例のようにＲＦ励起プラズマにより窒化した場合には、酸化膜中において窒素濃度が深さと共に直線的に変化し、表面近傍では２０％近い濃度に達していることがわかる。
【０１３３】
図３０は、ＸＰＳ（Ｘ線光電子分光スペクトル）を使って行う図２９（Ａ）の測定の原理を示す。
【０１３４】
図３０を参照するに、シリコン基板２上に酸化膜３を形成された試料には所定の角度で斜めにＸ線が照射され、励起された光電子スペクトルを検出器ＤＥＴ１，ＤＥＴ２により、様々な角度で検出する。その際、例えば９０°の深い検出角に設定された検出器ＤＥＴ１では励起光電子の酸化膜１２内における行路が短く、従って前記検出器ＤＥＴ１で検出される光電子スペクトルには酸化膜３の下部の情報を多く含まれるに対し、浅い検出角に設定された検出器ＤＥＴ２では、励起光電子の酸化膜３中における行路が長く、従って、検出器ＤＥＴ２は主に酸化膜３の表面近傍の情報を検出する。
【０１３５】
図２９（Ｂ）は、前記酸化膜中における窒素濃度と酸素濃度との関係を示す。ただし図２９（Ｂ）中、酸素濃度はＯ1s軌道に対応するＸ線強度により表されている。
【０１３６】
図２９（Ｂ）を参照するに、酸化膜の窒化を本発明のようにＲＦリモートプラズマで行った場合には、窒素濃度の増大に伴って酸素濃度が減少しており、酸化膜中において窒素原子が酸素原子を置き換えていることがわかる。これに対し、酸化膜の窒化をマイクロ波プラズマで行った場合には、このような置換関係は見られず、窒素濃度と共に酸素濃度が低下する関係は見られない。また特に図２９（Ｂ）においては、マイクロ波窒化により５〜６％の窒素を導入した例においては酸素濃度の増加が見られており、これは窒化と共に酸化膜の増膜が起こることを示唆している。このようなマイクロ波窒化に伴う酸素濃度の増加は、マイクロ波窒化が高真空中において行われ、従って処理空間中に残留する酸素あるいは水分が高周波リモートプラズマ窒化の場合のようにＡｒガスや窒素ガスにより希釈されることがなく、雰囲気中において高い活動度を有することによるものと考えられる。
【０１３７】
図３１は、図２３の基板処理装置４０において酸化膜を４Å（０．４ｎｍ）および７Å（０．７ｎｍ）の厚さに形成し、これを前記リモートプラズマ源４６を使った図２８（Ａ），（Ｂ）の窒化工程により窒化した場合の窒化時間と膜中の窒素濃度との関係を示す。また図３２は、図３１の窒化処理に伴う窒素の酸化膜膜表面への偏析の様子を示す。なお図３１，３２には、酸化膜を急速熱酸化処理により５Å（０．５ｎｍ）および７Å（０．７ｎｍ）の厚さに形成した場合をも示している。
【０１３８】
図３１を参照するに、膜中の窒素濃度は、いずれの酸化膜であっても窒化処理時間と共に上昇するが、特に紫外光ラジカル酸化により形成された２原子層分に対応する０．４ｎｍの膜厚を有する酸化膜の場合に、あるいはこれに近い０．５ｎｍの膜厚を有する熱酸化膜の場合に、膜中の窒素濃度が最大になっている。
【０１３９】
図３２においては図３０において検出器ＤＥＴ１およびＤＥＴ２をそれぞれ３０°および９０°の検出角に設定して窒素濃度を検出した結果を示す。
【０１４０】
図３２中、図３２の縦軸は３０°の検出角で得られる膜表面に偏析している窒素原子からのＸ線スペクトル強度を、９０°の検出角で得られる膜全体に分散している窒素原子からのＸ線スペクトル強度の値で割ったものになっており、この値が大きい場合には、表面への窒素の偏析が生じていることを示す。
【０１４１】
図３２を参照するに、酸化膜が紫外光励起酸素ラジカル処理により７Åの膜厚に形成されたものの場合，窒素原子は当初表面に偏析するが、９０秒間の窒化処理を行った後では、膜中にほぼ一様に分布していることがわかる。また他の膜でも、９０秒間の窒化処理で、窒素原子の膜中の分布はほぼ一様になることがわかる。
【０１４２】
図３３の実験では、図２３の基板処理装置４０において、前記紫外光ラジカル酸化処理およびリモートプラズマ窒化処理を、１０枚のウェハ（ウェハ＃１〜ウェハ＃１０）について繰り返し実行した。図３３は、このようにして得られた酸窒化膜のウェハ毎の膜厚変動を示す。ただし図３３の結果は、図２３の構成において前記紫外光源４５を駆動して行う紫外光ラジカル酸化処理の際、ＸＰＳ測定により求めた酸化膜の膜厚が０．４ｎｍになるように酸化膜を形成し、次いでこのようにして形成された酸化膜を、前記リモートプラズマ源４６を駆動して行う窒化処理により、窒素原子を約４％含む酸窒化膜に変換した場合についてのものである。
【０１４３】
図３３を参照するに、縦軸は、このようにして得られた酸窒化膜についてエリプソメトリにより求めた膜厚を示すが、図３３よりわかるように得られた膜厚はほぼ８Å（０．８ｎｍ）で、一定していることがわかる。
【０１４４】
図３４は、図２３の基板処理装置４０により膜厚が０．４ｎｍの酸化膜をシリコン基板上に紫外光源４５を使ったラジカル酸化処理により形成した後、これをリモートプラズマ源４６により窒化した場合の、窒化による膜厚増を調べた結果を示す。
【０１４５】
図３４を参照するに、当初（窒化処理を行う前）膜厚が約０．３８ｎｍであった酸化膜は、窒化処理により４〜７％の窒素原子を導入された時点で膜厚が約０．５ｎｍまで増大しているのがわかる。一方、窒化処理により窒素原子を約１５％導入した場合には膜厚は約１．３ｎｍまで増大しており、この場合には導入された窒素原子が酸化膜を通過してシリコン基板中に侵入し、窒化膜を形成しているものと考えられる。
【０１４６】
図３４中には、厚さが０．４ｎｍの酸化膜中に窒素を一層分だけ導入した理想的なモデル構造についての窒素濃度と膜厚との関係を▲で示している。
【０１４７】
図３４を参照するに、この理想的なモデル構造では、窒素原子導入後の膜厚が約０．５ｎｍとなり、その場合の膜厚の増加は約０．１ｎｍ，窒素濃度は約１２％となる。このモデルを基準とすると、図２３の基板処理装置４０により酸化膜の窒化を行う場合、膜厚増は同程度の０．１〜０．２ｎｍに抑制するのが好ましいことが結論される。またその際に膜中に取り込まれる窒素原子の量は、最大で１２％程度になると見積もられる。
【０１４８】
図３５（Ａ），（Ｂ）は、図２３の基板処理装置４０によりシリコン基板Ｗ上に酸化膜を、シリコン基板Ｗを駆動機構４２Ｃにより回転させながら２ｎｍの厚さに形成し、形成された酸窒化膜の窒素濃度分布および膜厚分布を測定した結果を示す。ただし図３５（Ａ），（Ｂ）の実験は、２ｎｍの厚さに形成されたシリコン基板を回転させながら、１３３Ｐａの圧力下、４５０℃の基板温度でＡｒガスを２ＳＬＭ、窒素ガスを５０ｓｃｃｍの流量供給しながら行っている。図３５（Ａ）中、基板表面のうち窒素が濃集している部分が明るく示されている。また図３５（Ｂ）には、エリプソメトリで求めた酸窒化膜の膜厚とＸＰＳ分析で求めた窒素濃度とが示されている。
【０１４９】
図３５（Ａ），（Ｂ）の結果は、図２３の基板処理装置４０においてこのように基板Ｗを回転させ、さらにＡｒガスおよび窒素ガスの流量を最適化することにより、非対称なラジカル流が生じる基板処理装置４０においても、基板Ｗの表面全体にわたり、ほぼ一様な窒素分布を実現することができることを示している。
［第４実施例］
先にも説明したように、図１の高誘電体ゲート絶縁膜を有する半導体装置１を製造する場合には、このような基板処理装置４０で形成されたベース酸化膜３上に高誘電体膜４を形成する必要がある。
【０１５０】
高誘電体膜４は典型的にはＣＶＤ法により形成され、例えばＺｒＯ2膜を形成する場合にはＺｒＣｌ4やその他のＺｒを含む気相原料を使い、これを酸化することによりＺｒＯ2膜を堆積させる。
【０１５１】
このような高誘電体膜１３の形成は、図２８（Ａ），（Ｂ）のラジカル酸化膜の窒化工程に引き続いて、被処理基板を外気に触れさせることなく行うことが好ましく、このため図２３の基板処理装置４０はＣＶＤ室を含んだクラスタ型の基板処理装置中に組み込むのが望ましい。また、このようなクラスタ型の基板処理装置には、先に説明したＵＶ−Ｎ2処理による有機物除去工程と原子層レベルでの平坦化処理工程とを組み込むのが好ましい。
【０１５２】
図３６は、本発明の第４実施例によるこのようなクラスタ型基板処理装置５０の概略的な構成を示す。
【０１５３】
図３６を参照するに、クラスタ型基板処理装置５０は、被処理基板Wを出し入れするカセットモジュール５１と、前記カセットモジュール５１にゲートバルブを介して結合された基板搬送室５２とを含み、前記基板搬送室５２には、さらにＤＨＦ処理を行う基板洗浄室５３，先の実施例で説明した有機物除去処理を行うＵＶ−Ｎ2処理室５４，平坦化処理を行う急速熱処理室（ＲＴＰ）５５，図２３の基板処理装置４０を含みＵＶ−Ｏ2ラジカル処理によるベース酸化膜の形成およびプラズマラジカルによる窒化処理を行うＵＶ−Ｏ2／ＰＬＡＳＭＡ−Ｎ2処理室５６，ＡＬＤ法などにより高誘電体膜の堆積を行うＣＶＤ室５７，および冷却室５８が結合される。
【０１５４】
そこでカセットモジュール５１から基板搬送室５２に導入された被処理基板Ｗはまず基板洗浄室５３に送られ、自然酸化膜を除去される。次いで被処理基板Ｗは基板搬送室５２をＵＶ−Ｎ2処理室５４に送られ、有機物が除去される。さらに被処理基板ＷはＲＴＰ室５５に基板搬送室５２を介して搬送され、原子層レベルでの平坦化処理がなされる。
【０１５５】
このように平坦化処理がなされた被処理基板Ｗは、ついで基板搬送室５２を介してＵＶ−Ｏ2／ＰＬＡＳＭＡ−Ｎ2処理室５６に送られ、図１のベース酸化膜３および窒化膜３Ａが形成される。
【０１５６】
その後、被処理基板Ｗは基板搬送室５２を通ってＣＶＤ室５７に送られて高誘電体膜４が形成され、さらに急速熱処理室５５に送られて結晶化および酸素欠損補償がなされる。急速熱処理室５５における処理の後、被処理基板Ｗは基板搬送室５２を通ってカセットモジュール５１に送られる。
【０１５７】
ところで、図３６のクラスタ型基板処理装置５０では、各々の処理室５３〜５８には協働する様々な装置類が設けられており、その結果、処理室はそれ自体の他に、図３６中に破線で示す面積を必要とする。その際、処理室のうち、基板搬送室５２に面する側の部分は、他の処理室との間隔が狭く、利用可能なスペースが限られていることがわかる。
【０１５８】
そこで、このようなクラスタ型の基板処理装置５０において図２３の基板処理装置４０を使おうとすると、処理容器４１が基板搬送室５２に結合されることになるが、その場合、図２４（Ｂ）に示されている、処理容器４１の基板搬送室５２に近い側において側方に突出するターボ分子ポンプ４３Ｂが隣接する処理室と干渉してしまう問題が生じる。
【０１５９】
ターボ分子ポンプ４３Ｂは処理容器４１の減圧を速やかに行うために排気口４１Ａの近傍に設ける必要があるが、基板搬送室４２の下には搬送ロボットなど、様々な装置が設けられており、これに利用できるスペースは存在しない。また、処理容器４１の下には基板回転機構４２Ｃをはじめとする様々な装置が設けられており、やはりターボ分子ポンプ２３Ｂを設けるスペースは得られない。
【０１６０】
図３７（Ａ），（Ｂ）は、本発明の一実施例による基板処理装置４０Ａの構成を示す、それぞれ側面図および平面図である。ただし図３７（Ａ），（Ｂ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【０１６１】
図３７（Ａ），（Ｂ）を参照するに、基板処理装置４０はターボ分子ポンプ２３Ｂを、図３６のようなクラスタ型基板処理装置を構成した場合にスペースの余裕が得られる処理容器４１の外側、すなわち前記基板搬送ユニット４７と反対の側に配置する。これに伴い、前記処理容器４１には前記ターボ分子ポンプ４３Ｂに協働する排気口４１Ｅが、前記基板搬送室と反対の側に形成される。さらに酸素ラジカルが前記被処理基板Ｗの表面を通って前記排気口４７１Ｅに流れるように、酸素を導入する処理ガスノズル４１Ｄおよび紫外光源４５が、被処理基板Ｗよりも前記基板搬送室４７に近い側に設けられる。
【０１６２】
前記ターボ分子ポンプ４３Ｂは前記処理容器４１の下部に垂直な向きで、すなわち吸気口と排気口とが上下に配列するような向きで、バルブ４３Ａを介して結合されており、前記ターボ分子ポンプ４３Ｂの排気口は、前記処理容器４１の排気口４１Ａからバルブ４４Ａを経て前記ポンプ４４に至る排気ラインに、バルブ４４Ａの後ろで結合されている。
【０１６３】
基板処理装置４０Ａはターボ分子ポンプ４３Ｂが外側、すなわち基板搬送ユニット４７と反対の側に形成配置されるため、図３６のようなクラスタ型の基板処理装置を構成しても、ターボ分子ポンプ４３Ｂが隣接する処理室と干渉する問題は生じない。
【０１６４】
図３８（Ａ），（Ｂ）は、前記基板処理装置４０Ａを使って図１のベース酸化膜３を形成する工程を示す。
【０１６５】
図３８（Ａ），（Ｂ）を参照するに、ベース酸化膜形成工程ではバルブ４３Ａおよび４３Ｃが開放され、バルブ４４Ａが閉鎖される。その結果、前記プロセス空間４３Ｂは前記排気口４１Ｅにおいてターボ分子ポンプ４３Ｂにより１．３３×１０-1〜１．３３×１０-4Ｐａ（１０-3〜１０-6Ｔｏｒｒ）の高真空状態に減圧され、この状態で前記処理ガスノズル４１Ｄから酸素ガスがプロセス空間４１Ｂに導入される。さらに前記被処理基板Ｗを基板回転機構４２Ｃにより回転させながら紫外光源４５を適当なエネルギで駆動することにより、形成された酸素ラジカルが基板表面に沿って排気口４１Ｅへと流れ、基板表面を一様に酸化する。これにより、１ｎｍ以下、特に２〜３原子層の膜厚に対応する約０．４ｎｍの膜厚を有する非常に薄いシリコン酸化膜を、シリコン基板表面に一様に再現性良く安定に形成することが可能になる。もちろん、厚さが１ｎｍを超えるシリコン酸化膜を形成することも可能である。
【０１６６】
図３９（Ａ），（Ｂ）は、本実施例の基板処理装置４０Ａを使い、図３８（Ａ），（Ｂ）の工程の後、形成されたベース酸化膜１２の表面を窒化し、酸窒化膜１２Ａを形成する工程を示す。
【０１６７】
図３９（Ａ），（Ｂ）を参照するに、窒化工程では前記バルブ４３Ａおよび４３Ｃが閉鎖され、バルブ４４Ａが開放される。これによりターボ分子ポンプ４３Ｂは排気系から遮断され、前記プロセス空間４１Ｂは前記ポンプ４４により、直接に排気され、１．３３Ｐａ〜１３．３ｋＰａ（０．０１〜１００Ｔｏｒｒ）の圧力に減圧される。
【０１６８】
この状態で前記リモートプラズマ源４６にＡｒガスと窒素ガスとを供給し、さらにこれを高周波励起することにより、窒素ラジカルが形成される。形成された窒素ラジカルは、前記被処理基板Ｗの表面に沿って排気口４１Ａへと流れ、その際に回転している被処理基板Ｗの表面を一様に窒化する。このような窒化により、図１に示すベース酸化膜３の表面は酸窒化膜３Ａに変換される。
【０１６９】
本実施例の基板処理装置４０Ａを、図３６に示すクラスタ型基板処理装置５０において処理室５６に使うことにより、このようにして形成された酸窒化膜３Ａを含むベース酸化膜３上に、引き続いてＺｒＯ2，ＨｆＯ2，Ｔａ2Ｏ5，ＺｒＳｉＯ4，ＨｆＳｉＯ4，Ａｌ2Ｏ3などの高誘電体膜４を形成することが可能になる。
【０１７０】
なお以上の説明では、基板処理装置４０Ａを使って非常に薄いベース酸化膜を形成する例を説明したが、本発明はかかる特定の実施例に限定されるものではなく、シリコン基板あるいはシリコン層上に高品質の酸化膜、窒化膜あるいは酸窒化膜を、所望の膜厚に形成するのに適用することが可能である。
［第５実施例］
図４０（Ａ），（Ｂ）は、本発明の第５実施例によるＵＶ−Ｎ2基板処理装置６０の構成を示す。
【０１７１】
図４０（Ａ），（Ｂ）を参照するに、基板処理装置６０は図２の基板処理装置１０の一変形例となっており、排気ポート６１Ａより排気され被処理基板６２を保持する処理容器６１を備え、前記被処理基板６２は、前記処理容器６１中において、石英ガラスよりなり光学的に透明な基板保持台６１Ｂ上に保持される。さらに前記処理容器６１中には、前記被処理基板６２に対向するように石英ガラスシャワーヘッド６１Ｃが形成されている。
【０１７２】
前記処理容器６１の上部には、前記被処理基板６２に対向するように石英ガラス窓６１Ｄが形成されており、前記石英ガラス窓６１Ｄの外側には複数の線状エキシマランプを配列した紫外光源６２が形成されている。また前記処理容器６１の底部にも、前記被処理基板６２の底面に対応して別の石英ガラス窓６１Ｅが形成されており、前記石英ガラス窓６１Ｅの外側には、赤外加熱ランプ６３が形成されている。また、前記石英ガラス窓６１Ｄと紫外光源６２との間には、前記紫外光源６２を保護するために可動シャッタ機構６４が形成されている。
【０１７３】
図４０（Ａ）の状態では、前記処理容器６１中に窒素ガスが導入されており、前記可動シャッタ機構６４を開放し、紫外光源６２を駆動することにより、前記被処理基板６２表面の有機物等の炭素汚染が除去される。
【０１７４】
図４０（Ａ）の状態では、前記赤外加熱ランプ６３は駆動されない。その結果、先に説明したように、前記シリコン基板６２表面に付着していた、空気中に含まれる炭化水素等に起因する有機物が紫外光源６２からの紫外光により分解し、窒素ガスとともに処理容器６１の外に排出される。
【０１７５】
次に図４０（Ｂ）の状態で前記紫外光源６２が消勢され、シャッタ機構６４が閉じられた後、前記処理容器６１中にＡｒガスが導入される。さらに前記赤外過熱ランプ６３を駆動することにより、前記シリコン基板６２が加熱され、基板表面のシリコン原子が移動して原子層ステップを形成する。図４０（Ｂ）の状態では基板表面から炭素原子が図４０（Ａ）の工程において除去されているため、シリコン基板表面にＳｉＣなどの欠陥が形成されることがなく、シリコン原子がかかる欠陥によってピニングされることがない。このため、９４０℃以上の温度があれば、シリコン原子はシリコン基板表面を自由に移動することが可能である。
【０１７６】
図４０（Ｂ）の工程の後、前記赤外加熱ランプ６３は消勢され、再び図４０（Ａ）の状態に戻ってシャッタ機構６４が開放され、前記処理容器６１中に酸素ガスが導入される。さらに前記紫外光源６３を駆動することにより、先に図４０（Ｂ）の工程において原子層レベルまで平坦化されたシリコン基板６２の表面に非常に薄い、２〜３原子層の厚さのシリコン酸化膜が形成される。
【０１７７】
図４０の基板処理装置６０においても、処理温度圧力とも、通常の半導体装置製造に使われる程度の値であり、また水素処理を必要としないため、前記基板処理装置６０は、他の基板処理装置とともに、クラスタ型の枚葉処理装置を構築するのに適している。
【０１７８】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１７９】
【発明の効果】
本発明によれば、熱処理による基板表面の平坦化工程に先立って、基板表面の炭素を、好ましくは紫外光励起窒素ガス（ＵＶ−Ｎ2）処理により除去することにより、基板表面の平坦化処理の際にシリコン原子をピニングするＳｉＣ等の不純物形成が抑制され、９４０℃程度の比較的低温の熱処理であってもシリコン原子は基板表面を自由に動くことが可能になる。その結果、ポリッシュ基板のような表面に不規則な凹凸が存在するような基板でも凹凸が平坦化され、原子層ステップが現れた非常に平坦性の優れた基板表面が得られる。その際、かかる平坦化処理を、従来のような超高真空環境中、あるいは水素炉中において行なう必要はなく、通常のＡｒなどの希ガス雰囲気で行なうことが可能である。そのため、本発明の基板処理方法は、他の基板処理工程と組み合わせて枚葉式の基板処理を行なうクラスタ型の半導体製造装置を構築するのに適している。
【０１８０】
本発明においては、シリコン基板表面に残留する炭化水素等の有機物が窒素雰囲気中における紫外光照射により分解・低分子化され、その結果生成した低分子炭素化合物が低圧Ｎ2雰囲気中で昇華し、シリコン基板表面から除去されると考えられる。本発明で使われる紫外光の波長では、窒素ガス自体は活性化されず、シリコン基板表面に窒化膜が形成されることはない。前記ＵＶ−Ｎ2処理はＣ＝Ｎ結合以外の炭素結合を切ることができるように１５０ｎｍ以上、２７０ｎｍ以下の波長、特に約１７２ｎｍの波長を有するのが好ましい。
【図面の簡単な説明】
【図１】従来の半導体処理装置の構成を示す図である。
【図２】本発明の第１実施例で使われる基板処理装置の構成を示す図である。
【図３】（Ａ）〜（Ｃ）は、図２の基板処理装置を含むクラスタ型基板処理装置により、様々な前処理を行った後、アルゴンアニールを行ったシリコン基板の表面状態を示す図である。
【図４】図２の基板処理装置を含むクラスタ型基板処理装置の構成を示す図である。
【図５】（Ａ）〜（Ｃ）は、図３（Ａ）〜（Ｃ）の試料に対して行ったＸＰＳによる元素分析の結果を示す図である。
【図６】（Ａ）〜（Ｄ）は、図２の基板処理装置によりＵＶ−Ｎ2処理を行った後、様々な温度でシリコン基板表面を平坦化させた状態を示す図である。
【図７】（Ａ）〜（Ｃ）は、図２の基板処理装置により様々な炭素除去処理を行った場合のシリコン基板表面の状態を示す図である。
【図８】様々な基板前処理を行った場合のシリコン基板表面における残留炭素量を示す図である。
【図９】図６（Ｃ）を拡大して示した図であり、炭素除去処理を行い、さらに平坦化処理を施した後のシリコン基板表面の原子層ステップを示す図である。
【図１０】（Ａ），（Ｂ）は、本発明の第２実施例による、図９のシリコン基板表面上への酸化膜形成工程を示す図である。
【図１１】（Ａ），（Ｂ）は、シリコン基板の研磨表面上への酸化膜形成工程を示す図である。
【図１２】炭素除去処理を行った後平坦化処理を行ったシリコン基板表面に形成した酸化膜の表面状態を示すＡＦＭ像である。
【図１３】本発明の第１実施例における酸化膜形成の際の膜厚と酸化時間との関係を示す図である。
【図１４】本発明で使われるＸＰＳ法による膜厚測定を説明する図である。
【図１５】本発明で使われるＸＰＳ法による膜厚測定を説明する別の図である。
【図１６】図１３において見出された酸化膜成膜の停留現象を示す図である。
【図１７】（Ａ），（Ｂ）は、シリコン基板表面の酸化を示す図である。
【図１８】原子層ステップが生じているシリコン基板表面上に形成された酸化膜と高誘電体膜とを含む半導体構造を示す図である。
【図１９】図１８の半導体構造を構成するのに使われるクラスタ型基板処理の構成を示す図である。
【図２０】図１８の構造におけるリーク電流と熱酸化膜換算膜厚との関係を示す図である。
【図２１】（Ａ）〜（Ｃ）は、図１３あるいは１６の停留現象を利用した、シリコン基板上への２原子層の膜厚を有する酸化膜の形成工程を示す図である。
【図２２】図１３あるいは図１６の停留現象が発現するための処理条件をまとめて示す図である。
【図２３】本発明の第３実施例による基板処理装置の構成を示す図である。
【図２４】（Ａ），（Ｂ）は、図２３の基板処理装置を使ったＵＶ−Ｏ2処理を示す図である。
【図２５】図２３の基板処理装置で使われる高周波リモートプラズマ源の構成を示す図である。
【図２６】マイクロ波プラズマと高周波プラズマとの比較を示す図である。
【図２７】マイクロ波プラズマと高周波プラズマとの比較を示す別の図である。
【図２８】（Ａ），（Ｂ）は、図２３の基板処理装置を使ったラジカル窒化処理を示す図である。
【図２９】（Ａ），（Ｂ）は、ＲＦプラズマとマイクロ波プラズマで窒化された酸窒化膜中における窒素濃度と膜厚との関係を示す図である。
【図３０】ＸＰＳ分析による酸窒化膜中の窒素の膜厚方向への分布を検出する原理を説明する図である。
【図３１】酸窒化膜中における窒素濃度とラジカル窒化時間との関係を示す図である。
【図３２】酸窒化膜中における窒素の膜厚方向への分布とラジカル窒化時間との関係を示す図である。
【図３３】図２３の基板処理装置で得られる酸窒化膜のエリプソメトリで求めた膜厚のウェハごとのばらつきを示す図である。
【図３４】酸窒化膜中における窒素濃度とＸＰＳ法で求めた膜厚との関係を示す図である。
【図３５】（Ａ），（Ｂ）は、図２３の基板処理装置において基板を回転させながら行った酸化膜の窒化処理において実現された面内窒素濃度分布を示す図である。
【図３６】本発明の第４実施例による枚葉式基板処理装置の構成を示す図である。
【図３７】（Ａ），（Ｂ）は、図３６の枚葉式基板処理装置で使われ、シリコン基板上への酸化膜形成およびその窒化処理を行う基板処理装置の構成を示す図である。
【図３８】（Ａ），（Ｂ）は、図３７の基板処理装置による、ＵＶ−Ｏ2処理による酸化膜形成処理を示す図である。
【図３９】（Ａ），（Ｂ）は、図３７の基板処理装置による、酸化膜の窒化処理を示す図である。
【図４０】（Ａ），（Ｂ）は、本発明の第５実施例による基板処理装置の構成を示す図である。
【符号の説明】
１，３０ 半導体装置
２，３１ シリコン基板
３，３２ ベース酸化膜
３Ａ 窒化膜
４，３３ 高誘電体膜
５，３４ ゲート電極
１０，１０Ａ 基板処理装置
１１ 処理容器
１１Ａ 基板保持台
１１ａ ヒータ
１１Ｂ 石英シャワーヘッド
１１Ｃ 排気ポート
１１Ｄ 石英ガラス窓
１２ シリコン基板
１３ 結合部
１４ 紫外光露光装置
１４Ａ 石英光学窓
１４Ｂ 紫外光源
１４Ｃ ロボット
１４ｂ，１４ｃ 窒素ガスライン
１４Ｄ 空間
１４Ｅ 排気口
１５ コントローラ
２０，５０ クラスタ型処理装置
２１，５２ 真空搬送路
２２，５５ ＲＴＰ処理室
２３ 基板搬入・搬出モジュール
２４，５８ 冷却モジュール
２５，５７ 高誘電体膜堆積処理室
４０，５３ 酸化／窒化処理装置
４１ 処理容器
４１Ａ，４１Ｅ 排気口
４１Ｂ プロセス空間
４１Ｃ 基板搬入・搬出室
４１ｃ，４２ｂ，４２ｃ パージライン
４２ 基板保持台
４２Ａ ヒータ
４２Ｂ 磁気シール
４２Ｃ 基板回転機構
４３Ａ，４３Ｃ，４３Ｄ，４４Ａ バルブ
４３Ｂ ターボ分子ポンプ
４４ ドライポンプ
４５ 紫外光源
４５Ａ 光学窓
４６ リモートプラズマ源
４６Ａ アルミニウムブロック
４６Ｂ フェライトコア
４６Ｃ プラズマ
４６ａ ガス循環通路
４６ｂ ガス入り口
４６ｃ ガス出口
４６ｄ 樹脂コーティング
４６ｅ イオンフィルタ
４７ 基板搬送ユニット
４７Ａ ゲートバルブ
５４ ＵＶ−Ｎ2基板処理室
６０ 基板処理装置
６１ 処理容器
６１Ａ 排気ポート
６１Ｂ 基板処理台
６１Ｃ シャワーヘッド
６１Ｄ，６１Ｅ 石英光学窓
６２ 紫外光源
６３ 赤外加熱ランプ
６４ シャッタ機構

Claims (22)

  1. 減圧下でシリコン基板表面に紫外光を照射し、前記シリコン基板表面から炭素を除去する工程と、
    前記炭素を除去されたシリコン基板表面を、減圧下の不活性ガスのみの雰囲気で平坦化する工程よりなり、
    前記炭素を除去する工程は、シリコン基板表面に不活性ガスを流すとともに、前記紫外光は、前記不活性ガスが、前記紫外光に対して不活性となる波長を選択することを特徴とする基板処理方法。
  2. 前記不活性ガスは窒素ガスであることを特徴とする請求項１記載の基板処理方法。
  3. 前記紫外光は、２７０ｎｍ以下で１５０ｎｍ以上の波長を有することを特徴とする請求項１または２記載の基板処理装置。
  4. 前記紫外光は、１７０ｎｍの波長を有することを特徴とする請求項１〜３のうち、いずれか一項記載の基板処理方法。
  5. 前記炭素を除去する工程は、５５０℃以下の温度で実行されることを特徴とする請求項１〜４のうち、いずれか一項記載の基板処理方法。
  6. 前記炭素を除去する工程は、約４５０℃の温度で実行されることを特徴とする請求項１〜５のうち、いずれか一項記載の基板処理方法。
  7. 前記炭素を除去する工程は、１．３３×１０4〜１．３３×１０-3Ｐａの圧力下で実行されることを特徴とする請求項１〜６のうち、いずれか一項記載の基板処理方法。
  8. 前記平坦化工程は、９４０℃以上の温度において実行されることを特徴とする請求項１〜７のうち、いずれか一項記載の基板処理方法。
  9. 前記平坦化工程は、希ガス雰囲気中において実行されることを特徴とする請求項１〜８のうち、いずれか一項記載の基板処理方法。
  10. 前記平坦化工程は、ランプ加熱工程を含むことを特徴とする請求項８または９記載の基板処理装置。
  11. 前記平坦化工程は、前記炭素除去工程の後、同一の処理容器中において、連続して実行されることを特徴とする請求項１〜１０のうち、いずれか一項記載の基板処理方法。
  12. 前記炭素除去工程は第１の処理容器中において実行され、前記平坦化工程は、前記第１の処理容器に真空搬送路で結合された第２の処理容器中において実行されることを特徴とする請求項１〜１０のうち、いずれか一項記載の基板処理方法。
  13. 前記平坦化工程の後、前記シリコン基板表面に酸化ガスを流し、これを紫外光により活性化することにより酸化する工程を含むことを特徴とする請求項１〜１２のうち、いずれか一項記載の基板処理方法。
  14. 被処理基板を保持する基板保持台を備え、排気系により排気される処理容器と、
    前記処理容器中に窒素ガスを導入する第１のガス供給系と、
    前記処理容器の一部に形成された第１の光学窓と、
    前記処理容器の外側に、前記第１の光学窓を介して前記基板保持台上の被処理基板を照射するように設けられた紫外光源とよりなり、
    請求項１〜１３のうち、いずれか一項記載の基板処理方法を実行することを特徴とする基板処理装置。
  15. さらに前記処理容器の一部に形成された第２の光学窓と、前記処理容器の外側に、前記第２の光学窓を介して前記基板保持台上の被処理基板を照射するように設けられた赤外線ランプと、前記処理容器中に希ガスを導入する第２のガス導入系を備えたことを特徴とする請求項１４記載の基板処理装置。
  16. 前記第１の光学窓と前記第２の光学窓とは、前記基板保持台上の被処理基板を挟んで略対向するように形成されることを特徴とする請求項１５記載の基板処理装置。
  17. 前記第１の光学窓と前記紫外光源との間には、シャッタ機構が設けられていることを特徴とする請求項１６記載の基板処理装置。
  18. カセットモジュールと、
    前記カセットモジュールに結合して設けられ、基板搬送機構を保持する真空搬送路と、
    被処理基板を保持する基板保持台を備え、排気系により排気される処理容器と、前記処理容器中に窒素ガスを導入する第１のガス供給系と、前記処理容器に酸素ガスを供給する第２のガス供給系と、前記処理容器の一部に形成された光学窓と、前記処理容器の外側に、前記光学窓を介して前記基板保持台上の被処理基板を照射するように設けられた紫外光源とを備え、前記真空搬送路に結合した第１の基板処理室と、
    前記真空搬送路に結合して設けられ、希ガス雰囲気中において前記被処理基板に熱処理を行なう第２の基板処理室とよりなり、
    請求項１〜１３のうち、いずれか一項記載の基板処理方法を実行することを特徴とするクラスタ型半導体製造装置。
  19. さらに前記基板搬送機構及び前記第１および第２のガス供給系を制御する制御装置を備え、前記制御装置は、前記カセットモジュールから導入された被処理基板を、前記基板搬送機構により前記第１の基板処理室に搬送し、前記第１の基板処理室中に前記第１のガス供給系より窒素ガスを導入し、前記紫外光源を駆動して前記第１の基板処理室中において前記被処理基板表面から炭素を除去する工程を実行し、また前記炭素除去工程を終わった被処理基板を、前記基板搬送機構により前記第２の基板処理室に搬送し、前記第２の基板処理室において前記希ガス中における熱処理により基板表面を平坦化する平坦化工程を実行し、さらに前記平坦化工程を終わった被処理基板を前記基板搬送機構により前記第１の基板処理室に搬送し、前記第２のガス供給系を駆動して前記第２のガス供給系より酸素ガスを導入し、前記平坦化工程を終わった被処理基板表面を酸化する酸化工程を実行することを特徴とする請求項１８記載のクラスタ型半導体製造装置。
  20. さらに前記真空搬送室に結合して設けられ、前記被処理基板上に高誘電体膜を堆積する第３の基板処理室を備え、前記制御装置は、前記酸化工程を終えた被処理基板を、前記真空搬送機構により前記第３の基板処理室に搬送し、前記高誘電体膜を堆積することを特徴とする請求項１９記載のクラスタ型半導体製造装置。
  21. カセットモジュールと、
    前記カセットモジュールに結合して設けられ、基板搬送機構を保持する真空搬送路と、
    被処理基板を保持する基板保持台を備え排気系により排気される処理容器と、前記処理容器中に窒素ガスを導入する第１のガス供給系と、前記処理容器に希ガスを供給する第２のガス供給系と、前記処理容器中に酸素ガスを導入する第３のガス供給系と、前記処理容器の一部に形成された第１の光学窓と、前記処理容器の外側に、前記第１の光学窓を介して前記基板保持台上の被処理基板を照射するように設けられた紫外光源と、前記処理容器の外側に、前記第２の光学窓を介して前記基板保持台上の被処理基板を照射するように設けられたランプ光源とを備え、前記真空搬送路に結合して設けられた第１の基板処理室と、
    前記真空搬送路に結合して設けられ、前記被処理基板に高誘電体膜を堆積する第２の基板処理室とよりなり、
    請求項１〜１３のうち、いずれか一項記載の基板処理方法を実行することを特徴とするクラスタ型半導体製造装置。
  22. さらに前記基板搬送機構及び前記第１および第２のガス供給系を制御する制御装置を備え、前記制御装置は、前記カセットモジュールから導入された被処理基板を前記基板搬送機構により前記第１の基板処理室に搬送し、前記第１の基板処理室中に前記第１のガス供給系より窒素ガスを導入し、前記紫外光源を駆動して前記第１の基板処理室中において前記被処理基板表面から炭素を除去する工程を実行し、また前記炭素除去工程の後、前記第１の基板処理室中に前記第２のガス供給系より希ガスを導入し、前記ランプ光源を駆動することにより基板表面を平坦化する平坦化工程を実行し、さらに前記平坦化工程の後、前記第１の基板処理室中に前記第３のガス供給系より酸素ガスを導入し、前記被処理基板表面を酸化する酸化工程を実行し、さらに前記酸化工程の後、前記被処理基板を前記基板搬送機構により前記第２の基板処理室に搬送し、前記高誘電体膜の堆積を行うことを特徴とする請求項２１記載のクラスタ型半導体製造装置。
JP2002014773A 2002-01-23 2002-01-23 基板処理方法および装置、半導体装置の製造装置 Expired - Fee Related JP3778432B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002014773A JP3778432B2 (ja) 2002-01-23 2002-01-23 基板処理方法および装置、半導体装置の製造装置
EP02792066A EP1469509A4 (en) 2002-01-23 2002-12-27 METHOD AND DEVICE FOR PROCESSING A SUBSTRATE AND DEVICE FOR PRODUCING A SEMICONDUCTOR CONSTRUCTION ELEMENT
CNB028103262A CN1254851C (zh) 2002-01-23 2002-12-27 基板处理方法和装置、半导体装置的制造装置
KR1020037016484A KR100638931B1 (ko) 2002-01-23 2002-12-27 기판 처리 방법 및 장치, 클러스터형 반도체 제조 장치
PCT/JP2002/013851 WO2003063220A1 (fr) 2002-01-23 2002-12-27 Dispositif et procede pour traiter un substrat, et appareil de production de dispositifs a semiconducteurs
US10/473,205 US7125799B2 (en) 2002-01-23 2002-12-27 Method and device for processing substrate, and apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002014773A JP3778432B2 (ja) 2002-01-23 2002-01-23 基板処理方法および装置、半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2003218082A JP2003218082A (ja) 2003-07-31
JP3778432B2 true JP3778432B2 (ja) 2006-05-24

Family

ID=27606097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002014773A Expired - Fee Related JP3778432B2 (ja) 2002-01-23 2002-01-23 基板処理方法および装置、半導体装置の製造装置

Country Status (6)

Country Link
US (1) US7125799B2 (ja)
EP (1) EP1469509A4 (ja)
JP (1) JP3778432B2 (ja)
KR (1) KR100638931B1 (ja)
CN (1) CN1254851C (ja)
WO (1) WO2003063220A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974779B2 (en) 2003-09-16 2005-12-13 Tokyo Electron Limited Interfacial oxidation process for high-k gate dielectric process integration
JP4647499B2 (ja) * 2003-12-18 2011-03-09 東京エレクトロン株式会社 成膜方法およびコンピュータ可読記録媒体
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20080233764A1 (en) * 2004-04-09 2008-09-25 Tsuyoshi Takahashi Formation of Gate Insulation Film
DE112005002160T5 (de) 2004-09-09 2009-03-12 Tokyo Electron Ltd. Dünnfilmkondensator und Verfahren zum Bilden desselben sowie computerlesbares Speichermedium
JP2006114747A (ja) * 2004-10-15 2006-04-27 Seiko Epson Corp 半導体装置の製造方法
JP4509839B2 (ja) * 2005-03-29 2010-07-21 東京エレクトロン株式会社 基板処理方法
US8558188B2 (en) 2005-04-27 2013-10-15 Lawrence Livermore National Security, Llc Method for manufacturing solid-state thermal neutron detectors with simultaneous high thermal neutron detection efficiency (>50%) and neutron to gamma discrimination (>1.0E4)
US8314400B2 (en) * 2005-04-27 2012-11-20 Lawrence Livermore National Security, Llc Method to planarize three-dimensional structures to enable conformal electrodes
WO2007030156A2 (en) * 2005-04-27 2007-03-15 The Regents Of The University Of California Semiconductor materials matrix for neutron detection
US8829460B2 (en) * 2005-04-27 2014-09-09 Lawrence Livermore National Security, Llc Three-dimensional boron particle loaded thermal neutron detector
WO2007001281A1 (en) * 2005-06-22 2007-01-04 Axcelis Technologies, Inc. Apparatus and process for treating dielectric materials
US8008214B2 (en) * 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
JP2007194582A (ja) * 2005-12-20 2007-08-02 Tokyo Electron Ltd 高誘電体薄膜の改質方法及び半導体装置
US7547633B2 (en) * 2006-05-01 2009-06-16 Applied Materials, Inc. UV assisted thermal processing
US7527695B2 (en) * 2006-06-21 2009-05-05 Asahi Glass Company, Limited Apparatus and method for cleaning substrate
US20080038486A1 (en) * 2006-08-03 2008-02-14 Helmuth Treichel Radical Assisted Batch Film Deposition
JP2008109014A (ja) * 2006-10-27 2008-05-08 Covalent Materials Corp 半導体ウェーハおよびその製造方法
EP2058844A1 (en) * 2007-10-30 2009-05-13 Interuniversitair Microelektronica Centrum (IMEC) Method of forming a semiconductor device
US7964040B2 (en) * 2007-11-08 2011-06-21 Applied Materials, Inc. Multi-port pumping system for substrate processing chambers
WO2009120327A1 (en) * 2008-03-24 2009-10-01 The Board Of Trustees Of The Leland Stanford Junior University Apparatus for atomic force microscope-assisted deposition of nanostructures
JPWO2011093203A1 (ja) * 2010-01-29 2013-06-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
JPWO2012014881A1 (ja) * 2010-07-27 2013-09-12 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2012061585A (ja) * 2010-09-17 2012-03-29 Tokyo Electron Ltd 真空処理装置、真空処理方法及び微細加工装置
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US20120225203A1 (en) * 2011-03-01 2012-09-06 Applied Materials, Inc. Apparatus and Process for Atomic Layer Deposition
US9390968B2 (en) * 2011-09-29 2016-07-12 Intel Corporation Low temperature thin wafer backside vacuum process with backgrinding tape
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP6080101B2 (ja) * 2013-02-15 2017-02-15 信越半導体株式会社 シリコン基板の再結合ライフタイム測定方法
CN109461685B (zh) * 2014-02-27 2022-03-08 株式会社思可林集团 基板处理装置
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
JP6301796B2 (ja) * 2014-09-24 2018-03-28 日本電子株式会社 有機化合物除去装置
US10276362B2 (en) * 2016-04-29 2019-04-30 Infineon Technologies Ag Method for processing a semiconductor region and an electronic device
JP7038564B2 (ja) * 2018-02-22 2022-03-18 東京エレクトロン株式会社 膜形成方法及び基板処理装置
CN112703588A (zh) * 2018-09-24 2021-04-23 应用材料公司 用于清洁和表面处理的原子氧和臭氧装置
US10861722B2 (en) * 2018-11-13 2020-12-08 Applied Materials, Inc. Integrated semiconductor processing
JP7321730B2 (ja) 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
KR102433558B1 (ko) * 2019-07-11 2022-08-19 세메스 주식회사 기판 처리 장치 및 기판 처리 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61270830A (ja) 1985-05-24 1986-12-01 Nec Corp 表面清浄化方法
JPH04196533A (ja) * 1990-11-28 1992-07-16 Kawasaki Steel Corp 半導体基板処理方法およびその装置
WO1992022084A1 (en) 1991-05-21 1992-12-10 Advantage Production Technology, Inc. Organic preclean for improving vapor phase wafer etch uniformity
JPH0645305A (ja) * 1992-07-22 1994-02-18 Toshiba Corp 半導体基板表面処理装置
US5980513A (en) * 1994-04-25 1999-11-09 Autonomous Technologies Corp. Laser beam delivery and eye tracking system
JPH07321046A (ja) 1994-05-23 1995-12-08 Hitachi Ltd 薄膜形成装置及び薄膜形成方法
JP2917900B2 (ja) * 1996-03-29 1999-07-12 日本電気株式会社 Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法
JP3439040B2 (ja) 1996-09-04 2003-08-25 明彦 吉川 化合物半導体の表面処理方法
JP3464596B2 (ja) * 1996-09-13 2003-11-10 富士通株式会社 半導体装置の製造方法および製造装置
US6582424B2 (en) 1996-10-30 2003-06-24 Megadyne Medical Products, Inc. Capacitive reusable electrosurgical return electrode
JP3292101B2 (ja) 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
JP3526204B2 (ja) 1998-02-09 2004-05-10 島田理化工業株式会社 紫外線洗浄装置
JP3478141B2 (ja) 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
KR100622884B1 (ko) * 1998-10-14 2006-09-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 열적으로 어닐링된 저결함 밀도 단결정 실리콘
JP3695684B2 (ja) 1999-03-31 2005-09-14 株式会社荏原製作所 基板表面の洗浄方法と装置
WO2000070666A1 (fr) * 1999-05-14 2000-11-23 Tokyo Electron Limited Technique de traitement et dispositif correspondant
JP2000082701A (ja) * 1999-06-28 2000-03-21 Hitachi Ltd 連続処理方法及び装置
JP4318011B2 (ja) * 2000-06-02 2009-08-19 株式会社日立ハイテクノロジーズ 基板処理装置及び処理方法
US6630995B1 (en) * 1999-09-07 2003-10-07 Applied Materials, Inc. Method and apparatus for embedded substrate and system status monitoring
US6248618B1 (en) * 1999-10-12 2001-06-19 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of dual gate oxides for CMOS devices
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2002217155A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体基板の洗浄方法
EP1453083A4 (en) * 2001-12-07 2007-01-10 Tokyo Electron Ltd INSULATING FILM NITRIDING PROCESS, SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME, AND SURFACE TREATING DEVICE AND METHOD

Also Published As

Publication number Publication date
US7125799B2 (en) 2006-10-24
JP2003218082A (ja) 2003-07-31
CN1511337A (zh) 2004-07-07
KR100638931B1 (ko) 2006-10-25
WO2003063220A1 (fr) 2003-07-31
EP1469509A4 (en) 2006-05-10
CN1254851C (zh) 2006-05-03
US20040241991A1 (en) 2004-12-02
KR20040007734A (ko) 2004-01-24
EP1469509A1 (en) 2004-10-20

Similar Documents

Publication Publication Date Title
JP3778432B2 (ja) 基板処理方法および装置、半導体装置の製造装置
US6927112B2 (en) Radical processing of a sub-nanometer insulation film
US7129185B2 (en) Substrate processing method and a computer readable storage medium storing a program for controlling same
JP3594947B2 (ja) 絶縁膜の形成方法、半導体装置の製造方法、基板処理装置
JP4731694B2 (ja) 半導体装置の製造方法および基板処理装置
EP1544904A1 (en) Substrate processing apparatus
CN1459126A (zh) 形成介电薄膜的方法
TWI768789B (zh) 半導體製造方法
US7754293B2 (en) Film forming method
WO2007134035A2 (en) Method for formation of oxidized aluminum nitride films
JP4268429B2 (ja) 基板処理装置および基板処理方法
JP3233281B2 (ja) ゲート酸化膜の形成方法
JP4369091B2 (ja) 基板処理方法
JP3770870B2 (ja) 基板処理方法
JP4078370B2 (ja) 基板処理装置
JP4509839B2 (ja) 基板処理方法
JP4088275B2 (ja) 絶縁膜の形成方法
JP5525462B2 (ja) 絶縁膜の形成方法および基板処理装置
JPS6390138A (ja) 半導体表面の清浄化方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150310

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees