JPS6390138A - 半導体表面の清浄化方法 - Google Patents

半導体表面の清浄化方法

Info

Publication number
JPS6390138A
JPS6390138A JP23460086A JP23460086A JPS6390138A JP S6390138 A JPS6390138 A JP S6390138A JP 23460086 A JP23460086 A JP 23460086A JP 23460086 A JP23460086 A JP 23460086A JP S6390138 A JPS6390138 A JP S6390138A
Authority
JP
Japan
Prior art keywords
ultra
plasma
high vacuum
oxide film
semiconductor surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23460086A
Other languages
English (en)
Inventor
Hidekazu Murakami
英一 村上
Shinichiro Kimura
紳一郎 木村
Masahiro Shigeniwa
昌弘 茂庭
Mitsunori Ketsusako
光紀 蕨迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23460086A priority Critical patent/JPS6390138A/ja
Publication of JPS6390138A publication Critical patent/JPS6390138A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体表面の清浄化方法に係シ、特にエピタ
キシギル成長の前処理に好適な清浄化方法に関する、。
〔従来の技術〕
近年、LSIの高集積化、高機能化を目的として、素子
の微細化が進められると共に3次元績層化が検討されて
いる。これらの実現には、半導体中の不純物分布の精密
制御が不可欠であわ、不純物再拡散を誘発する高温プロ
セス技術を低温化する必要がある。
従来、10000以上の高温を要していた3iのエピタ
キシギル成長については、分子線エピタキシャル法CM
BE法)により、600C以下での単結晶成長が実現さ
れてきている。また素子積層の基本構造であるS O工
(Sil 1con On工n5ulafor)構造を
実現する手段として非晶質Siの固相エピタキシギル成
長法が有力視されているが、この方法も600C以下の
低温化が可能である。
上記、低温エピタキシギル法に、共通の課題は5ifi
面の清浄化であシ、超高真空の利用による残留ガス量の
低減と共に、基板表面の炭素吸着層や自然酸化膜の低温
除去が不可欠である。
現在、符に大気による炭素汚染を防ぐ方法として、Si
表面を清浄化した後、20λ以下の酸化膜を形成して、
炭素吸着を抑制しておき、膜の堆積直前に超高真空中で
700C以上に加熱して、酸化膜を除去してしまう方法
が広く用いられている。酸化膜の形成法としては、HC
t 、 HNOsあるいはオゾンを含んだ接液中での酸
化が用いらnている他、大気中での紫外線照射法も提案
されている。(円部、応用物453(11)975(1
984)、) 〔発、明が解決しようとする問題点〕 は 上記、溶液酸化へいわゆる湿式プロセスであシ、処理後
、真空装置に導入するまでに試料を大気にさらすことに
なる。また、紫外線照射法についても、乾式プロセスで
はあるが、圧力の高いガス雰囲気が必要な点、超高真空
fi、直との整合性は十分でない。従って、処理に時間
がかかる、表面炭素除去が不十分であるなどの間4点が
あった。
そこで、本発明の目的は、超高真空&置との整合性のよ
い乾式低圧グロでスによって、半導体表面に極薄識化膜
を形成する方法を提供し、酸化膜を利用した清浄化法の
信頼性および効率の向上をはかることにある。
〔問題点を解決するための手段〕
上記目的は、高真空装置内で、酸化性ガスを放電させ、
プラズマとして、半導体表面に照射するプラズマ酸化法
を用いることにより達成される。
超高真空との整合性および20Å以下の膜厚の制御性は
、プラズマ処理室をプラズマ源に対し差動排気すること
で実現できる。膜厚の制御には。
パルス放電を用いて、断続的にプラズマを試料に照射す
る方法も有効である。
なおマイクロ波の成子サイクロトロン共鳴吸収を用いた
プラズマ源は、10−”Pa程度のガス圧でも安定に放
電を維持できる点、本目的に適している。
〔作用〕
酸化性ガスを放電させ、プラズマ状態とすると。
例えば、酸素では数十−の分子が解離して、化学的に活
性となるため、低ガス圧下で、かつ加熱なしで、81表
面を酸化することができる。吸着炭素は、酸化されてC
(h、Coとなって脱離するか、酸化膜中にと夛込まn
る。(第1図(b))ただし、酸化は酸化種が膜中を拡
散してSiO2/Si界面に供給されることによって進
むため1表面汚染は界面にまで及ぶ心配が少ない。これ
は、プラズマ酸化の場合にも言えることである。従って
、プラズマ酸化によって、吸着炭素の一部を除去すると
ともに清浄な界面を有する酸化膜を高真空雰囲気中で得
ることができる。(第1図(C))半導体表面処理室の
ガス圧は、プラズマ源との間にオリスイスを設けて差動
排気すれば、1O−4pa程度にまで低くすることがで
きる。さらに、プラズマ源として磁場を用いた、マイク
ロ波の電子サイクロトロン共鳴吸収による放電を便うこ
とにより、差動排気なしでも10−”Paの真空下で。
プラズマを安定に生成できる。これは、プロセスの低圧
下に有効である。
プラズマ処理室を1o−4Pa程度の真空に保っておけ
ば処理後、超高真空装置への搬送が短時間化できる。
さらに、差動排気を用いるか、あるいは、パルスモード
で放電を起こすようにして、Si表面に到達する活性酸
素量を制御すれば、20Å以下の酸化膜でも再現!!、
よく形成することが可能である。
上記処理を行った試料を、超高真空中で、700C以上
に加熱すれば、酸化膜は除去され、清浄な半導体表面が
得られる。(第1図(d))この際、プラズマ酸化膜は
、低温(プラズマ照射のみで〜zoOc)で形成した場
合、600C以上で形成した場合に比べ、エツチング速
度の大きい粗な構造となっているため、加熱除去をよ〕
低温で行うことができる。
〔実施例〕
以下、本発明を実施例に基き説明する。
〔実施例1〕 まず1本発明の清浄化法を分子線エピタキシー(MBE
)法によるSiのエピタキシギル成長に応用した例につ
いて説明する。
第2図は本実施例で用いたMBE装置の概略を示したも
のでめる。フッ酸により自然酸化膜を除去した後、エン
トリーロック21よシSiウェハーを挿入し、10−’
Pa以下まで排気する。ウェハーをプラズマ処理部22
に搬送し、約5分間の酸素プラズマ照射を行った。プラ
ズマ源23は、マイクロ波の電子サイクロトロン共鳴吸
収を用いたもので、酸素ガス圧1o−2Pa 、処理室
は差動排気によ!+ 10−’Pa以下に保たれている
。再び1o−4Paまで真空排気した後、ウエノ・−を
高温加熱ステージ24に移し、750C30分の加熱を
行った。
第3図に処理の各段階でのオージェスペクトルを示しな
。フェノ1−そう入直後(a)K見られる吸着炭素から
の信号は、酸素プラズマ処理によって。
減少しΦ)、加熱処理によって、酸素ピークと共に完全
に消失してお!り (C)、本方法が吸着炭素除去に有
効であることを示している。
次に、プラズマ処理後のウェハーを直ちに、堆積室26
に搬送し、同様の加熱処理後、基板温度600Cでエピ
タキシギル成長させた。結晶の転位密度は、(100)
基板に対し1oocrr1−”以下となfi、100O
C以上の高温加熱処理によるエピタキシギル成長の場合
に匹敵する品質の結晶が得られた。
〔実施例2〕 次に1本発明を、固相エピタキシャル成長(SPE)法
によるSOI構造の形成に用いた例について述べる。
第4図に示すような、5iOz膜42を有するSi基板
41に対し、実施例1で述べた酸素プラズマ処理を行い
、酸化膜を加熱除去した後、基板温度200Cで非晶質
Si膜43を堆積した。続いて、600C15時間の窒
素雰囲気中熱処理を行つな。
上記、試料を、微小領域反射電子線回折で調べたところ
、約4μmの単結晶膜が5iOz膜上に成長しているこ
とが確認できた。
以上の例では、酸化膜形成前の清浄化処理を湿式で行っ
たが、酸化性ガスの代わシに、ハロゲン系、水素などの
エツチングガスを用いた乾式処理を用いることも可能で
ある。その場合、ドライエッチで生じる可能性のある3
iクエハーの残留欠陥をひき続くプラズマ酸化工程で除
去することができるため、両者は相補的となシ有効であ
る、〔発明の効果〕 本発明によれば、乾式低圧プロセスによって、試料を大
気にさらさず、かつ超高真空装置と整合性よく、半導体
表面に清浄な極薄酸化膜を形成でき、酸化膜を用いた表
面清浄化法の、信頼性および効率の向上に効果があるう さらに、・・ロゲン系、水素などのガスを用いたドライ
エツチング技術との併用が容易である点、酸化膜形成前
の清浄化が完全に乾式化できる。
【図面の簡単な説明】
第1図は本発明を説明するだめの工程図、第2図は、S
Rエビタキ7ヤル成長装置の構成図、第3図は、81基
板からのオージェスペクトル、第4図は、SOI構造形
成用試料の断面図であるつ3・・・酸化性ガスプラズマ
、4・・・5iOz膜、5・・・CO2あるいはC01
6・・・清浄界面、7・・・清浄表面。

Claims (1)

  1. 【特許請求の範囲】 1、半導体表面に酸化膜を形成し、これを700℃以上
    の加熱により除去して清浄表面を得る半導体表面の清浄
    化方法において、該酸化膜をプラズマ酸化を用いて形成
    することを特徴とする半導体表面の清浄化方法。 2、特許請求の範囲第1項記載の半導体表面の清浄化方
    法において、差動排気によりプラズマ処理室の圧力を1
    0^−^4Pa以下に保つことを特徴とする半導体表面
    の清浄化方法。 3、特許請求の範囲第1項記載の半導体表面の清浄化方
    法において、プラズマを断続的に半導体表面に照射する
    ことを特徴とする半導体表面の清浄化方法。 4、特許請求の範囲第1項記載の半導体表面の清浄化方
    法において、マイクロ波の電子サイクロトロン共鳴吸収
    により生成したプラズマを用いることを特徴とする半導
    体表面の清浄化方法。
JP23460086A 1986-10-03 1986-10-03 半導体表面の清浄化方法 Pending JPS6390138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23460086A JPS6390138A (ja) 1986-10-03 1986-10-03 半導体表面の清浄化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23460086A JPS6390138A (ja) 1986-10-03 1986-10-03 半導体表面の清浄化方法

Publications (1)

Publication Number Publication Date
JPS6390138A true JPS6390138A (ja) 1988-04-21

Family

ID=16973573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23460086A Pending JPS6390138A (ja) 1986-10-03 1986-10-03 半導体表面の清浄化方法

Country Status (1)

Country Link
JP (1) JPS6390138A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355930A (ja) * 1990-08-30 1992-12-09 Nec Corp 半導体装置の製造方法
US5496506A (en) * 1992-09-21 1996-03-05 Sony Corporation Process for removing fine particles
US6800512B1 (en) 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355930A (ja) * 1990-08-30 1992-12-09 Nec Corp 半導体装置の製造方法
US5496506A (en) * 1992-09-21 1996-03-05 Sony Corporation Process for removing fine particles
US5628954A (en) * 1992-09-21 1997-05-13 Sony Corporation Process for detecting fine particles
US6800512B1 (en) 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
US7033874B2 (en) 1999-09-16 2006-04-25 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device including plasma bias for forming a second insulating film

Similar Documents

Publication Publication Date Title
Kaneko et al. Low Temperature Silicon Surface Cleaning by HF Etching/Ultraviolet Ozone Cleaning (HF/UVOC) Method (II)–in situ UVOC
JPH0496226A (ja) 半導体装置の製造方法
JP2853211B2 (ja) 半導体装置の製造方法
JPS6390138A (ja) 半導体表面の清浄化方法
WO1988009566A1 (en) Nitridation of silicon and other semiconductors using alkali metal catalysts
JPH01321625A (ja) 薄膜形成方法及び薄膜形成装置
JPH04242933A (ja) 酸化膜形成方法
JP2694625B2 (ja) 化合物半導体基体のエッチング方法および製造方法
JPH05213695A (ja) ダイヤモンド薄膜の堆積方法
JPH0239523A (ja) 半導体基板への成膜方法
JP2558273B2 (ja) 表面クリ−ニング方法
JPH0431393A (ja) 分子線蒸着装置
JPH05259153A (ja) シリコン酸化膜の製造方法と製造装置
JPH0291939A (ja) 絶縁膜の形成方法
JPH0517291A (ja) ダイヤモンド薄膜堆積用基板の処理方法
JPH04290219A (ja) 多結晶シリコン膜の形成方法
JPH02257619A (ja) 連続処理方法および連続処理装置
JPS59195831A (ja) 半導体基板の表面処理方法
JPH0424431B2 (ja)
JPH0243720A (ja) 分子線エピタキシャル成長方法
JPS6047414A (ja) 薄膜成長方法及び薄膜成長装置
JPH0226892A (ja) 分子線エピタキシャル成長方法及び装置
JPH08325100A (ja) 化合物半導体基板の前処理方法
JPH0294430A (ja) 光cvd装置
JPH03120822A (ja) 半導体装置の製造方法