JPH03120822A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03120822A
JPH03120822A JP25910689A JP25910689A JPH03120822A JP H03120822 A JPH03120822 A JP H03120822A JP 25910689 A JP25910689 A JP 25910689A JP 25910689 A JP25910689 A JP 25910689A JP H03120822 A JPH03120822 A JP H03120822A
Authority
JP
Japan
Prior art keywords
plasma
pretreatment
cvd
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25910689A
Other languages
English (en)
Inventor
Masahiko Toki
雅彦 土岐
Michiko Takei
美智子 竹井
Kiyoshi Oiwa
大岩 潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fujitsu Ltd
Original Assignee
Fuji Electric Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fujitsu Ltd filed Critical Fuji Electric Co Ltd
Priority to JP25910689A priority Critical patent/JPH03120822A/ja
Publication of JPH03120822A publication Critical patent/JPH03120822A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] μ波プラズマCVDによる薄膜成長工程を有する半導体
装置の製造方法に関し、 低温μ波プロセスの問題点である薄膜剥離の開閉を解決
し高信頼プロセスおよび高生産性を確立することを目的
とし、 μ波プラズマCVD成長装置内にて、N2゜NzO,N
Hi、 Ar、 o2. PH3,)IeおよびB2H
−の1種以上のμ波プラズマによるドライ前処理を行な
い、その後薄膜成長を行なうように構成する。
[産業上の利用分野J 本発明は半導体装置の製造方法に関するものであり、さ
らに詳しく述べるならば、μ波プラズマCVDによる成
膜工程を有する半導体装置の製造方法に関するものであ
る。
[従来の技術] 古くから、半導体デバイスの配線層の絶縁膜や保護膜の
成膜に高周波放電プラズマを利用したCVDが使用され
てきた。
プラズマCVDでは、低温プラズマ中で活性な化学種(
励起状態の原子および分子)、イオン、ラジカルを作り
、その反応性を利用して薄膜を形成する。最も一般的な
プラズマCVD装置は、平行平板の電極間に高周波電圧
を印加する方式である。周波数は50kHzから13.
56 M Hzまで各種ある。
しかしデバイスの微細化にともない、CVDプロセスが
配線に与える熱ストレスやプラズマの損傷が問題視され
るようになってくると、損傷を抑止する技術として、マ
イクロ波プラズマやECR(Electron Cyc
lotron Re5onance;電子サイクロトロ
ン共鳴)プラズマを利用したCVD技術が注目され始め
た。
マイクロ波プラズマCVDとECRプラズマCVD装置
の間には、構成上の大きな違いはない。第2図はECR
プラズマCVD装置の概略図である。
図中、lはN2などのプラズマ原料ガス導入管、2は冷
却水導入管、3は矩形導波管、4はマグネットコイル、
5は5IH4などの原料ガス導入管、6はプラズマ取出
し窓、7は真空に吸引されているプラズマ反応室、8は
プラズマチャンバー 9はプラズマ流、10はウェハー
である。
基本的な装置構成はマイクロ波(2,45GHz)を輸
送するための矩形導波管3とプラズマを形成するための
プラズマチャンバー8(プラズマ生成室)、Nプラズマ
と5IH4を反応させて基板上で成膜させるためのプラ
ズマ反応室7である。
ECRプラズマCVD装置の場合はプラズマチャンバー
8は空洞共振器となり、その周囲にはECR条件を満た
すためのマグネットコイル4が配置されている。
具体的な装置構成要素の関連を示すと次の(イ)〜(へ
)の如くなる。
(イ)μ波発生手段 (ロ)該μ波の伝達手段3 (ハ)該μ波の伝達手段(ロ)と結合されて前記μ波が
導入されるとともに、下記励起用ソレノイド(ニ)を供
えまたは供えることなく共鳴効果をおよぼす共振器を構
成するプラズマチャンバー(ニ)ガス供給手段1を介入
して導入されたガスを前記μ波との共鳴効果により、プ
ラズマ化して活性な原子・分子またはイオンを生せしめ
るための磁力線を発生する励起用ソレノイド4(但し、
プラズマチャンバー8の軸線が該ソレノイドが生じる磁
力線束の中心軸と一致する) (ホ)プラズマチャンバー(ハ)のプラズマ取出窓6(
但し、その中心軸は前記プラズマチャンバー8の軸線と
一致する)を介してプラズマチャンバー(ハ)と連通さ
れ取出窓6から磁力線にそって流出するもしくは、セル
フバイアスによりてエネルギ制御された活性種、 (へ)原子・分子・イオン等により表面に成膜が施され
るウェハーが配置されるプラズマ反応室(ト)前記バイ
アスを印加することが必要な場合はRF発生手段 以下、ECR条件につき説明する。
−Mに静磁場中を運動する電子はローレンツ力を受は回
転運動を行う。この運動の周波数とマイクロ波の周波数
2.45G Hzを一致させたとき、共鳴吸収が起こり
マイクロ波エネルギーが電子の運動に効率よく吸収され
る。このECR現象を利用して共振器内のN、、 5I
84などのガスを効率よくイオン化させることで比較的
高真空でも高密度のプラズマを発生させることができる
。]l、CR条件は次のように表すことができる。
ω=ω。・・・・・(11 ω:マイクロ波の角周波数 ω。:電子サイクロトロン角周波数 ω。= e B / m・・・・・・(2)e:電子の
電荷量 m:電子の質量 B:共鳴条件の磁束密度 ECRプラズマ中で回転運動する共鳴電子は反磁性的効
果を示し、発散磁界と相互作用しながら、その磁力線に
沿って加速される。プラズマが準中性であるため、電子
およびイオンは磁界中で等しい加速度をもち、電子とと
もにイオンも磁界の外に加速されて、基板にプラズマ流
として入射する。
イオンの平均運動エネルギーが1O−30eVと低いこ
と、プラズマ密度が高いことがECRプラズマの特長で
ある。
μ波プラズマCVDにおいては、原料ガス導入管5から
プラズマ反応室7にシラン系のガス(stH4,si!
L等)を導入し、N2. NH,あるいは02のECR
プラズマ流9をウェハー10にあてると、ウェハー10
上にSiN膜あるいは5ift膜が、特別な加熱なしで
成長する。その際マイクロ波は連続発振またはパルス発
振される。
[発明が解決しようとする課題] μ波CVDにより低温での成膜が可能になった。一方、
デバイスの高集積化にともないウェハー表面および前工
程における水分等のコンタミなどの影響が太き(なり、
CVD膜の剥離現象等が発生する割合が多くなっており
、特に低温C■Dプロセスでは下記理由により剥離現象
が極めて起こり易(なった。更に、界面状態の制御をす
る必要がある。
CVD成膜においては、CVD膜の下地に存在すること
が多い5iOz、 PSG 、BPSG、SOGはいず
れも吸湿性の物質であるため多量の水を含んでいる。低
温CVDプロセスでは下地膜からの水の蒸発が少ないた
め、吸湿性の下地物質とCVD膜との界面における密着
性が悪くなる。またCVD後のアニール工程で下地膜か
らの水の蒸発が起こるために、CVD膜は容易に剥離に
至る。それ故、CVD膜が剥離し易いことは低温プロセ
ス故の根本的問題点である。
従来、MO3LSIのSiN保護膜(成長温度300〜
400℃)やPSG (成長温度300〜400℃)な
どについてプラズマCVDの製造技術が確立されてきた
が、半導体デバイス製造工程において出来つるだけ低温
プロセス(250°C以下、特に200℃以下)が将来
必須になって(る中で上記問題点を避けて通ることはで
きない。
従来のμ被プラズマプロセスにおいては上記のような低
温CVDプロセスにおいて、膜剥離をもたらす水分等の
外気性図(コンタミと称する)等による紮ダメージがな
い低温で行う技術的考案が成されていなかった。すなわ
ち、250℃以上の高温μ波CVDプロセスではコンタ
ミの除去は可能であるが、AI配線等にダメージが生じ
、また高エネルギイオンビームによりコンタミを除去す
ることは可能であるが、デバイスにダメージが生じる。
本発明は、低温μ波プロセスの問題点である薄膜剥離の
問題を解決し高信頼プロセスおよび高生産性を確立する
ことを目的とする。
[課題を解決するための手段] 本発明は、μ被プラズマCVD成長装置内において、N
2. N20. NH3,Ar、 02. PH3,H
e、 B2HIlの1種以上のμ被プラズマによるドラ
イ前処理を1n−situで行なうことを特徴とする。
以下、本発明の構成を詳しく説明する。
本発明の第一の特徴は1rrsitu  (成膜を行う
μ波CVD装置の中で)ドライ前処理を行なうことによ
り、μ波プロセスの特長である低温で活性なプラズマを
利用してコンタミを及び界面状態の制御を行うものであ
る。本発明者はμ波CVD中にSiO□等の下地膜から
放出されるHiOのそれぞれ第1回、第2回ピークを測
定したところ、約130℃〜150°C1200℃〜2
50℃にてN20のピークが認められ、コンタミの低温
除去がU被プラズマにより可能であることを確認した。
本発明の第二の特徴は、プラズマ化されるガスとして、
N2. Nz0. NL、 Ar、 0. PH3,H
e。
BJaなどを使用するところにある。これらのガスは、
専らコンタミの除去に有効であるが、■2などpように
残存ガスがCVD膜中に多量取込まれることや、5iH
4(成長ソースガス)などのように嘆形成を招く、ある
いはハロゲン、CO2のように汚染物質によるなどの不
所望の結果を招かないために、本発明においては上記し
た特定のガスを用いることにした。
以下、SiN、 SiO□、 PSG膜成長プロセスに
おけるドライ前処理を説明する。
5iNlliCVDにおいて用いるソースガスは主に5
iH4−Nzである。まず、試料をプラズマ反応室に配
置し、Ar、02.NH,NzO,Nz、好ましくはN
2もしくはNH,のμ被プラズマで前処理を行う。ここ
で表面処理を行うμ波パワー等の設定は成長時の設定と
同じにするのが適切である。
更に前処理時間については60 sec、以上は必要で
ある。これはμ波パワー1n−putから基板温度上昇
に要する時間が60sec以上費やされることによる。
SiHの成長においては、N2又はNHsのプラズマと
反応するようにSiH4を導入することにより、前処理
から中断なく連続して薄膜成長プロセスに移行すること
が可能となる。酸化膜SiO□成長に際しては殊に02
又はNJが望ましい。
ス印加型とすることが好ましい。
酸化膜(SiO□)成長の場合は、Ar、 0□。
N20.好ましくは02にて前処理を行なう。窒素酸化
膜(,5iON)成長の場合はN2.NH,にて前処理
を行なう。
PSG膜成長の場合は、Ar、 o2 、 PH3、N
20、好ましくはPH,または02で前処理を行なう。
BPSG膜成長の場合は、Ar、Ox、BHi、Nz0
1好ましくはBH3または02で前処理を行なう。
[作用] 上記した特定ガスのμ被プラズマによるドライ前処理を
行なうことによって、前工程における水分等のコンタミ
を洗浄し、ダメージレスで除去することが可能になり、
更に界面状態を制御する結果となり、安定な低温プロセ
スを可能とする。
従来のRFプラズマCVDではダメージが生じウェハー
表面を著しく損傷してしまうが、μ波の場合入力パワー
のパルス制御により適正な値にイオンの入射エネルギを
制御することが可能なことから従来のようなダメージを
生ぜずに、ウェハー表面を活性化することができ、より
密着性の向上につながり、プロセスの安定化が保証され
る。  以下、SiN形成の実施例によりさらに詳しく
本発明を説明する。
[実施例] 第1図、第4図に示すような条件でドライ前処理を行な
い、続いてSiH,とN2ガスを用いSiN膜1膜上5
成する。
第1図の横軸はプロセス時間であり、縦軸はプラズマ密
度あるいはこれを決定するソレノイドのパワーおよび/
またはガス流量(前処理プロセスではN2ガス、SiN
成長プロセスではSiH4+N*ガスのそれぞれの流量
)である。図中、0から1+の時間ではN2ガスが基準
(最大)流量に達し゛かつパワーも最大になる(すなわ
ち、プラズマONの状態になる)。1.からt2ではN
2ガスのプラズマにより、ウェハーの前処理が行なわれ
かつウェハーの温度Tw(第4図)は最高値(一定値)
を維持する。
ウェハーの温度はtlまでの期間中上昇し、安定したウ
ェハー温度Twは、水冷の流量などにより制御される。
Twは150〜250℃が好ましい。Tw<150℃で
あると、Twが水の離脱温度(130〜150℃)との
差がな(なり、好ましくない。一方、Tw>250℃で
は低温プロセスのメリットを期待し難い。tl−taは
(ドライ前処理時間)約60秒以上が必要である。t2
〜t、の時間は前処理と成長の中間の期間であり、必ず
しも必要ではない(すなわち、t2=t3でもよい)が
、設けることがCVD条件を安定させるうえで便利であ
る。この期間ではプラズマはONでもOFFでも何れも
よい。t3において5IH4を導入し、プラズマNと反
応させ、SiNの成長を行なう。
第3図に示すように、通常のCVD法で、Si基板12
上にA℃配線13、PSG膜14を形成した。その後下
記条件でSiN lli 15を形成した。
t1〜 tl : 605ec t2〜 t、:任意時間 t3〜 t4 :任意時間 ガス    : Nz、30 cc/m1nSiH<、
 30 cc/ffl1n μ波パワー : 800w 圧力    : I X 10−’Torr続いて、4
50℃、30分、N2−82雰囲気の条件でアニールを
行ない、SiN膜の剥離を調べた。
一方、比較のためにドライ前処理なしで、同様のプロセ
スを行ない剥離を調べた。結果を次表に示す。
第1表 [発明の効果コ プラズマプロセス中において上記した特定ガスの!1波
プラズマ前処理を施すことにより再現性良く密着性良く
成膜することが可能になり低温プロセスの工程適用マー
ジンの拡大化の効果が確認された。
【図面の簡単な説明】
第1図は本発明実施例のプロセスシーケンスを示すグラ
フ、 第2図はプラズマCVDの概略図、 第3図は半導体ウェハーの断面図、 第4図はμ波発生時間とウェハー表面温度の関係を示す
グラフである。 1−プラズマ原料ガス導入管、2−冷却水導入管、3−
矩形導波管、4−マグネットコイル。 5−原料ガス導入管、6−プラズマ取出し窓、7−プラ
ズマ反応室、8−プラズマチャンバー 9−プラズマ流
、10−ウェハーである。 ([l p−2番) 5・、:3 P5文 2.45GHz 1 2  t3 7Dt7肘間 4 X扁B月のフ゛口でスンーケノス 第1図 5 tl           t2 P涙フ゛ブスマノし生がテ開 Pバット生は開とワエ/1呵艮面fすvn=ta多0閏
傍第4図 フ゛フス゛?CVD 第2図

Claims (1)

  1. 【特許請求の範囲】 1、μ波プラズマCVDによる薄膜成長工程を有する半
    導体装置の製造方法において、 μ波プラズマCVD成長装置内にて、N_2、N_2O
    、NH_3、Ar、O_2、PH_3、HeおよびB_
    2H_6の1種以上のμ波プラズマによるドライ前処理
    を行ない、その後薄膜成長を行なうことを特徴とする半
    導体装置の製造方法。
JP25910689A 1989-10-04 1989-10-04 半導体装置の製造方法 Pending JPH03120822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25910689A JPH03120822A (ja) 1989-10-04 1989-10-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25910689A JPH03120822A (ja) 1989-10-04 1989-10-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03120822A true JPH03120822A (ja) 1991-05-23

Family

ID=17329408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25910689A Pending JPH03120822A (ja) 1989-10-04 1989-10-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03120822A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995018460A1 (en) * 1993-12-27 1995-07-06 Kabushiki Kaisha Toshiba Thin film formation method
JP2009033124A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体基板及び半導体基板の作製方法、半導体装置、電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453551A (en) * 1987-08-25 1989-03-01 Sumitomo Metal Ind Formation of thin film
JPH0198221A (ja) * 1988-01-23 1989-04-17 Semiconductor Energy Lab Co Ltd 薄膜形成装置
JPH01218010A (ja) * 1988-02-26 1989-08-31 Furukawa Electric Co Ltd:The 気相成長装置並びにそのリアクタのクリーニング方法及び気相成長方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453551A (en) * 1987-08-25 1989-03-01 Sumitomo Metal Ind Formation of thin film
JPH0198221A (ja) * 1988-01-23 1989-04-17 Semiconductor Energy Lab Co Ltd 薄膜形成装置
JPH01218010A (ja) * 1988-02-26 1989-08-31 Furukawa Electric Co Ltd:The 気相成長装置並びにそのリアクタのクリーニング方法及び気相成長方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995018460A1 (en) * 1993-12-27 1995-07-06 Kabushiki Kaisha Toshiba Thin film formation method
KR100241817B1 (ko) * 1993-12-27 2000-02-01 니시무로 타이죠 박막형성법
US6224950B1 (en) * 1993-12-27 2001-05-01 Kabushiki Kaisha Toshiba Method for formation of thin film
JP2009033124A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体基板及び半導体基板の作製方法、半導体装置、電子機器

Similar Documents

Publication Publication Date Title
US5587039A (en) Plasma etch equipment
JP2020532129A (ja) エピタキシャル堆積前の表面調製方法及び装置
JPS63210275A (ja) プラズマ反応装置内を清浄にする方法
KR100921871B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
EP1100119A1 (en) Plasma processing method
JPS6243335B2 (ja)
KR20110081765A (ko) 기판의 클리닝 방법 및 기판의 클리닝 장치
JP3574734B2 (ja) 半導体デバイスの製造方法
WO1999023695A1 (fr) Procede de traitement au plasma
JPS61113778A (ja) 表面処理装置
JPH03120822A (ja) 半導体装置の製造方法
JPS63224233A (ja) 表面処理方法
JPH03263827A (ja) デジタルエツチング装置
JP2000012521A (ja) プラズマアッシング方法
JPS6015931A (ja) 反応性イオンエツチング方法
JPH0530500B2 (ja)
JPS6390138A (ja) 半導体表面の清浄化方法
JPS61288431A (ja) 絶縁層の製造方法
JPH0375373A (ja) プラズマ処理装置の清浄化方法
JPH02229429A (ja) プラズマプロセス装置
JPH0517291A (ja) ダイヤモンド薄膜堆積用基板の処理方法
JP4554022B2 (ja) ウエハの表面処理方法および装置
JPH02111882A (ja) 立方晶窒化ほう素膜の製造装置
JPS6350028A (ja) 薄膜形成方法
JPH04343423A (ja) ダメージフリードライエッチング方法