JP4509839B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP4509839B2
JP4509839B2 JP2005095124A JP2005095124A JP4509839B2 JP 4509839 B2 JP4509839 B2 JP 4509839B2 JP 2005095124 A JP2005095124 A JP 2005095124A JP 2005095124 A JP2005095124 A JP 2005095124A JP 4509839 B2 JP4509839 B2 JP 4509839B2
Authority
JP
Japan
Prior art keywords
oxide film
cleaning
substrate
silicon substrate
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005095124A
Other languages
English (en)
Other versions
JP2006278678A (ja
Inventor
真太郎 青山
和良 山崎
尚樹 新藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005095124A priority Critical patent/JP4509839B2/ja
Priority to PCT/JP2006/303070 priority patent/WO2006103845A1/ja
Publication of JP2006278678A publication Critical patent/JP2006278678A/ja
Application granted granted Critical
Publication of JP4509839B2 publication Critical patent/JP4509839B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、シリコン基板を洗浄し、当該洗浄後に酸化膜を形成する基板処理方法に関する。
今日の超高速高速半導体装置では、微細化プロセスの進歩とともに、0.1μm以下のゲート長が可能になりつつある。一般に微細化とともに半導体装置の動作速度は向上するが、このように非常に微細化された半導体装置では、ゲート絶縁膜の膜厚を、微細化によるゲート長の短縮に伴って、スケーリング則に従って減少させる必要がある。
しかしゲート長が0.1μm以下になると、ゲート絶縁膜の厚さも、従来の熱酸化膜を使った場合、1〜2nm、あるいはそれ以下に設定する必要があるが、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
このような事情で従来より、比誘電率が熱酸化膜のものよりもはるかに大きく、このため物理膜厚が大きくてもSiO2換算膜厚(EOT)が小さいTa25やAl23,ZrO2,HfO2、さらにはZrSiO4あるいはHfSiO4のような高誘電体材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が0.1μm以下と、非常に短い超高速半導体装置においても10nm程度の物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。
この場合、チャネル領域中のキャリアモビリティーを向上させる観点からは、高誘電体ゲート酸化膜とシリコン基板との間に、1nm以下、好ましくは0.8nm以下の厚さのきわめて薄いベース酸化膜を介在させるのが好ましい。ベース酸化膜は非常に薄い必要があり、厚さが厚いと高誘電体膜をゲート絶縁膜に使った効果が相殺される。一方、かかる非常に薄いベース酸化膜は、シリコン基板表面を一様に覆う必要があり、また界面準位等の欠陥を形成しないことが要求される。
図1は高誘電体ゲート絶縁膜を有する高速半導体装置10の概略的な構成を示す。
図1を参照するに、半導体装置10はシリコン基板11上に形成されており、シリコン基板11上には薄いベース酸化膜12を介して、Ta25,Al23,ZrO2,HfO2,ZrSiO4,HfSiO4等の高誘電体ゲート絶縁膜13が形成され、さらに前記高誘電体ゲート絶縁膜13上にはゲート電極14が形成されている。
図1の半導体装置10では、前記ベース酸化膜層12の表面部分に、シリコン基板11とベース酸化膜12との間の界面の平坦性が保たれるような範囲で窒素(N)がドープされ、酸窒化膜12Aが形成されている。シリコン酸化膜よりも比誘電率の大きい酸窒化膜12Aをベース酸化膜12中に形成することにより、ベース酸化膜12のSiO2換算膜厚をさらに減少させることが可能になる。
先にも説明したように、かかる高速半導体装置10では前記ベース酸化膜12の厚さは可能な限り薄いのが好ましい。このため、前記シリコン基板11の表面は、できるだけ清浄に保持された状態で前記ベース酸化膜12を形成することが好ましい。このためのシリコン基板の洗浄方法、基板処理方法は様々に提案されていた(例えば特許文献1〜特許文献4参照)。
特開平6−216098号公報 特開平7−302851号公報 特開平5−175182号公報 特開平8−31784号公報
しかし、ベース酸化膜12を1nm以下の厚さで一様に、かつ安定に形成するのは非常に困難であった。
例えば、シリコン基板を洗浄することで、シリコン基板表面を清浄な状態にしても、当該シリコン基板を大気中に放置した場合には、当該シリコン基板表面の酸化が進行してしまい、いわゆる自然酸化膜が形成されてしまう。シリコン基板を放置することで形成される化学酸化膜は、その膜厚を制御することが困難であり、当該化学酸化膜と、後の工程において意図的に形成されるシリコン酸化膜の膜厚を加えた、実質的なベース酸化膜の膜厚の制御が困難となる問題があり、所望の厚さでベース酸化膜を形成することが困難となる場合があった。
また、希フッ酸(DHF)洗浄により、シリコン基板表面の自然酸化膜を除去した後に、過酸化水素水(H)などの酸化剤薬液処理により、最初に当該シリコン基板上に化学酸化膜を形成し、大気放置による自然酸化膜の形成を抑制する方法もあるが、化学酸化膜はその膜質が従来用いられている熱酸化膜などに比べて低密度で、ベース酸化膜として用いるには好ましくない。
また、シリコン基板の洗浄工程やその後のベース酸化膜形成工程で界面のラフネスが増加すると、形成された半導体デバイスのチャネル領域のキャリアモビリティに影響し、半導体デバイスの高速動作が困難になる。これは近年の高速半導体装置においては深刻な問題となる。
そこで、本発明では上記の問題を解決した、新規で有用な基板処理方法を提供することを統括的課題としている。
本発明の具体的な第1の課題は、洗浄後のシリコン基板表面に自然酸化膜が形成されることを抑制し、ベース酸化膜厚の制御性を良好にすることである。
本発明の具体的な第2の課題は、シリコン基板とベース酸化膜界面のラフネスを低減/制御することである。
本発明の具体的な第3の課題は、ベース酸化膜を膜質劣化させずに薄膜化することである。
本発明は、上記の課題を、
請求項1に記載したように、
シリコン基板を、アンモニア、過酸化水素水を含む第1の洗浄液で洗浄し、当該洗浄後にHFを含む洗浄液で洗浄する第1の洗浄工程と、
前記シリコン基板を、塩酸、過酸化水素水を含む第2の洗浄液で洗浄し、当該洗浄後にHFを含む洗浄液で洗浄する第2の洗浄工程と、
前記第2の洗浄工程を複数回繰り返した後、前記シリコン基板を前記第2の洗浄液で洗浄し、前記シリコン基板上に化学酸化膜を形成する工程と、
前記化学酸化膜を400〜700℃の温度で熱処理し、前記化学酸化膜を緻密化する工程と、
前記緻密化された化学酸化膜上に高誘電体膜を形成する工程と
を有することを特徴とする基板処理方法により、また、
請求項2に記載したように、
前記高誘電体膜は、HfまたはZrを含むことを特徴とする請求項1記載の基板処理方法により、また、
請求項に記載したように、
前記化学酸化膜を窒化する窒化工程をさらに含むことを特徴とする請求項記載の基板処理方法により、また、
請求項に記載したように、
前記窒化工程では、前記高誘電体膜との界面近傍の前記化学酸化膜が窒化されることを特徴とする請求項記載の基板処理方法により、また、
請求項に記載したように、
前記窒化工程は、高周波プラズマを用いたラジカル発生源を用いて生成される窒素ラジカルにより、行われることを特徴とする請求項または記載の基板処理方法により、また
求項に記載したように、
前記第2の洗浄工程を繰り返すことで、前記シリコン基板と前記化学酸化膜の界面のラフネスを低減させることを特徴とする請求項1記載の基板処理方法により、解決する。

本発明によれば、シリコン基板上に、高速度デバイスに用いることが好ましいベース酸化膜を形成することが可能となる。
まず本発明の概要について以下に説明する。
シリコン基板を用いて、例えば図1に示すような半導体装置を形成する場合であって、ゲート電極とシリコン基板の間に形成される、高誘電体材料の下地となるベース酸化膜を形成する場合、できるだけ薄く形成することが望ましい。
図2A〜図2Eは、シリコン基板上に、紫外線活性化O酸化(UV−O酸化)により、極薄のシリコン酸化膜(ベース酸化膜)を形成し、そのシリコン酸化膜のXPS(X線光電子分光分析)スペクトルを示したものである。また、当該スペクトルは、ベース酸化膜の膜厚が、0.1nm、0.2nm、0.3nm、0.4nm、および0.8nmの場合において、それぞれ、図2A〜図2Eに結果を示してある。
シリコン基板上にベース酸化膜を形成する場合、シリコン基板表面のシリコン原子は、基板内部のシリコン原子と、基板表面の酸素原子の双方により配位され、サブオキサイドを形成していると考ええられる。例えば、図2A〜図2Bにおいて、すなわちベース酸化膜を0.1nm〜0.2nmとした場合には、101〜104eVのエネルギ範囲において見られる低いピークが前記サブオキサイドに対応し、酸化膜厚が0.3nmを超えた場合にこのエネルギ領域に表れるピークがSi4+に起因するもので、1原子層を超える酸化膜の形成を表しているものと考えられる。
例えば、ベース酸化膜の厚さが0.1nm〜0.2nmである場合のように、ベース酸化膜としてサブオキサイドが形成されている場合には、当該ベース酸化膜の上層にデバイスを形成した場合、例えばリーク電流が増大する、または電気特性が安定しないなどの不具合が生じる可能性が高くなることが懸念される。
このため、半導体装置を形成する場合のベース酸化膜となる膜厚は、安定な酸化膜が形成することができる0.4nm以上とすることが好ましい。また、当該ベース酸化膜は、できるだけ薄いことが好ましいため、電気的な特性が良好であって、最も薄いベース酸化膜の膜厚、すなわち好ましいベース酸化膜の膜厚は、上記のスペクトルの結果より0.4nmであると考えられる。
しかし、この厚さのベース酸化膜を形成する場合には、シリコン基板上に形成される自然酸化膜が問題になる場合がある。シリコン基板上に自然酸化膜が形成されると、ベース酸化膜の厚さの制御が困難となり、所望の厚さのベース酸化膜を形成することが困難となってしまう場合がある。また、自然酸化膜の膜質は、必要とされるベース酸化膜の膜質の要求を満たさない場合があり、この場合には所望の電気特性を得ることが困難となる場合があった。
そこで、本発明では、以下に示す方法でシリコン基板を洗浄することにより、当該シリコン基板上に自然酸化膜が形成されることを抑制し、より清浄なシリコン基板表面を保持することが可能となっている。このため、当該シリコン基板上にベース酸化膜を形成する場合のベース酸化膜の厚さの制御性が良好となり、またベース酸化膜の膜質の制御性も良好となり、そのために、形成される半導体装置の電気特性を良好とすることができる。
図3は、本発明の実施例1によるシリコン基板の洗浄方法を示すフローチャートである。
図3を参照するに、本実施例による洗浄方法では、ステップ1(図中S1と表示、以下同様)において、まず、シリコン基板を、第1の洗浄液で洗浄する。
当該第1の洗浄液は、濃アンモニア水(NHOH)、過酸化水素水(H)、および純水(HO)の混合溶液よりなる。例えば、濃アンモニア水、過酸化水素水、純水の混合する割合は、例えばそれぞれ、1:2:50とすることが好ましい。この場合、当該第1の洗浄液は、SC1洗浄液と呼ばれる場合があり、ステップ1にかかる洗浄はSC1洗浄と呼ばれる場合がある。また、本実施例においては、当該第1の洗浄液の温度は、例えば60℃とする。
次に、ステップ2において、当該シリコン基板を、室温のDHF(濃フッ酸を純水で希釈したもの、濃フッ酸:純水=1:200)洗浄液により、洗浄する。
上記ステップ1の工程においては、おもにシリコン基板上のパーティクル(微粒子状のごみ)や有機物汚染が除去され、ステップ2の工程においては、ステップ1の工程において形成された化学酸化膜中の金属汚染などが除去される。
次に、必要に応じて、ステップ3において、シリコン基板を純水により洗浄する、いわゆるリンス工程を実施し、シリコン基板に残留した第1の洗浄液またはDHF洗浄液などを除去する。
次に、ステップ4において、シリコン基板を、第2の洗浄液で洗浄する。
当該第2の洗浄液は、濃塩酸(HCl)、過酸化水素水(H)、および純水(HO)の混合溶液よりなる。例えば、濃塩酸、過酸化水素水、純水の混合する割合は、例えばそれぞれ、1:2:40とすることが好ましい。この場合、当該第2の洗浄液は、SC2洗浄液と呼ばれる場合があり、ステップ4にかかる洗浄はSC2洗浄と呼ばれる場合がある。また、本実施例においては、当該第2の洗浄液の温度は、例えば70℃とする。
次に、ステップ5において、当該シリコン基板を、室温のDHF(濃フッ酸を純水で希釈したもの、濃フッ酸:純水=1:200)洗浄液により、洗浄する。
上記ステップ5において、おもにシリコン基板上の金属汚染が、さらにステップ6ではステップ5の工程において形成されたシリコン基板上の化学酸化膜が除去される。
さらに、必要に応じて、ステップ4〜ステップ5の処理を所定の回数繰り返して、シリコン基板の洗浄を完了する。
基板の洗浄後は、必要に応じてIPA(イソプロピルアルコール)の蒸気による乾燥を行うと、洗浄液の後(ウォーターマーク)の発生を抑制することができ、好適である。
次に、洗浄が完了し、化学酸化膜や汚染物が除去されて清浄となったシリコン基板表面に、ステップ6で、例えばMOSトランジスタのベース酸化膜となる、シリコン酸化膜を形成する。
さらに、ステップ7で、当該ベース酸化膜上に、高誘電体膜を形成し、ステップ8で、当該ベース酸化膜の窒化を行う。ベース酸化膜の窒化は、ベース酸化膜形成後であって高誘電体形成前に行ってもよく、本図に記載したようにベース酸化膜上に高誘電体膜を形成した後、高誘電体膜を介してベース酸化膜を窒化してもよい。このようなベース酸化膜の形成方法や、当該ベース酸化膜の窒化の方法の詳細に関しては後述する。この後の工程においては、定法である、MOSトランジスタの形成方法によって、例えばゲート電極の形成や不純物の打ち込み、また電極の形成などを行ってMOSトランジスタなどの半導体デバイスを形成することができる。
本実施例による上記の洗浄方法を実施した場合、従来の洗浄方法に比べてシリコン基板上に自然酸化膜が形成されることを抑制することができることを、本発明の発明者は見出した。これらの概要と、この基板処理方法の原理について以下に説明する。
図4Aは、DHF洗浄によりシリコン基板上の自然酸化膜を除去し、熱酸化などにより形成された典型的なシリコン酸化膜(以降文中、典型的な酸化膜)のXPS(X線光電子分光分析)スペクトルと、当該XPSスペクトルの拡大図を示し、図4Bは、DHF洗浄によりシリコン基板上の自然酸化膜や化学酸化膜を除去した後、SC2洗浄を実行し、この際に形成された化学酸化膜(以降文中SC2酸化膜と記載する)のXPSスペクトルと、当該XPSスペクトルの拡大図を示したものである。なお、シリコン基板は、シリコン酸化膜が形成される表面が、(100)面である基板(以下(100)基板と表記)を用いている。
まず、図4Aを参照すると、シリコン基板上に形成された、典型的な酸化膜のスペクトルでは、Siに起因する、結合エネルギーが99〜100eV程度の領域のピークと、SiOに起因する、結合エネルギー103eV程度の領域のピークが観察されている。
一方、図4Bを参照すると、シリコン基板上に形成された、SC2酸化膜の場合であっても上記の典型的な酸化膜のスペクトルと同様に、Siに起因する、結合エネルギーが99〜100eV程度の領域のピークと、SiOに起因する、結合エネルギー103eV程度の領域のピークが観察されている。
しかし、図4Aのスペクトルと、図4Bのスペクトルを比較すると、結合エネルギーが101eV〜102eV程度の領域(図中それぞれA,A’にて表示される領域)においてその違いが観察される。
例えば、図4Aに示した典型的な酸化膜のスペクトルでは、結合エネルギー101〜102eV付近でスペクトルがベースラインから離れており、SiやSiOに起因するピークに比べて小さいものの、明らかにピークが存在することがわかる。
一方、図4Bに示したSC2酸化膜のスペクトルでは、結合エネルギーが101eV〜102eVで、スペクトルがベースラインに略一致する部分がある。すなわち、典型的な酸化膜の場合には検出されて、SC2酸化膜の場合には実質的に検出されないピークが存在していることがわかる。
このように、結合エネルギーが101eV〜102eV付近で、XPSのスペクトルに差が生じるのは、そのSi基板の表面のSi原子の状態の違いに起因していると考えることができる。この場合、シリコン基板表面のSi原子は、基板内部のシリコン原子と、基板表面の酸素原子の双方により配位され、サブオキサイドを形成していると考えられる。これらのサブオキサイドに起因するXPSのスペクトルのピーク(検出強度)は、結合エネルギーが101eV〜102eV付近に観察されることが知られている。
例えば、シリコンの(100)基板上に形成されるシリコン酸化膜の、XPSスペクトルの代表的な例を図5Aに示す。また、図5Aを見やすくするために、当該スペクトルからスピン軌道1/2をリムーブして再プロットしたものを図5Bに示す。
図5Aおよび図5Bを参照するに、Siのサブオキサイドのピークは、図中に矢印で示すように、Siに起因するピークとSiOに起因するピークの間に観察される。一般的に、シリコンの(100)基板上にシリコン酸化膜が形成される場合には、Siの結晶構造より、サブオキサイドのピークはおもにSi2+に起因するものであり、Si1+、またはSi3+に起因するピークは殆ど観察されないと考えられている。この場合、Si1+に起因するピークは、Siのピーク側に、Si3+に起因するピークは、SiOのピーク側に、Si2+に起因するピークは、Si1+に起因するピークとSi3+に起因するピークの間に観察される。
一方、シリコンの(111)基板上に形成されるシリコン酸化膜の、XPSスペクトルの代表的な例を図6Aに示す。また、図6Aを見やすくするために、当該スペクトルからスピン軌道1/2をリムーブして再プロットしたものを図6Bに示す。
図6Aおよび図6Bを参照するに、Siのサブオキサイドのピークは、図中に矢印で示すように、Siに起因するピークとSiOに起因するピークの間に観察される。一般的に、シリコンの(111)基板上にシリコン酸化膜が形成される場合には、(100)基板上に形成される場合と異なり、Siの結晶構造より、サブオキサイドのピークはおもにSi1+、またはSi3+に起因するものであり、Si2+に起因するピークは殆ど観察されない。この場合、Si2+に起因するピークが観察される結合エネルギー付近では、検出強度は殆どベースライン近傍に近い値となっている。
このように、シリコン基板上にシリコン酸化膜が形成される場合に、Si基板の面方位によって観察されるXPSスペクトルが異なるのは、以下に示すように、Siの結晶構造によるものである。図7は、Siの結晶構造を模式的に示した図である。この場合、(100)面と(111)面では、面方向からみた化学結合手の状態が異なり、例えば(100)面においてはSi2+が、(111)面においては、Si1+、またはSi3+が観察されることがわかる。
ここで、図4Aおよび図4Bに示した、典型的な酸化膜およびSC2酸化膜の、Si2p 3/2XPSスペクトルを、上記のSiの結晶構造とスペクトルの代表的な状態を考慮して、さらに詳細に分析した図を図8Aおよび図8Bにそれぞれ示す。
図8Aを参照するに、本図に示す典型的な酸化膜のスペクトルでは、Siの(100)基板上にシリコン酸化膜を形成した場合に一般的に観察されるSi2+に起因するピークが観察され、矢印で示すように、101eV付近で明らかにベースラインから検出強度の立ち上がりが観察されていることがわかる。
一方、図8Bを参照すると、本図に示すSC2酸化膜のスペクトルでは、上記の典型的な酸化膜の場合に観察されたSi2+に起因するピークが殆どみられない特徴がある。例えば、101eV付近では、ベースラインからの検出強度の立ち上がりが典型的な酸化膜の場合に比べて小さく、ピークは殆ど観察されていない。一方、Si1+、またはSi3+に起因するピークが観察されていると考えられる。
また、上記の図8A、図8Bのスペクトルでは、ベースライン(バックグランド)をリニアにとっている。図9A,図9Bには、図8A、図8Bのスペクトルにおいて、ベースラインを、いわゆるシャーリー法により算出した結果をそれぞれ示す。
図9A、および図9Bを参照するに、典型的な酸化膜の場合、およびSC2酸化膜の場合のいずれにおいても、図8A、および図8Bに示した場合と同様の結果となっている。
すなわち、典型的な酸化膜のスペクトルでは、Siの(100)基板上にシリコン酸化膜を形成した場合に一般的に観察されるSi2+に起因するピークが観察される一方で、SC2酸化膜のスペクトルでは、上記の典型的な酸化膜の場合に観察されたSi2+に起因するピークが殆どみられない。また、化学酸化膜のスペクトルではSi1+、またはSi3+に起因するピークが小さく、SC2酸化膜のスペクトルではSi1+、またはSi3+に起因するピークは相対的に大きいと考えられる。
以上のことを考慮すると、本実施例による洗浄工程では、シリコン基板表面は以下のようになっていると考えられる。
図10Aは、図3に示した本実施例による基板処理方法において、ステップ5終了後の、予想されるシリコン基板表面の状態を模式的に示した図である。
図10Aを参照するに、シリコン基板の(100)面は、ステップ5終了後には、(111)面のマイクロファセットよりなるピラミッド状の構造体が複数形成された状態となっていると考えられる。また、図10AのA−A’断面を図10Bに示す。図10Bを参照するに、(111)面よりなる当該マイクロファセット上には、SC2酸化膜が形成されていると考えられる。これは、おもにSC2洗浄液中に含まれるHにより、シリコン基板上に形成されるものである。
シリコン基板上が上記のような状態になっていると考えた場合、図4B、図8B、および図9Bに示したSC2酸化膜のXPSスペクトルの結果とよく一致する。すなわち、XPSスペクトルに、一般的にシリコンの(100)面上に形成された場合にみられるSi2+に起因するピークが殆どみられず、Si1+、またはSi3+に起因するピークが観察されることは、(111)面よりなるマイクロファセット上にシリコン酸化膜が形成されていると考えることでよく説明できる。
また、図3に示した基板処理方法の場合、ステップ4とステップ5の処理を繰り返すことで、シリコン基板表面の状態は、以下のように変化していくと考えられる。
図11A〜図11Fは、図3に示した本実施例による基板処理方法において、ステップ4とステップ5の処理を繰り返した場合に予想されるシリコン基板の表面状態(モホロジー)の変化を模式的に示した図である。図11Aは、ステップ4とステップ5の処理を最初に行った後の状態を、以下図11B〜図11Eは、それぞれステップ4とステップ5の処理を2〜5回繰り返した後に、予想されるシリコン基板の状態(モホロジー)の変化を模式的に示した図である。
図11A〜図11Eを参照するに、ステップ4とステップ5の処理を繰り返すことで、上記のピラミッド構造が小さくなるようにして、(111)面のマイクロファセットが徐々に消失し、(100)面の割合が増大していくと予想される。
すなわち、ステップ4とステップ5の処理を繰り返すことで、シリコン基板上の表面の平坦化(ラフネスの低減)が進行していくと考えられる。このように、本実施例による基板処理方法では、シリコン基板表面の平坦化が進行した状態で、Siの結合手がH(水素)で終端された状態となると考えられ、表面状態が安定になると考えられる。
このようにシリコン基板の表面が安定な状態となると、Siが酸素と結合することが抑制され、安定で清浄な表面状態を保持することが可能となると考えられる。
また、上記はシリコン基板表面のモホロジーの変化を模式的に示した一例であり、ステップ4とステップ5の処理の回数による平坦化の進行の状態は、洗浄液の温度やまたは洗浄液の混合比、またシリコン基板の表面の状態(パーティクル、汚染など)によって随時変化するものである。そのため、ステップ4とステップ5の処理を繰り返す回数は、これらの状態に応じて適宜変化させて用いることが好ましい。
図12A、図12Bは、本実施例に基板処理方法を用いることで得られると考えられる効果を、模式的に示したものである。
図12Aは、横軸にステップ4〜ステップ5の処理を繰り返した回数、縦軸にシリコン基板表面のラフネス(Rms)をとり、本実施例による基板処理方法により、基板表面の平坦化が進行する状態の予想を、模式的に示したものである。図12Aを参照するに、ステップ4〜ステップ5の処理を繰り返すことで、シリコン基板表面の平坦度は向上していくと考えられる。
また、例えばシリコン基板表面状態を、必ずしも図11Eの状態で用いる必要は無く、例えば図11Cや図11Dなど、平坦化が有る程度進行した状態であれば、平坦化の進行状態に対応して、Siが酸素と結合することが抑制される効果は得られるものと予想される。
また、図12Bは、従来の基板処理方法と、本実施例による基板処理方法において大気放置の際に形成される自然酸化膜の厚さの違いを予想し、模式的に表した図である。図12Bでは、横軸に洗浄処理後の経過時間をとり、縦軸に形成される自然酸化膜の厚さをとり、その予想される差を模式的に示している。
本実施例による基板処理方法の場合には、基板表面のSiが酸素と結合することが抑制されると考えら得る。そのため、従来の基板処理方法に比べて、洗浄処理後の自然酸化膜の形成が抑制されると考えられる。そのため、本実施例による基板処理方法では、シリコン基板上に、高速度デバイスに用いることが好ましいベース酸化膜を形成することが可能となる。
例えば、シリコン基板上に形成されるMOSトランジスタなどのデバイスを高速度で動作させようとした場合、ゲート電極とシリコン基板の間には、HfO、ZrO、Alなどのいわゆる高誘電体膜が形成される。この場合、当該高誘電体とシリコン基板の間には、ベース酸化膜を形成することが好ましく、また、ベース酸化膜は非常に薄い必要があり、厚さが厚いと高誘電体膜をゲート絶縁膜に使った効果が相殺される。
このため、シリコン基板上に自然酸化膜が形成されると、ベース酸化膜を薄くすることが困難になってしまう場合があった。本実施例による基板処理方法では、シリコン基板表面に、自然酸化膜が形成されることが抑制されるため、シリコン基板上に形成する実質的なベース酸化膜を薄くすることができる。
また、膜厚の制御が困難であった自然酸化膜の形成が抑制されるため、後の工程で形成されるベース酸化膜の膜厚の制御性を良好にすることが可能となっている。
次に、本実施例による基板処理方法において、ステップ6〜ステップ8において、シリコン基板上にシリコン酸化膜(ベース酸化膜)を形成する方法、高誘電体膜を形成する方法、および酸化膜を窒化する方法の例について、以下に説明する。
図13Aは、本実施例による基板処理方法において、シリコン基板の洗浄後にステップ6においてシリコン酸化膜を形成する基板処理装置20と、当該基板処理装置20によってシリコン酸化膜を形成する方法を模式的に示した図である。
図13Aを参照するに、基板処理装置20は、被処理基板Wを保持する基板保持台22を収納し、前記基板保持台22と共にプロセス空間21Bを画成する処理容器21を備えている。
前記基板処理装置20には、前記プロセス空間21Bを排気する排気口21Aが形成されており、前記排気口21Aには、図示を省略する、例えば真空ポンプなどの排気手段が接続され、前記プロセス空間21Bを減圧(排気)することが可能になっている。
前記処理容器21には、被処理基板Wを隔てて前記排気口21Aと対向する側に酸素ガスが供給される処理ガス供給ノズル21Dが設けられており、前記処理ガス供給ノズル21Dに供給された酸素ガスは、前記プロセス空間21B中を前記被処理基板Wの表面に沿って流れ、前記排気口21Aから排気される。
このように前記処理ガス供給ノズル21Dから供給された処理ガスを活性化し酸素ラジカルを生成させるため、前記基板処理装置20には、前記処理ガス供給ノズル21Dと被処理基板Wとの間の領域に対応して石英窓25Aを有する紫外光源25が設けられる。
すなわち前記紫外光源25を駆動することにより前記処理ガス供給ノズル21Dからプロセス空間21Bに導入された酸素ガスが活性化され、その結果形成された酸素ラジカルが前記被処理基板Wの表面に沿って流れる。これにより、前記被処理基板Wの表面に、1nm以下の膜厚のシリコン酸化膜(ベース酸化膜)を形成することが可能になる。
このように、紫外光を用いて酸素ガスを活性化し、酸化膜を形成する方法は、その酸化の進行が比較的遅く、膜厚の制御が容易であるため、薄いことが好ましいベース酸化膜を形成する場合に好適である。
また前記処理容器21には前記被処理基板Wに対して排気口21Aと対向する側にリモートプラズマ源26が形成されている。前記リモートプラズマ源26にArなどの不活性ガスと共に窒素ガスを供給し、これをプラズマにより活性化することにより、窒素ラジカルを形成することが可能である。
図13Bは、前記基板処理装置20を用いて、ベース酸化膜を窒化する方法を模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。前記リモートプラズマ源26に、例えばArなどのキャリアガスと共に供給されたNガスは、プラズマにより活性化され、窒素ラジカルが形成される。このようにして形成された窒素ラジカルは前記被処理基板Wの表面に沿って流れ、例えば基板上に形成されたベース酸化膜を窒化する。
図14は、前記基板処理装置20において使われるリモートプラズマ源26の構成の一例を示したものである。
図14を参照するに、リモートプラズマ源26は、内部にガス循環通路26aとこれに連通したガス入り口26bおよびガス出口26cを形成された、典型的にはアルミニウムよりなるブロック26Aを含み、前記ブロック26Aの一部にはフェライトコア26Bが形成されている。
前記ガス循環通路26aおよびガス入り口26b、ガス出口26cの内面にはフッ素樹脂コーティング26dが施され、前記フェライトコア26Bに巻回されたコイルに周波数が400kHzの高周波を供給することにより、前記ガス循環通路26a内にプラズマ26Cが形成される。
プラズマ26Cの励起に伴って、前記ガス循環通路26a中には窒素ラジカルおよび窒素イオンが形成されるが、窒素イオンは前記循環通路26aを循環する際に消滅し、前記ガス出口26cからは主に窒素ラジカルN2*が放出される。さらに図12の構成では前記ガス出口26cに接地されたイオンフィルタ26eを設けることにより、窒素イオンをはじめとする荷電粒子が除去され、前記処理空間21Bには窒素ラジカルのみが供給される。また、前記イオンフィルタ26eを接地させない場合においても、前記イオンフィルタ26eの構造は拡散板として作用するため、十分に窒素イオンをはじめとする荷電粒子を除去することができる。
図13Bの基板処理装置20では、酸化膜の窒化処理を窒素イオンではなく窒素ラジカルN2*で行っており、このため励起される窒素イオンの数は少ない方が好ましい。また被処理基板に加えられるダメージを最小化する観点からも、励起される窒素イオンの数は少ないのが好ましい。図13Bの基板処理装置20では、励起される窒素ラジカルの数も少なく、高誘電体ゲート絶縁膜下の非常に薄い、1nm以下の厚さのベース酸化膜を窒化するのに好適である。
また、ベース酸化膜の窒化は、ベース酸化膜の形成直後に行ってもよく、またベース酸化膜の形成後に当該ベース酸化膜上に高誘電体膜を形成した後で行ってもよい。
また、高誘電体膜の形成方法としては、例えばMOCVD法(有機金属化学気相成長法)を用いた成膜方法や、ALD法(Atomic Layer Deposition法)を用いた成膜などを用いることが可能である。
また、ベース酸化膜を形成する方法は上記に限定されるものではない。
例えば、図15は、図3に示した基板処理方法において、シリコン基板の洗浄後にステップ6においてシリコン酸化膜を形成する基板処理装置の別の例である、基板処理装置50を模式的に示した図である。
図15を参照するに、前記基板処理装置50は、処理容器51の内部に、被処理基板Wを保持する保持台53を備え、さらに当該被処理基板Wを加熱するための加熱手段52が、前記保持台53に対向するように形成されている。
例えば、前記加熱手段52は、ランプヒータよりなり、さらに被処理基板Wを加熱するためのヒータ53Aが、保持台53に埋設されるように構成してもよい。また、処理容器51内部は、排気口55によって排気される構造になっている。
上記の基板処理装置において、処理容器に設けられたガス導入口54から、例えば酸素や、または酸素元素を含むガスなどが導入され、前記加熱手段52により被処理基板Wを加熱することで、シリコンよりなる被処理基板Wの表面に、ベース酸化膜を形成することが可能に構成されている。
このように、酸素を含む雰囲気中で被処理基板を加熱することによりベース酸化膜を形成することも可能である。
また、ベース酸化膜は、SC2洗浄で形成される化学酸化膜を、熱処理して形成することも可能である。上記の化学酸化膜をベース酸化膜として用いることが可能な理由について、以下に説明する。
図16は、複数の方法で形成したシリコン酸化膜の、エリプソメータにより測定した膜厚(物理膜厚)と、XPSスペクトルのSiOピークから導いた膜厚(XPS膜厚)との関係を示した図である。図中には、●で熱酸化膜(図中熱SiOと表記)、○で紫外線活性化O酸化による酸化膜(図中UV−Oxと表記)、◆でHによる化学酸化膜(H酸化膜)、◇でDHF洗浄後に塩酸+過酸化水素水による洗浄処理(SC2洗浄)により形成した化学酸化膜(SC2酸化膜)についての測定結果を、それぞれ示す。また、上記H酸化膜とSC2酸化膜については、酸化膜の形成後に熱処理した結果についても併記している。
図16を参照するに、例えば熱酸化膜の場合を例にとってみると、酸化膜の膜厚が厚い領域では、物理膜厚とXPS膜厚とは直線的な相関関係(ユニバーサルライン)となるが、薄膜化するに従って上記のユニバーサルラインからずれが生じている。これは、シリコン基板と酸化膜の界面に存在するサブオキサイドの影響や、酸化膜自体の変質に起因するものである。
また、熱処理前のH酸化膜とSC2酸化膜は、上記のユニバーサルラインから大きくずれており、熱酸化膜とは膜質が大きく異なった低密度の膜であることがわかる。しかし、上記のH酸化膜とSC2酸化膜を熱処理(アニール)すると、上記のユニバーサルラインに近接し、熱酸化膜の膜質に近づくことがわかる。
特に、SC2酸化膜の場合、熱処理後に略ユニバーサルラインに乗っており、SC2酸化膜の膜質が改善されるとともに、サブオキサイドの形成が抑制されていることが推測できる。このように、シリコン基板をSC2洗浄してSC2酸化膜を形成し、さらに当該SC2酸化膜の熱処理によって、シリコン基板上にベース酸化膜形成することが可能である。この場合、例えばリーク電流増大の原因となりうるサブオキサイドの形成を抑制し、良質のベース酸化膜の更なる薄膜化(薄膜化の限界を下げること)が可能となる。
また、上記のSC2酸化膜の熱処理工程は、例えば、実施例1に記載した前記基板処理装置20において実施することができる。この場合、シリコン基板を、不活性ガス、またはNガス雰囲気中で、基板温度を400〜700℃として熱処理を行う。当該熱処理によって、SC2酸化膜の膜質を改善して緻密な化学酸化膜を形成することが可能であり、当該化学酸化膜は半導体装置を形成する場合のベース酸化膜として用いることができる。また、上記の熱処理は、実施例2に記載した基板処理装置50においても実施することが可能である。
すなわち、本実施例による基板処理方法では、実施例1に記載の基板処理方法において、ステップ6の工程を、SC2洗浄工程(ステップ4)と、上記の熱処理工程からなるようにすればよい。
このように、ベース酸化膜を形成する基板処理装置や基板処理方法は様々に選択することが可能である。同様に、ベース酸化膜を窒化する方法や高誘電体膜を形成する場合についても、基板処理装置や基板処理方法は様々に選択することが可能である。しかし、このような選択をする場合、薄いベース酸化膜を精度よく形成する方法、また薄い酸化膜を精度良く窒化する方法をとることが好ましい。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、シリコン基板上に、高速度デバイスに用いることが好ましいベース酸化膜を形成することが可能となる。
高誘電体ゲート絶縁膜を有する半導体装置装置の構成を示す図である。 シリコン酸化膜の膜厚とサブオキサイドの形成状態の関係を示すXPSによる分析結果を示す図(その1)である。 シリコン酸化膜の膜厚とサブオキサイドの形成状態の関係を示すXPSによる分析結果を示す図(その2)である。 シリコン酸化膜の膜厚とサブオキサイドの形成状態の関係を示すXPSによる分析結果を示す図(その3)である。 シリコン酸化膜の膜厚とサブオキサイドの形成状態の関係を示すXPSによる分析結果を示す図(その4)である。 シリコン酸化膜の膜厚とサブオキサイドの形成状態の関係を示すXPSによる分析結果を示す図(その5)である。 実施例1による基板処理方法を示すフローチャートである。 化学酸化膜のXPSによる分析結果を示す図(その1)である。 図3の基板処理方法により形成される酸化膜のXPSによる分析結果を示す図(その1)である。 Si(111)面上に形成される酸化膜のXPS分析結果を示す図(その1)である。 Si(111)面上に形成される酸化膜のXPS分析結果を示す図(その2)である。 Si(100)面上に形成される酸化膜のXPS分析結果を示す図(その1)である。 Si(100)面上に形成される酸化膜のXPS分析結果を示す図(その2)である。 Siの結晶構造を模式的に示した図である。 化学酸化膜のXPSによる分析結果を示す図(その2)である。 図3の基板処理方法により形成される酸化膜のXPSによる分析結果を示す図(その2)である。 化学酸化膜のXPSによる分析結果を示す図(その3)である。 図3の基板処理方法により形成される酸化膜のXPSによる分析結果を示す図(その3)である。 図3に示した基板処理方法中の、予想されるシリコン基板表面の状態を模式的に示した図(その1)である。 図10Aのシリコン基板のA−A’断面図である。 図3に示した基板処理中に予想されるシリコン基板表面のモホロジーの変化を模式的に示した図(その1)である。 図3に示した基板処理中に予想されるシリコン基板表面のモホロジーの変化を模式的に示した図(その2)である。 図3に示した基板処理中に予想されるシリコン基板表面のモホロジーの変化を模式的に示した図(その3)である。 図3に示した基板処理中に予想されるシリコン基板表面のモホロジーの変化を模式的に示した図(その4)である。 図3に示した基板処理中に予想されるシリコン基板表面のモホロジーの変化を模式的に示した図(その5)である。 図3の基板処理方法の効果を模式的に示した図(その1)である。 図3の基板処理方法の効果を模式的に示した図(その2)である。 図3の基板処理方法においてシリコン酸化膜を形成する方法を示す一例である。 図3の基板処理方法においてシリコン酸化膜を窒化する方法を示す一例である。 図13Bの窒化に用いるリモートプラズマ源を示す図である。 図3の基板処理方法においてシリコン酸化膜を形成する別の方法を示す一例である。 シリコン酸化膜の物理膜厚とXPS膜厚との関係を示した図である。
符号の説明
20,50 基板処理装置
21,51 処理容器
21A,55 排気口
21D,54 ガスノズル
22,53 保持台
25 紫外光源
25A 光学窓
26 リモートプラズマ源
26A ブロック
26B フェライトコア
26C プラズマ
26aガス循環通路
26b ガス入り口
26c ガス出口
26d コーティング
26e イオンフィルタ
52,53A 加熱手段

Claims (6)

  1. シリコン基板を、アンモニア、過酸化水素水を含む第1の洗浄液で洗浄し、当該洗浄後にHFを含む洗浄液で洗浄する第1の洗浄工程と、
    前記シリコン基板を、塩酸、過酸化水素水を含む第2の洗浄液で洗浄し、当該洗浄後にHFを含む洗浄液で洗浄する第2の洗浄工程と、
    前記第2の洗浄工程を複数回繰り返した後、前記シリコン基板を前記第2の洗浄液で洗浄し、前記シリコン基板上に化学酸化膜を形成する工程と、
    前記化学酸化膜を400〜700℃の温度で熱処理し、前記化学酸化膜を緻密化する工程と、
    前記緻密化された化学酸化膜上に高誘電体膜を形成する工程と
    を有することを特徴とする基板処理方法。
  2. 前記高誘電体膜は、HfまたはZrを含むことを特徴とする請求項1記載の基板処理方法。
  3. 前記化学酸化膜を窒化する窒化工程をさらに含むことを特徴とする請求項記載の基板処理方法。
  4. 前記窒化工程では、前記高誘電体膜との界面近傍の前記化学酸化膜が窒化されることを特徴とする請求項記載の基板処理方法。
  5. 前記窒化工程は、高周波プラズマを用いたラジカル発生源を用いて生成される窒素ラジカルにより、行われることを特徴とする請求項または記載の基板処理方法。
  6. 前記第2の洗浄工程を繰り返すことで、前記シリコン基板と前記化学酸化膜の界面のラフネスを低減させることを特徴とする請求項1記載の基板処理方法。
JP2005095124A 2005-03-29 2005-03-29 基板処理方法 Expired - Fee Related JP4509839B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005095124A JP4509839B2 (ja) 2005-03-29 2005-03-29 基板処理方法
PCT/JP2006/303070 WO2006103845A1 (ja) 2005-03-29 2006-02-21 基板処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005095124A JP4509839B2 (ja) 2005-03-29 2005-03-29 基板処理方法

Publications (2)

Publication Number Publication Date
JP2006278678A JP2006278678A (ja) 2006-10-12
JP4509839B2 true JP4509839B2 (ja) 2010-07-21

Family

ID=37053114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005095124A Expired - Fee Related JP4509839B2 (ja) 2005-03-29 2005-03-29 基板処理方法

Country Status (2)

Country Link
JP (1) JP4509839B2 (ja)
WO (1) WO2006103845A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5039396B2 (ja) * 2007-02-19 2012-10-03 ローム株式会社 半導体装置の製造方法
JP5223771B2 (ja) * 2009-05-08 2013-06-26 東京エレクトロン株式会社 成膜方法、ゲート電極構造の形成方法及び処理装置
EP2770526B1 (en) * 2013-02-22 2018-10-03 IMEC vzw Oxygen monolayer on a semiconductor
JP7131513B2 (ja) * 2019-09-05 2022-09-06 株式会社Sumco シリコン試料の前処理方法、シリコン試料の金属汚染評価方法、単結晶シリコンインゴット育成工程の評価方法、単結晶シリコンインゴットの製造方法およびシリコンウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329691A (ja) * 2001-04-27 2002-11-15 Shin Etsu Handotai Co Ltd シリコンウェーハの洗浄方法
JP2003218082A (ja) * 2002-01-23 2003-07-31 Tokyo Electron Ltd 基板処理方法および装置、半導体装置の製造装置
JP2003347265A (ja) * 2003-04-18 2003-12-05 Hitachi Ltd 半導体集積回路装置の製造方法
WO2004084291A1 (ja) * 2003-03-17 2004-09-30 Fujitsu Limited 半導体装置と半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291112A (ja) * 1993-04-01 1994-10-18 Nec Corp 半導体装置の製造方法
JPH06333917A (ja) * 1993-05-20 1994-12-02 Fujitsu Ltd 半導体ウエーハの酸化前処理方法
JP3265333B2 (ja) * 1993-11-18 2002-03-11 株式会社ピュアレックス シリコンウェーハ洗浄液及び該洗浄液を用いたシリコンウェーハの洗浄方法
JPH08181094A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd 半導体基板表面の平坦化方法
JP3528534B2 (ja) * 1997-09-08 2004-05-17 信越半導体株式会社 シリコンウエーハの洗浄方法
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
KR100744590B1 (ko) * 2002-03-29 2007-08-01 동경 엘렉트론 주식회사 하지 절연막의 형성 방법 및 반도체 제조 장치
JP2005079215A (ja) * 2003-08-29 2005-03-24 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329691A (ja) * 2001-04-27 2002-11-15 Shin Etsu Handotai Co Ltd シリコンウェーハの洗浄方法
JP2003218082A (ja) * 2002-01-23 2003-07-31 Tokyo Electron Ltd 基板処理方法および装置、半導体装置の製造装置
WO2004084291A1 (ja) * 2003-03-17 2004-09-30 Fujitsu Limited 半導体装置と半導体装置の製造方法
JP2003347265A (ja) * 2003-04-18 2003-12-05 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2006278678A (ja) 2006-10-12
WO2006103845A1 (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP4708426B2 (ja) 半導体基板を処理する方法
TWI284940B (en) Free radical nitriding process for sub-nanometer insulation layer
US7235495B2 (en) Controlled growth of highly uniform, oxide layers, especially ultrathin layers
JP4401290B2 (ja) 酸化膜形成方法および電子デバイス材料の製造方法
JP4606737B2 (ja) 基材処理方法および電子デバイス用材料
JP2008537848A (ja) 高誘電率誘電体層を形成する方法及びシステム
TW200308022A (en) Method for fabricating a semiconductor device having an ONO film
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
JP4268429B2 (ja) 基板処理装置および基板処理方法
CN101194345A (zh) 等离子体氮化处理方法、半导体装置的制造方法和等离子体处理装置
JP4509839B2 (ja) 基板処理方法
US7517812B2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
US7517818B2 (en) Method for forming a nitrided germanium-containing layer using plasma processing
EP1598859A1 (en) Substrate processing method
US6514883B2 (en) Method of fabricating semiconductor device
KR100958265B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리장치, 및 기판 처리 시스템
TW202249069A (zh) 用以改善元件效能的處理
TW200301311A (en) Method for processing substrates
JPH06333917A (ja) 半導体ウエーハの酸化前処理方法
JP3770870B2 (ja) 基板処理方法
KR20220044216A (ko) 로우-k 유전체 막들
JPH0521412A (ja) 半導体基板の処理方法
JP4078370B2 (ja) 基板処理装置
JP3439580B2 (ja) シリコン酸化膜の形成方法および形成装置
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees