JP3439040B2 - 化合物半導体の表面処理方法 - Google Patents
化合物半導体の表面処理方法Info
- Publication number
- JP3439040B2 JP3439040B2 JP23394296A JP23394296A JP3439040B2 JP 3439040 B2 JP3439040 B2 JP 3439040B2 JP 23394296 A JP23394296 A JP 23394296A JP 23394296 A JP23394296 A JP 23394296A JP 3439040 B2 JP3439040 B2 JP 3439040B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor
- compound semiconductor
- substrate
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体の表
面処理方法に関する。詳しくは、半導体表面から酸化物
及び炭素を脱離させると共に表面の形状を制御する方法
に関し、特に、原子状水素を含む雰囲気を用いた半導体
の表面処理方法に関する。
面処理方法に関する。詳しくは、半導体表面から酸化物
及び炭素を脱離させると共に表面の形状を制御する方法
に関し、特に、原子状水素を含む雰囲気を用いた半導体
の表面処理方法に関する。
【０００２】
【従来の技術】半導体表面の清浄化方法として、原子状
の水素及び重水素等を用いたクリーニング法が知られて
いる。この原子状水素クリーニング法は、単なる表面酸
化膜の昇温脱離法と比較して、低温で半導体表面の清浄
化が可能な点で有用である。
の水素及び重水素等を用いたクリーニング法が知られて
いる。この原子状水素クリーニング法は、単なる表面酸
化膜の昇温脱離法と比較して、低温で半導体表面の清浄
化が可能な点で有用である。
【０００３】この種の原子状水素クリーニング法に用い
る装置を図５に示す。図５に示すように、超高真空が可
能な真空室１内には、半導体基板２を加熱するためのタ
ンタルからなる基板ヒータ３と、水素ガスをクラッキン
グして原子状の水素を生成するためのタングステンより
なるフィラメント５が設けられると共に真空室１には、
弁６を介して水素ガス源４が接続されている。
る装置を図５に示す。図５に示すように、超高真空が可
能な真空室１内には、半導体基板２を加熱するためのタ
ンタルからなる基板ヒータ３と、水素ガスをクラッキン
グして原子状の水素を生成するためのタングステンより
なるフィラメント５が設けられると共に真空室１には、
弁６を介して水素ガス源４が接続されている。
【０００４】この装置内において、半導体基板２を加熱
しながら原子状水素に曝すことにより、半導体基板表面
の清浄化がなされる。このような水素ラジカルクリーニ
ング法は、例えば、ジャパニーズ・ジャーナル・オブ・
アプライド・フィジックス（Japanese Journal of Appl
ied Physics)1991年第30巻3A号L402-L404頁で既に提案
されている。
しながら原子状水素に曝すことにより、半導体基板表面
の清浄化がなされる。このような水素ラジカルクリーニ
ング法は、例えば、ジャパニーズ・ジャーナル・オブ・
アプライド・フィジックス（Japanese Journal of Appl
ied Physics)1991年第30巻3A号L402-L404頁で既に提案
されている。
【０００５】この提案において、酸化膜や炭素の付いた
ＧaＡs基板を２００℃に加熱して３０分間原子状水素処
理した場合、炭素は除去されるものの酸化物は完全には
除去されず残っている。一方、図６に示すように、４０
０℃で３０分間原子状水素処理した場合にはじめて酸化
物がなくなっている。
ＧaＡs基板を２００℃に加熱して３０分間原子状水素処
理した場合、炭素は除去されるものの酸化物は完全には
除去されず残っている。一方、図６に示すように、４０
０℃で３０分間原子状水素処理した場合にはじめて酸化
物がなくなっている。
【０００６】このことは、基板温度２００℃において
は、炭素は水素原子と反応して蒸気圧の高い炭化水素と
なり、ＧaＡs基板表面から脱離可能であるのに対し、Ｇ
aＡsの酸化物、例えば、Ｇa2Ｏ3は水素との反応係数も
遅く且つ反応生成物も蒸気圧が低く、容易に離脱しない
ということであり、酸化物及び炭素を脱離させるために
は、基板温度を４００℃程度まで加熱する必要があると
考えられている。
は、炭素は水素原子と反応して蒸気圧の高い炭化水素と
なり、ＧaＡs基板表面から脱離可能であるのに対し、Ｇ
aＡsの酸化物、例えば、Ｇa2Ｏ3は水素との反応係数も
遅く且つ反応生成物も蒸気圧が低く、容易に離脱しない
ということであり、酸化物及び炭素を脱離させるために
は、基板温度を４００℃程度まで加熱する必要があると
考えられている。
【０００７】
【発明が解決しようとする課題】前述したように、原子
状水素を用いた基板表面クリーニング法は、一般に酸化
膜や炭素の除去を目的として行われているが、半導体基
板上の自然酸化膜はもともと不均一に形成されているた
め、酸化膜除去後も不均一な凹凸が存在することから、
処理後の半導体表面では十分な平坦性が得られていな
い。
状水素を用いた基板表面クリーニング法は、一般に酸化
膜や炭素の除去を目的として行われているが、半導体基
板上の自然酸化膜はもともと不均一に形成されているた
め、酸化膜除去後も不均一な凹凸が存在することから、
処理後の半導体表面では十分な平坦性が得られていな
い。
【０００８】高品質な膜の成長には、基板表面の清浄化
が必要であるが、同時に表面の凹凸は結晶成長時の三次
元成長等を招き膜中における欠陥の原因となるため、基
板表面の十分な平坦性が必要とされる。また、量子細線
等の構造を形成するためには、基板表面に基板と同質材
料からなるバッファー層を更に成長させて平坦性を確保
する工程や新たに表面形状の作製工程が必要となり、工
程の複雑化が避けられない。
が必要であるが、同時に表面の凹凸は結晶成長時の三次
元成長等を招き膜中における欠陥の原因となるため、基
板表面の十分な平坦性が必要とされる。また、量子細線
等の構造を形成するためには、基板表面に基板と同質材
料からなるバッファー層を更に成長させて平坦性を確保
する工程や新たに表面形状の作製工程が必要となり、工
程の複雑化が避けられない。
【０００９】本発明は、上記従来技術に鑑みてなされた
ものであり、原子状水素照射処理により、低温で表面の
酸化膜除去等の清浄化を図るとともに、更に同一工程に
おいて基板表面を変化させ高温で表面の形状制御を実現
することにより、製造工程及び設備の簡略化を図り、し
かも、結晶の高品質化を実現することを目的とする。
ものであり、原子状水素照射処理により、低温で表面の
酸化膜除去等の清浄化を図るとともに、更に同一工程に
おいて基板表面を変化させ高温で表面の形状制御を実現
することにより、製造工程及び設備の簡略化を図り、し
かも、結晶の高品質化を実現することを目的とする。
【００１０】
【課題を解決するための手段】斯かる目的を達成する本
発明の化合物半導体の表面処理方法は、原子状水素及び
原子状重水素のうち、少なくとも一方を含む雰囲気に化
合物半導体表面を曝しながら、前記半導体の処理温度を
低温と高温の二段階に変化させる化合物半導体の表面処
理方法において、前記半導体の低温の処理温度は、半導
体表面から酸化膜、炭素等の不純物を脱離可能な温度で
あること、前記半導体の高温の処理温度は、化合物半導
体の一つの結晶面とその平均的表面を一致させた条件に
おいて、この半導体の一部が脱離して平面が平坦化する
温度であることを特徴とする。
発明の化合物半導体の表面処理方法は、原子状水素及び
原子状重水素のうち、少なくとも一方を含む雰囲気に化
合物半導体表面を曝しながら、前記半導体の処理温度を
低温と高温の二段階に変化させる化合物半導体の表面処
理方法において、前記半導体の低温の処理温度は、半導
体表面から酸化膜、炭素等の不純物を脱離可能な温度で
あること、前記半導体の高温の処理温度は、化合物半導
体の一つの結晶面とその平均的表面を一致させた条件に
おいて、この半導体の一部が脱離して平面が平坦化する
温度であることを特徴とする。
【００１１】
【００１２】更に、前記半導体の高温の処理温度は、化
合物半導体の一つの結晶面とその平均的表面を一致させ
ず、ある角度を持たせる条件において、この半導体の一
部が脱離して平面が規則的な層状形状となる温度とする
ことができる。
合物半導体の一つの結晶面とその平均的表面を一致させ
ず、ある角度を持たせる条件において、この半導体の一
部が脱離して平面が規則的な層状形状となる温度とする
ことができる。
【００１３】〔作用〕本発明による化合物半導体の表面
処理の作用を、ＧaＡs化合物半導体を例にとって説明す
る。ＧaＡsの表面を汚染している炭素や酸化物は原子状
水素処理により、前述したように比較的低温である基板
温度４００℃程度で除去される。このとき、表面には表
面損傷層のエッチングで生じた凹凸と更に表面の自然酸
化物膜の不均一な形勢に起因した凹凸が酸化膜除去後に
残る。この基板温度４００℃においては、原子状水素を
照射し続けても表面の平坦化等の形状制御はできない。
処理の作用を、ＧaＡs化合物半導体を例にとって説明す
る。ＧaＡsの表面を汚染している炭素や酸化物は原子状
水素処理により、前述したように比較的低温である基板
温度４００℃程度で除去される。このとき、表面には表
面損傷層のエッチングで生じた凹凸と更に表面の自然酸
化物膜の不均一な形勢に起因した凹凸が酸化膜除去後に
残る。この基板温度４００℃においては、原子状水素を
照射し続けても表面の平坦化等の形状制御はできない。
【００１４】更に、この酸化膜等の除去後、基板温度を
上昇させた場合、ＧaＡsの構成元素であるＡsの基板表
面からの脱離がＡsの比較的高い蒸気圧のため活発とな
る。このとき、Ａsに対して蒸気圧の低いＧaは組成の偏
りのため表面へ析出される。Ｇaの析出が進むと表面に
はＧaの液滴が形成され表面荒れを生じさせる。
上昇させた場合、ＧaＡsの構成元素であるＡsの基板表
面からの脱離がＡsの比較的高い蒸気圧のため活発とな
る。このとき、Ａsに対して蒸気圧の低いＧaは組成の偏
りのため表面へ析出される。Ｇaの析出が進むと表面に
はＧaの液滴が形成され表面荒れを生じさせる。
【００１５】ところが、原子状水素が表面へ供給されて
いる場合、析出したＧaは原子状水素により蒸気圧の比
較的高い水素化物に変わり、表面から容易に除去され
る。このＡsの脱離は表面のステップ端やキンクから優
先的に生じると考えられる。結果として、安定な化合物
半導体の結晶面が現れ、この結晶面と平均的な結晶面が
一致している場合は表面はその結晶面で平坦化し（図
３）、結晶面と平均的な面を一致させずある角度を持た
せた場合、角度に依存した規則的なステップが連なる層
状の形状となる（図４）。
いる場合、析出したＧaは原子状水素により蒸気圧の比
較的高い水素化物に変わり、表面から容易に除去され
る。このＡsの脱離は表面のステップ端やキンクから優
先的に生じると考えられる。結果として、安定な化合物
半導体の結晶面が現れ、この結晶面と平均的な結晶面が
一致している場合は表面はその結晶面で平坦化し（図
３）、結晶面と平均的な面を一致させずある角度を持た
せた場合、角度に依存した規則的なステップが連なる層
状の形状となる（図４）。
【００１６】Ｇaの除去工程においては、表面のＧaを完
全に除去するだけの原子状水素を供給することが形状制
御に不可欠であり、基板温度が上がるほど、原子状水素
の供給量を増加させる必要がある。また、形状制御に係
る時間には初期の表面割れの程度が関係し、荒れた凹凸
の程度が大きくなるほど、長い処理時間が必要である。
全に除去するだけの原子状水素を供給することが形状制
御に不可欠であり、基板温度が上がるほど、原子状水素
の供給量を増加させる必要がある。また、形状制御に係
る時間には初期の表面割れの程度が関係し、荒れた凹凸
の程度が大きくなるほど、長い処理時間が必要である。
【００１７】
【実施例】以下、本発明について、図面に示す実施例を
参照して詳細に説明する。 〔実施例１〕本実施例に係る半導体の表面処理方法の工
程図を図１に示す。図１において、横軸は時間を示し、
縦軸は半導体基板の加熱温度を示す。また、本実施例で
は、従来例と同様に図５に示す原子状水素クリーニング
装置を用いた。その構成については既に説明したので説
明を省略する。
参照して詳細に説明する。 〔実施例１〕本実施例に係る半導体の表面処理方法の工
程図を図１に示す。図１において、横軸は時間を示し、
縦軸は半導体基板の加熱温度を示す。また、本実施例で
は、従来例と同様に図５に示す原子状水素クリーニング
装置を用いた。その構成については既に説明したので説
明を省略する。
【００１８】先ず、表面処理を行う面で切り出したＧa
Ａsの半導体基板２を有機洗浄の後、Ｈ2ＳＯ4系のエッ
チング液で表面損傷層を除去し、ＩnとＭoからなる基板
ホルダに貼付し、これを真空室１内に導入し基板ヒータ
３の前に固定する。次に、真空室１内の真空度を１×１
０-9Torr以下に保ちながら、基板ヒータ３に通電し、半
導体基板２を４００℃まで加熱し安定させる。
Ａsの半導体基板２を有機洗浄の後、Ｈ2ＳＯ4系のエッ
チング液で表面損傷層を除去し、ＩnとＭoからなる基板
ホルダに貼付し、これを真空室１内に導入し基板ヒータ
３の前に固定する。次に、真空室１内の真空度を１×１
０-9Torr以下に保ちながら、基板ヒータ３に通電し、半
導体基板２を４００℃まで加熱し安定させる。
【００１９】引き続き、弁６を開いて、水素源４より水
素ガスを真空室１内に導入し、真空室１内の水素ガス分
圧を１×１０-5Torrに調節する。水素ガス分圧を安定さ
せ、直ちにフィラメント５に通電し、１９００℃程度に
加熱し、この温度で３０分程度保った。
素ガスを真空室１内に導入し、真空室１内の水素ガス分
圧を１×１０-5Torrに調節する。水素ガス分圧を安定さ
せ、直ちにフィラメント５に通電し、１９００℃程度に
加熱し、この温度で３０分程度保った。
【００２０】この間、高温のフィラメント５に触れた水
素ガス分子は水素原子に解離し、真空中を拡散して半導
体基板表面に到達した水素原子は表面の炭素を炭化水素
に変え、更に、安定なＧa酸化物も除去される。このと
き、高速電子線反射回折（ＲＨＥＥＤ）の像を観測する
と、スポット状からストリーク状へと変化が観測され、
酸化膜の除去を確認できる。このときの表面再構成はＡ
s安定化面となっている。
素ガス分子は水素原子に解離し、真空中を拡散して半導
体基板表面に到達した水素原子は表面の炭素を炭化水素
に変え、更に、安定なＧa酸化物も除去される。このと
き、高速電子線反射回折（ＲＨＥＥＤ）の像を観測する
と、スポット状からストリーク状へと変化が観測され、
酸化膜の除去を確認できる。このときの表面再構成はＡ
s安定化面となっている。
【００２１】３０分後、酸化膜の除去が確認されたら、
フィラメント５へ通電したまま、更に、基板温度を基板
材料の単体での脱離が活性化する温度、例えば、ＧaＡs
の場合、５００℃〜５８０℃までゆっくり上昇させる。
このとき、ＲＨＥＥＤ像から基板表面がＡs安定化面か
らＧa安定化面へ移行するのが観測される。
フィラメント５へ通電したまま、更に、基板温度を基板
材料の単体での脱離が活性化する温度、例えば、ＧaＡs
の場合、５００℃〜５８０℃までゆっくり上昇させる。
このとき、ＲＨＥＥＤ像から基板表面がＡs安定化面か
らＧa安定化面へ移行するのが観測される。
【００２２】このとき、基板温度を上昇させるとまもな
く、例えば、処理温度５４０℃においては１０分間程度
の経過の後、ＲＨＥＥＤ像から回折ストリークが細くな
り、鏡像反射点の輝度が増し、０次ラウエリング上に明
るい輝点が観測されることから、表面の平坦化が生じて
いることが判る。
く、例えば、処理温度５４０℃においては１０分間程度
の経過の後、ＲＨＥＥＤ像から回折ストリークが細くな
り、鏡像反射点の輝度が増し、０次ラウエリング上に明
るい輝点が観測されることから、表面の平坦化が生じて
いることが判る。
【００２３】このとき、ＧaＡs表面では比較的蒸気圧の
高いＡsの脱離が活発化すると同時に蒸気圧の低いＧaの
析出が生じると考えられ、同時に原子状水素が照射され
ている場合、表面の過剰なＧaは原子状水素により蒸気
圧の高い水素化物となり除去される。このときの構成元
素の脱離はテラス端やキンクから優先的に生じるため、
結果として表面の凹凸が平坦化されると考えられる。
高いＡsの脱離が活発化すると同時に蒸気圧の低いＧaの
析出が生じると考えられ、同時に原子状水素が照射され
ている場合、表面の過剰なＧaは原子状水素により蒸気
圧の高い水素化物となり除去される。このときの構成元
素の脱離はテラス端やキンクから優先的に生じるため、
結果として表面の凹凸が平坦化されると考えられる。
【００２４】この試料表面を大気中にてＡＦＭ（原子間
力顕微鏡）により観察すると１分子層厚さに相当する高
さ０．３ｎｍ程度の分子層テラスが十分に広い間隔（２
００ｎｍ程度）で観察され、基板表面が原子層オーダー
で平坦化していることは明らかである。
力顕微鏡）により観察すると１分子層厚さに相当する高
さ０．３ｎｍ程度の分子層テラスが十分に広い間隔（２
００ｎｍ程度）で観察され、基板表面が原子層オーダー
で平坦化していることは明らかである。
【００２５】この平坦化の温度と時間については、基板
温度を上昇させるほどＡsの蒸発が活発となることから
平坦化が早く進むと考えられるが、このときのＧaの析
出を十分に抑えるだけの原子状水素の供給が必要となる
ため、原子状水素量に応じた、最適な処理時間や基板温
度が存在する。ここでは、例として、５４０℃、１０分
の処理を行っている。
温度を上昇させるほどＡsの蒸発が活発となることから
平坦化が早く進むと考えられるが、このときのＧaの析
出を十分に抑えるだけの原子状水素の供給が必要となる
ため、原子状水素量に応じた、最適な処理時間や基板温
度が存在する。ここでは、例として、５４０℃、１０分
の処理を行っている。
【００２６】上記のテラスは半導体の一つの結晶面８が
その平均的表面７と僅かにずれている（０．０５°）た
め現れたもので面を一致させれば平坦面が得られ、その
平均的表面７と一致させずにある角度を持たせると、こ
の角度が大きくなれば上記分子層テラスの間隔は短くな
り（図３から図４への変化）規則的な層状形状となる。
その平均的表面７と僅かにずれている（０．０５°）た
め現れたもので面を一致させれば平坦面が得られ、その
平均的表面７と一致させずにある角度を持たせると、こ
の角度が大きくなれば上記分子層テラスの間隔は短くな
り（図３から図４への変化）規則的な層状形状となる。
【００２７】〔実施例２〕本実施例に係る半導体の表面
処理方法の工程図を図２に示す。図２において、横軸は
時間を示し、縦軸は半導体基板の加熱温度を示す。実施
例１においては、清浄化工程と平坦化工程における半導
体の加熱温度をそれぞれ一定としたが、それぞれの工程
は清浄化及び表面形状制御が可能である温度であれば良
く、一定である必要はない。また、清浄化及び表面形状
制御はそれぞれの工程において完了すれば、加熱温度は
一定とする必要はない。
処理方法の工程図を図２に示す。図２において、横軸は
時間を示し、縦軸は半導体基板の加熱温度を示す。実施
例１においては、清浄化工程と平坦化工程における半導
体の加熱温度をそれぞれ一定としたが、それぞれの工程
は清浄化及び表面形状制御が可能である温度であれば良
く、一定である必要はない。また、清浄化及び表面形状
制御はそれぞれの工程において完了すれば、加熱温度は
一定とする必要はない。
【００２８】そこで、本実施例においては、加熱温度を
連続的に変化させて処理を行うようにしたものである。
尚、本実施例においても、実施例１と同様な装置を用い
ることをができる。処理温度の変化過程以外は、実施例
１と同じ実験を行った結果、実施例１と同様な効果が得
られた。これにより、図２に示すような処理温度過程で
も実質的に清浄化工程と表面形状変化工程とを設けた場
合と同じ効果が得られる。
連続的に変化させて処理を行うようにしたものである。
尚、本実施例においても、実施例１と同様な装置を用い
ることをができる。処理温度の変化過程以外は、実施例
１と同じ実験を行った結果、実施例１と同様な効果が得
られた。これにより、図２に示すような処理温度過程で
も実質的に清浄化工程と表面形状変化工程とを設けた場
合と同じ効果が得られる。
【００２９】尚、実施例１及び実施例２においては、水
素ガスを用いたが、重水素ガスであっても効果は同じで
ある。また、原子状水素を原子状に解離するために１９
００℃のフィラメントを用いたが、８００℃程度以上の
温度であれば解離効率は低下するものの同様な効果を奏
する。
素ガスを用いたが、重水素ガスであっても効果は同じで
ある。また、原子状水素を原子状に解離するために１９
００℃のフィラメントを用いたが、８００℃程度以上の
温度であれば解離効率は低下するものの同様な効果を奏
する。
【００３０】また、水素の圧力を１×１０-5Torrとした
が、これを変化させても原子状水素の発生量が変化する
だけで、同様な効果を奏する。更に、原子状水素の発生
方法として、電子サイクロトロン共鳴や高周波発生のプ
ラズマ発生法を用いても、原子以外のイオンや電子が表
面を荒らさない条件下では、良好な結果を得られる。
が、これを変化させても原子状水素の発生量が変化する
だけで、同様な効果を奏する。更に、原子状水素の発生
方法として、電子サイクロトロン共鳴や高周波発生のプ
ラズマ発生法を用いても、原子以外のイオンや電子が表
面を荒らさない条件下では、良好な結果を得られる。
【００３１】上記実施例では、半導体基板としてＧaＡs
を例に挙げたが表面処理の対象はＡlＡs，ＩnＰ，Ｇa
Ｎ，ＡlＧaＡs等のIII-Ｖ族化合物半導体及びこれらの
混晶半導体や、ＺnＳe，ＺnＳ，ＺnＳＳe等のII-VＩ族
化合物半導体及びこれらの混晶半導体であっても良いこ
とは言うまでもない。
を例に挙げたが表面処理の対象はＡlＡs，ＩnＰ，Ｇa
Ｎ，ＡlＧaＡs等のIII-Ｖ族化合物半導体及びこれらの
混晶半導体や、ＺnＳe，ＺnＳ，ＺnＳＳe等のII-VＩ族
化合物半導体及びこれらの混晶半導体であっても良いこ
とは言うまでもない。
【００３２】
【発明の効果】以上、実施例に基づいて具体的に説明し
たように、本発明による半導体の表面処理方法は、第一
段階として原子状水素及び原子状の重水素のどちらか一
方を含む雰囲気中において半導体を曝した状態で低温で
の処理を行い、半導体表面を原子状水素と反応させ、酸
化物、炭素等の不純物を除去した後、第二段階として高
温の処理を行い、半導体表面形状制御を図るので、同一
プロセス中で半導体表面の清浄化及び形状制御が実現さ
れる。そのため、従来必要とされていた、半導体構成物
の照射やバッファー層の成長、エッチング処理等が不要
となり、工程の簡略化や設備を最小限に抑えることがで
きる。また、本発明を適用すれば、原子層レベルでの規
則的表面形状を実現でき、この基板上に成膜して作る各
種電子デバイスの高品質化及び半導体レーザを始めとす
る光デバイス並びに微細化の要求される量子効果素子等
の高精度な製造が可能になる。
たように、本発明による半導体の表面処理方法は、第一
段階として原子状水素及び原子状の重水素のどちらか一
方を含む雰囲気中において半導体を曝した状態で低温で
の処理を行い、半導体表面を原子状水素と反応させ、酸
化物、炭素等の不純物を除去した後、第二段階として高
温の処理を行い、半導体表面形状制御を図るので、同一
プロセス中で半導体表面の清浄化及び形状制御が実現さ
れる。そのため、従来必要とされていた、半導体構成物
の照射やバッファー層の成長、エッチング処理等が不要
となり、工程の簡略化や設備を最小限に抑えることがで
きる。また、本発明を適用すれば、原子層レベルでの規
則的表面形状を実現でき、この基板上に成膜して作る各
種電子デバイスの高品質化及び半導体レーザを始めとす
る光デバイス並びに微細化の要求される量子効果素子等
の高精度な製造が可能になる。
【図１】本発明の第一の実施例における半導体の表面処
理方法の工程図である。
理方法の工程図である。
【図２】本発明の第二の実施例における半導体の表面処
理方法の工程図である。
理方法の工程図である。
【図３】平均的表面と結晶面が一致する場合の基板表面
の模式図である。
の模式図である。
【図４】平均的表面と結晶面とある角度を持つ場合の基
板表面の模式図である。
板表面の模式図である。
【図５】原子状水素クリーニング装置の概略図である。
【図６】従来の原子状水素クリーニング法の工程図であ
る。
る。
１ 真空室
２ 半導体基板
３ 基板ヒータ
４ 水素源
５ フィラメント
６ 弁
７ 平均的表面
８ 結晶面
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小林 正和
千葉県千葉市稲毛区小仲台５−６−３−
403
(72)発明者 山口 賢剛
神奈川県横浜市金沢区幸浦一丁目８番地
１ 三菱重工業株式会社 基盤技術研究
所内
(72)発明者 長沢 泰之
神奈川県横浜市金沢区幸浦一丁目８番地
１ 三菱重工業株式会社 基盤技術研究
所内
(72)発明者 山越 英男
神奈川県横浜市金沢区幸浦一丁目８番地
１ 三菱重工業株式会社 基盤技術研究
所内
(72)発明者 水井 順一
神奈川県横浜市金沢区幸浦一丁目８番地
１ 三菱重工業株式会社 基盤技術研究
所内
(56)参考文献 特開 平６−97139（ＪＰ，Ａ)
特開 平２−32541（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/304
Claims (2)
- 【請求項１】 原子状水素及び原子状重水素のうち、少
なくとも一方を含む雰囲気に化合物半導体表面を曝しな
がら、前記半導体の処理温度を低温と高温の二段階に変
化させる化合物半導体の表面処理方法において、前記半
導体の低温の処理温度は、半導体表面から酸化膜、炭素
等の不純物を脱離可能な温度であること、前記半導体の
高温の処理温度は、化合物半導体の一つの結晶面とその
平均的表面を一致させた条件において、この半導体の一
部が脱離して平面が平坦化する温度であることを特徴と
する化合物半導体の表面処理方法。 - 【請求項２】 前記半導体の高温の処理温度は、化合物
半導体の一つの結晶面とその平均的表面を一致させず、
ある角度を持たせる条件において、この半導体の一部が
脱離して平面が規則的な層状形状となる温度であること
を特徴とする請求項１記載の化合物半導体の表面処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23394296A JP3439040B2 (ja) | 1996-09-04 | 1996-09-04 | 化合物半導体の表面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23394296A JP3439040B2 (ja) | 1996-09-04 | 1996-09-04 | 化合物半導体の表面処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079364A JPH1079364A (ja) | 1998-03-24 |
| JP3439040B2 true JP3439040B2 (ja) | 2003-08-25 |
Family
ID=16963040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23394296A Expired - Fee Related JP3439040B2 (ja) | 1996-09-04 | 1996-09-04 | 化合物半導体の表面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439040B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010083771A (ko) | 1998-12-28 | 2001-09-01 | 와다 다다시 | 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼 |
| JP3778432B2 (ja) | 2002-01-23 | 2006-05-24 | 東京エレクトロン株式会社 | 基板処理方法および装置、半導体装置の製造装置 |
| US7465595B2 (en) | 2004-11-09 | 2008-12-16 | Fujitsu Limited | Quantum device, manufacturing method of the same and controlling method of the same |
| JP4771682B2 (ja) * | 2004-11-09 | 2011-09-14 | 富士通株式会社 | 量子デバイス及びその製造方法 |
| JP5101256B2 (ja) * | 2007-11-20 | 2012-12-19 | 東京エレクトロン株式会社 | 基板処理方法および半導体装置の製造方法、コンピュータ可読記録媒体 |
-
1996
- 1996-09-04 JP JP23394296A patent/JP3439040B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1079364A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2621036B2 (ja) | 基板の表面の処理方法及び装置 | |
| JP3439040B2 (ja) | 化合物半導体の表面処理方法 | |
| US5139606A (en) | Laser bilayer etching of GaAs surfaces | |
| JP2002029896A (ja) | 窒化物半導体の結晶成長方法 | |
| JP2006253500A (ja) | 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置 | |
| US5432124A (en) | Method of manufacturing compound semiconductor | |
| JPS6246994A (ja) | 薄膜成長方法及びその装置 | |
| JP2660944B2 (ja) | 半導体表面の清浄化方法 | |
| Hase et al. | In situ native oxide removal from AlGaInAs surfaces by hydrogen radical treatment for molecular beam epitaxy regrowth | |
| JPH05213695A (ja) | ダイヤモンド薄膜の堆積方法 | |
| JPH09219395A (ja) | 半導体基板の表面処理方法，表面処理装置，並びに半導体装置の製造方法 | |
| JP2883918B2 (ja) | 化合物半導体のパターン形成方法 | |
| JP2726149B2 (ja) | 薄膜形成装置 | |
| JP4413558B2 (ja) | ウルツ鉱型ｉｉｉ−ｖ族窒化物薄膜結晶の製造法 | |
| JP2826972B2 (ja) | 化合物半導体の極微細パターン形成方法 | |
| JPH04212411A (ja) | エピタキシャル成長方法 | |
| JP2663518B2 (ja) | シリコン基板の清浄化方法 | |
| JPH0226892A (ja) | 分子線エピタキシャル成長方法及び装置 | |
| JP2683612B2 (ja) | 化合物半導体の構造形成方法 | |
| Yasuda et al. | Nucleation Processes in Si CVD on Ultrathin SiO2 Layers | |
| US5396862A (en) | Method of manufacturing a compound semiconductor | |
| JPH01214017A (ja) | 分子線エピタキシアル成長方法及び装置 | |
| JPH0517291A (ja) | ダイヤモンド薄膜堆積用基板の処理方法 | |
| JP2717165B2 (ja) | 化合物半導体の構造形成方法 | |
| JPH06157190A (ja) | 炭化珪素薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030513 |
|
| LAPS | Cancellation because of no payment of annual fees |