JPH01214017A - 分子線エピタキシアル成長方法及び装置 - Google Patents

分子線エピタキシアル成長方法及び装置

Info

Publication number
JPH01214017A
JPH01214017A JP3899588A JP3899588A JPH01214017A JP H01214017 A JPH01214017 A JP H01214017A JP 3899588 A JP3899588 A JP 3899588A JP 3899588 A JP3899588 A JP 3899588A JP H01214017 A JPH01214017 A JP H01214017A
Authority
JP
Japan
Prior art keywords
substrate
compound semiconductor
semiconductor substrate
reactive gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3899588A
Other languages
English (en)
Inventor
Junji Saito
淳二 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3899588A priority Critical patent/JPH01214017A/ja
Publication of JPH01214017A publication Critical patent/JPH01214017A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 化合物半導体基板上に半導体のエピタキシアル層を成長
させる分子線エピタキシアル成長方法及び装置に圓し、 化合物ynn体板板表面破壊層の除去及びその後化合物
半導体基板の表面に残留する不純物の除去を確実に、か
つ、化合物半導体基板の表面モホロジーを劣化さゼるこ
となく行なってから分子線エピタキシアル成長により良
質の半導体のエピタキシアル層を化合物iff体基根基
板上長可能とすることを目的とし、 化合物¥−導体基板の表面波1!!1lfflを反応性
ガスエツチングにより除去し、化合物半導体基板の表面
に残留している不純物を反応性ガスエツチングにより除
去し、化合物半導体基板基板上にエピタキシアル層を分
子線エピタキシアル成長により成長させるように構成す
る。
〔産業上の利用分野〕
本発明は分子線1ピタ4シアル成長方法及び装置、特に
化合物事導体基板上に半導体のエピタキシアル層を成長
さける分子線エピタキシアル成長方法及び装置に関する
真空中で化合物半導体基板を所定の温度に加熱して、そ
の基板上に半導体元素を分子線状にして照射することに
より基板上にエピタキシアル層を成長させる分子線エピ
タキシアル成長法(以下MBEと言う)は、超薄膜が制
御性良く成長でき、ヘテロエピタキシアル構造における
ヘテロ界面が急峻であることから、エピタキシアル層の
成長方法としては非常に有効である。
〔従来の技術〕
従来、化合物半導体上に半導体のエピタキシアル層をM
BEで成長する際、先ず基板に化学洗浄及びサーマルク
リーニングからなるftJLL理を施す。
化学洗浄は基板(ウェハ)の製造時の切断や研磨によっ
て基板上に形成されてしまう数百nlの膜厚を有する表
面破壊層を除去する硫酸系のエツチング液によるウエッ
トエッチングニ[程である。又、サーマルクリーニング
では、大気中で化学洗l′71後の基板上に形成されて
しまう10人程度のwi厚を有する自然酸化膜をMBE
の直前に真空中で基板を加熱することにより除去するr
程である。
しかし、従来の前処理を施した基板上にエピタキシアル
層をMBEにより成長すると、エピタキシアル層と基板
との界面付近でキャリアの空乏が起こることが知られて
いる。この41リアの空乏は、前処理後に基板上に残留
している不純物である残留炭素が7クセプタとなるため
に起こると考えられている。界面付近にキャリア空乏層
が存在すると、良質のエピタキシアル層を成長すること
は困難である。
イこで、従来の前処理では除去できなかった基板上の残
留戻入を除去する方法として、サーマルエツチング法が
ジ1?−ナル・オプ・アプライド・フィッジックス、第
25巻、 1986年、第1216〜1220頁(J 
ournal Or Δpplied Physics
、 Vol。
25.1986.1)l)、1216〜1220)の1
ザーマルエツチングによるMBE−GaAs基板前処理
効!l!1にて提案され、熱酸化膜法がジャーナル・オ
ブ・アプライド・フィッジ、ツクス、第63巻、198
8年、第404頁(J ournal  of  Δp
plied  Physics。
VOl、63.1988.111) 404) f7)
 r熱酸(t、 li 形成&?、 ムによるMBE−
GaAs基板の清浄化Jにて提案された。
サーマルエツチング法とは、例えばGaAs1板の場合
、MBEの直前に真空中AS照射下でGaAs基板を7
50℃以上に加熱して表面を約200人〜300人熱的
なエツチングにより除去する方法である。
他方、熱酸化膜法とは、例えばGaAs基板の場合、大
気中でGaAS基板を350℃〜450℃に加熱して約
100人〜200人の熱酸化膜を形成し、MBEの直前
に真空中AsP!i射下でGaAS基板を640℃以上
加熱して熱酸化膜を除去する方法である。
しかし、勺−マルLツチング法及び熱酸化膜法によって
基板の表面部分を数百人の深さまで除去しても、基板上
の残留炭素を完全に除去することはできないことがわか
った。そこで、残留炭素を完全に除去するために基板の
表面部分を数百Å以上の深さまで除去すると、サーマル
エツチング法及び熱酸化膜法はいずれも熱的に基板の表
面部分を除去する方法であるため、基板の表面(ホロジ
ーが著しく劣化してしまう。このため、サーマルエツチ
ング法又は熱酸化膜法により基板の表面部分を除去する
深さは、基板の表面モホロジーを著しく劣化させない程
度とせざるを得ず、従来の前処理と比べれば改善される
ものの基板上にはある程度の残留炭素が存在する。
上記の理由から、サーマルエツチング法又は熱酸化膜法
により除去可能な基板の表面部分の深さは数百へが限度
であるため、基板の表面破壊層を除去することはできく
、従来の前処理の化学洗浄及びサーマルクリーニングの
両方に代わるものではなく、化学洗浄を行なった基板に
対して行なう必要がある。このため、サーマルエツチン
グ法又は熱酸化膜法を用いる場合でも従来の前処理の場
合と同様に先ず基板に化学洗浄を施すため、化学洗浄の
工程で不純物が基板表面に付着する可能性も人である。
又、サーマルエツチング又は熱酸化膜法を用いると、基
板の表面モホロジーの劣化はさけられない。
〔発明が解決しようとする課題〕
従って、化合物半導体基板上に分子線エピタキシアル成
長により半導体のエピタキシアル層を成長させる直前に
、化合物半導体基板の表面破壊Cの除去及びその後の化
合物半導体基板の表面に残留する不純物の除去を行なう
際、残留する不純物を完全に除去しようとすると化合物
半導体基板の表面モホロジーが著しく劣化してしまい、
他方、表面モホロジーの暑しい劣化を防止しようとする
と残留する不純物の除去程度が満足できるものではない
という問題を生じていた。このため良質なエピタキシア
ル層の成長はできないという問題を生じていた。
そこで、本発明は、化合物半導体基板の表面破壊層の除
去及びその後化合物半導体基板の表面に残留する不純物
の除去を確実に、かつ、化合物半導体基板の表面モホロ
ジーを劣化させることなく行なってから分子線エピタキ
シアル層長により良質の半導体のエピタキシアル層を化
合物半導体基板上に成長可能とすることのできる分子線
エビタ4°シアル成長方法及び装置を提供することを目
的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明の分子線エピタキシ
アル成長方法は、化合物半導体基板上に半導体のエピタ
キシアル層を成長させる分子線1ピタキシアル成長方法
であって、化合物半導体基板の表面破壊層を反応性ガス
エツチングにより除去する第1の工程と、第1の工程後
に化合物半導体基板の表面に残留している不純物を反応
性ガスエツチングにより除去する第2の工程と、第2の
工程後に化合物半導体装置基板上にエピタキシアル層を
分子線エピタキシアル成長により成長させる第3の工程
とを含む。
更に、本発明の分子線1ピタキシアル成長装置は、化合
物半導体基板上に半導体のエピタキシアル層を成長させ
る分子線エピタキシアル成長装置であって、化合物半導
体基板の表面破壊層を反応性ガスエツチングにより除去
すると共に化合物半導体基板の表面に残留している不純
物を反応性ガスエツヂングにより除去するドライエツヂ
ング室と、ドライエツチング蛮から真空中で搬入される
化合物半導体基板上にエピタキシアル層を分子線エピタ
キシアル成艮により成長させる分子線エピタキシアル成
長室とを備える。
〔作用〕
即ち、本発明は、大気中又は液中での化合物半導体基板
の洗浄を行なうことなく、真空中での反応性ガスエツチ
ングによって化合物半導体基板の表面破壊層を除去する
と共に、化合物半導体基板の表面に残留する不純物を除
去する。
従って、化合物半導体基板の表面Vi!![)の除去及
び化合物半導体基板の表面に残留する不純物の除去を確
実に、かつ、化合物半導体基板の表面モホロジーを劣化
さゼることなく行なってから分子んエピタキシアル成長
により半導体の1ビタギシアル層を化合物半導体基板上
に成長することができる。
〔実施例〕
先f、本発明方法の一実施例について説明する。
本実施例では、化合物半導体基板としてGaAs基板を
用い、反応性ガスとして1−Iceを用し1て反応性ガ
スエツチングを行なう。
第1図は本実施例におけるGaAs基板の温度(以下、
基板温度と古う)の変化を示す。第1の工程では、基板
温度を450℃に設定し、HC之ガスによる反応性ガス
エツチングをl−10flガスの流迅をIOCCMに設
定して60分間行なうことにより、GaAs基板の表面
部分が約3000人エツチングされ、GaAs基板の表
面破壊層が除去される。第2の工程では、基板温度を6
00℃に設定し、HCzガスによる反応性ガスエツチン
グをHCl1ガスの流昂をIOCCMに保ち1分間行な
うことにより、GaAs基板の表面部分が更に約150
0人エツチングされ、第1の[捏後にGaAs基板の表
面に残留する不純物が除去される。その後、基板温度を
自然冷却によって300℃以下に下げ、第3の工程でM
BEにより3iでドープされたn型GaAsエピタキシ
アル層をGaAs基板上に成長する。M[3Eは、基板
温度を600℃に設定して30分間行なわれ、約0.5
μmのn型GaAsエピタキシアル層が成長される。
第2図は、本発明方法の他の実施例における基板温度の
変化を示す。本実施例においても、化合物半導体基板と
してGaAs基板を用い、反応性ガスとしてHC之ガス
を用いて反応性ガスエツヂングを行なう。第1の工程で
は、基板温度を500℃に設定し、HC[ガスによる反
応性ガスエッヂングを1]C2ガスの流8をIOCCM
に設定して20分間行なうことにより、GaAs基板の
表面部分が約3400人エツチングされ、GaAs基板
の表面破壊層が除去される。第2の、L程では、基板温
度を500℃に保ち、HCeガスにる反応性ガスエツチ
ングをHC之ガスの流固を20CMに設定して5分間行
なうことにより、GaAs基板の表面部分が更に約20
0人エツチングされ、第1の工程後にGaAs基板の表
面に残留する不純物が除去される。その後、基板温度を
自然冷却によって300℃以1・に下げ、第3の工程で
MBEにより3iでドープされたn型GaAsエピタキ
シアル層をGaAs基板上に成長する。MBEは、基板
温度を600℃に設定して30分間行なわれ、約0.5
μaのn型GaAs1Lビタキシアル層が成長される。
化合物半導体基板としてGaAs基板を用い、反応性ガ
スとしてHCeガスを用いて各種基板温度及びHC[ガ
スの流]で実験を行なって1ワられたエツチング速度を
第3図に丞す、同図中、参考用として、サーマルエツチ
ングを行なった場合のエツチング速度を一点11aで丞
す。第3図より、基板温度か400℃以上であるとGa
As基板と)−1cIlガスとの化学反応が生じ、Ga
As基板のエツチングが始まることがわかる。又、基板
温度が上がると、エツチング速度は指数関数的に著しく
増加することがわかる。
GaAs基板の表面液1m層の除去後にGaAs基板上
に残留する不純物である残留炭素は、NuがGaAsと
の反応によって分解して発生する水素(H)により除去
される。上記各実施例においてMBEにより成長された
n型GaAS1とタキシフル層の表面モホロジーを微分
干渉顕微鏡で観察したところ、従来の化学洗浄及びサー
マルクリーニングを施したGaAs基板に成長したn型
QaΔS T−ビタキシアル層の表面モホロジーと同程
度であることが確認された。従って、上記各実施例によ
れば、第1及び第2の′r程での反応性ガス1ツブング
によるGaASW板の表面モホロジーの著しい劣化はな
く、サーマルエツチング又は熱酸化膜法を用いた場合の
GaAs基板の表面モホロジーの劣化と比べると極めて
小さい。
更に、第2図の実施例において成長されたn型GaAs
エピタキシアル層とGaAs基板どの界面付近でのキャ
リア濃度を例にとってC−V法により測定したところ、
第4図中実線Aで示す結果が得られた。同図中、破線B
は従来の化学洗浄及びサーマルクリーニングを施したG
aAs、I板とn型GaAsエピタキシアル層との界面
付近でのキャリア濃度を示し、−点鎖線Cは化学洗浄及
びサーマルエツチング(又は熱酸化膜法)を施したGa
As1a板とn型GaASエビタ゛1シフル層との界面
付近でのキャリア濃度を示す。第4図より、上記実施例
において界面付近の4ヤリア空乏層の厚さが非常に小さ
く、At、1Bに比べてキャリア空乏層の広がりが著し
く低減され、Cに比べても大幅に低減されていることが
わかる。つまり、上記実施例におけるGaAS基板上の
残留炭素の除去が従来に比べて著しく向上されているこ
とがわかる。
次に、本発明装置の一実施例を第5図と共に説明する。
第5図中、1は基板交換室、2は基板搬送室、3.4は
トランスフ20ツド、5は基板ドライエツチング室、6
は基板加熱オーブン、7は流量調整用バルブ、8は塩化
水素(HCIボンベ、9はMBE成長室である。
先ず、基板交換室1内で基板搬送部11上に化合物半導
体基板としてのGaAs基板13を装着し、基板搬送部
11を案内レール(図示せ!r)に沿って図中矢印Xl
7J向に移動することにより、GaAs基板13を真空
の基板搬送室2を介して基板ドライエツチング室5内に
搬入する。ここで、第1図と共に説明した実施例の場合
を例に取って説明すると、トランス770ツド4により
基板搬送部11を矢印Y+M向に移動せしめることによ
りGaAs基板13を基板加熱オーブン6によって45
0℃まで加熱し、ボンベ8からのHC2ガスをバルブ7
を介して1100Cの流聞で基板ドライエツチング室5
に供給する。この時の基板ドライエツチング室5の真空
度は9X104Torrであり、基板エツチング室5か
らの活気はターボ分子ポンプ(図示せず)で行なう。
基板温度を450℃で60分間保持してHCeガスによ
る反応性ガスエツチングを行なうことにより、GaAs
基板13の表面部分が約3000人エツチングされ、表
面破壊層が除去される。その後、基板加熱オーブン6に
よってGaAs基板13を600℃まで加熱し、1分間
保持することにより、HC之ガスによる反応性ガスエツ
チングが更に行なわれ、GaAs基板13の表面部分が
更に約1500人エツチングされ、残留炭素が除去され
る。
次に、トランス770ツド4を矢印Y2方向へ戻し、G
aAs基板13を自然冷却により300℃以下に下げて
から、基板搬送部11を矢印X2方向に移動して真空の
基板搬送室2に入れ、トランスファ0ツド3を矢印Y+
方向に移動することによりGaAs基板13をMBE成
艮成長内に搬入する。MBE成艮成長内では、600℃
の基板温度でMBEを30分間行なうことにより3iで
ドープされたn型GaAsエピタキシアル層を0.5μ
I成長する。最俊には、トランス770ツド3を矢印Y
2方向へ戻し、基板搬送部11を矢印×2方内に移動す
ることによりn型GaAsエピタキシアル層を成長され
たGaAs基板13が基板交換室1内に戻される。
本実施例によれば、GaAs基板13の洗浄は基板ドラ
イエツチング室5内の真空中でのドライエツチングによ
って行なわれ、大気中又は液中での洗浄は行なわれない
。更に、洗浄済のGaAs基板13は、基板搬送り2を
介して真空中でMBE成長室9内に搬入される。このた
め、洗浄済のGaAs基板13がMBE成長室9内に搬
入されるまでに大気にさらされて基板表面にCO2やH
2Oが付着するといった不都合は生じない。
従来は、エピタキシアル層と基板との界面イ」近でのキ
ャリア空乏層の低減、即ち、洗浄後の基板上の残留炭素
の除去が不十分であるため、MBEにより極めて薄いエ
ピタキシアル層を成長しても良質なエピタキシアル層は
得られない。そこで、MBEにより比較的厚いエピタキ
シフル層を成長して残留炭素による影響を軽減しようと
してし、一般に、MBEにより比較的厚いエピタキシア
ル層を成長するとエピタキシアル層に大なる表面欠陥を
生じてしまう。しかし、本発明方法及び装置によれば、
極めて薄く、かつ、良質なエピタキシアル層を成長する
ことが可能である。
なお、反応性ガスエツチングに用いられる反応性ガスは
HC之ガスに限られるものではなく、例えばC22ガス
を使用することもできる。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを廃除するものではない。
〔発明の効果〕
本発明によれば、化合物半導体基板の表面破壊層を反応
性ガスエツチングにより除去し、化合物半導体基板の表
面に残留している不純物を反応性ガスエツチングにより
除去してから分子線エピタキシアル成長により半導体の
エピタキシアル層を成長するので、化合物半導体基板の
表面破壊層の除去及びその後化合物半導体基板の表面に
残留する不純物の除去を確実に、かつ、化合物半導体基
板の表面モホロジーを劣化させることなく行なってから
分子線エピタキシアル成長により良質の半導体のエピタ
キシアル層を化合物事導体基板上に成長することができ
、実用的には極めて有用である。
【図面の簡単な説明】
第1図は本発明方法の一実施例を説明するための図、 第2図は本発明方法の他の実施例を説明するための図、 第3図はエツチング速度と基板温度との関係を示す図、 第4図は界面付近でのキャリア濃度を示す図、第5図は
本発明装置の一実施例を示す平面図である。 図において、 1は基板交換室、 2は基板搬送室、 3.4はトランス770ツド、 5は基板ドライエツチング室、 6は基板加熱オーブン、 7はパルプ、 8はボンベ、 9はMBE成長室、 11は基板搬送部、 13はGaAsW板 を示す。 杢、全相方法の一*#JII f教プ耳オ台たhnl困
第1図 第2図 、を占)目す社τ′のキイリア助1建玄ホオひ員第4図

Claims (2)

    【特許請求の範囲】
  1. (1)化合物半導体基板上に半導体のエピタキシアル層
    を成長させる分子線エピタキシアル成長方法において、 該化合物半導体基板の表面破壊層を反応性ガスエッチン
    グにより除去する第1の工程と、 該第1の工程後に該化合物半導体基板の表面に残留して
    いる不純物を反応性ガスエッチングにより除去する第2
    の工程と、 該第2の工程後に該化合物半導体装置基板上に該エピタ
    キシアル層を分子線エピタキシアル成長により成長させ
    る第3の工程とを含むことを特徴とする分子線エピタキ
    シアル成長方法。
  2. (2)化合物半導体基板上に半導体のエピタキシアル層
    を成長させる分子線エピタキシアル成長装置において、 該化合物半導体基板の表面破壊層を反応性ガスエッチン
    グにより除去すると共に該化合物半導体基板の表面に残
    留している不純物を反応性ガスエッチングにより除去す
    るドライエッチング室と、該ドライエッチング室から真
    空中で搬入される該化合物半導体基板上に該エピタキシ
    アル層を分子線エピタキシアル成長により成長させる分
    子線エピタキシアル成長室とを備えたことを特徴とする
    分子線エピタキシアル成長装置。
JP3899588A 1988-02-22 1988-02-22 分子線エピタキシアル成長方法及び装置 Pending JPH01214017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3899588A JPH01214017A (ja) 1988-02-22 1988-02-22 分子線エピタキシアル成長方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3899588A JPH01214017A (ja) 1988-02-22 1988-02-22 分子線エピタキシアル成長方法及び装置

Publications (1)

Publication Number Publication Date
JPH01214017A true JPH01214017A (ja) 1989-08-28

Family

ID=12540714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3899588A Pending JPH01214017A (ja) 1988-02-22 1988-02-22 分子線エピタキシアル成長方法及び装置

Country Status (1)

Country Link
JP (1) JPH01214017A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897193A (ja) * 1994-02-15 1996-04-12 At & T Corp 半導体素子の製造方法
US6528395B2 (en) 2000-04-27 2003-03-04 Sumitomo Electric Industries, Ltd. Method of fabricating compound semiconductor device and apparatus for fabricating compound semiconductor device
US7550304B2 (en) 2006-08-28 2009-06-23 Mitsubishi Electric Corporation Method for manufacturing semiconductor laser element
CN110828300A (zh) * 2019-11-25 2020-02-21 上海华力集成电路制造有限公司 外延工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101490A (ja) * 1984-10-24 1986-05-20 Sumitomo Electric Ind Ltd 分子線結晶成長方法と装置
JPH01158720A (ja) * 1987-12-15 1989-06-21 Nec Corp 化合物半導体結晶成長方法及び結晶成長装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101490A (ja) * 1984-10-24 1986-05-20 Sumitomo Electric Ind Ltd 分子線結晶成長方法と装置
JPH01158720A (ja) * 1987-12-15 1989-06-21 Nec Corp 化合物半導体結晶成長方法及び結晶成長装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897193A (ja) * 1994-02-15 1996-04-12 At & T Corp 半導体素子の製造方法
US6528395B2 (en) 2000-04-27 2003-03-04 Sumitomo Electric Industries, Ltd. Method of fabricating compound semiconductor device and apparatus for fabricating compound semiconductor device
US6815316B2 (en) 2000-04-27 2004-11-09 Sumitomo Electric Industries, Ltd. Apparatus for fabricating compound semiconductor device
US7550304B2 (en) 2006-08-28 2009-06-23 Mitsubishi Electric Corporation Method for manufacturing semiconductor laser element
CN110828300A (zh) * 2019-11-25 2020-02-21 上海华力集成电路制造有限公司 外延工艺方法
CN110828300B (zh) * 2019-11-25 2022-03-18 上海华力集成电路制造有限公司 外延工艺方法

Similar Documents

Publication Publication Date Title
JPH0864791A (ja) エピタキシャル成長方法
JPH05291140A (ja) 化合物半導体薄膜の成長方法
JPH0360171B2 (ja)
JPH01214017A (ja) 分子線エピタキシアル成長方法及び装置
KR910009409B1 (ko) 분자선 에피택시에 사용되는 화합물 반도체 기판의 열에칭처리방법과 그 처리방법
JPH02139918A (ja) ヘテロ構造体の製造方法
JPH05213695A (ja) ダイヤモンド薄膜の堆積方法
JPH07201689A (ja) 保護膜付き半導体ウェハ
JP2939495B2 (ja) 半導体表面処理方法
JPH01290221A (ja) 半導体気相成長方法
JPH0243720A (ja) 分子線エピタキシャル成長方法
JPH07142404A (ja) 選択成長用マスクの形成方法及びその除去方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPH03131593A (ja) エピタキシヤル成長用基板の前処理方法
US20060225642A1 (en) Method of forming semiconductor crystal
JP2535560B2 (ja) 分子線結晶成長方法
JPS6134926A (ja) 半導体単結晶成長装置
JP2520617B2 (ja) 半導体結晶成長方法及びそれを実施する装置
JPH01223721A (ja) 結晶成長方法および結晶成長装置
JP3092821B2 (ja) 化合物半導体表面構造およびその製造方法
JPH01212296A (ja) Si基板上への3―5族化合物半導体結晶の成長方法
JPH0355440B2 (ja)
JPH02248034A (ja) エピタキシャル成長方法
JPH0443631A (ja) 化合物半導体結晶の成長方法およびその実施のための装置
JPH06224123A (ja) 半導体結晶の成長方法