JPH07201689A - 保護膜付き半導体ウェハ - Google Patents
保護膜付き半導体ウェハInfo
- Publication number
- JPH07201689A JPH07201689A JP33718793A JP33718793A JPH07201689A JP H07201689 A JPH07201689 A JP H07201689A JP 33718793 A JP33718793 A JP 33718793A JP 33718793 A JP33718793 A JP 33718793A JP H07201689 A JPH07201689 A JP H07201689A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wafer
- wafer surface
- polymer film
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】ウェハ表面を特性の良好な保護膜で被覆するこ
とによって、洗浄やエッチング等の前処理をすることな
く、高品質なエピタキシャル結晶やイオン打ち込み層を
得る。 【構成】研磨、洗浄、乾燥後のＧａＡｓウェハ２の表面
３には活性な未結合手１が存在する。そこで、ウェハ表
面３にＬＢ膜４を１分子層形成して、ウェハ表面３の未
結合手１を不活性化する。その上に高分子膜５を圧着し
てＬＢ膜４の分子端と高分子膜５を結合して表面保護膜
を形成する。これにより保管中のウェハ表面３への不純
物の付着、酸素や水分による表面酸化が抑止される。Ｌ
Ｂ膜４と高分子膜５の結合は、ＬＢ膜４とウェハ表面３
の結合に比較してかなり強いので、高分子膜５を機械的
に剥がすだけでウェハ表面３とＬＢ膜４の界面で剥が
れ、清浄なウェハ表面３が得られる。
とによって、洗浄やエッチング等の前処理をすることな
く、高品質なエピタキシャル結晶やイオン打ち込み層を
得る。 【構成】研磨、洗浄、乾燥後のＧａＡｓウェハ２の表面
３には活性な未結合手１が存在する。そこで、ウェハ表
面３にＬＢ膜４を１分子層形成して、ウェハ表面３の未
結合手１を不活性化する。その上に高分子膜５を圧着し
てＬＢ膜４の分子端と高分子膜５を結合して表面保護膜
を形成する。これにより保管中のウェハ表面３への不純
物の付着、酸素や水分による表面酸化が抑止される。Ｌ
Ｂ膜４と高分子膜５の結合は、ＬＢ膜４とウェハ表面３
の結合に比較してかなり強いので、高分子膜５を機械的
に剥がすだけでウェハ表面３とＬＢ膜４の界面で剥が
れ、清浄なウェハ表面３が得られる。
Description
【０００１】
【産業上の利用分野】本発明は保護膜付き半導体ウェハ
に係り、特にＬＢ膜と高分子膜とを用いてウェハ表面の
保護を図ったものに関する。
に係り、特にＬＢ膜と高分子膜とを用いてウェハ表面の
保護を図ったものに関する。
【０００２】
【従来の技術】化合物半導体はショットキーゲート電界
効果トランジスタ（ＭＥＳＦＥＴ）、高移動度トランジ
スタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ
（ＨＢＴ）等の他、種々の受発光デバイスの作製に用い
られている。これらの素子は鏡面ウェハ表面に分子線エ
ピタキシャル成長（ＭＢＥ）法、有機金属気相エピタキ
シャル成長（ＭＯＶＰＥ）法およびイオン打ち込み法等
により能動層を作成する。鏡面ウェハは次の手順で作成
される。
効果トランジスタ（ＭＥＳＦＥＴ）、高移動度トランジ
スタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ
（ＨＢＴ）等の他、種々の受発光デバイスの作製に用い
られている。これらの素子は鏡面ウェハ表面に分子線エ
ピタキシャル成長（ＭＢＥ）法、有機金属気相エピタキ
シャル成長（ＭＯＶＰＥ）法およびイオン打ち込み法等
により能動層を作成する。鏡面ウェハは次の手順で作成
される。
【０００３】インゴットをスライスし、ウェハを切り出
す。このウェハを粗研磨し平坦性を高めた後、メカノケ
ミカル研磨により鏡面に仕上げる。次に脱脂洗浄、極く
わずかなエッチング作用を持つ洗浄液での洗浄および超
純水洗浄を行う。最後にウェハをＩＰＡ（イソプロピー
ルアルコール）乾燥法またはスピン乾燥法により乾燥す
る。
す。このウェハを粗研磨し平坦性を高めた後、メカノケ
ミカル研磨により鏡面に仕上げる。次に脱脂洗浄、極く
わずかなエッチング作用を持つ洗浄液での洗浄および超
純水洗浄を行う。最後にウェハをＩＰＡ（イソプロピー
ルアルコール）乾燥法またはスピン乾燥法により乾燥す
る。
【０００４】このウェハは、不活性ガスを封入したウェ
ハトレイに個装され、保管される。この保管されたウェ
ハをエピタキシャル成長やイオン打ち込みに使用するに
際して、有機洗浄やエッチングなどの前処理を必ず行
い、ウェハ表面の有機物、酸化物を除去する。
ハトレイに個装され、保管される。この保管されたウェ
ハをエピタキシャル成長やイオン打ち込みに使用するに
際して、有機洗浄やエッチングなどの前処理を必ず行
い、ウェハ表面の有機物、酸化物を除去する。
【０００５】
【発明が解決しようとする課題】ウェハ表面には活性な
未結合手が存在するため、保管したウェハ表面は有機物
などの不純物汚染や酸化物の生成により劣化する。その
ために、結晶のエピタキシャル成長やイオン打ち込みの
前には、不純物や酸化物除去のために、必ず洗浄やエッ
チングなどの前処理を行わなければならなかった。とこ
ろが、この前処理は煩雑な作業であり、また安定した処
理ではなく、かえって表面を汚染したり、表面の平坦性
を悪化させるという問題点があった。
未結合手が存在するため、保管したウェハ表面は有機物
などの不純物汚染や酸化物の生成により劣化する。その
ために、結晶のエピタキシャル成長やイオン打ち込みの
前には、不純物や酸化物除去のために、必ず洗浄やエッ
チングなどの前処理を行わなければならなかった。とこ
ろが、この前処理は煩雑な作業であり、また安定した処
理ではなく、かえって表面を汚染したり、表面の平坦性
を悪化させるという問題点があった。
【０００６】具体的には、例えばＭＢＥ法でエピタキシ
ャル成長する場合、成長前にウェハ表面を数μm 程度エ
ッチングした後、ＭＢＥ炉内で熱処理によりウェハ表面
の清浄化を行なう必要があるが、エッチャントの取り扱
いが面倒であり、また、炉内でのサーマルクリーニング
が完全に行なえなかったり、クリーニングに時間がかか
ったり、時間が安定しなかったりする上、ウェハ表面の
酸化物が残留し、その後のエピタキシャル成長において
良好な結晶成長ができないことが多かった。
ャル成長する場合、成長前にウェハ表面を数μm 程度エ
ッチングした後、ＭＢＥ炉内で熱処理によりウェハ表面
の清浄化を行なう必要があるが、エッチャントの取り扱
いが面倒であり、また、炉内でのサーマルクリーニング
が完全に行なえなかったり、クリーニングに時間がかか
ったり、時間が安定しなかったりする上、ウェハ表面の
酸化物が残留し、その後のエピタキシャル成長において
良好な結晶成長ができないことが多かった。
【０００７】本発明の目的は、保護性と剥離性の良好な
保護膜でウェハ表面を被覆することによって、前記した
従来技術の欠点を解消し、洗浄やエッチング等の前処理
をすることなく、高品質なエピタキシャル結晶やイオン
打ち込み層が得られる新規な保護膜付き半導体ウェハを
提供することにある。
保護膜でウェハ表面を被覆することによって、前記した
従来技術の欠点を解消し、洗浄やエッチング等の前処理
をすることなく、高品質なエピタキシャル結晶やイオン
打ち込み層が得られる新規な保護膜付き半導体ウェハを
提供することにある。
【０００８】
【課題を解決するための手段】本発明の保護膜付き半導
体ウェハは、表面に分子層レベルのＬＢ膜を形成し、そ
の上に高分子膜を被覆したものである。表面保護膜をＬ
Ｂ膜と高分子膜との２層で構成したのは、ＬＢ膜のみだ
と薄すぎるため、また高分子膜のみだと結合が強すぎる
ため、共にウェハ表面から剥がすのが難しいからであ
る。
体ウェハは、表面に分子層レベルのＬＢ膜を形成し、そ
の上に高分子膜を被覆したものである。表面保護膜をＬ
Ｂ膜と高分子膜との２層で構成したのは、ＬＢ膜のみだ
と薄すぎるため、また高分子膜のみだと結合が強すぎる
ため、共にウェハ表面から剥がすのが難しいからであ
る。
【０００９】なお、分子層レベルとは１分子層、または
２以上の分子層をいう。ＬＢ膜としては、ポリイミド、
ステアリン酸、トリコセン酸等様々なものがある。薄膜
を分子レベルで制御できるものなら特に制限はない。ま
た、高分子膜としては、塩化ビニル、セロハン、ポリプ
ロピレン等様々なものがある。数十μm 〜数mmの膜膜で
あれば、特に制限はない。
２以上の分子層をいう。ＬＢ膜としては、ポリイミド、
ステアリン酸、トリコセン酸等様々なものがある。薄膜
を分子レベルで制御できるものなら特に制限はない。ま
た、高分子膜としては、塩化ビニル、セロハン、ポリプ
ロピレン等様々なものがある。数十μm 〜数mmの膜膜で
あれば、特に制限はない。
【００１０】また、半導体はＳｉまたは化合物半導体等
であり、化合物半導体はIII −Ｖ族族化合物半導体等で
あり、さらにIII −Ｖ族化合物半導体はＧａＡｓやＩｎ
Ｐ等である。
であり、化合物半導体はIII −Ｖ族族化合物半導体等で
あり、さらにIII −Ｖ族化合物半導体はＧａＡｓやＩｎ
Ｐ等である。
【００１１】
【作用】図１を用いて説明する。研磨、洗浄、乾燥後の
ウェハ２の表面３には活性な未結合手１が存在する（図
１（ａ））。このウェハ表面３にＬＢ膜４を１分子層形
成することにより、ウェハ表面３の未結合手１が不活性
化される（図１（ｂ））。
ウェハ２の表面３には活性な未結合手１が存在する（図
１（ａ））。このウェハ表面３にＬＢ膜４を１分子層形
成することにより、ウェハ表面３の未結合手１が不活性
化される（図１（ｂ））。
【００１２】さらにＬＢ膜４の上に高分子膜５を圧着す
ると、ＬＢ膜４の分子端と高分子膜５が結合して表面保
護膜が形成される（図１（ｃ））。その結果、保管中の
ウェハ表面３への不純物の付着、酸素や水分による表面
酸化が抑止される。
ると、ＬＢ膜４の分子端と高分子膜５が結合して表面保
護膜が形成される（図１（ｃ））。その結果、保管中の
ウェハ表面３への不純物の付着、酸素や水分による表面
酸化が抑止される。
【００１３】ＬＢ膜４と高分子膜５の結合は、ＬＢ膜４
とウェハ表面３の結合に比較してかなり強いので、高分
子膜５を機械的に剥がすだけでウェハ表面３とＬＢ膜４
の界面で剥がれ、清浄なウェハ表面３が得られる（図１
（ｄ））。
とウェハ表面３の結合に比較してかなり強いので、高分
子膜５を機械的に剥がすだけでウェハ表面３とＬＢ膜４
の界面で剥がれ、清浄なウェハ表面３が得られる（図１
（ｄ））。
【００１４】したがって、エピタキシャル成長やイオン
打ち込みの前に、このＬＢ膜４と高分子膜５からなる保
護膜を剥がすことにより、清浄なウェハ表面３が容易に
得られ、洗浄、エッチングなどの特別な前処理をするこ
となく、良好なエピタキシャル結晶やイオン打ち込み層
が得られる。
打ち込みの前に、このＬＢ膜４と高分子膜５からなる保
護膜を剥がすことにより、清浄なウェハ表面３が容易に
得られ、洗浄、エッチングなどの特別な前処理をするこ
となく、良好なエピタキシャル結晶やイオン打ち込み層
が得られる。
【００１５】なお、ＬＢ膜の付着法としては、垂直侵漬
法、水平付着法、ムービングウォール法などの湿式処
理、蒸着法による乾式処理等、任意の方法を用いること
ができる。
法、水平付着法、ムービングウォール法などの湿式処
理、蒸着法による乾式処理等、任意の方法を用いること
ができる。
【００１６】
【実施例】以下、本発明の保護膜付き半導体ウェハの実
施例を説明する。ここでは半導体ウェハとしてＧａＡｓ
結晶ウェハについて説明するが、ＳｉやＩｎＰ等にも共
通する。
施例を説明する。ここでは半導体ウェハとしてＧａＡｓ
結晶ウェハについて説明するが、ＳｉやＩｎＰ等にも共
通する。
【００１７】＜実施例１＞研磨、洗浄、乾燥後のＧａＡ
ｓ結晶ウェハ表面に、垂直浸漬法によりオレイン酸から
なる１分子層のＬＢ膜を形成した。次に、その上から厚
さ１００μm の塩化ビニルシートを圧着した。このウェ
ハを大気中に１カ月から１２カ月放置した。各期間放置
後、ウェハ表面のシートを機械的に剥がし、表面のオー
ジェ電子分光分析を行った。
ｓ結晶ウェハ表面に、垂直浸漬法によりオレイン酸から
なる１分子層のＬＢ膜を形成した。次に、その上から厚
さ１００μm の塩化ビニルシートを圧着した。このウェ
ハを大気中に１カ月から１２カ月放置した。各期間放置
後、ウェハ表面のシートを機械的に剥がし、表面のオー
ジェ電子分光分析を行った。
【００１８】比較試料として、研磨、洗浄、乾燥後、窒
素封入したウェハトレイに個装したものも作成し、同期
間放置後、表面のＯ，Ｃのオージェ電子分光分析を行な
った。オージェ分析結果を図２、３に示す。研磨洗浄
後、窒素中で保管したものは、Ｏ、Ｃともに増加し、有
機物汚染および表面酸化が認められたが、本実施例の保
護層をつけたものには、Ｏ，Ｃ共にほとんど増加してお
らず、清浄な表面を保っていた。
素封入したウェハトレイに個装したものも作成し、同期
間放置後、表面のＯ，Ｃのオージェ電子分光分析を行な
った。オージェ分析結果を図２、３に示す。研磨洗浄
後、窒素中で保管したものは、Ｏ、Ｃともに増加し、有
機物汚染および表面酸化が認められたが、本実施例の保
護層をつけたものには、Ｏ，Ｃ共にほとんど増加してお
らず、清浄な表面を保っていた。
【００１９】＜実施例２＞研磨、洗浄、乾燥後のＧａＡ
ｓ結晶ウェハ表面にオレイン酸を垂直浸漬法により、１
分子層形成した。次に、厚さ１００μm の塩化ビニルシ
ートを圧着した。このウェハを大気中に１カ月から１２
カ月放置した。各期間放置後、ウェハ表面のシートを剥
がし、分子線エピタキシャル（ＭＢＥ）成長により、Ｈ
ＥＭＴを成長した。その電気特性を７７Ｋにて評価し
た。
ｓ結晶ウェハ表面にオレイン酸を垂直浸漬法により、１
分子層形成した。次に、厚さ１００μm の塩化ビニルシ
ートを圧着した。このウェハを大気中に１カ月から１２
カ月放置した。各期間放置後、ウェハ表面のシートを剥
がし、分子線エピタキシャル（ＭＢＥ）成長により、Ｈ
ＥＭＴを成長した。その電気特性を７７Ｋにて評価し
た。
【００２０】比較のために、研磨、洗浄、乾燥後、窒素
封入したウェハトレイに個装したものについても同様の
実験を行った。なお、比較例は前処理をしていない。結
果を図４に示す。研磨洗浄後、窒素中で保管したウェハ
の２次元電子ガスの移動度は、保管期間が長くなると共
に低下していくが、本発明の保護層をつけたものには、
低下は認められなかった。
封入したウェハトレイに個装したものについても同様の
実験を行った。なお、比較例は前処理をしていない。結
果を図４に示す。研磨洗浄後、窒素中で保管したウェハ
の２次元電子ガスの移動度は、保管期間が長くなると共
に低下していくが、本発明の保護層をつけたものには、
低下は認められなかった。
【００２１】＜実施例３＞研磨、洗浄、乾燥後のＧａＡ
ｓ結晶ウェハにオレイン酸を垂直浸漬法により、１分子
層形成した。次に、厚さ１００μm の塩化ビニルシート
を圧着した。このウェハを大気中に１カ月から１２カ月
放置した。各期間放置後、ウェハ表面のシートを剥が
し、イオン打ち込みを行った。Ｓｉイオンを打ち込み、
アルシン雰囲気でアニールし、渦電流法でシート抵抗を
調べた。
ｓ結晶ウェハにオレイン酸を垂直浸漬法により、１分子
層形成した。次に、厚さ１００μm の塩化ビニルシート
を圧着した。このウェハを大気中に１カ月から１２カ月
放置した。各期間放置後、ウェハ表面のシートを剥が
し、イオン打ち込みを行った。Ｓｉイオンを打ち込み、
アルシン雰囲気でアニールし、渦電流法でシート抵抗を
調べた。
【００２２】比較のために、研磨、洗浄、乾燥後、窒素
封入したウェハトレイに個装したものについても同様の
実験を行った。なお、比較例は前処理をしていない。保
管期間とシート抵抗の関係を図５に示す。窒素中で保管
したウェハのシート抵抗は、保管期間が長くなると共に
増大し、活性化率が低下していた。本発明の保護層をつ
けたウェハのシート抵抗はほとんど変化していなかっ
た。
封入したウェハトレイに個装したものについても同様の
実験を行った。なお、比較例は前処理をしていない。保
管期間とシート抵抗の関係を図５に示す。窒素中で保管
したウェハのシート抵抗は、保管期間が長くなると共に
増大し、活性化率が低下していた。本発明の保護層をつ
けたウェハのシート抵抗はほとんど変化していなかっ
た。
【００２３】
(1) 請求項１及び２に記載の発明によれば、ＬＢ膜と高
分子膜とからなる表面保護膜でウェハ表面を被覆するよ
うにしたので、ウェハ表面の経時劣化を有効に抑止する
ことができる。使用に際しては、ＬＢ膜の上に高分子膜
を被覆してあるので、高分子膜を剥がすだけで簡単かつ
極く短時間で清浄表面が得られる。そのため、ウェハ保
管にあたって特別な梱包を要せず、経済的に有利であ
る。
分子膜とからなる表面保護膜でウェハ表面を被覆するよ
うにしたので、ウェハ表面の経時劣化を有効に抑止する
ことができる。使用に際しては、ＬＢ膜の上に高分子膜
を被覆してあるので、高分子膜を剥がすだけで簡単かつ
極く短時間で清浄表面が得られる。そのため、ウェハ保
管にあたって特別な梱包を要せず、経済的に有利であ
る。
【００２４】また長期保管したウェハにおいても、なん
ら特別な前処理することなく高品質なエピタキシャル結
晶、イオン打ち込み層を安定して得られるため、プロセ
ス時間を短縮し、歩留を向上することができる。
ら特別な前処理することなく高品質なエピタキシャル結
晶、イオン打ち込み層を安定して得られるため、プロセ
ス時間を短縮し、歩留を向上することができる。
【００２５】さらにＬＢ膜形成および高分子膜の被覆
は、いずれも簡便な方法であり、高価な装置を要さず、
経済的に有利である。
は、いずれも簡便な方法であり、高価な装置を要さず、
経済的に有利である。
【００２６】(2) 請求項３ないし６に記載の発明によれ
ば、特に表面が不安定な化合物半導体ウェハの保護が図
れるので、化合物半導体製品の品質を高めることができ
る。
ば、特に表面が不安定な化合物半導体ウェハの保護が図
れるので、化合物半導体製品の品質を高めることができ
る。
【図１】本発明の保護膜付き半導体ウェハの実施例を説
明するための保護膜形成方法の工程図。
明するための保護膜形成方法の工程図。
【図２】保護膜を付けた第１実施例と比較例とにおける
ウェハ表面のＯの経時変化を示す比較特性図。
ウェハ表面のＯの経時変化を示す比較特性図。
【図３】保護膜を付けた第１実施例と比較例とにおける
ウェハ表面のＣの経時変化を示す比較特性図。
ウェハ表面のＣの経時変化を示す比較特性図。
【図４】ウェハ表面にＨＥＭＴを成長した第２実施例と
比較例とにおける２次元電子ガス移動度の経時変化を示
す比較特性図。
比較例とにおける２次元電子ガス移動度の経時変化を示
す比較特性図。
【図５】ウェハ表面にイオンを打ち込んだ第３実施例と
比較例とにおけるシート抵抗の経時変化を示す比較特性
図。
比較例とにおけるシート抵抗の経時変化を示す比較特性
図。
１ 未結合手 ２ ウェハ ３ ウェハ表面 ４ ＬＢ（ラングミュア・ブロジェット）膜 ５ 高分子膜
Claims (6)
- 【請求項１】表面に分子層レベルのラングミュア・プロ
ジェット（ＬＢ）膜を形成し、その上に高分子膜を被覆
した保護膜付き半導体ウェハ。 - 【請求項２】上記半導体はＳｉである請求項１に記載の
保護膜付き半導体ウェハ。 - 【請求項３】上記半導体は化合物半導体である請求項１
に記載の保護膜付き半導体ウェハ。 - 【請求項４】上記化合物半導体はIII −Ｖ族族化合物半
導体である請求項３に記載の保護膜付き半導体ウェハ。 - 【請求項５】上記III −Ｖ族化合物半導体はＧａＡｓで
ある請求項４に記載の保護膜付き半導体ウェハ。 - 【請求項６】上記III −Ｖ族化合物半導体はＩｎＰであ
る請求項１に記載の保護膜付き半導体ウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33718793A JP2861776B2 (ja) | 1993-12-28 | 1993-12-28 | 保護膜付き半導体ウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33718793A JP2861776B2 (ja) | 1993-12-28 | 1993-12-28 | 保護膜付き半導体ウェハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201689A true JPH07201689A (ja) | 1995-08-04 |
| JP2861776B2 JP2861776B2 (ja) | 1999-02-24 |
Family
ID=18306272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33718793A Expired - Fee Related JP2861776B2 (ja) | 1993-12-28 | 1993-12-28 | 保護膜付き半導体ウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861776B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210844A (ja) * | 2005-01-31 | 2006-08-10 | Japan Science & Technology Agency | 有機基で修飾されたシリコン基板の製造方法 |
| US7619301B2 (en) | 2007-06-01 | 2009-11-17 | Sumitomo Electric Industries, Ltd. | GaAs semiconductor substrate and fabrication method thereof |
| US7737043B2 (en) | 1920-05-17 | 2010-06-15 | Sumitomo Electric Industries, Ltd. | Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal |
| US7932179B2 (en) | 2007-07-27 | 2011-04-26 | Micron Technology, Inc. | Method for fabricating semiconductor device having backside redistribution layers |
| CN103460349A (zh) * | 2011-05-18 | 2013-12-18 | 住友电气工业株式会社 | 化合物半导体衬底 |
-
1993
- 1993-12-28 JP JP33718793A patent/JP2861776B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737043B2 (en) | 1920-05-17 | 2010-06-15 | Sumitomo Electric Industries, Ltd. | Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal |
| JP2006210844A (ja) * | 2005-01-31 | 2006-08-10 | Japan Science & Technology Agency | 有機基で修飾されたシリコン基板の製造方法 |
| US7619301B2 (en) | 2007-06-01 | 2009-11-17 | Sumitomo Electric Industries, Ltd. | GaAs semiconductor substrate and fabrication method thereof |
| US7932179B2 (en) | 2007-07-27 | 2011-04-26 | Micron Technology, Inc. | Method for fabricating semiconductor device having backside redistribution layers |
| CN103460349A (zh) * | 2011-05-18 | 2013-12-18 | 住友电气工业株式会社 | 化合物半导体衬底 |
| CN107039516A (zh) * | 2011-05-18 | 2017-08-11 | 住友电气工业株式会社 | 化合物半导体衬底 |
| TWI625768B (zh) * | 2011-05-18 | 2018-06-01 | Sumitomo Electric Industries | Compound semiconductor substrate |
| DE112012002127B4 (de) | 2011-05-18 | 2022-10-27 | Sumitomo Electric Industries, Ltd. | Verfahren zur Herstellung eines Verbindungshalbleitersubstrats |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2861776B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10083855B2 (en) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition | |
| US3969164A (en) | Native oxide technique for preparing clean substrate surfaces | |
| JPH05235312A (ja) | 半導体基板及びその製造方法 | |
| JP2861776B2 (ja) | 保護膜付き半導体ウェハ | |
| JP2607239B2 (ja) | 分子線エピタキシヤル装置 | |
| JP5428023B2 (ja) | 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス | |
| JP2000281499A (ja) | ＧａＮ単結晶の作製方法 | |
| JPH09260289A (ja) | 化合物半導体単結晶の成長方法 | |
| JPH08335695A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH06120163A (ja) | 半導体装置の電極形成方法 | |
| JPS61222993A (ja) | ヘテロ構造の形成方法 | |
| JPH01214017A (ja) | 分子線エピタキシアル成長方法及び装置 | |
| US20210091231A1 (en) | Semiconductor device and method of manufacture | |
| US7354619B2 (en) | Protection of the SiC surface by a GaN layer | |
| JPS62115831A (ja) | 半導体装置の製造方法 | |
| JPH0194662A (ja) | 砒化ガリウムを用いたｍｉｓ型半導体装置の製造方法 | |
| JPS61145823A (ja) | 分子線エピタキシ成長法 | |
| JPH01161822A (ja) | 素子およびその製造法 | |
| JP2005019580A (ja) | 半導体ウェハ梱包材の洗浄・乾燥方法 | |
| King et al. | Ex situ and in situ methods for complete oxygen and non-carbidic carbon removal from (0001) Si 6H-SiC surfaces | |
| JPH05267793A (ja) | 化合物半導体の結晶成長方法 | |
| JPS62189719A (ja) | 化合物半導体の成長方法 | |
| JPH0521476A (ja) | Ｉｉ−ｖｉ族化合物半導体の製造方法 | |
| JPH04155817A (ja) | 化合物半導体基板の表面清浄化法 | |
| EP0842531A1 (en) | A method for the low temperature cleaning of substrates containing indium or antimony |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |