JPH03131593A - エピタキシヤル成長用基板の前処理方法 - Google Patents

エピタキシヤル成長用基板の前処理方法

Info

Publication number
JPH03131593A
JPH03131593A JP26877889A JP26877889A JPH03131593A JP H03131593 A JPH03131593 A JP H03131593A JP 26877889 A JP26877889 A JP 26877889A JP 26877889 A JP26877889 A JP 26877889A JP H03131593 A JPH03131593 A JP H03131593A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
plasma
epitaxial layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26877889A
Other languages
English (en)
Inventor
Misao Takakusaki
操 高草木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eneos Corp
Original Assignee
Nippon Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining Co Ltd filed Critical Nippon Mining Co Ltd
Priority to JP26877889A priority Critical patent/JPH03131593A/ja
Publication of JPH03131593A publication Critical patent/JPH03131593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は化合物半導体デバイス用基板の製造方法に関し
、特に分子線エピタキシャル成長用基板の前処理方法に
適用して効果的な技術に関する。
[従来の技術] GaAsのようなm−V族化合物半導体を用いた電子デ
バイスには、MESFETやHE M Tなどの高速デ
バイスがある。この種の化合物半導体デバイスでは、半
導体基板の表面にエピタキシャル層を成長させ、このエ
ピタキシャル層を動作層とする。
上記エピタキシャル層の成長方法には、液相エピタキシ
ャル成長法(LPE)、気相エピタキシャル成長法(V
PE)、有機金属エピタキシャル成長法および分子線エ
ピタキシー成長法(MBE)などがある。
このうち、MBEは膜厚制御性が良好で低温成長が可能
であることから、GaAs基板上へのエピタキシャル層
の成長に広く利用されている。
ところで、エピタキシャル層を成長させる場合、前処理
として基板表面を洗浄しておかないと基板とエピタキシ
ャル層との界面に不純物が残留してデバイス特性を劣化
させる原因となる。
従来、分子線エピタキシャル成長用GaAs基板の前処
理としては、脱脂と硫酸系エッチャントによるエツチン
グが広く用いられている。
[発明が解決しようとする課題] しかしながら、従来の硫酸系のエッチャントを用いる前
処理方法では不純物を完全に除去するのが困難で、基板
とエピタキシャル層との界面に不純物(特に炭素)が蓄
積し、エピタキシャル成長した基板上にFETを作成し
た際に、そのFETの電極以外の独立した他の電極の電
圧によりFETのドレイン電流が変化してしまうという
いわゆるサイドゲート効果が大きくなる等の問題点があ
った・ また、基板とエピタキシャル層との界面の不純物を低減
させるため、MBE装置のチャンバー内に基板を入れて
真空中で加熱し、GaAsを昇華させる方法が提案され
ている。しかしながら、このサーマルエツチングによる
方法にあっては、基板表面が荒れてしまい、エピタキシ
ャル層の表面が鏡面になりにくいという欠点があること
が分かった・ この発明は上記のような問題点に着目してなされたもの
で、基板とエピタキシャル層との界面の不純物を除去し
、鏡面のエピタキシャル層を成長させることができるよ
うな前処理方法を提供することにある。
[課題を解決するための手段] 上記目的を達成するため、この発明は■−v族化合物半
導体の基板をプラズマ酸化して表面に酸化膜を形成させ
た後、分子線エピタキシー(MBE)装置内にてm−■
族化合物半導体のV族構成元素の蒸気圧を印加しながら
昇温して上記基板表面の上記酸化膜を除去させるように
した。具体的には、分子線エピタキシャル成長に用いる
GaAS半導体の基板をプラズマ発生装置に入れ、真空
排気した後、O,+Arガスを導入して、プラズマを発
生させ、基板表面を酸化させる。その後基板をMBE装
置内に導入し、準儂室内で100〜300℃に加熱し、
基板表面に吸着した水分等を脱ガスした後、成長室に移
動して1,0XIO−”PaからGaAsとの平衡蒸気
圧までのAs蒸気圧を印加しながら基板温度を580〜
600℃のようなりリーンアップ温度(G a A s
酸化膜が昇華する温度)まで昇温し、酸化膜を除去する
ようにした。
[作用] 上記手段に従うと、基板がGaAsの場合、プラズマ酸
化により表面にはGa、○、、AsO等が形成され、こ
のとき基板表面の炭素その他の不純物が同様に酸化され
てGaAs酸化膜中に取り込まれるか、もしくはCO8
又はC○の形となって、基板上から除去されるとともに
、その後のMBE装置のチャンバー内でAs蒸気圧を印
加しながらの加熱処理により基板表面の不純物の酸化物
もGaAs酸化膜と同時に除去され、荒れのない清浄な
基板表面が得られる。
このようにして得られた清浄な表面にエピタキシャル成
長を行なうと、基板とエピタキシャル膜の界面の不純物
の蓄積量を1桁程度低減することができるとともに、基
板表面の荒れを防止して鏡面のエピタキシャル層を得る
ことができる。
[実施例] エピタキシャル成長用基板としてLEC法により育成さ
れた直径2インチのGaAs単結晶を薄板状に切断した
後、面方位が[10] ジャストとなるように表面を研
磨したものを用意した。
この成長用基板をバレル型のプラズマ発生装置のチャン
バー内に設置して、真空ポンプで5〜10 X 10−
”Torrまで排気した後、チャンバー内に流量5Q/
minで03とArの混合ガスを導入した。
このときチャンバー内の真空度は4〜5×10−Tor
rであった。それから流量および真空度が安定した後、
高周波コイルのパワーを入れプラズマを発生させた。高
周波コイルのパワーは100W−定とし、処理時間を2
〜20分の間で変えてプラズマ酸化膜を形成した。
上記処理の終了後、装置より基板を取り出してMBE装
置内に入れ準備室で脱ガスを1時間行ない真空度を10
−”Paとした後、基板を成長室に移して、1.5X1
0〜”Paの砒素(As4)蒸気圧の砒素分子線を照射
することで砒素蒸気圧を印加し、反射型高エネルギー電
子線回折像(以下、RHE E Dパターンと称する)
を観察しながら昇温した。580℃で基板の表面のRH
E E Dパターンが、全体的に均一に光って見える酸
化膜のグローパターンから、GaAs結晶の回折による
ストリークパターンに変わることで、酸化膜が除去され
たことを確認し、その温度よりもさらに20℃高くし、
600℃でアンドープGaAs層を5oO人の厚みまで
成長させた。
エピタキシャル成長した基板を取り出してノマルスキー
顕微鏡で表面モホロジー(表面状態)を観察した。また
SIMS(二次イオン質量分析)法により基板表面の不
純物分布を測定した。
比較のため、上記前処理を実施しない基板と、従来の硫
酸系エッチャントを用いた前処理を行なった基板につい
ても上記と同じ観察および分析を行なった。
第1図にSIMS分析による深さ方向の炭素濃度のプロ
ファイルを示す。同図において、符号aは2分間のプラ
ズマ酸化処理を行なったもの、符号すは前処理なしのも
の、符号Cは硫酸系エッチャントで60’C190秒の
エツチング処理を行なった基板についての炭素濃度分布
を示している。
第1図から明らかなように、基板−エピタキシャル層界
面の残留炭素は、プラズマ酸化処理を行なった基板が最
も少ないのに対し、硫酸系のエッチャントによる処理を
した基板は界面の炭素がほとんど除去されていないこと
がわかる。
第2図にはプラズマ酸化の処理時間と炭素濃度との関係
を示す。同図より高周波コイルのパワーを100Wとし
たときは、約2分の処理で十分に炭素濃度が低減される
ことが分かる。
表面モホロジーについては、プラズマ酸化処理の際のパ
ワーが大きく、処理時間を長くするとヘイズ(基板の微
小な凹凸により光を当てたとき曇って見える状@)が見
られるようになるが、高周波コイルのパワーと処理時間
を適当に選ぶことによりヘイズは見られなくなることが
分かった。
なお、上記実施例ではGaAs基板へのエピタキシャル
成長の前処理について説明したが、この発明はInPそ
の他の化合物半導体基板上に分子線エピタキシーでエピ
タキシャル層を成長させる際の前処理に利用することが
できる。
[発明の効果] 以上説明したようにこの発明は■−V族化合物半導体の
基板をプラズマ酸化して表面に酸化膜を形成させた後、
分子線エピタキシー装置内にて上記■−v族化合物半導
体のV族構成元素の蒸気圧を印加しながら昇温して上記
基板表面の酸化膜を除去させるようにしたので、プラズ
マ酸化により基板表面の炭素化合物その他の不純物が酸
化されて酸化膜中に取り込まれるか、もしくはCO8又
はCOの形となって、基板上から除去されるとともに、
その後のMBE装置のチャンバー内でV族元素の蒸気圧
を印加しながらの加熱処理により基板表面の不純物の酸
化物が基板の酸化膜と同時に除去され、荒れのない清浄
な基板表面が得られる。
このようにして得られた清浄な表面にエピタキシャル成
長を行なうと、基板とエピタキシャル膜の界面の不純物
の蓄積量を1桁程度低減することができるとともに、基
板表面の荒れを防止して鏡面のエピタキシャル層を得る
ことができる。さらに前処理として、プラズマ酸化を行
なうだけであるので、脱脂・エツチングという従来の前
処理に比べて工程数が少なく、前処理中の粒子の付着量
を抑えることができるとともに、時間的にも半分以下で
前処理が行なえ、しかも多数枚の同時処理も可能となる
という効果がある。加えて、V族元素の蒸気圧の印加を
、分子線照射により行なうことにより、結晶育成装置の
改造等は必要でないという効果がある。
【図面の簡単な説明】
第1図は、本発明に係る前処理方法と従来の前処理方法
を適用してMBE法によるエピタキシャル層を成長させ
た場合の基板表面の深さ方向の炭素濃度分布を示すグラ
フ、 第2図は本発明に係る前処理方法におけるプラズマ酸化
処理の時間と基板−エピタキシャル層界面の炭素濃度と
の関係を示すグラフである。

Claims (1)

    【特許請求の範囲】
  1.  III−V族化合物半導体の基板をプラズマ酸化して表
    面に酸化膜を形成させた後、分子線エピタキシー装置内
    にて上記III−V族化合物半導体のV族構成元素の蒸気
    圧を印加しながら昇温して上記基板表面の上記酸化膜を
    除去させるようにしたことを特徴とするエピタキシャル
    成長用基板の前処理方法。
JP26877889A 1989-10-16 1989-10-16 エピタキシヤル成長用基板の前処理方法 Pending JPH03131593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26877889A JPH03131593A (ja) 1989-10-16 1989-10-16 エピタキシヤル成長用基板の前処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26877889A JPH03131593A (ja) 1989-10-16 1989-10-16 エピタキシヤル成長用基板の前処理方法

Publications (1)

Publication Number Publication Date
JPH03131593A true JPH03131593A (ja) 1991-06-05

Family

ID=17463161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26877889A Pending JPH03131593A (ja) 1989-10-16 1989-10-16 エピタキシヤル成長用基板の前処理方法

Country Status (1)

Country Link
JP (1) JPH03131593A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182315A (ja) * 2008-02-01 2009-08-13 Nippon Mining & Metals Co Ltd 半導体基板の表面処理方法、半導体基板、及び薄膜形成方法
JP2010040649A (ja) * 2008-08-01 2010-02-18 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158230A (ja) * 1984-08-30 1986-03-25 Fujitsu Ltd 結晶成長方法
JPS63160324A (ja) * 1986-12-24 1988-07-04 Matsushita Electric Ind Co Ltd 分子線エピタキシヤル結晶成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158230A (ja) * 1984-08-30 1986-03-25 Fujitsu Ltd 結晶成長方法
JPS63160324A (ja) * 1986-12-24 1988-07-04 Matsushita Electric Ind Co Ltd 分子線エピタキシヤル結晶成長方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182315A (ja) * 2008-02-01 2009-08-13 Nippon Mining & Metals Co Ltd 半導体基板の表面処理方法、半導体基板、及び薄膜形成方法
JP2010040649A (ja) * 2008-08-01 2010-02-18 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法

Similar Documents

Publication Publication Date Title
JP2758948B2 (ja) 薄膜形成方法
US4493142A (en) III-V Based semiconductor devices and a process for fabrication
US5275687A (en) Process for removing surface contaminants from III-V semiconductors
JPH03131593A (ja) エピタキシヤル成長用基板の前処理方法
Choquette et al. Electron cyclotron resonance plasma preparation of GaAs substrates for molecular beam epitaxy
JPS6246994A (ja) 薄膜成長方法及びその装置
JP4978544B2 (ja) エピタキシャルウェーハの製造方法
JPH06293971A (ja) 半導体基板の製造方法
JPH05213695A (ja) ダイヤモンド薄膜の堆積方法
JP2699928B2 (ja) 化合物半導体基板の前処理方法
JPH02143420A (ja) シリコン基板上のヘテロエピタキシャル膜の製造方法
JPH01214017A (ja) 分子線エピタキシアル成長方法及び装置
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JP2917900B2 (ja) Iii −v族化合物半導体基板の表面処理方法
JPH0243720A (ja) 分子線エピタキシャル成長方法
JPH07142404A (ja) 選択成長用マスクの形成方法及びその除去方法
JPH04155817A (ja) 化合物半導体基板の表面清浄化法
JP2810175B2 (ja) 気相成長方法
JPH0773097B2 (ja) 分子線結晶成長方法
JPH04107918A (ja) 半導体装置の製造方法
JP3077876B2 (ja) Iii−v族化合物半導体の表面処理方法
JPH01301584A (ja) 結晶成長方法及び結晶成長装置
JPH0692639B2 (ja) ケイ素固体表面の清浄化方法
JPS63222416A (ja) エピタキシヤル結晶製造方法
JPH0443631A (ja) 化合物半導体結晶の成長方法およびその実施のための装置