JP2939495B2 - 半導体表面処理方法 - Google Patents

半導体表面処理方法

Info

Publication number
JP2939495B2
JP2939495B2 JP25299390A JP25299390A JP2939495B2 JP 2939495 B2 JP2939495 B2 JP 2939495B2 JP 25299390 A JP25299390 A JP 25299390A JP 25299390 A JP25299390 A JP 25299390A JP 2939495 B2 JP2939495 B2 JP 2939495B2
Authority
JP
Japan
Prior art keywords
sample
temperature
gas
semiconductor
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25299390A
Other languages
English (en)
Other versions
JPH04130721A (ja
Inventor
嘉記 和田
一実 和田
洋一 間田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP25299390A priority Critical patent/JP2939495B2/ja
Publication of JPH04130721A publication Critical patent/JPH04130721A/ja
Application granted granted Critical
Publication of JP2939495B2 publication Critical patent/JP2939495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、III−V族化合物半導体を用いたデバイス
の表面改質技術に関し、該半導体の表面上に金属、半導
体、あるいは絶縁体の膜を形成する前の表面改質処理に
関するものである。
(従来の技術) GaAs等のIII−V族化合物半導体では、良好なMOSやMI
S形構造は得られていない。この理由は、半導体上の酸
化膜や絶縁膜との界面、即ちこれらの膜と半導体表面の
間に、半導体の自然酸化膜や汚染、あるいは半導体表面
にダングリングボンドが存在するので、低い界面準位密
度を実現できないことにある。
この界面での振舞いが、III−V族化合物半導体を用
いたLSI等の半導体デバイスの性能向上や製造時の歩留
まり向上を阻害する大きな原因となっている。
以下、この阻害要因を取り除くための、従来技術につ
いて述べる。
従来技術の内で注目されているものとしては、(N
H42Sx水溶液へのGaAsウエハの浸漬がある。この従来
技術は、半導体表面のC原子の汚染や自然酸化を抑える
効果があることが、南日、他によって、文献(J.J.A.
P.,vol.28,p.L340(1989),等)に報告されている。更
に、効果としては、この(NH42Sx水溶液で処理したGa
As表面のフォトルミネッセンス強度(PL強度と以下では
記す。)は、処理を行っていないGaAs表面のおよそ数倍
のバンド端発光を呈する事を挙げられる。このPL強度の
増加現象は、GaAsの表面にダングリングボンドをS原子
が終端して、この結果、表面準位密度が減じ、また、表
面の再結合速度を低減するためであると解釈されてい
る。事実、この処理を行った表面に蒸着法でSiO2膜を堆
積して作ったMOSダイオードの界面準位密度は、最小値
で、およそ1×1011cm-2eV-1の、非常に低い値を示した
と報じられている。また、この処理の効果は、GaAsだけ
に有効ではなく、III−V族化合物半導体に類似の効果
をもたらすことが、上記の文献等で明らかにされてい
る。これらの従来技術に関するレビューには、日本学術
振興会,結晶加工と評価技術第145委員会,第50回研究
会資料,p.1(1990)等がある。
なお、(NH42Sx水溶液での処理ほどの効果をもたら
さないが、これに近い効果が、NazS水溶液への浸漬によ
っても得られることが知られている。
以下では、特に断らない限り、上記の(NH42Sx水溶
液による処理を湿式処理あるいは湿式法と呼ぶ。
ところで、このような湿式法では微細部への溶液の循
環性困難による微細化プロセスの不適合,不均一性、溶
液による汚染等の問題点がある。これを克服できると考
えられる従来の技術としては、処理室のバッグプレッシ
ャーを超高真空にしたMBE装置を用いた乾式法の検討が
ある。この技術の基本は、文献(古くは、L.Massies,e
t.al.,j.Vac.Scl.Technol.,vol.17,p.1134(1980))に
よって報告されており、彼らは、1×10-8torr.以下の
超真空装置中にGaAsアエハを置き、これを加熱し、表面
の自然酸化物を蒸発させ、その後にこの超真空装置中に
H2Sガスを圧力にして1×10-6torrだけ導入し、GaAsの
表面にSの付着が起こることを確認している。彼らは、
付着は室温から700Kまでの温度範囲で起こり、800K(52
7℃)以上では付着したS原子が離脱すると述べてい
る。彼らは、このMBE技術を用いたS処理表面にショッ
トキー接合を形成し、障壁高さが未処理に較べて低くな
ることを、文献(Appl.Phys.Lett.,vol.38,p.693(198
1))で明らかにし、この乾式法がなんらかの表面処理
効果を持っていることを明らかにしている。
他のVIB族原子でるSeについても、やはり、MBE装置を
用いた同様の実験がある。これは、高谷、他により、平
成2年3月に応用物理学会春季講演会で報告されてお
り、詳細は、日本学術振興会,結晶加工と評価技術第14
5委員会,第50回研究会資料,p.7(1990)に記されてい
る。彼らは、GaAsの再構成表面上に、120℃に加熱した
Kセルを用いてSeを5×1014cm-2sec-1のフラックスで
蒸発することによって、Seの付着が起こることを、そし
て、この結果Ga−Seの結合が形成されることを確認し、
更にSOR光を用いたXPSの実験からGaAsの表面のバンドピ
ンニングが緩まりフラットバンド化していると判断し
た。彼らの実験によると、Seの付着は150℃以上で起こ
ること、また、500℃の熱処理でも付着は保たれるが、6
00℃では離脱することが述べられている。この熱処理に
よるS離脱は、湿式S処理で付着したSの離脱温度500
℃よりも高い。しかし、彼らの乾式処理では、最も基本
的な特性である半導体表面のフォトルミネッセンス強度
が未処理に比較して向上したという報告はない。このこ
とは、上記のフラットバンド化が実現できておらず、XP
Sでは別の現象を観測している可能性が強い。即ち、従
来の乾式法では、湿式法のような界面準位低減の効果、
あるいは表面再結合速度の減少に対応する改善効果が得
られていない。
(発明が解決しようとする課題) 従来技術である湿式処理はIII−V族化合物半導体の
表面処理に有効であることが明かになったが、これらの
処理では、Sを含む水溶液を用いており、細部への液
の侵入が困難であり、微細化用のプロセスには適さな
い、処理表面にSを主とする凹凸の形状をもつ固体残
留が存在し、面内の均一性を確保しにくい、更に、溶
液の原材料に含まれる不純物による製造プロセスへの汚
染が懸念される、等の問題点があった。
また、従来の乾式法では、デバイスにとって重要な、
PL強度が増さない、即ち表面再接合速度や界面準位密
度の低減効果を示さない、超高真空の維持や保守が量
産性になじまない等の問題点があった。
本発明は、これらの問題点を解決するために提案され
たもので、その目的は、量産性・製造性に優れ、かつ、
表面再結合速度の低減に対して良好な効果をもたらすII
I−V族化合物半導体用の表面改質技術を提供すること
にある。
(課題を解決するための手段) 上記の目的を達成するため本発明は、常圧ないし減圧
ガス雰囲気中におけるGaとAsを含むIII−V族化合物半
導体の半導体表面処理方法において、AsH3ガスを供給し
半導体表面をAsにする工程と、(CH33Gaまたは(C
2H53Gaを供給し該半導体表面をGaにする工程と、H2S
又はH2Seを供給し該半導体表面のGaをSまたはSeと結合
させる工程を有することを特徴とする半導体表面処理方
法を発明の要旨とするものである 換言すれば、本発明はIII−V族化合物半導体の構成
原子を表面に露出させた後、この半導体の表面に表面改
質原子を含んだガスを供給することによって、半導体表
面にある構成原子と表面改質原子を化学的に結合させる
工程を、粘性流状態あるいはこれに近い中間流状態の常
圧ないし減圧ガス雰囲気中で行うことを主な特徴とす
る。
(作用) 本発明によれば、III−V族化合物半導体に表面改質
原子を含んだガスを供給することによってIII−V族化
合物半導体表面にある原子と前記表面改質原子を結合さ
せることによって、PL強度が強くなり、従来よりも低い
表面再結合強度あるいは低い表面欠陥密度を実現するこ
とができる。
(実施例) 次に本発明の実施例について説明する。なお、実施例
は一つの例示であって、本発明の精神を逸脱しない範囲
で、種々の変更あるいは改良を行いうることは言うまで
もない。
第1図は本発明の第1の実施例に用いた、表面処理装
置の概略図を示す。
図において、1は試料交換室、2は試料交換用バル
ブ、3,3′,3″は気密バルブ、4は処理室、5,5a,5b,5c
は処理室圧力制御装置、6は試料加熱用試料台、7は試
料温度制御装置、8は試料、9は試料交換装置、10はガ
ス制御バルブ、11は流量制御装置、12は恒温槽、13は原
料ボンベを示す。
次の実施例においては、III−V族化合物半導体とし
てはGaAsを、表面改質原子としてはSを、そしてこれを
含んだガスにはH2Sを用いた第1の実施例を述べる。
また、この実施例では、メカノケミカル法で鏡面を仕
上げたn形およびp形のGaAsウエハを試料とした実施例
を述べる。各ウエハのキャリア濃度は1017〜1018cm-3
ある。
第1の実施例: まず、本発明の処理を行う前に、試料の前処理を行
う。
(前−1)GaAsウエハ試料の表面層を、厚さ3μmだ
け、アンモニア系エッチング溶液を用いて除去する。こ
の工程は、表面に残っている機械的損傷層を取り除くた
めである。
(前−2)試料を希釈HF溶液に数分間浸す。この工程
は、表面に存在する酸化物を可能な限り除去するために
行う。
以上でバルクウエハを試料とした場合の前処理を完了
する。なお、既に製造プロセス中にあり、本発明の表面
処理を行おうとする面が既に露出している製造中のウエ
ハの場合には、前処理を行わずに直ちに以下の処理に入
る。
(1−1)試料8を表面処理装置の試料交換室1内に入
れて、1×10-5torr.以下まで真空排気した後、処理室
4内に移す。その後、処理室4内には、純化した水素を
数リットル/分の割合で流し、かつ、以下の本発明の処
理中は処理室内の圧力を約60torr.の減圧状態に保つ。
ここで、処理室4内のガス流量および圧力は、酸素等の
悪影響をもたらす残留ガス分子が容易に試料表面に衝突
しないようにする為に必要な条件である。
即ち、以下の工程で、試料表面近傍が層流で囲まれて
いる状態をつくる必要がある。言い換えると処理室4内
が粘性流あるいは、粘性流より僅かに分子流に近づいた
中間流の状態を実現できる、処理室の形状やガス圧力や
ガス種で決まる、条件に設定する。例えば、この実施例
で用いた装置では、粘性流は10-1torr.程度以上で実現
できるので、およそ10-2torr.が下限である。なお、数
気圧以上でも粘性流になるので、この程度の圧力を上限
にできるが、安全性の観点から通常は大気圧以下で行
う。
(1−2)50〜400sccmのAsH3ガスを処理室に流しなが
ら、5〜15分の間、試料の温度を650〜700℃に保持す
る。この工程は、試料表面に残っている自然酸化膜等を
分解・蒸発させるクリーニング工程である。AsH3ガス
は、GaAs表面からのAs抜けを防ぐために流している。な
お、処理時間は試料表面の清浄度合によって短くした
り、場合によっては0分にすることもできる。
(1−3)AsH3ガスを切り、試料温度T1を500〜700℃に
設定し、50〜500sccmのH2Sガスを流した状態を10分保持
する。なお、この例では、H2ガスで約1000ppmに希釈し
たH2Sガスを使用した。
(1−4)試料温度を下げ、温度がGaAsからのAsの解離
温度以下になったらH2Sガスを切り、室温近傍になって
から試料を取り出す。
上記の(前−1)から(1−4)に述べた本実施例の
処理を行った試料と、上記の(前−1)と(前−2)の
前処理のみを行った標準試料の、AES分析とXPS分析の結
果を、それぞれ第2図と第3図に示す。
第2図においては、横軸に電子エネルギー、縦軸に相
対強度をとり、(イ)標準試料と(ロ)本発明の処理を
施した試料について示してある。
また第3図においては、横軸に結合エネルギー、縦軸
に信号強度をとり、(イ)標準試料と(ロ)本発明の処
理を施した試料について示してある。
第2図,第3図とも測定は処理後5日目に実施した。
本発明の処理では、処理後、試料を大気に曝している
にも拘らず、表面に存在するCやOは微量であり、ま
た、Asの酸化物も検出されていない。更に、本発明の処
理を施した試料のPL発光強度は、標準試料に対して、最
大値で約8倍に達している。この値は、従来の湿式処理
で作製した試料の最大値、約5倍を上回った。以上、述
べた本乾式処理の効果は、H2Sガスの供給量と供給時間
に比例した。
以上をまとめると、従来の乾式法ではPL強度が1倍に
ならなかったのに比較すると、本発明の実施例では、顕
著な表面改質が実現できること、更に、湿式処理に比例
しても、同等以上の改質(PL強度の増加、言い換える
と、表面再結合速度の低減効果)が実現できた。
次に、本発明の処理をした試料を乾燥雰囲気中に保存
した場合の、n形GaAsウエハについてPL発光強度の経時
変化の例を第4図に、従来の湿式(NH42Sx水溶液処理
した試料と対比して示す。第4図は横軸に保存時間、縦
軸にPL強度をとってある。両者のPL強度の経時変化特性
は互いに類似しており、およそ、数日で半減し、次第に
未処理の値に近づく。このPL強度の寿命は、特願平2−
159485号「保護膜形成方法」に示したように、この実施
例の処理をした表面にSを構成元素とする化合物膜を形
成することによって、半無限に引き延ばすことができ
る。
これらの特性に加え、通常の湿式処理では、処理直前
では鏡面にならないが、本発明の処理では常に鏡面が得
られる。従って、半導体の製造に要求される面内均一性
については、本発明の方法が明らかに優れている。
この乾式法の示す上述の優れた特性は、第1として
は、上記処理の期間中に試料が純粋な水素を主とするガ
ス雰囲気に包まれるために、即ち、本発明の圧力領域よ
りも低い従来の乾式雰囲気でおこる試料への残留ガスの
付着が抑制されることに由来し、第2としては、この反
応が熱平衡状態に近いために、即ち、従来の乾式や湿式
で起こるSの機械的等による付着堆積が抑制されること
に由来している。
上記の(1−3)の処理では試料温度T1を500〜700℃
に設定した。AES分析によると、Sの付着は試料温度が5
00℃未満でも認められる。しかし、500℃未満ではPL強
度の増加が殆ど起こらない。試料温度T1が500℃ではPL
強度の増加の兆しが認められるが、明瞭な、数倍以上の
PL強度の増加は試料温度を550℃以上にしなければ観測
されない。従って、Sはかなり低温から分解してGaAsに
付着するが、PL強度の上昇をもたらすために必要なGaAs
との結合を形成するには、500℃以上のエネルギーを外
部から与える必要がある。なお、試料温度の上限は、半
導体結晶の品質が変わらない程度の温度であればよく、
700℃以上でも可能である。
ところで、本発明の主要工程である上記の(1−3)
の工程での反応を考える。この工程は、次の3つの反応
過程が並列して、あるいは、連続的に進行していると考
えられる。
反応過程1:(1−2)の工程、すなわち要約すればAsH3
ガスを処理室に流しながら、試料の温度を650〜700℃に
保つ工程後のGaAs表面にはAsが露出しており、このAsに
Sが結合し、その後、これからAsが抜けて下のGaとSの
結合ができる反応。
反応過程2:(1−2)の工程、すなわち要約すればAsH3
ガスを処理室に流しながら、試料の温度を650〜700℃に
保つ工程後のGaAs表面にはAsが露出しており、このAsに
Sが結合し、その後、このSとAsの化合物が蒸発するの
で、Gaが露出し、このGaに別のSが結合を作る反応。
反応過程3:GaAsからのAsの離脱によって表面にGaが露出
し、そこにSが結合を作る反応。
これらの反応によって、試料表面全体にSが結合した
状態が形成される。融点と熱化学的な考察から、PL強度
の増加がえられた条件では、最終的にはGaとSの結合を
主とした表面構造が出来ていると言える。
さて以上の考察から、これらの個々の反応過程を選択
的に強調した処理が存在することがわかる。この一例を
第2の実施例に示す。
この第2の実施例では、第1の実施例の(1−3)の
操作を、試料表面をGaにする処理(処理1)と、その直
後にこのGaとSを結合させる処理(処理2)に置き換え
たものである。次にこれを説明する。
第2の実施例: 試料の前処理を行う。
(前−1)GaAsウエハ試料の表面層を、厚さ3μmだ
け、アンモニア系エッチング溶液を用いて除去する。
(前−2)試料を希釈HF溶液に数分間浸す。
(2−1)試料8を表面処理装置の試料交換室1内に入
れて、1×10-5torr.以下まで真空排気した後、処理室
4内に移す。その後、処理室4内には、純化した水素を
数リットル/分の割合で流し、かつ、以下の本発明の処
理中は処理室内の圧力を約60torr.の減圧状態に保つ。
(2−2)50〜400sccmのAsH3ガスを処理室に流しなが
ら、5〜15分の間、試料の温度を650〜700℃で保持す
る。
(2−3)試料温度を400〜500℃に設定し、AsH3ガスを
切り、水素ガスでバルブした(CH33Ga(以下、TMGと
記す)を10sccmだけ5sec間供給する。この工程は、表面
の原子を一層だけGaにするための、周知の単原子層成長
技術を適用した操作である。この工程は、試料表面をGa
で覆う工程(処理1)となる。なお、TMGの替わりに、
(C2H53Gaを用いた場合は、低温で反応するので、処
理時の試料温度を更に50〜100℃だけ低く設定する。
(2−4)50〜500sccmのH2Sガスを流しながら、試料温
度を550〜700℃に上げ、この温度に到達後、10分保持す
る。この操作が、GaとSが結合を形成する工程(処理
2)となる。なお、試料温度が高い場合には、試料から
のAsの離脱が加速されるので、この場合には、(2−
3)による工程で着いたGa以外に、As抜けにより露出し
たGa等も反応に加わる。
(2−5)試料温度を下げ、温度がGaAsからのAsの解離
温度以下になったらH2Sガスを切り、室温近傍になって
から試料を取り出す。
第3の実施例として、上記の実施例を低温化した方法
を述べる。
第3の実施例: (前−1)GaAsウエハ試料の表面層を、厚さ3μmだ
け、アンモニア系エッチング溶液を用いて除去する。
(前−2)試料を希釈HF溶液に数分間浸す。
(3−1)試料8を表面処理装置の試料交換室1内に入
れて、1×10-5torr.以下まで真空排気した後、処理室
4内に移す。この後、処理室4内には、純化した水素を
数リットル/分の割合で流し、かつ、以下の本発明の処
理中は処理室内の圧力を約60torr.の減圧状態に保つ。
(3−2)処理室にCL2を50〜300sccmだけ流しながら、
0〜15分の間、試料の温度を約400℃に保持する。この
工程では、試料表面に残っている自然酸化膜等をエッチ
ングガスを用いて化学的にクリーニング除去する。
(3−3)試料温度を400〜500℃に設定し、AsH3ガスを
切り、水素ガスでバルブした(CH33Ga(以下、TMGと
記す)を10sccmだけ5sec間供給する。
(3−4)H2Sガスを50〜500sccm流し、このガスが試料
に触れる直前に、予め加熱し、SがGaと結合する直前の
状態にガスを励起する。一方、試料温度は400℃程度に
保ち、上記と同程度の時間だけ保持する。なお、試料直
前での予備加熱温度には、上記の反応が起こる温度、即
ち、550〜700℃を適用できる。この工程が、GaとSが結
合を形成する反応過程(処理2)をもたらす。
(3−5)試料温度を下げ、温度がGaAsからのAsの解離
温度以下になったらH2Sガスを切り、室温近傍になって
から試料を取り出す。
以上の方法で、550℃以下の試料温度を実現できる。
この第3の実施例の(3−4)では、表面改質原子を
含むガスを予め反応しやすい状態に加熱によって励起す
る手法を応用して低温化を図った。
H2S分子は270nmの光吸収端を持っており、また、200n
mに吸収が極大になるので、低圧水銀灯などからの紫外
線による励起も可能である。また、高出力のレーザ光を
用いれば強度が高いので、この吸収が起こる波長でなく
とも、多フォトン吸収による反応が起こり、低温化が可
能である。更に、試料表面に光を照射すると、一般に反
応が促進するので、本発明にもこの技術を応用できる。
第4図の実施例としては、反応過程2を強調した方法
がある。この実施例では、第3の実施例から(3−3)
に相当する強制的なGa付の工程を省く。このGa付を省い
た場合でも、処理時の試料温度が約400℃以上に設定し
ておけば、表面で結合したAsとSが共に蒸発する結果、
表面にGaが現れ、このGaにSが結合し、処理が完了す
る。
上記の実施例では、H2Sを用いたが、この代わりに、C
H3SHや(CH32S等の有機系ガスを用いても上記と同様
の反応を期待でき、かつ、H2Sより低温で反応しやすい
ので、試料温度の低温化にはこれらの構造を持つ表面改
質用ガスを用いることができる。
以上、Sを表面改質原子に選んだ場合を述べたが、Se
を表面改質原子に選び、H2Seを表面改質用ガスに用いた
場合についても、第1の実施例と同様の実験を行った。
このH2Seの場合にも、H2Sと同様に、400℃近傍の基板温
度からSeの分解と付着が始まり、更に、高温ではSと同
様の効果が認められた。
以上、GaAsについてまとめると、表面改質原子として
は、IIIB族原子と強い化学結合をつくり、かつ界面に準
位を作らずに固体となる、S,Se,Cl、及びF等が有効で
ある。
これまでは、III−V族化合物半導体がGaAsの場合に
ついて述べたが、湿式S処理の効果は、Inp,AlGaAs,GaP
についても効果あることが確認されているので、基本的
には上記の実施例と同様の手法をこれらの化合物半導体
にも適用できると類推できる。
第1の実施例でふれたが、本発明において試料はバル
クウエハに限ったものではない。
実際の半導体デバイスの製造プロセスへの応用例で
は、まず、 (1)半絶縁性GaAs基板に既存のイオン注入と熱処理技
術を用いて、FET用ウエハを準備し、 (2)耐熱性金属のスパッタ堆積とホトリソグラフ法に
よって、約700℃以上の耐性を持つゲート電極を形成し
た後に、改質する表面を出し、 (3)この改質する半導体表面に本発明の方法により表
面改質を行い、 (4)この改質表面にパッシベーション膜を形成し、 (5)以下、500℃未満の温度条件下で必要な配線や層
間膜等のプロセスを施して、GaAsICを完成する。なお、
本発明の表面処理は、500℃以下の熱処理に対してはPL
強度は劣化しないので、表面改質後は、500℃以下の温
度条件で製造する。この方法をとれば、半導体とパッシ
ベーション膜の界面でのリークの低減やFETの電極間の
シリーズ抵抗の低減に有効である。
(発明の効果) 叙上のように本発明によれば、III−V族化合物半導
体に表面改質原子を含んだガスを供給することによって
III−V族化合物半導体表面にある原子と前記表面改質
原子を結合させることにより、III−V族化合物半導体
の表面あるいは界面に対して、従来法の湿式法や乾式法
では実現できなかった、次の利点をする。
(1)PL強度が未処理に較べて強くなり、従来よりも低
い表面再結合速度、あるいは低い表面欠陥密度を実現で
きる。これは、従来の乾式法では実現できない。更に、
この効果は、従来の湿式処理を上回る。(2)試料を層
流で包むために、汚染に強く、(3)MBEに比べると量
産性に富んでいる。また、(4)幾何学的に構造物の影
になる領域にも付着するので微細化に適し、(5)従来
の湿式に比べると、均一性に富む。(6)湿式に比較す
ると、ウエハを気密搬送する系を作り易く、クリーン化
に有利である。
【図面の簡単な説明】
第1図は本発明の処理に用いた表面処理装置の概略図、
第2図は標準試料と本発明の処理を施した試料のAES分
析結果、第3図は標準試料と本発明の処理を施した試料
のXPS分析結果、第4図はPL発光強度の経時変化例を示
す。 1……試料交換室 2……試料交換用バルブ 3,3′,3″……気密バルブ 4……処理室 5,5a,5b,5c……処理室圧力制御装置 6……試料加熱用試料台 7……試料温度制御装置 8……試料 9……試料交換装置 10……ガス制御バルブ 11……流量制御装置 12……(CH33Ga用恒温槽 13……原料ボンベ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】常圧ないし減圧ガス雰囲気中におけるGaと
    Asを含むIII−V族化合物半導体の半導体表面処理方法
    において、 AsH3ガスを供給し半導体表面をAsにする工程と、 (CH33Gaまたは(C2H53Gaを供給し該半導体表面をG
    aにする工程と、 H2S又はH2Seを供給し該半導体表面のGaをSまたはSeと
    結合させる工程を有することを特徴とする半導体表面処
    理方法。
JP25299390A 1990-09-21 1990-09-21 半導体表面処理方法 Expired - Fee Related JP2939495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25299390A JP2939495B2 (ja) 1990-09-21 1990-09-21 半導体表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25299390A JP2939495B2 (ja) 1990-09-21 1990-09-21 半導体表面処理方法

Publications (2)

Publication Number Publication Date
JPH04130721A JPH04130721A (ja) 1992-05-01
JP2939495B2 true JP2939495B2 (ja) 1999-08-25

Family

ID=17245008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25299390A Expired - Fee Related JP2939495B2 (ja) 1990-09-21 1990-09-21 半導体表面処理方法

Country Status (1)

Country Link
JP (1) JP2939495B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260325A (ja) * 2008-03-26 2009-11-05 Univ Of Tokyo 半導体基板、半導体基板の製造方法および半導体装置
EP2306497B1 (en) * 2009-10-02 2012-06-06 Imec Method for manufacturing a low defect interface between a dielectric and a III/V compound

Also Published As

Publication number Publication date
JPH04130721A (ja) 1992-05-01

Similar Documents

Publication Publication Date Title
US6620709B2 (en) Fabrication of semiconductor materials and devices with controlled electrical conductivity
US4555301A (en) Formation of heterostructures by pulsed melting of precursor material
US3969164A (en) Native oxide technique for preparing clean substrate surfaces
JP2000068510A (ja) GaAsを基本とする半導体基体上の酸化物層を含む製品及び製品の作製方法
US4920078A (en) Arsenic sulfide surface passivation of III-V semiconductors
TWI413161B (zh) 化合物半導體基板,磊晶基板及其製造方法
KR100806262B1 (ko) 3족 질화물 p형 반도체의 제조방법, 및 3족 질화물 반도체발광 소자
US6025281A (en) Passivation of oxide-compound semiconductor interfaces
JP2939495B2 (ja) 半導体表面処理方法
JP2000501889A (ja) Iii―v/ii―vi半導体インターフェイス製造法
JP4652530B2 (ja) 窒化ガリウム系化合物半導体発光素子の作製方法
US4735921A (en) Nitridation of silicon and other semiconductors using alkali metal catalysts
Nakagawa et al. Suppression of Ge surface segregation during Si molecular beam epitaxy by atomic and molecular hydrogen irradiation
US6589337B2 (en) Method of producing silicon carbide device by cleaning silicon carbide substrate with oxygen gas
Chong et al. Growth of high quality GaAs layers directly on Si substrate by molecular‐beam epitaxy
JPH11354458A (ja) p型III−V族窒化物半導体およびその製造方法
JP3097597B2 (ja) Iii族窒化物半導体の形成方法
Arokiaraj et al. Surface passivation of GaAs grown on Si by selenium sulfide treatment
JPS59215728A (ja) 半導体表面の光洗浄方法
JP3126890B2 (ja) Mis構造を有する半導体装置及びその製造方法
JPH02143420A (ja) シリコン基板上のヘテロエピタキシャル膜の製造方法
JPH01214017A (ja) 分子線エピタキシアル成長方法及び装置
Kasai et al. Material and device properties of GaAs on sapphire grown by metalorganic chemical vapor deposition
JPH06151304A (ja) 化合物半導体ウェーハ
JPH05213695A (ja) ダイヤモンド薄膜の堆積方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees