JP2000501889A

JP2000501889A - Ｉｉｉ―ｖ／ｉｉ―ｖｉ半導体インターフェイス製造法

Info

Publication number: JP2000501889A
Application number: JP09522092A
Authority: JP
Inventors: エム．デピュイット，ジェイムス; グーハー，スプラティク; エー．ハーセ，マイケル; ロー，コク−ケゥン; ジェイ．ミラー，トーマス; ウ，ボル―ジェン; エム．ゲイネス，ジェイムス
Original assignee: ミネソタマイニングアンドマニュファクチャリングカンパニー; フィリップエレクトロニクスナムローゼフェンノートシャップ
Priority date: 1995-12-13
Filing date: 1996-12-05
Publication date: 2000-02-15
Also published as: WO1997022153A1; JP4705079B2; DE69633460D1; EP0875078B1; TW324864B; DE69633460T2; JP2008004962A; US5879962A; KR100469112B1; MY112348A; AU1683697A; CN1218409C; CN1209218A; KR19990072104A; EP0875078A1

Abstract

(57)【要約】 GaAs/ZeSe および他の III-V／II-VI 半導体インターフェイスをレーザーダイオードなどの11-VI半導体デバイスにおいて比較的低積層欠陥密度で再現的に製造する方法。この方法は、少なくとも III族元素ソース(６８、１７０）、II 族元素ソース(７２、９２’）、V 族元素ソース（７０、１７２）、およびVI族元素ソースを含む分子線エピタキシー（ＭＢＥ）装置（５０、１５０）を準備することを含む。インターフェイスがその上に製造される III-V 半導体表面を有する半導体基板（１２）は、ＭＢＥ装置（５０、１５０）内に位置決めされる。この基板（１２）は、次に III-V 半導体成長に適切な温度まで加熱され、結晶質 III-V 半導体バッファ層（１４）が基板の III-V 表面上に成長される。半導体基板の温度は、次に交互分子線エピタキシーによって II-VI 半導体成長に適切な温度まで調整され、結晶質 II-VI 半導体バッファ層（１６）が III-V バッファ層上に成長される。II 族および VI 族ソースは、III-V バッファ層をVI族元素フラックスに暴露する前に III-V バッファ層を II 族元素フラックスに暴露するように作動される。

Description

【発明の詳細な説明】 III-V／II-VI 半導体インターフェイス製造法政府所有権米国政府は、Advanced Research Projects Agency（国防総省）および Depart ment of the Army（陸軍省）/Army Research Office（陸軍研究機関）承認の契約第ＤＡＡＨ０４−９４−Ｃ００４９号、および Advanced Research Projects Agency(国防総省）および Officeof Naval Research（海軍研究機関）承認の契約第Ｎ０００１４−９２−Ｃ−０１２２号により本発明に一定の権利を有する。背景技術技術分野本発明は、一般に II-VI 半導体電子デバイスを製造するための方法に関する。厳密には、本発明は、III-V 半導体および II-VI 半導体の層間インターフェイスを製造するための方法である。関連技術の説明 ZnSe、MgZnSSe、および他の II-VI 半導体から製造される電子デバイスは、一般に知られている。実例により、これらや、他の II-VI 半導体化合物から分子線エピタキシー（ＭＢＥ）によって製造されるレーザーダイオードが、ハーゼ（ Haase）その外の米国特許第５，２９１，５０７号、およびチェン（Cheng）その外の米国特許第５，３１９，２１９号で開示される。これらのデバイスは、典型的に GaAs、または他の III-V 半導体化合物の基板上に製造される。残念ながら、積層欠陥として知られる欠陥が、ＭＢＥ成長中にIII-V および I I-VI 半導体のインターフェイスに、またはその近傍に形成する。III-V／II-VI インターフェイス内の積層欠陥密度を測定するための技術は、知られており、カマタその外の記事Characterization of ZnSSe on GaAs by Etching and X-rayDi ffraction， J. Crystal Growth)第１４２巻、３１〜３６頁（１９９４年）で開示される。これらの積層欠陥が、非放射再結合センターとして作用し、再結合エネルギーを散逸し、さらなる欠陥を発生させ、それによってこれらのデバイスの動作寿命を短縮するので、これらの積層欠陥の存在を最小限に抑えることが重要となる。 III-V 基板上に II-VI 半導体を成長させるため、および II-VI 半導体成長用の基板を準備するための周知の方法が、次の参考文献で開示される。１．S.グハ（Guha）その外の Structural Quality and the Growth Mode in E pitaxial ZnSe/GaAs(100), J. Appl．Phys.,第７３巻、５号、２２９４〜２３００頁（１９９３年３月）。２．J.ゲインズ(Gaines)その外の Structural Properties of ZnSe Films Gro wn by Migration Enhanced Epitaxy，J. Appl. Phys.，第７３巻、５号、２２９４〜２３００頁（１９９３年３月）。３.D. リー（Li）その外の ZnSe Nucleation on the GaAs(001):Se−(2×１） Surfac Observed by Scanning Tunneling Microscopy, J. Vac.Sci Technol．Ｂ．（１９９４年７月/8月）。４．チェン（Cheng）その外の Molecular-Beam Epitaxy Growth ofZnSe Using ａ Cracked Selemium Source, J. Vac．Sci．Technol．B.,第８巻、２号（１９９０年３月／４月）。５．E.H.C. Parker 編、The Technology and Physics of Molecular Beam Epi taxy, Prenum Press, １９８５年。一般に、あるアプローチは、天然酸素を取り除くために（II-VI成長チャンバ、または分離超高真空チャンバ内のいずれかで）加熱されている裸 GaAs 基板上に ZnSe を核形成させることを含む。但し、この方法には問題が多々ある。GaAs 表面を熱的に処理すると、表面粗さを増す傾向があり、基板の脱酸素が不完全となる可能性が残る。開始 GaAs 表面の化学量は、この方法で制御するのが困難である。II-VI 成長チャンバ内の VI 族元素による GaAs 表面の汚染が観察された。この方法で高質インターフェイスを再現的に得ることも困難である。他のアプローチは、Asフラックス下で分離 GaAs 成長チャンバ内で GaAs 基板を吸着（Ga 蒸着および表面粗さを低減するべく）することを含む。GaAs バッファ層は、その基板上で成長されて平滑なGaAs 表面を得る。このウェハーは、次に冷却され、真空中で II-VI成長チャンバに移され、ZnSe 核形成のために約３００℃まで加熱される。上述の技術に改良が加えられても、この成長法は、尚も、GaAs バッファ層の冷却や超高真空配管を介しての移送による汚染の増加、および VI 族ソースによる汚染など、多数の欠点を持つ。これらや他の理由で、十分なレベルの再現性が実証されなかった。一般に、これらの周知技術を用いて約１〜５×１０⁶／ｃｍ²未満の積層欠陥密度で III-V／II-VI インターフェイスを再現的に製造することは困難である。レーザーダイオードおよび他の II-VI 半導体デバイスの工業的実用性は、これらのデバイスがより低い積層欠陥密度で再現的に製造できるようにする方法によって大いに高められる。発明の開示本発明は、III-V／II-VI 半導体インターフェイスを製造するための改良した方法である。この方法が１×１０⁴／ｃｍ²未満の積層欠陥密度を有するこのタイプのインターフェイスを再現的に製造するために使用できることは、試験により実証された。この方法には、少なくとも III 族元素ソース、II 族元素ソース、V 族元素ソース、および VI 族元素ソースを含む分子線エピタキシー（ＭＢＥ）装置を準備することを含む。インターフェイスがその上に製造される III-V 半導体表面を有する半導体基板は、ＭＢＥ装置内に位置決めされる。この基板は、次に III-V 半導体成長に適切な温度まで加熱され、結晶質 III-V 半導体バッファ層をその基板の III-V 表面上に成長させる。半導体基板の温度は、次に II-VI 半導体成長に適切な温度まで調整され、交互分子線エピタキシーによって結晶質 II-VI 半導体バッファ層を III-V バッファ層上に成長させる。II 族および VI 族ソースは、III-V バッファ層を V 族元素フラックスに暴露する前に III-V バッファ層を II 族元素フラックスに暴露するように作動される。本発明の一実施例において、この方法は、超高真空移送管によって連通した第１および第２のＭＢＥチャンバを含むＭＢＥ装置内で実行される。この第１のＭＢＥチャンバには、少なくとも III 族元素ソースおよび V 族元素ソースを含む。この第２のＭＢＥチャンバには、少なくとも II 族元素ソースおよび VI 族元素ソースを含む。この半導体基板は、第１のＭＢＥチャンバ内で、III-V 成長温度まで加熱され、III-V バッファ層を基板上に成長させる。III-V バッファ層を有する半導体基板は、次に超高真空移送管を通して第２のＭＢＥチャンバに移送される。基板の温度は II-VI 成長温度まで調整され、この基板は II 族元素を蒸着させることによって処理される。II-VI バッファ層は、第２のＭＢＥチャンバ内での単原子層エピタキシー（ＭＥＥ）によって処理された III-V バッフア層上に成長させる。他の実施例では、インターフェイスは、少なくとも III 族元素ソース、II 族元素ソース、バルブ付き V 族元素ソース、バルブ付き VI 族元素ソースを含むＭＢＥチャンバ内で成長させる。この基板は加熱され、VI 族ソースのバルブが閉じている間に III-V バッファ層が基板上に成長させる。この基板温度は、次に調整され、基板が II族元素を蒸着させることによって処理される。II-VI バッファ層は、V 族ソースのバルブが閉じている間に単原子層エピタキシー（ＭＥＥ）によって処理された III-V バッファ層上に成長させる。図面の簡単な説明第１図は、本発明により製造された III-V／II-VI 半導体インターフェイスを含む II-VI 半導体レーザーダイオードの構造を示す（一定の縮尺率でない）断面図である。第２図は、第１図に示される III-V／II-VI インターフェイスおよびレーザーダイオードを製造するために本発明の第１実施例に従って使用された分子線エピタキシー装置の概略図である。第３図は、第１図に示される III-V／II-VI インターフェイスおよびレーザーダイオードを製造するために本発明の第２実施例に従って使用された分子線エピタキシー装置の概略図である。発明を実施するための最良の形態本発明に従って製造された III-V／II-VI半導体インターフェイス１０を含むレーザーダイオード８は、第１図に示される。レーザーダイオード８は、ｎ型 G aAs (すなわち III-V）半導体基板１２上に製造された利得導波型分離閉じ込めワイドバンドギャップ II-VI デバイスである。示された実施例では、インターフェイス１０には、基板１２の表面上の n型 GaAs 半導体バッファ層１４、および GaAsバッファ層上のｎ型 Zn Se（すなわちII-VI）半導体オーミック接触層またはバッファ層１６を含む。インターフェイス１０は、III-V基板１２の結晶質格子と基板上に蒸着した II-VI 半導体層の格子との間に低積層欠陥密度遷移を提供し、それによりレーザーダイオードの動作時の機能特性を高めることができる。１×１０⁴／ｃｍ²未満の積層欠陥密度を有する III-V／II-VI インターフェイス１０は、この技術によって再現的に成長させた。このデバイスの分離／閉じ込め構造は、ｎ型 ZnSSe 導光層２０とｐ型 ZnSSe 導光層２２とによって形成されたｐｎ接合範囲内の真性型 CdZnSSE 量子井戸活性層１８を含む。量子井戸層１８内で発生された光は、ｎ型 MgZnSSe クラッド層２４とｐ型 MgZnSSe クラッド層２６とによる導光層２０、２２の範囲内に閉じ込められる。ｐ型ZnSeTe 分布構成オーミック接触層２８はｐ型クラッド層２６の上に重なる。オーミック接触層２８への電気的接触は、Pd電極３０によってなされる。オーミック接触層２８および電極３０は、絶縁層３２に切り開かれた縞状に形成される。薄い Ti 層３４および最終 Au 層３６は、電極３０と絶縁層３２との上に覆うように適用されてリードボンディングを容易にする。基板１２の下側への電気的接触は、基板接触層３８によってなされる。第２図は、レーザーダイオード８を製造するために、本発明の第１の実施例に従って使用される分子線エピタキシー（ＭＢＥ）装置５０を示す。示されるとおり、ＭＢＥ装置５０には、超高真空移送管５６によって連通された第１の成長チャンバ５２と第２の成長チャンバ５４とを含む。チャンバ５２には、高速電子銃５８と蛍光スクリーンとを含み、反射高速電子線回折法（ＲＨＥＥＤ）を利用して半導体層の構造的特性を監視する。このチャンバー５２には、フラックスモニター６１、基板ヒーター６２、熱電対６４、および赤外線高温計６６をも含む。バッファ層１４、１６は、第１の成長チャンバ内の基板１２上に成長させる。チャンバ５２に設けられたソースには、シャッター付き Ga（すなわち IH 元素）放出セル６８、バルブ付き As（すなわち V 族元素）分解放出ヤル７０、シャッター付き Zn （すなわち II族元素）放出セル７２、およびバルブおよびシャッター付き Se（すなわちVI族元素）分解放出セル７４を含む。ここで説明される実施例では使用されないが、As 放出セルのバルブに加えてシャッターを組み入れても望ましいものとなろう。Si 放出セル７６およびC１放出セル７８（ソース材料として ZnCl₂ を使用する）が、ｎ型ドーパントのソースとして提供される。ある実施例では、Se セル７４のオリフィスは約５ｍｍよりも小さい。好適実施例では、Se セル７４のオリフィスは約２ｍｍである。成長チャンバ５４には、高速電子銃８０、蛍光スクリーン８２、基板ヒータ− ８４、熱電対８６、およびフラックスモニタ−９０を含む。チャンバ５２、５４内の基板温度は、基板のバンドギャップ吸収端を監視する装置（図示せず）によっても測定される。このタイプの吸収端温度測定装置は一般に知られている。つまり、基板ヒーター８２からの赤外線光は、チャンバー基板と窓との両方を通って、レンズおよび光ファイバとによって収集される。光ファイバに結合されたコンピューター御式分光計は、収集された光のスペクトルを連続的に測定する。このバンドギャップ吸収端は、次に分光計によって明瞭に識別できる。吸収端の波長は、次に基板のバンドギャップに依存する周知の温度と比較されて基板温度を再現的に決定する。例えば GaAs のバンドギャップに依存する温度は、J.S.ブレークモアー（Blakemore）の記事Semiconducting and other majorproperties of gallium arsenide, Journal of Applied Physics,第５３巻、１０号、ｐ．Ｒ１５５（１９８２年）で説明される。デバイス層２４、２０、１８、２２、２６、２８は、チャンバ５４内で成長させられる。故に、チャンバ５４に設けられたソースには、Zn 放出セル９２、ZnS 放出セル９４（Zn とＳとの両方のソースとして）、Cd 放出セル９６、Se 放出ヤル９８、Mg 放出セル１００、および Te 放出ヤル１０２を含む。Cl 放出セル１０４（ZnCl₂ソース材料を使用する）は、ｎ型ドーパントのソースとして提供される。ｐ型ドーパントは、Ｎ遊離基（プラズマ）ソース１０６によって提供される。遊離基ソース１０６は、フラップバルブ１１０を通って超純粋Ｎ₂のソースに接続される。ＭＢＥ装置５０の上述の構成要素は市販されている。実例では、原型のレーザーダイオード８および後述されるインターフェイスサンプルウェハーを製造するために使用されるＭＢＥ装置５０には、ミネソタ州、セントポールのEPI MBE Eq uipment Group、および PerkinElmer らの放出セルを備えたPerkin Elmer Model 430装置を含む。ある実施例では、バルブ付き As セル７０は、EPIモデルＰＥ −５００Ｖ−As セルであり、バルブ付き Se セル７４は、EPIモデルＰＥ−５００V−Se セルである。二重フィラメント Ga セル６８は、バッファ層１４の成長中の卵形面欠陥形成を最小限に抑えるために使用される。英国、オックスフオードシアの Oxford Applied Research Ltd.からの遊離基プラズマソース１０６は、ＭＢＥ装置内に組み込まれた。チャンバ５２、５４、および移送管５６は、イオンポンプ、クライオボンプ、およびターボ分子ボンプを用いる従来の方法でボンプ作動される。現場ＲＨＥＥＤ技術は、成長する半導体の再構成された表面層を監視するために使用された。これらのタイプの技術は、知られており、例えば、E.H.C. Parker, Plenum Press,1985年、編の The Technology and Physics of Molecular Beam Epitaxyからの「MBE S urface and Interface Studies,」の第１６章で開示されている。約５００℃よりも低いと報告されるチャンバ５２内の基板温度測定値は、一般に吸収端測定値に基づき、この温度よりも高い測定値は、一般に赤外線高温計６６からの読みに基づく。ＭＢＥ装置５０が運転のために設定されて、ソース材料が充填された後、従来通りの手順が採用されて装置をベークし、充填材料のガス抜きを行う。レーザーダイオード８は、従来の方法でサンプルマニピュレータ（図示せず）によって装置５０を通って移動されるインジウムフリーモリブデンブロック（図示せず）上に製造される。レーザーダイオード８が製造されるプロセスの次の説明の全体を通じて使用されるとき、用語「ウェハー」は、半導体基板１２、および引用されるプロセスの段階を経て成長させる、または基板上に蒸着させる半導体、金属、絶縁体、または他の材料の任意の層を意味する。チャンバ５２は、III-V／II-VI インターフェイス１０をその上に成長させるべく GaAs 基板１２の導入前に Se および他の汚染を最小限に抑えるような方法で準備される。この準備手順には、サンプルマニピュレータおよび裸モリブデンブロック、Ga セル６８および Znセル７２をガス抜きすることを含む。サンプルマニピュレータは、ガス抜きのために約６０分間、約７００℃まで裸モリブデンブロックサンプルを加熱することによってガス抜きされ、その後約４００℃の温度まで下げられる。放出セル６８、７２は、それらをガス抜き期間、それらの動作温度よりも高い約３０℃の温度まで加熱することによってガス抜きされる。ガス抜き後、Ga セル６８および Znセル７２は、それらの動作温度（典型的に Ga セルに対しては約１, ０８０℃、Zn に対しては３２０℃）まで下げられる。Ga セル６８をガス抜きすると、チャンバ壁の Se との化学反応を経てチャンバ５２内の周囲 Se のレベルも減少させる。Si および C1 セル７６、７８の温度は、それぞれ、上述のガス抜き行程中にそれらの動作温度まで昇温される。As および Se セル７０、７４のバルクるつぼは、それぞれ、それらの動作温度まで加熱され、ソース材料をチャンバ５２から隔離するためにそれらのバルブ（および Se セルのシャッター）を閉じた状態で、その温度に維持される。Se セル７４の分解ゾーンは、このとき約６００℃まで加熱され、As セル７０の分解ゾーンも、このときガス抜きのために約７７５℃まで加熱される。Se セル７４の分解ゾーンは、As セル７０の動作中、約６００℃の温度に留まって、セル上で凝縮し、後に ZnSe 成長中にガスを発生する可能性のある As の量を減少させる。チャンバ５２の内部に設置されたチタニウム昇華ポンプ（図示せず）もこれらの行程中に作動されて汚染を低減する。先にサンプルブロックに据え付けられ、約３００℃の温度で予備ガス抜きされた GaAs 基板１２は、次にマニピュレータによってチャンバ５２内に位置決めされる。基板１２は、GaAs バッファ層１４の成長を準備するのに脱酸される。この行程は、基板１２を酸素脱着すなわち脱酸温度（約６００℃）まで加熱しながら、セル７０のバルブを開くことによって実行されてチャンバ５２内に As フラックスを提供する。基板１２の表面上のＲＨＥＥＤパターンは、脱酸の指示を得るために加熱動作中に監視され、脱酸が明瞭に観察されるその（脱酸）温度が書き留められる、すなわち記録される。脱酸が観察されると、基板１２の温度は、脱酸温度よりも約４０℃〜５０℃高い温度まで一定期間（約５分間）さらに上昇されていかなる残留酸素も除去する。基板１２は、次に冷却され、脱酸温度（すなわち約６００℃）にほぼ等しい III-V半導体成長温度にまで安定化（典型的に５分以下）させる。基板のガス抜きおよび脱酸行程に続いて、GaAs バッファ層１４の成長は、Ga セル６８のシャッターを開くことによって開始される。ＲＨＥＥＤパターンは、 GaAs バッファ層１４の成長中に監視され、As フラックスは、成長中の As 安定化（２×４）再構成を維持するのに必要とされるよりも僅かに高いレベルに設定される。Ａs分解セルの温度は、約７７５℃に維持される。Si セル７６のシャッターも開かれて、従来方法で成長する GaAs バッファ層１４をSiでｎ型にドープする。ある実施例では、層１４は、約１〜５×１０¹⁸cm^-3の正味ドナ一濃度にドープされる。これらの動作特性において、GaAs バッファ層１４の成長速度は、約１μｍ／時であると観察された。 GaAs バッファ層１４の成長は、放出セル６８、７６を閉じる（遮断）することによって停止される。このウェハーは、次に ZnSe バッファ層１６の成長に適した温度まで冷却される。製造プロセスのある実施例では、このウェハーは、約２０分間の時間をかけて約３１５℃まで冷却される。この冷却は As フラックスの下で開始される。特に、ウェハーが、GaAs 成長温度よりも約２０℃〜３０℃低い温度まで降下すると、As セル７０のバルブは閉じられる。その直後に、ＲＨＥＥＤパターンは、As 安定化（２×４）から Ga 安定化（３×１）に変わる。さらなる冷却の後、ＲＨＥＥＤパターンは、As安定化（２×４）再構成に緩やかに戻る（約４００℃〜４５０℃の温度で）。As セル７０のバルブが閉じられた後、As セルの分解ゾーンは約５００℃まで冷却される。この時に、Se セル７４の分解ゾーンは、Se の分解が望まれないので、Se 分子の分解がほとんど、または全く生じない温度の、約３５０℃まで冷却される。GaAs バッファ層１４のこの成長行程は、閉じられたSe セル７４のバルブで実行される。GaAs バッファ層１４は、原型のレーザーダイオード８内で約２００〜４００ｎｍの範囲内の厚みに成長させた。上述の温度で As セル７０のバルブを閉じることによって、その温度は、バルブの閉時において表面上の As が去って、最初ウェハーの表面が As 欠陥となるほど十分に高くなると考えられる。但し、さらに冷却されると、下に在る GaAs からの As は、表面に現れてその空きを埋めるようである。このプロセスは、As が表面にちようど来る程度（すなわち越えない）となるように自己制御式であっても良く、それにより積層欠陥がほとんど生じない。 GaAs バッファ層１４の製造に続いてウェハーが冷却すると（すなわち、As セル７０のバルブが閉じられた後）、ウェハーを Zn フラックスに暴露する（すなわち Zn 処理する）べくZn セル７２のシャッターを開くことによって ZeSe バッファ層１６の成長が準備される。ある実施例では、Zn セル７２は、ウェハーの温度が約３７５℃〜４２５℃まで減少したときと、ＲＨＥＥＤパターンが完全にAs 安定化（２×４）に変わった後にシャッターが開かれる。 Zn セル７２のシャッターを開いても、直ちにＲＨＥＥＤパターンに検出可能な変化は生じない。故に、表面再構成は、As 安定化（２×４）のままである。但し、ウェハーを継続的に冷却すると、ＲＨＥＥＤパターンは、２×パターンの半分程度のストリークが約５℃〜１０℃の温度降下の過程で消え、As 安定化（２×４）から（１×４）へと段階的な再構成変化を示す。この再構成変化が起こる遷移温度は、典型的に約３２０℃〜３３０℃である。このウェハーは、次に、遷移温度よりも僅かに低い約３１５℃の ZnSe 成長温度に調整されて ZnSe 層１６の成長中に２次元の核形成ができるようにする。成長温度がより高くなると（例えば、遷移温度に接近またはそれよりも高い温度）、益々３次元核形成が起こり、より高い積層欠陥密度となることが観察された。その理由は、Zn が遷移温度以上の温度では GaAs バッファ層１４の表面に接着しないということにある。但し、採用された成長温度において、２次元核形成ができるほど十分な Zn がバッファ層１４の表面上に存在するようである。 ZnSe バッファ層１６の成長は、ウェハー温度が所望の ZnSe 成長温度で安定化された後に開始される。ここで説明される実施例では、バッファ層１６の成長は、原子層エピタキシー（ＡＬＥ）および／または単原子層エピタキシー（ＭＥＥ）などの交互ビームエピタキシー技術を用いて開始される。これらの半導体成長技術は、一般に知られており、例えばゲインズ（Gaines）その外の記事、Stru ctural Properties of ZnSe Films Grown by Migration Enhanced Epitaxy,J. A ppl. Phys.，７３巻、６号、２８３５〜２８４０頁（１９９２年３月１５日）で開示される。これらの技術を用いて、少なくともバッファ層１６の初期部分が、Zn および Se の一連のオーバーレイ層（例えば単分子層）として形成される。残りのバッファ層１６は、約１５０ｎｍの臨界厚み未満の厚みに従来のＭＢＥ技術によって成長させることができる。バッファ層１６の成長に続いて観察されるＲＨＥＥＤパターンは、平滑な２次元成長を示す鮮明ですじ状のパターン（２ ×１）である。バッファ層１６の Zn および Se 単分子層の組成および厚みの制御は、ＡＬＥおよび／またはＭＥＥによって精密に達成される。単分子層成長は、Zn セル７２および Se セル７４のシャッターが開／閉されるシーケンスおよびタイミングによって主に制御される。Seセル７４のバルブは、バッファ層１４の成長中は開いたままである。下記のものは、セル７２、７４、７８が作動されてバッファ層１６の少なくとも初期部分を成長させるシーケンスおよびタイミングである。１．Zn 蒸着期間 Zn セルのシャッターを開く。２．Zn 蒸着期間に続いて Zn セルのシャッターを閉じ、成長中断期間 Zn ヤルシャッターおよび Se セルシャッターを閉じたままにする。３．Se 蒸着期間 Se ヤルのシャッターを開く。４．Se 蒸着期間に続いて Se セルのシャッターを閉じ、成長中断期間 Se セルシャッターおよび Zn セルシャッターを閉じたままにする。５．１〜４のステップを蒸着サイクルの所定回数反復して ZnSeバッファ層を成長させる。６．第３サイクル毎に Zn セルのシャッターの開閉と共に C1 セルのシャッターを開閉して Zn をドープする、故に ZnSe バッファ層をｎ型にする。ある実施例では、原型のレーザーダイオード８が、上述の方法で、それぞれ約４秒間の Zn 蒸着期間と Se 蒸着期間とで製造された。この実施例での成長中断期間は、約２秒間であった。２１回から８４回までの蒸着サイクルが使用されて後述されたサンプルウェハー上にバッファ層１６を製造した。これらの条件下での蒸着速度は、１サイクル当たり約０．５単分子層であった。これらの原型は、 Seバルブが開かれてバッファ層１６の第１の Se 単分子層を蒸着するまでそれを閉じて成長させた。結果として得られるこれらのバッファ層１６の厚みは、約１０〜２０ｎｍであった。上述のものなど GaAs/ZnSe インターフェイスを含む多数のサンプルウェハーが、GaAs 基板上で成長させた。これらのサンプルウェハーは、下記の成長パラメータの範囲を有するバッファ層で成長させた。これらのサンプルの積層欠陥密度は、カマタその外の記事、Characteriza tion of ZnSSe on GaAs by Etching and X-ray Diffraction, Journal of Cryst al Growth, １４２巻、３１〜３６頁（１９９４年）に記述されたものと本質的に同じ手順を利用して測定された。各サンプルは、Br：メタノールの溶液で軽くエッチングされ、その表面は暗視野光学顕微鏡で観察された。それらの積層欠陥密度は、細長い地形的特徴として明瞭に見ることができた。次に示されるものは、これらのサンプルの成長詳細と、測定された積層欠陥密度（／ｃｍ²）である。最初の６つのサンプルは、最小限の過剰 As を有する As 安定化（２×４）表面を生成し、しかもその表面は As が不足した状態とならないように As のバルブが閉じていなければならない基板温度の範囲があることを示す。過剰な As は、積層欠陥のソースであると考えられるが、As が不足しすぎると表面が粗くなる、故に同じように積層欠陥を形成することとなる。第７と８番目のサンプルは、Zn処理の必要性を示す。つまり、サンプル７の基板温度は、Zn を付着させるには高すぎ、しかもサンプル８は、（GaAs 表面を飽和させるほど十分な長期間 Zn 暴露ではないＭＥＥの第１のセグメント以外は）単に成長前に Zn 暴露を受けていない。いずれの場合も、（２×４）ＲＨＥＥＤパターンは、Zn 処理が不十分であることを指示するものとなる。これらのサンプルによつて明示されると、上述の方法は、１×１０⁴ｃｍ²未満の積層欠陥密度を有するインターフェイスを再現的に製造されることを可能にし、１×１０³ｃｍ²より低い密度が実証されている。１つのチャンバ内でバルブ付き V 族および VI 族ソースを使用し、ZnSe バッファ層の成長前に Ga As バッファ層を Zn フラックスに暴露するべくソースの作動を通じて行う Zn 処理は、異価インターフェイスのクロス汚染を明らかに最小限に抑え、それによって不均質性の存在を低減する。バルブ付き V族ソースを使用すると、低ウェハー温度において最小限の過剰Asを有する As 安定化（２×４）表面の準備（Zn 処理前の）も可能となる。比較的高成長温度およびＭＥＥ核形成を用いると、明らかに成長表面上の原子移動度を増して各単分子層を十分な微細構造集積体と一体化させる。但し、上述のサンプルデータは、ウェハー温度が（２×４）から（１×４）までの遷移温度よりも低くて比較的低欠陥のインターフェイスを生成することを示す。基板１２上のインターフェイス１０の製造に続いて、このウェハーは、マニピュレータによって移送管５６を経てチャンバ５４内に移動される。レーザーダイオード８の製造は、次に任意の従来の、または周知の方法で完成される。ある実施例では、成長チャンバ５４および関連したソースは、従来の方法で設定される。より低い Mg_xZn_1-xS_ySe_1-y:Clクラッド層２４は、Mg セル１００、ZnS セル９４、Se セル９８、および Cl セル１０４で成長させた合金である。ｘおよびｙの典型値は、それぞれ０．１と０．１５であり、GaAs基板１２にクラッド層２４を呼称格子整合し、しかも２．８５ｅＶバンドギャップを提供する。セル９４、９８、１００、１０４の温度は、約１．０ｐｍ／ｈｒの成長速度および約１×１０¹⁸ｃｍ^-3のドーピング濃度（N_d-N_a）を提供するフラックスを発生するように設定される。クラッド層２４は、この実施例で約３１５℃の温度のウェハーで約１．０μｍの厚みまで成長させる。第１図に示されていないが、ZnSe:C1 のほぼ１０層の単分子層からなるバッファ層を、ZnSe バッファ層１６とクラッド層24との両方の上部表面にチャンバ54 内のＭＥＥによって成長させて、次の層（すなわち、クラッド層２４および導光層２０のそれぞれ）の成長前に表面を平滑にし易くする。Zn セル９２、Se セル９８、および Cl セル１０４がこれらのバッファ層を成長させるべく作動されるシーケンスおよびタイミングは、上述のバッファ層１６についてのものと同一である。これらの成長条件（例えば、ソースフラックスおよびウェハー温度）は、ＭＥＥの２サイクル毎に ZnSe の１つの単分子層周りに蒸着させるように選択される。クラッド層２４の成長後、および導光層２０の成長前に、このウェハーは、クラッド層がセル９２、９４、９６、９８、１００）１０２、１０４、１０６と直面しないようにそれて、セルとクラッド層との間に何の直接フラックス通路もないように回転される。それによってシャッターガス抜きからの汚染が低減され、しかもフラックス測定のためにクラッド層２４の表面上に材料を蒸着させずにそのシャッターを一時的に開くことができる。ZnS ソース９４の温度は、Z_nS_ySe_1- _y 導光層２０の成長のために下げられ、このソースのフラックスは GaAs 基板１２に対してこの導光層をほぼ格子整合させ生成する。 ZnSSe 光層２０の成長は、バッファ層のＭＥＥ成長の直後に開始する。この導光層２０の成長速度は約０．７５μｍ／ｈｒである。この導光層２０は、約０．１５μｍの厚みに成長させる。典型的に、クラッド層２４に近接する導光層20の下方部分は、Cl でｎ型にドープされる一方、上方のドーピング防止部分はドープされない。セル９４、９８の動作条件を妨害することなく、セル１０４のシャッターを閉じた状態で、Cd_xZn_1-xS_ySe_1-y量子井戸層１８が、Cd セル９６のシャッターを開くことによって導光層２０上に成長させらさせる。量子井戸層１８の完成に続いて Cd セル９６のシャッターを閉じることによって、導光層２２の成長が中断することなく開始する。量子井戸層１８に近接する導光層２０の下方ドーピング防止部分はドープされず、しかも残りの上方部分はＮでｐ型にドープされる。導光層２２の成長は、Ｎプラズマの発生を開始するべく下方部分と上方部分との間で停止できるが、必ずしも停止される必要はない。プラズマ発生はＮ₂ フラップバルブ１１０開いてＮをチャンバ５４に流入させることによって開始する。チャンバ54内のＮ圧力が約１〜５×１０^-6Torr に達すると、プラズマソース１０６の電源のスイッチが入れられる。導光層２２の成長は、それから、典型的に約０．１５μｍの厚みまで継続する。導光層２２の完成に続いて、セル９４、９８、１０６のシャッターが閉じられる。このウェハーは、次に、導光層２２の上部表面がセル１００、９２、９４、９８、およびプラズマソース１０６からそれて直面しない位置に回転される。ZnS セル９４の温度は、次に約８２０℃の元の値まで上昇される。セル９４の温度が安定した後、ウェハーは、回転されて元の位置に戻され、Mg_xZn₁ _-x S_ySe_1-y:N クラッド層２６の成長が開始される。このクラッド層26は約１時間の期間で約１．０μｍの厚みに成長させられ、正味アクセプタ濃度いが、薄い ZnSe:N バッファ層が、約０．５〜０．７μｍ／ｈｒの成長速度で約５分間クラッド層２６の上部表面上に成長させられる。クラッド層２６、およびそのクラッド層上の ZnSe:N バッファ層の完成に続いて、このウエハーは、ZnSe:N バッファ層がセル９２、９８、１０２、およびプラズマソース１０６からそれて直面しないように再び回転される。ウェハーの温度は、次にグレイディッドｐ型 ZnSeTe オーミック接触層２８を成長させるために約２５０℃まで下降され、このウェハーは回転されて元の位置に戻される。プラズマソース１０６の電力も、下げられてこの低ウェハー温度におけ層２８をドープする。接触層２８の第１の層（別掲せず）は、ZnSe:N の層である。ZnSe:Nおよび Z nTe:N の交互層の短周期超格子は、Te のセル１０２を使用して第１の層上に成長させられる。ZnTe層の厚みが増される一方、ZnSe:N 層の厚みは、接触層の組成を等級づけるべくクラッド層２６からの距離が増すと共に減少する。ZnTe:N の最終層は、約５分間０．５〜０．７μｍ／ｈｒの速度で超格子の頂部に成長させられる。接触層２８の個々の層の全ては、中断することなく成長させられる。２８などのグレイディッドオーミック接触層および関連した製造方法は、一般に知られており、例えば Y.ファン（Fan）その外の記事、Ohm ic Contact top-Zn(S，Se) Using Pseudograged Zn(Te,Se)Structure, J. Vac. Sci. Technol. B.第１１巻、４号(19９３年７月）、および Graded Band Gap Oh mic Contact to P-ZnSe, Appl.Phys. Lett.，第６１巻、２６号（１９９２年１２月）で開示される。接触層２８の完成に続いて、このウェハーは、冷却され、ＭＢＥチャンバ５４から取り出される。レーザーダイオード１０は、次に、Pd 電極３０、絶縁層３２、Ti 層３４、Au 層３６、および接触層３８をウェハーに適用することによる、チェン（Cheng）その外の米国特許第５，３１９，２１９号で示されるものなどの従来の方法で完成される。ある実施例では、接触層３８は、基板を数マイクロメートル除去するべく短時間（例えば２分間）GaAs 基板１２の下方表面をエッチングすることによって形成される。従来の GaAs 腐食剤（例えば５Ｈ₂Ｏ−１Ｈ₂Ｏ₂−１ＮＨ₄ＯＨ）がこのために使用できる。５ナノメートルの Pd、２５ナノメートルの Ge、および２００ナノメートルの Au が、基板１２の腐食された表面上に順次蒸着させる。Pd 、Ge、Au 層を含むウェハーは、次に１８０℃で約２分間窒素または窒素形成ガス内でアニール処理される。他の実施例では、基板表面はほぼ１５０μｍの厚みにまで研磨され、それがエッチングされる前に平滑に磨かれる。第３図は、レーザーダイオード８を製造するべく本発明の第２の実施例に従って使用される分子線エピタキシー（ＭＢＥ）装置１５０を示す。示されるごとく、ＭＢＥ装置１５０には、超高真空移送管１５８によって連通された第１の成長チャンバ１５２および第２の成長チャンバ５４’を含む。チャンバ１５２には、高速電子銃１６０および蛍光スクリーン１６２を含み、反射高速電子回折（ＲＨＥＥＤ）を利用して半導体層の構造特性を監視する。チャンバ１５２には、フラックスモニター１６４、基板ヒーター１６６、および熱電対１６８をも含む。GaAs バッファ層１４は、第１の成長チャンバ１５２内の基板上に成長させる。チャンバ１５２に据え付けられたソースには、シャッタ-付き Ga 放出セル１７０、バルブ付きA s 分解セル１７２、および Si 放出セル１７４（ｎ型ドーパントのソースとして）を含む。成長チャンバ５４’は、ＭＢＥ装置５０を参照して上述されたチャンバ５４と同一であり、チャンバ５４のものと同一であるチャンバ５４’の特徴は、参照符号にプライム記号を付けた（例えば「ｘ’」）こと以外同一符号で示される。示されるごとく、チャンバ５４’には、高速電子銃８０’、蛍光スクリーン８２’ 、基板ヒータ−８４’、熱電対８６’、およびフラックスモニター９０’を含む。ZnSe バッファ層１６およびデバイス層２４、２０、１８、２２、２６、２８は、チャンバ５４’内で成長させる。チャンバ５４’に据え付けられたソースには、Zn 放出ヤル９２’、ZnS 放出セル９４’（Sのソースとして）、Cd 放出セル９６’、Se 放出セル９８（直径で約５ｍｍ未満の、好ましくは約２ｍｍのオリフィスを有する）、Mg 放出ヤル１００’、および Te 放出セル１０２’を含む。Cl 放出セル１０４’（ZnCl₂ソース材料を使用する）は、ｎ型ドーパントのソースとして提供される。ｐ型ドーパントは、Ｎ遊離基（プラズマ）ソース１０６’によって提供される。遊離基ソース１０６’は、フラップバルブ１１０’を介して超純粋Ｎ₂のソース１０８’に接続される。 GaAs バッファ層１４は、チャンバ１５２内の基板上に成長させる。このために、サンプルブロックに据え付けられ、約３００℃の温度で予備ガス抜きされる基板１２が、マニピュレータによってチャンバ１５２内に配置される。基板１２は、GaAs バッファ層１４の成長を準備するのに脱酸される。この行程は、ル１７２のバルブを開いて、チャンバ１５２内に As フラックスを提供しながら、基板１２をその酸素脱着、すなわち脱酸温度（約６００℃）にまで加熱することによって行われる。基板１２の表面上のＲＨＥＥＤパターンは、脱酸の指示を得るためにこの加熱動作中に監視され、脱酸が明白に観察されるその（脱酸）温度は書き留められる、すなわち記録される。脱酸が観察されると、基板１２の温度は、一定期間（約５分間）その脱酸温度よりも約４０℃〜５０℃高い温度までさらに昇温されていかなる残留酸素も除去する。基板１２は、次に脱酸温度（すなわち約６００℃）にほぼ等しい III-V 半導体成長温度まで冷却され、安定化（典型的に５分以下）される。基板ガス抜きおよび脱酸行程に続いて、GaAs バッファ層１４の成長が、Ga セル１７０のシャッターを開くことによって開始される。ＲＨＥＥＤパターンは、 GaAs バッファ層の成長中監視され、Asフラックスは必要とされるよりも僅かに高いレベルに設定されて、成長中の As 安定化（２×４）再構成を維持する。As 分解セルの温度は、約７７５℃に維持される。Si セル１７４のシャッターも開かれて、従来の方法で成長する GaAs バッファ層１４を Si でｎ型にドープする。ある実施例では、層１４は約１〜５×１0¹⁸ｃｍ^-3の正味ドナ一濃度にドープされる。これらの動作特性において、GaAs バッファ層１４の成長速度は、約１ μｍ/時と観察された。 GaAs バッファ層１４の成長は、Ga および Si 放出セル１７０、１７４をそれぞれ閉じる（遮断）することによって停止される。そのウェハーは、次に移送路を経て移動するのに適切な温度に冷却される。製造方法のある実施例では、このウェハーは約２０分の時間をかけて約３００℃の温度まで冷却される。この冷却は、最初 As フラックスの下で行われる。バッファ層が、GaAs 成長温度よりも約２０℃〜３０ ℃低い温度に到達すると、As セル１７２のバルブは閉じられる。その直後に、ＲＨＥＥＤパターンは、As 安定化（２×４）から Ga 安定化（３×１）に変化する。さらに冷却すると、ＲＨＥＥＤパターンは、緩やかに変化して（約４００〜４５０℃の温度で） As 安定化（２×４）に戻る。As セル１７２のバルブが閉じられた後、As セルの分解ゾーンは、５００℃まで冷却される。他の実施例（図示せず）では、シャッタ一付き As 分解放出ヤルが、バルブ付き As 分解セル１７２の代わりに使用される。この実施例では、 As セルは、Ga As バッファ層１４の成長後にウェハーが約３００℃の温度に冷却されたときにシャッターが閉じられる。ＲＨＥＥＤパターンは、最終的に（２×４）から、Ga As 表面上に過剰 As が存在することを示すｃ（４×４）まで変化する。これはバッファ層１４を準備するための最良の方法であるとは現在では考えられていないが、後述される移送および ZnSe 成長開始技術を用いることによって比較的低積層欠陥密度を達成することが尚も可能である。 GaAs バッファ層１４の成長に続いて、ウェハーは、移送管１５８を経てチャンバ１５２からチャンバ５４’に移送される。このウェハー移送は、移送管１５８内の粒子による汚染を最小限に抑えるべく素早く実行され、約３００℃の温度で開始される。この上昇させた温度で移送を開始すると、移送中にバッファ層１４の表面上で汚染物質が凝縮するのを最小限に抑え易くする。移送前のウェハーをこの温度で維持すると、チャンバ１５２内の任意の残留 As がバッファ層１４の表面に付着することを防止する。この移送方法は、故にバッファ層１４、１６との間のインターフェイスにおける積層欠陥を低減し易くする。このウェハーがチャンバ５４’に移送された後、その温度は速やかに上昇される。開始 GaAs 表面がｃ（４×４）である実施例では、温度は、ＲＨＥＥＤパターンが、過剰 As の除去を示すａ（２×１）または（２×４）に変わるまで昇温される。このＲＨＥＥＤパターン変化は、典型的に、ほぼ１０分間でこのレベルまで上昇される約４５０℃の基板温度において観察される。約１ｍｍの中央オリフィスを備えたプラグを有する Se 放出セル９８’を使用すると、より広いオリフィスを備えた、またはオリフィスプラグを備えていない放出セルよりも良好な Se フラックスの遮断を提供する。温度が上げられている期間、そのウェハーは、任意のソースと GaAs バッファ層１４の表面との間にいかなる直接路も存在しないようにチャンバ５４’内に配置される。このウェハーは、パターン変化を観察するべくＲＨＥＥＤパターンが監視される場合、回転されてバッファ層１４の表面をソースに向ける。このような成長チャンバ５４’の動作は、バッファ層１４、１６の間のインターフェイスにおける積層欠陥の起こりそうなソースを低減する。ｃ（４×４）ＲＨＥＥＤパターンが変化する遷移温度は、記録される。基板は、次に約１または２分間その遷移温度よりも約２０℃高い温度にまで加熱されて完全な遷移を確実に行う。次に、このウェハーは、約２８０℃〜３２０℃の ZnS e 成長温度まで冷却される。Zn 放出セル９２’のシャッターは、その温度が約４００℃より下に降下すると開かれてウェハーを Zn フラックスに暴露させる。開始 GaAs 表面が（２×４）である他の実施例では、ウェハーの温度は、約１０分間の時間にわたって ZnSe 成長温度（約２８０℃〜３２０℃）まで昇温される。その温度が昇温されると同時に、そのウェハーは、チャンバ内の任意のソースと GaAs バッフア層１４の表面との間にいかなる直接路も存在しないようにチャンバ５４’ 内で方向回転される。ウェハーの温度が安定化されると、そのウェハーは成長の準備のためにバッファ層１４の表面をソースに向くように回転される。 Zn 放出セル９２’のシャッターは、次に開かれてそのウェハーを Zn フラックスに暴露させる。他の実施例では、Zn 放出セル９２’のシャッターは、ウェハー温度が約４３０℃〜４７０℃の呼称値に達して開かれると同時に、バッファ層１４の表面はソースと直面せずにそれるように回転される。ソースと GaAs バッファ層１４の表面との間にいかなる直接路もないので、汚染の可能性がさらに低減される。このウェハーは、次にその表面に向けて回転され、温度が ZnSe 成長温度に調節されるとＲＨＥＥＤパターンが観察される。 ZnSe バッファ層１６の成長は、ウェハー温度が所望の ZnSe 成長温度で安定化すると開始される。ZnSe バッファ層１６は、次にＭＢＥ装置５０を参照して上述された交互分子線エピタキシー技術（例えば、ＡＬＥまたはＭＥＥ）を利用して成長させられる。GaAs 基板上に上記方法でＭＢＥ装置１５０を用いて成長させた GaAs/ZnSe インターフェイスを含むサンプルウェハーは、ほぼ１×１０⁴ ／ｃｍ²に近い積層欠陥密度であった。ZnSe バッファ層１６の成長に続いて、チャンバ５４’は、上述のＭＢＥ装置５０のチャンバ５４と同様の方法で作動されてデバイス層２４、２０、１８、２２、２６、２８を成長させることができる。クラッド層２４の成長前に、 ZnSe の層（図示せず）は、上記ＭＥＥ成長技術を使用してバッファ層16上に成長させることができる。ある実施例では、ＭＥＥが１０サイクル以上使用されて、レーザーダイオード８の次の層を成長させる前に、バッファ層１６上に ZnSe の層を成長させる。接触層２８の成長が完了すると、そのウェハーは、冷却され、ＭＢＥチャンバ５４’から取り出され、電極３０、絶縁層３２、Ｔｉ層３４、Au 層３６、および接触層３８をそのウェハーに適用することによるチェン（Cheng）その外の米国特許第５，３１９，２１９号に記述されるような従来の方法で完成される。本発明は好適実施例を参照して説明してきたが、当業者には、変更が、本発明の趣旨および範囲を逸脱することなく形式および詳細において実行可能であることは理解されよう。厳密に言えば、GaAs基板上の ZnSe インターフェイスを参照して説明したが、本発明は、GaP および他の III-V半導体基板上に Znsse、 Cd znsse、 Mgznsse)および他の II-VI 半導体化合物の層を成長させるためにも使用できる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者デピュイット，ジェイムスエム. アメリカ合衆国，ミネソタ 55133―3427, セントポール，ポストオフィスボックス 33427 (72)発明者グーハー，スプラティクアメリカ合衆国，ミネソタ 55133―3427, セントポール，ポストオフィスボックス 33427 (72)発明者ハーセ，マイケルエー. アメリカ合衆国，ミネソタ 55133―3427, セントポール，ポストオフィスボックス 33427 (72)発明者ロー，コク−ケゥンアメリカ合衆国，ミネソタ 55133―3427, セントポール，ポストオフィスボックス 33427 (72)発明者ミラー，トーマスジェイ. アメリカ合衆国，ミネソタ 55133―3427, セントポール，ポストオフィスボックス 33427 (72)発明者ウ，ボル―ジェンアメリカ合衆国，ミネソタ 55133―3427, セントポール，ポストオフィスボックス 33427 (72)発明者ゲイネス，ジェイムスエム. オランダ国，エヌエル―5621 ベーアーエインドホーヘン，フルェネワラトセウェヒ１【要約の続き】動される。

Claims

【特許請求の範囲】１． III-V／II-VI 半導体インターフェイスを製造する方法であって、少なくとも III 族元素ソースと、II 族元素ソースと、V族元素ソースと、VI 族元素ソースとを含む分子線エピタキシ−（ＭＢＥ）装置を準備するステップと、前記インターフェイスがその上に製造されるべき III-V 半導体表面を有する半導体基板を準備し、前記基板を前記ＭＢＥ装置内に配置するステップと、 III-V 半導体成長に適した温度に前記半導体基板を加熱し、前記基板の II-V 導体表面上に結晶質 II-V 導体バッファ層を成長させるステップと、前記 III-V バッファ層を成長させた後に II-VI 半導体成長に適した温度に前記半導体基板の温度を調整し、II 族および VI 族ソースを作動させて、前記 II I-V バッファ層を II 族元素フラックスに暴露させ、前記 II 族元素の層を前記 III-V バッファ層が VI 族元素フラックスに暴露される以前に成長させ、さらに前記 VI 族元素の層を成長させるステップを含む交互分子線エピタキシーによって前記III-V バッファ層上に結晶質 II-VI 半導体バッファ層を成長させるステップとを含む、方法。２．前記半導体基板の温度を調整し、前記 II-VI バッファ層を成長させるステップは、前記 III-V 半導体成長温度未満である II-VI 半導体成長温度まで前記半導体基板の温度を下げるステップと、前記半導体基板の温度が、前記 III-V 半導体成長温度未満で、前記 III-VI 半導体成長温度よりも大きな II 族フラックス暴露温度まで低下したときに前記 III-V バッファ層を II 族元素フラックスに暴露させるべく前記 II 族ソースを作動させるステップと、前記半導体基板の温度が前記 II-VI 半導体成長温度まで低下したときに前記 II-VI バッファ層を成長させるべく前記 II 族およびVI族ソースを作動させるステップとを含む、請求の範囲第１項に記載の方法。３．前記 II 族フラックス暴露温度は約３７５℃と４２５℃との間の温度である GaAs 基板上に ZnSe バッファ層を製造するための、請求の範囲第２項に記載の方法。４．前記方法は成長中の前記半導体層の構造的特性を監視しするステップをさらに含み、 III-V 半導体バッファ層を成長させるステップは前記 GaAs 基板上に GaAs バッファ層を成長させるステップを含み、前記 II-VI バッファ層を成長させるべく II 族および VI 族ソースを作動させるステップは前記 GaAs バッファ層が（２×４）再構成を示した後に前記 GaA s バッファ層上に ZnSe バッファ層を成長させるステップを含む、請求の範囲第１項に記載の方法。５．前記 GaAs バッファ層を成長させるステップは、前記基板の温度が前記 I I-VI 成長温度に調整されると前記 GaAs バッファ層再構成を Ga 安定化（３× １）に変化させ、続いて As 安定化（２×４）に変化させる温度で As への前記 GaAs バッファ層の暴露を停止するべく前記 V 族ソースを作動させるステップを含む、請求の範囲第４項に記載の方法。６．前記Ｖ族ソースは、前記基板の温度が前記 III-V 成長温度より約２０℃ 〜３０℃低い温度に調整されたときに As への前記 GaAsバッファ層の暴露を停止させるように作動される、請求の範囲第５項に記載の方法。７．請求の範囲第１項に記載の方法による GaAs 基板上への ZnSeバッファ層の製造。８．前記基板上に III-V／II-VI インターフェイスを成長させるべく請求の範囲第１項に記載の方法を用いて III-V 半導体基板上への II-VI レーザーダイオードの製造。９．ＭＢＥ装置を準備するステップは、少なくとも III 族元素ソースおよび V 族元素ソースを含む第１のＭＢＥチャンバを準備するステップと、少なくとも II 族元素ソースおよびVI族元素ソースを含む第２のＭＢＥチャンバを準備するステップと、前記第１および第２のＭＢＥチャンバ間に超高真空移送管を準備するステップとを含み、前記半導体基板を加熱し、前記 III-V バッファ層を成長させるステップは、前記第１のＭＢＥチャンバ内で前記半導体基板を加熱するステップと、前記第１のＭＢＥチャンバ内で前記 III-V バッファ層を成長させるステップとを含み、前記半導体基板の温度を調整し、前記 II-VI バッファ層を成長させるステップは、前記移送管を介して前記第１のチャンバから前記第２のチャンバに III-V バッファ層を備えた前記半導体基板を移送するステップと、前記第２のＭＢＥチャンバ内の交互分子線エピタキシーによって前記 III-V バッファ層上に前記 II-VI バッファ層を成長させるステップとを含む、請求の範囲第１項に記載の方法。１０．前記半導体基板の温度を調整するステップは、前記 III-V半導体成長温度未満である II 続フラックス暴露温度に前記半導体基板の温度を調整するステップを含み、前記 II-VI バッファ層を成長させるステップは、前記半導体基板の温度が II 族フラックス暴露温度に調整されたとき前記半導体基板を II 族元素フラックスに暴露させるべく前記II 族ソースを作動させるステップと、前記基板温度を II-VI 成長温度に調整するステップと、前記 II-VI バッファ層を成長させるべく前記 II 族およびVI族ソースを作動させるステップとを含む、請求の範囲第９項に記載の方法。１１．前記 II 族フラックス暴露温度は約３７５℃と４２５℃との間の温度である GaAs 基板上に ZnSe バッファ層を製造するための、請求の範囲第１０項に記載の方法。１２．前記基板の温度を前記 II-VI 成長温度に調整しながら、前記 III-V バッファ層を備えた前記半導体基板を前記 II 族および VI族ソースからそれる方向に向けるステップと、前記 III-V バッファ層を備えた前記基板を前記 II 族および VI 族ソースに向かう方向に向ける前に II 族元素フラックスを生成するべく前記 II 族ソースを作動させるステップと、前記 III-V バッファ層を備えた前記基板を前記 II 族および VI 族ソースに向かう方向に向け、前記 II-VI バッファ層を成長させるステップとをさらに含む、請求の範囲第９項に記載の方法。１３．ＭＢＥ装置チャンバを準備するステップは、少なくとも III 族元素ソースと、 II 族元素ソースと、バルブ付きV族元素ソースと、バルブ付きVI族元素ソースとを含む第１のＭＢＥチャンバを準備するステップを含み、前記基板を加熱し、前記 III-V バッファ層を成長させるステップは、前記VI 族ソースのバルブが閉じられている間に前記基板のIII-V 半導体表面上に結晶質 III-V 半導体バッファ層を成長させるステップを含み、前記基板温度を調整し、前記 II-VI バッファ層を成長させるステップは、前記 V 族ソースのバルブが閉じられている間に前記 III-Vバッファ層上に結晶質 II-VI 半導体バッファ層を成長させるステップを含む、請求の範囲第１項に記載の方法。１４．前記方法は、前記チャンバ内で成長した前記半導体層の構造的特徴を監視するべく電子回折装置を準備するステップをさらに含み、前記 II-VI 半導体バッファ層を成長させるステップは、前記 III 族元素の注入を停止するステップと、前記 V 族元素を注入すると同時に前記半導体基板の温度を降下させるステップと、前記半導体基板の温度が、前記 III-V 半導体成長温度未満の第１の温度まで降下したときに前記 V 族ソースのバルブを閉じるステップと、前記半導体基板の温度が、前記 III-V 半導体成長温度未満の、前記第１の温度よりも低い第２の温度まで降下したときに前記 II 族元素を注入するステップと、 V 族安定化（２×４）再構成から（１×４）再構成までの再構成遷移に対する前記 III-V バッファ層の構造的特徴を監視するステップと、前記基板の温度を II-VI 半導体成長温度に調整するステップとを含む、請求の範囲第１３項に記載の方法。１５．前記V族ソースのバルブを閉じるステップは、前記半導体基板の温度が、前記 III-V 成長温度よりも約２０℃〜３０℃低い第１の温度に下降したときに前記 V 族ソースのバルブを閉じるステップを含む、 GaAs 基板上に ZnSe バッファ層を製造するための、請求の範囲第１４項に記載の方法。１６．前記 II 族元素を注入するステップは、前記半導体基板の温度が、約４００℃未満である第２の温度に下降したときに前記 II族元素を注入するステップを含む、 GaAs 基板上に ZnSe バッフア層を製造するための、請求の範囲第１５項に記載の方法。