CN1218409C - Ⅲ－ⅴ/ⅱ－ⅵ族半导体界面的制备方法 - Google Patents

Ⅲ－ⅴ/ⅱ－ⅵ族半导体界面的制备方法 Download PDF

Info

Publication number
CN1218409C
CN1218409C CN961989556A CN96198955A CN1218409C CN 1218409 C CN1218409 C CN 1218409C CN 961989556 A CN961989556 A CN 961989556A CN 96198955 A CN96198955 A CN 96198955A CN 1218409 C CN1218409 C CN 1218409C
Authority
CN
China
Prior art keywords
family
iii
resilient coating
temperature
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN961989556A
Other languages
English (en)
Other versions
CN1209218A (zh
Inventor
J·M·德皮特
S·古哈
M·A·哈泽
K·-K·劳
T·J·米勒
B·-J·武
J·M·杰尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philip Electronic Ltd By Share Ltd
3M Co
Original Assignee
Philip Electronic Ltd By Share Ltd
Minnesota Mining and Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philip Electronic Ltd By Share Ltd, Minnesota Mining and Manufacturing Co filed Critical Philip Electronic Ltd By Share Ltd
Publication of CN1209218A publication Critical patent/CN1209218A/zh
Application granted granted Critical
Publication of CN1218409C publication Critical patent/CN1218409C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02477—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种在诸如激光二极管的II-VI族半导体器件中重复制备具有较低堆垛层错密度的GaAs/ZnSe和其它III-V/II-VI族半导体界面的方法。该方法包括提供至少包括III族元素源(68，170)、II族元素源(72，92’)、V族元素源(70，172)和VI族元素源(74，98’)的分子束外延(MBE)系统(50，150)。把具有其上待制介面的III-V族半导体表面的半导体衬底(12)定位在MBE系统(50，150)中。然后，将衬底(12)加热到适合III-V族半导体生长的温度，并在衬底的III-V半导体表面上生长晶状III-V族半导体缓冲层。然后，将半导体衬底的温度调节到适合II-VI族半导体生长的温度，并通过交替束外延在III-V族缓冲层上生长晶状II-VI族半导体缓冲层。操作II族源和VI族源，使III-V族缓冲层暴露于VI族元素束流之前暴露于II族元素束流。

Description

III-V/II-VI族半导体界面的制备方法
                              政府权利
按照美国高级研究计划局与美国陆军/陆军研究室签订的第DAAH04-94-C0049号合同以及美国高级研究计划局与美国海军研究室签订的第N00014-92-C-0122号合同，美国政府对本发明享有特定权利。
                              发明背景
                              发明领域
本发明一般涉及II-VI族半导体电子器件的制备方法。具体说，本发明涉及III-V族半导体层与II-VI族半导体层之间界面的制备方法。
                            相关技术的描述
由ZnSe、MgZnSSe以及其它II-VI族半导体制成的电子器件是公知的。举例来说，在Haase等人的第5291597号美国专利和Cheng等人的第5319219号美国专利中揭示了通过分子束外延(MBE)方法由这些材料和其它II-VI族半导体化合物制备的激光二极管。这些器件通常是制备在GaAs或其它III-V族半导体化合物衬底上的。
不幸的是，在MBE生长期间在III-V族和II-VI族半导体上或界面附近形成通称堆垛层错的缺陷。测量III-V/II-VI界面中堆垛层错密度的技术是已知的，并在Kamata等人的文章(“通过腐蚀和X-射线衍射表征GaAs上ZnSSe的特征，J.Crystal Growth，Vol.142，pp31-36(1994))中公开了该技术。由于这些堆垛层错起非辐射复合中心的作用，消耗复合能量，产生进一步的缺陷并由此缩短器件的工作寿命，因此，将存在的这些堆垛层错降到最低是十分重要的。
在以下的参考文献中公开了在III-V族衬底上生长II-VI族半导体以及为II-VI族半导体生长制备衬底的已知方法：
1.S.Guha等，外延ZnSe/GaAs(100)中的结构质量和生长模式，J.Appl.Phys.，Vol.73，No.5，pp2294-2300(March 1993)
2.J.Gaines等，用迁移增强外延法生长ZnSe薄膜的结构特性，J.Appl.Phys.，Vol.73，No.5，pp2294-2300(March 1993)
3.D.Li等，用扫描隧道显微镜观察GaAs(001):Se-(2x1)表面上ZnSe成核，J.Vac.Sci.Technol.B.，Vol.8，No.2(July/August 1994)
4.Cheng等，利用裂化的硒源地进行ZnSe的分子束外延生长，J.Vac.Sci.Technol.B.，Vol.8，No.2(March/April 1990)
5.分子束外延技术与物理，E.H.C.Parker编辑，Plenum出版，1985
通常，一种方法是(在II-VI族生长腔体中或者在单独的超高真空腔体中)在已经加热的裸GaAs衬底上使ZnSe成核，以退吸自然氧化物。然而，这种方法存在许多问题。GaAs表面的热处理会增加表面的粗糙度，并存在衬底去氧化不完全的可能性。用这种工艺过程难于控制GaAs起始表面的化学计量比。已经观察到GaAs表面被II-VI族生长腔体中的VI族元素沾污。用这种方法还难以可重复地获得高质量界面。
另一种方法是在As束流下(为降低Ga蒸发和表面粗糙化)在单独的GaAs生长腔体中去吸GaAs衬底。在衬底上生长GaAs缓冲层，以获得平滑的GaAs表面。然后，对晶园片进行冷却，在真空中将其转移到II-VI族生长腔并加热到约300℃，进行ZnSe成核。尽管比上述技术有了改善，但是，这种生长方法仍然存在许多缺点，如由于GaAs缓冲层的冷却和通过超高真空管道的转移而增加了沾污，以及受到VI族源的沾污。由于这些以及其它方面的原因而未能证明其足够水准的可重复性。
总之，利用这些已知技术难以可重复地制备出堆垛层错密度低于1-5×106/cm2的III-V/II-VI族界面。能够以较低堆垛层错密度可重复地制备激光二极管和其它II-VI族半导体器件的方法，将会大大地增强这些器件的商业生命力。
                              发明概要
本发明涉及一种制备III-V/II-VI族半导体界面的改进方法。实验演示证明，采用该方法能够可重复地制备出堆垛层错密度低于1×104/cm2的III-V/II-VI族界面。
该方法包括：提供一个至少包括III族元素源、II族元素源、V族元素源和VI族元素源的分子束外延(MBE)系统。将具有其上待制界面的III-V族半导体表面的半导体衬底定位在MBE系统中。然后，将衬底加热到适合III-V族半导体生长的温度，在衬底的III-V族表面上生长晶状III-V族半导体缓冲层。然后，将半导体衬底的温度调节到适合II-VI族半导体生长的温度，通过交替分子束外延在III-V缓冲层上生长晶状II-VI族半导体缓冲层。操作II族源和VI族源，使III-V缓冲层暴露于VI族元素束流并在生长VI族元素层之前先暴露于II族元素束流并生长II族元素层。
在本发明的一个实施例中，在包括经超高真空转移管道将第一与第二MBE腔体二者之间互连的MBE系统中执行上述方法。第一MBE腔体至少包括一个III族元素源和一个V族元素源。第二MBE腔体至少包括一个II族元素源和一个VI族元素源。在第一MBE腔体中将半导体衬底加热到III-V族生长温度并在衬底上生长III-V族缓冲层。然后，将具有III-V族缓冲层的半导体衬底通过超高真空管道转移到第二MBE腔体。将衬底温度调节到II-VI族生长温度并通过淀积II族元素对衬底进行处理。在第二MBE腔体中通过迁移增强外延(MEE)在经处理的III-V族缓冲层上生长II-VI族缓冲层。
在本发明的另一个实施例中，在至少包括III族元素源、II族元素源、带阀的V族元素源和带阀的VI族元素源的MBE腔体中生长界面。关闭VI族源的阀时将衬底加热并在衬底上生长III-V族缓冲层。然后调节衬底温度，通过淀积II族元素对衬底进行处理。在关闭V族源的阀时通过迁移增强外延(MEE)在经处理的III-V族缓冲层上生长II-VI缓冲层。
本发明还提供一种在III-V族半导体衬底上制备II-VI族半导体激光二极管的方法，该方法包括步骤：提供一个至少包括III族元素源、II族元素源、V族元素源和VI族元素源的分子束外延(MBE)腔体：提供一III-V族半导体衬底，并将所述衬底定位在所述MBE腔体中；在所述III-V族衬底上生长晶状III-V族半导体缓冲层；所述III-V族缓冲层显示为(2×4)重构后，通过交替分子束外延在III-V族缓冲层上生长晶状II-VI族半导体缓冲层，它包括操作II族源和VI族源，使所述具有(2×4)重构的III-V缓冲层在暴露于VI族元素束流并生长VI族元素层之前先暴露于II族元素束流并生长II族元素层。
本发明还提供一种在III-V族半导体衬底上制备II-VI族半导体激光二极管的方法，该方法包括步骤：提供至少包括III族元素源和V族元素源的第一MBE腔体；提供至少包括II族元素源和VI族元素源的第二MBE腔体；提供位于所述第一与第二MBE腔体之间的超高真空转移管道；提供一III-V族半导体衬底并将所述衬底定位在所述第一MBE腔体中；在所述第一MBE腔体中对所述半导体衬底加热并在所述衬底上生长III-V族缓冲层；将带有III-V族缓冲层的所述半导体衬底通过所述管道从第一MBE腔体转移到第二MBE腔体；在第二MBE腔体中将所述衬底的温度调节到II-VI生长温度；在所述III-V族缓冲层显示为(2×4)重构后，通过交替分子束外延在第二MBE腔体中在III-V族缓冲层上生长II-VI族缓冲层，包括操作II族源和VI族源，使所述具有(2×4)重构的III-V缓冲层在暴露于VI族元素束流并生长VI族元素层之前先暴露于II族元素束流并生长II族元素层。
                              附图简述
图1是表明II-VI族半导体激光二极管结构的截面图(不按比例)，它包括依照本发明制备的III-V/II-VI族半导体界面。
图2是根据本发明的第一实施例用于制备图1所示III-V/II-VI族界面和激光二极管的分子束外延系统的示意图。
图3是根据本发明的第二实施例用于制备图1所示III-V/II-VI族界面和激光二极管的分子束外延系统的示意图。
                       较佳实施例的详细描述
图1示出包括根据本发明制备的III-V/II-VI族半导体界面10的激光二极管8。激光二极管8是一种制备在n-型GaAs(即III-V族)半导体衬底12上的增益控制、分离限制、宽禁带的II-VI族器件。在该图所示的实施例中，界面10包括衬底12表面上n-型GaAs半导体缓冲层14和GaAs缓冲层上n-型ZnSe(即II-VI)半导体欧姆接触层或缓冲层16。界面10为III-V族衬底12晶格与淀积在该衬底上II-VI族半导体层晶格之间提供低堆垛层错密度过渡，因此，增强了激光二极管在工作时的功能特性。通过这一技术已经可重复地制备出堆垛层错密度低于1×104/cm2的III-V/II-VI族界面10。
该器件的分离限制结构包括在n-型ZnSSe光导层20与p-型ZnSSe光导层22所形成pn结中的本征型CdZnSSe量子阱有源层18。n-型MgZnSSe包层24和p-型MgZnSSe包层26把量子阱层18中产生的光限制在光导层20和22中。p-型ZNSeTe渐变组分欧姆接触层28与p-型包层26重叠。用Pd电极30产生与欧姆接触层28的电接触。在绝缘层32的开口条中形成欧姆接触层28和电极30。在电极30和绝缘层32上施加薄的Ti层34和最后的Au层36，以便于键合引线。通过衬底接触38形成与衬底12底侧的电接触。
图2是根据本发明的第一实施例用于制备激光二极管8的分子束外延(MBE)系统的示意图。如图所示，MBE系统50包括通过超高真空转移管56互连的第一生长腔体52和第二生长腔体54。腔体52包括高能电子枪58和利用反射高能电子衍射(RHEED)监测半导体层结构特征的荧光屏60。腔体52还包括束流监测器61、衬底加热器62、热电偶64和红外高温计66。
在第一生长腔体52中，在衬底12上生长缓冲层14和16。安装在腔体52中的源包括带挡板的Ga(即III族元素)束源炉(effusion cell)68、带阀的As(即V族元素)裂化束源炉70、带挡板的Zn(即II族元素)束源炉72和有带阀和挡板的Se(即VI族元素)裂化束源炉74。尽管在这里所述的实施例中未使用，但是在As束源炉中除了阀外还需要装一个挡板。设置Si束源炉76和Cl束源炉78(它采用ZnCl2作为源材料)是作为n-型掺杂物。在一个实施例中，Se束源炉74的喷嘴约小于5mm。在较佳实施例中，Se束源炉74的喷嘴约为2mm。
生长腔体54还包括高能电子枪80、荧光屏82、衬底加热器84、热电偶86和束流监测器90。通过监测衬底禁带吸收限的系统(未示出)也可测量腔体52和54内的衬底温度。这种吸收限温度测量系统通常是公知的。简单说，来自衬底加热器82的红外光穿过衬底和腔体中的窗口，被透镜和光纤收集。与光纤相耦合的计算机控制的光谱仪连续测量所收集光的光谱。通过光谱仪能够清楚地分辨出禁带吸收限。然后，将吸收限的波长与衬底禁带的已知温度依赖关系相比较，以重复确定衬底的温度。例如，在J.S.Blakemore的文章(砷化镓的半导电和其它主要特性，J.of Appl.Phys.，Vol.53，No.10，p.R155(1982))中描述了GaAs禁带与温度的依赖关系。
在腔体54中生长器件层24、20、18、22、26和28。相应地，安装在腔体54中的源包括Zn束源炉92、ZnS束源炉94(作为Zn和S的源)、Cd束源炉96、Se束源炉98、Mg束源炉100和Te束源炉102。设置Cl束源炉104(它采用ZnCl2作为源材料)作为n-型掺杂物的源。通过N自由原子(等离子)源106提供p-型掺杂物。自由原子源106通过漏气阀110与超高纯度N2的源108连接。
上述的MBE系统50的各个部件是市场上可买到的。举例来说，用于制备原型激光二极管8和下述界面样品晶园片的MBE系统50包括EPI MBE设备公司的带有束源炉的Perkin Elmer 430型系统。在一个实施例中，带阀的As炉70是EPI型PE-500V-As炉，而带阀的Se炉74是EPI型PE-500V-Se炉。为了使生长缓冲层14期间形成的椭圆形缺陷减至最少采用双丝Ga炉68。将来自英国牛津应用研究有限公司的自由原子等离体源106装在这个MBE系统50中。采用离子泵、低温泵和涡轮分子泵以传统的方式对腔体52和54和管道56抽真空。采用原位RHEED技术监测正在生长的半导体的重构表面层。这些技术属于已知技术，并如在分子束外延的技术与物理(E.H.C.Parker编辑，Plenum出版，1985)一书第16章“MBE表面和界面研究”中加以揭示。腔体52中低于约500℃的衬底温度测量结果通常是基于吸收限的测量结果，而高于这一温度的测量结果通常是基于红外高温计66的读数。为操作设定MBE系统50并装载源材料后，采用传统方法对系统进行烘烤和对装载材料进行排气。用传统方法在无铟的钼块(未示出)上制备激光二极管8，通过试样操作器(也未示出)使钼块在系统50中移动。在以下对制备激光二极管8过程的整个描述中，术语“晶园片”表示半导体衬底12以及在该衬底上经所涉及的过程阶段已经生长或相反淀积上的任何半导体层、金属层、绝缘层或其它材料层。
以这种方式准备腔体52，即将其上待生长III-V/II-VI族界面10的GaAs衬底12装入腔体前使Se和其它沾污减至最小。这个准备过程包括对试样操作器和裸钼块、Ga炉68和Zn炉72进行排气。通过将裸钼块样品加热到约700℃使试样操作器排气，排气周期约为60分钟，在此之后将其降至约400℃的温度。在排气周期中，通过将束源炉68和72加热到高于它们工作温度30℃的温度，使它们排气。排气后，将Ga炉68和Zn炉72的温度降低到它们的工作温度(对于Ga炉通常约为1080℃，对于Zn炉约为320℃)。Ga炉68的排气通过在腔体壁上与Se的化学反应，还可降低腔体52中Se气氛的水平。在上述排气过程中，Si和Cl炉76和78的温度分别升高到它们的工作温度。各将As和Se炉70和74的整体坩埚加热并维持在它们的工作温度，关闭它们的阀(和Se炉的挡板)，以使源材料与腔体52隔离。这时将Se炉74的裂化器区加热到约600℃，此时也将As炉70的裂化器区加热到约775℃，进行排气。在As炉70工作期间，将Se炉74的裂化器区维持在约600℃的温度，以降低不然将会冷凝在炉上的As量以及其后在ZnSe生长期间的排气量。为了降低沾污在这些过程期间还要操作定位在腔体52内的钛升华器泵(未示出)。于是将先前安装在试样块上并在约300℃温度下预排气过的GaAs衬底12，通过操作器定位在腔体52中。
对衬底12进行去氧化以准备GaAs缓冲层的生长。这个过程通过打开炉70上的阀给腔体52提供As束流，同时将衬底12加热到其氧化去吸或去氧化温度(约600℃)进行的。在此加热操作期间监测衬底12表面上的RHEED图案，以供去氧化的显示，并且注意或记录下清楚地观察到去氧化的(去氧化)温度。当观察到去氧化时，将衬底12的温度进一步加热增大到高于去氧化温度约40-50℃的温度一定时间(约5分钟)，以去除任何残存的氧化物。然后，允许衬底12冷却并稳定(通常为5分钟或更短)在与去氧化温度(即600℃)大致相等的III-V族半导体生长温度。
在衬底排气和去氧化过程之后，通过打开Ga炉68上的挡板开始GaAs缓冲层14的生长。在GaAs缓冲层生长期间监测RHEED图案，并将As束流设定在略高于生长期间维持As稳定(2×4)重构所需值的水平上。As裂化器炉的稳定维持在约775℃。还打开Si炉76上的挡板，以传统方法用Si对生长的n-型GaAs缓冲层14掺杂。在一个实施例中，将缓冲层14掺杂到净施主浓度约为1-5×1018cm-3。在这些工作特性上，已经观察到GaAs缓冲层14的生长速率约为1微米/小时。
通过关闭(挡板断)束源炉68和76，停止GaAs缓冲层14的生长。然后让晶园片冷却到适合生长ZnSe缓冲层16的温度。在制备过程的一个实施例中，在大约20分钟的时间周期上将晶园片冷却到约315℃的温度。这个冷却过程是在As束流下开始进行的。
具体说，当晶园片下降到低于GaAs生长温度约20-30℃的温度时，关闭As炉70上的阀。此后，RHEED图案将从As稳定的(2×4)改变为Ga稳定的(3×1)。进一步冷却后，(在约400-450℃温度下)RHEED图案缓慢地返回到As稳定的(2×4)重构。已经关闭As炉70上的阀以后，将As炉的裂化器区冷却到约500℃。这时，Se炉74上的裂化器区则冷却到约350℃，这个温度将很少或不产生Se分子裂化，因为不需要这种裂化。这种对GaAs缓冲层14的生长过程是在Se炉74上的阀关闭下进行。在原型激光二极管8中，GaAs缓冲层14的生长厚度约在200-400nm的范围。
一般认为，通过在上述温度下关闭As炉70上的阀，该温度足够高以致表面上的As在阀关闭时将离开表面，使晶园片表面首先变为As缺乏。然而，在进一步冷却时，来自下方GaAs的As显然会来到表面填充这些空位。这个过程是自身限制的，所以，恰好够多(即不过剩)的As来到表面。从而导致堆垛层错很少。
制备GaAs缓冲层14之后(即关闭As炉上的阀之后)，随着晶园片的冷却，就通过打开Zn炉72上的挡板，使晶园片暴露于Zn束流(即Zn处理)，而为ZnSe缓冲层16的生长作准备。在一个实施例中，当晶园片温度降低到约375-425℃时并在RHEED图案完全转变为As稳定的(2×4)之后，打开Zn炉72上的挡板。
打开Zn炉72上的挡板在RHEED图案中不会立即引起可发觉的变化。因此，表面重构保持As稳定的(2×4)。然而，随晶园片继续冷却时，RHEED图案将显示出从As稳定的(2×4)重构到(1×4)的逐步变化，并在温度降低约5-10℃的过程中伴随有2x图案中的半阶条纹的消失。发生这种重构变化的转变温度通常约为320-330℃。然后，将晶园片调节到约315℃的ZnSe生长温度，这个温度恰好低于转变温度，以便在ZnSe层16生长期间能够两维成核。已经观察到，更高的生长温度(例如，更接近或高于转变温度)导致前益增加的三维成核和更高的堆垛层错密度。原因可能是，在等于或高于转变温度的温度下Zn并不粘附在GaAs缓冲层14的表面上。然而，在所采用的生长温度下，却显示出在缓冲层14的表面上有足够的Zn，以促使两维成核。
在将晶园片温度稳定在ZnSe所需生长温度上之后，开始ZnSe缓冲层16的生长。在这里所述的实施例中，利用诸如原子层外延(ALE)和/或迁移增强外延(MEE)等交替束外延技术开始缓冲层16的生长。这些半导体生长技术一般是公知的，并在例如Gaines等的文章(用迁移增强外延法所生长ZnSe薄膜的结构特性，J.Appl.Phys.，Vol.73，No.6，pp2835-2840(March 15，1992))中加以揭示。利用这些技术，至少起始一部分缓冲层16是作为一组Zn和Se重叠层(例如，单层)形成的。厚度小于约150nm临界厚度的其余缓冲层16可以通过传统MBE技术生长。缓冲层16生长之后，观察到的RHEED图案是尖锐和有条纹(2×1)图案，表明为平滑的两维生长。
通过ALE和/或MEE能够准确地实现对缓冲层16中Zn和Se单层组分和厚度的控制。主要通过控制打开和关闭Zn炉72和Se炉74上的挡板的次序和时间来控制单层生长。在缓冲层14生长期间Se炉74上的阀保持打开。以下是炉72、74和78赖以操作的次序和时间，生长至少缓冲层16的起始部分。
1.在Zn淀积期间打开Zn炉上的挡板；
2.Zn淀积期之后关闭Zn炉上的挡板，并在生长中断期间维持Zn炉挡板和Se炉挡板关闭；
3.在Se淀积期间打开Se炉上的挡板；
4.Se淀积期之后关闭Se炉上的挡板，并在生长中断期间维持Se炉挡板和Zn炉挡板关闭；
5.重复步骤1-4，淀积循环预定次数，以生长ZnSe缓冲层；
6.每个第三次循环，随着Zn炉的打开和关闭，打开和关闭Cl炉的挡板来掺杂Zn，因此使ZnSe缓冲层掺成n型。
在一个实施例中，用Zn淀积周期和Se淀积周期各约为4秒的上述方法制备了原型激光二极管8。在这个实施例中，生长的中断周期约为2秒。采用21至84次淀积循环来制备下述样品晶园片上的缓冲层16。在这些条件下，淀积速率约为每次循环0.5个单层。关闭Se阀直至淀积缓冲层16上第一个Se单层时打开它，这些原型二极管就是这样生长的。产生的缓冲层16厚约10-20nm。
包括诸如上述这些GaAs/ZnSe界面的许多样品晶园片是在GaAs衬底上生长的。长出的这些样品晶园片，其缓冲层具有如下表所述的生长参数范围。利用与Kamata等文章(“通过腐蚀和X-射线衍射表征GaAs上ZnSSe的特征，J.CrystalGrowth，Vol.142，pp31-36(1994))中所述那些基本相似的方法测量这些样品的堆垛层错密度。每个样品在Br：甲醇溶液中轻微腐蚀，并用暗场光学显微镜观察表面。可清楚地看到，堆垛层错以拉长的构形特征出现。下面是有关这些样品的生长详细情况和测得的堆垛层错密度(/cm2)
                                      表
样品编号     成核的衬底温度(℃)   ZnSe成核前的RHEED图案     关闭As阀的衬底温度(℃)     Zn处理   堆垛层错密度(/cm2)
    1     315     (1×4)     540     是   1×104
    2     315     (1×4)     550     是   ＜1×104
    3     315     (1×4)     560     是   ＜1×103
    4     315     (1×4)     570     是   ＜1×103
    5     315     (1×4)     580     是   ＜1×103
    6     315     (1×4)     590     是   8×103
    7     330     (2×4)     570     是     6×106
    8     315     (2×4)     570     否     4×105
前6个样品表明，存在一个衬底温度范围，在该范围上应当关闭As阀，以产生具有最少过剩As的As稳定的(2×4)表面，而不致引起表面变为太缺乏As。过剩As被认为是堆垛层错的来源，而太缺乏As的表面是粗糙的，因此也形成堆垛层错。第七和第八个样品表明需要作Zn处理：样品7的衬底温度太高以致不允许Zn粘附，而样品8只不过在生长前一直没有Zn暴露(与MEE的第一段不同，它是没有足够长的Zn暴露，使GaAs表面饱和)。在两种情况下，(2×4)RHEED图案表明Zn处理不足。
正如这些样品显示的，上述方法能够可重复地制备出堆垛层错密度小于1×104/cm2的界面，而密度低于1×103/cm2的已经演示证明。在单个腔体中利用带阀的V族和VI族源，在生长ZnSe缓冲层之前通过对源的操作，将GaAs缓冲层暴露于Zn束流，进行Zn处理，很明显使多相界面的交叉沾污减至最小，从而降低多相性的存在。利用带阀的V族源还能制备As稳定(2×4)表面(在Zn处理之前)，在较低的晶园片温度下，该表面具有最少的过剩As。利用相对较高的生长温度和进行MEE成核可显著增大生长表面上吸附原子的迁移率，以允许每个单层结合成充分的微观结构上的完整性。然而，上述的样品数据表明，为了产生相对较低缺陷的界面，晶园片温度应当低于(2×4)到(1×4)的跃迁。
在衬底12上制备界面10后，通过管道56由操作器将晶园片转移到腔体54。然后用任何传统的或其它的已知方法完成激光二极管8的制备。在一个实施例中，按照传统方式设置生长腔体54及其有关的源。MgxZn1-xSySe1-y:Cl下包层24是用Mg炉100、ZnS炉94、Se炉98和Cl炉104生长的合金。x和y的典型值分别为0.1和0.15，它使包层24名义是与GaAs衬底12相晶格匹配，同时提供2.85eV的禁带宽度。炉94、98、100和104的温度设定为产生的束流能提供约1.0微米/小时的生长速率和约1×1018cm-3的掺杂浓度(Nd-Na)。在本实施例中，在约315℃温度下，生长的包层厚度约为1.0微米。
尽管图1中未示出，在下一层生长(即分别为包层24和光导层20)之前，为了有助于平滑表面，在腔体54中用MEE法在ZnSe缓冲层16和包层24二者的上表面上生长了大约10层ZnSe:Cl单层的缓冲层。通过操作Zn炉92、Se炉98和Cl炉104生长这些缓冲层的次序和时间与上述缓冲层16的情况相似。选择生长条件(例如，源的束流和晶园片的温度)，以沉积每两个MEE循环大约一层ZnSe单层。
在包层24生长之后，并在光导层20生长之前，将晶园元旋转，俾使包层面向炉92、94、96、98、100、102、104和106以外的其它方向，从而在炉与包层之间不存在直接的束流通路。由此降低挡板在排气时的沾污，同时在包层24表面不淀积材料时，允许挡板短暂打开，以供束流测量。降低ZnS源94的温度，以生长ZnSySe1-y光导层20，该源的束流设定为产生y≈0.065，使光导层与GaAs衬底12大致上晶格匹配。也降低Cl源104的温度，产生净施主掺杂浓度Nd-Na≈2×1017cm-3。
MEE生长缓冲层之后立即开始ZnSSe光导层20的生长。光导层20的生长速率约为0.75微米/小时。光导层20生长厚度约为0.15微米。通常，用Cl对邻近包层24的下部光导层20进行n-型掺杂，而上部掺杂回扩部分是非掺杂的。
不中断炉94和98的工作条件，关闭炉104上的挡板，通过打开Cd炉96上的挡板，在光导层20上生长CdxZn1-xSySe1-y量子阱层18。因此量子阱层18是非掺杂的。生长厚度约为5纳米，组分估计为x≈0.25，y≈0.15。
长完量子阱18之后，关闭Cd炉96上的挡板，开始光导层22的生长而不中断。邻近量子阱层18的光导层20的下部掺杂回扩部分是非掺杂的，而用N对其余上部的部分进行p-型掺杂。在上部与下部之间光导层22的生长可以但不必一定中止情况下开始产生N等离子体。通过打开N2漏气阀110，而允许N流入腔体54中，开始产生等离子。当腔体54中的N压力达到约1-5×10-6托时，给等离子源106通电。然后继续光导层22的生长，其典型厚度约为0.15微米。
完成光导层22生长之后，关闭炉94、98和106的挡板。然后将晶园片旋转到使光导层22的上表面偏离于炉100、92、94、98和等离子源106的位置。于是将ZnS炉94的温度升高到约820℃的起始值。当炉94的温度稳定后，将晶园片返向旋转，并开始MgxZn1-xSySe1-y:N包层26的生长。经过约1小时后长出的包层26厚度约为1.0微米，掺杂的净受主浓度Na-Nd≈2×1017cm-3。尽管图1中未示出，在大约0.5-0.7微米/小时的生长速率下，经过约5分钟在包层26的上表面生长一层薄的ZnSe:N缓冲层。
完成包层26和包层上ZnSe:N缓冲层生长后，再次旋转晶园片，使ZnSe:N缓冲层背离炉92、98、102和等离子源106。然后将晶园片逐步下降到约250℃，以供生长浓度渐变的p-型ZnSeTe欧姆接触层28，并再次旋转返回晶园片。还降低等离子源106的功率，在便在该较低晶园片温度下对正在生长的接触层28掺杂至净受主浓度Na-Nd≈1×1018cm-3。
接触层28的第一层(未分别示出)是ZnSe:N层。利用Te炉102在第一层上生长由ZnSe:N和ZnTe:N交替层组成的短周期超晶格。随着超晶格至包层26的距离增大，ZnTe层的厚度增大，而ZnSe:N层的厚度则减小，以使接触层的组分渐变。在0.5-0.7微米/小时的生长速率下，经过约5分钟在超晶格顶部生长最后一层ZnTe:N。接触层28的所有各层的生长都是不间断的。诸如28那样的渐变欧姆接触以及有关的制备方法通常是公知的，并在例如，Y.Fan等的文章(利用伪渐变Zn(Te，Se)结构所制p-Zn(S，Se)的欧姆接触，J.Vac.Sci.Technol.B，Vol.11，No.4(July，1993)和与p-ZnSe的渐度变禁带的欧姆接触，Appl.Phys.Lett.Vol.61，No.26(Dec.1992))中加以揭示。
完成接触层28的生长后，对晶园片冷却并从MBE腔体54中取出。然后，利用诸如Cheng等的美国第5319219号专利所示传统方法，通过在晶园片上施加Pd电极30、绝缘层32、Ti层34、Au层26和接触38而完成激光二极管8。
在一个实施例中，接触38是通过对GaAs衬底12的下表面进行短时间(例如2分钟)腐蚀，以去除几微米的衬底层而形成。为此可以采用一般的GaAs腐蚀剂(例如，5H2O-1H2O2-1NH4OH)。在衬底12的腐蚀表面上依次蒸发5纳米Pd、25纳米Ge和200纳米Au。然后在180℃下，在氮气或形成气体中对包括Pd、Ge和Au层的晶园片退火约2分钟。在另一个实施例中，在衬底腐蚀前，将衬底表面研磨至厚约150微米并抛光平滑。
图3示出根据本发明第二实施例用于制备激光二极管8的分子束外延(MBE)系统150。如图所示，MBE系统150包括通过超高真空转移管道158互连的第一生长腔体152和第二生长腔体54’。腔体152包括高能电子枪160和利用反射高能电子衍射(RHEED)监测半导体层结构特征的荧光屏162。腔体152还包括束流监测器164、衬底加热器166和热电偶168。在第一生长腔体152中在衬底12上生长GaAs缓冲层14。安装在腔体152中的源包括带挡板的Ga束源炉170、带阀的As裂化器炉172和Si束源炉174(作为n-型掺杂物的源)。
参照MBE系统50，生长腔体54‘与以上所述的腔体54相同，腔体54’的特征与腔体54的特征相似，用相同但带有撇号(例如“x’”)标号表示。如图所示，腔体54’包括高能电子枪80’、荧光屏82’、衬底加热器84’、热电偶86’和束流监测器90’。在腔体54’中生长ZnSe缓冲层16和器件层24、20、18、22、26和28。安装在腔体54’中的源包括Zn束源炉92’、ZnS束源炉94’(作为S的源)、Cd束源炉96’、Se束源炉98’(它有一个直径小于5毫米的喷嘴，最好约为2毫米)、Mg束源炉100’和Te束源炉102’。提供Cl的束源炉104’(它采用ZnCl2源材料)，作为n-型掺杂物的源。通过N自由原子(等离子)源106’提供p-型掺杂物。自由原子源106’通过漏气阀110’与超纯N2的源108’连接。
GaAs缓冲层14是在腔体152中的衬底12上生长的。为此，由操作器将安装在样品块上并在约300℃温度下预排过的衬底12定位在腔体152中。将衬底12进行去氧化，作GaAs缓冲层14生长的准备。这个过程是通过在腔体152中打开炉172上的阀，提供As束流，同时将衬底12加热到其氧化物去吸或去氧化的温度(约600℃)进行的。在这步加热操作期间监测衬底12表面上RHEED图案，作为去氧化的指示，注意或记录下清楚观察到去氧化的(去氧化)温度。当观察到去氧化时，将衬底12的温度进一步升高到比去氧化温度高40-50℃的温度一定时间(约5分钟)，以去除任何残留氧化物。然后，让衬底12冷却并稳定(通常为5分或更短)在与去氧化温度(即约600℃)大致相等的III-V族半导体生长温度。
经过衬底排气和去氧化过程后，通过打开Ga炉170上的挡板，开始GaAs缓冲层14的生长。在GaAs缓冲层14生长期间监测RHEED图案，生长期间将As束流设定在略高于维持As稳定的(2×6)重构所需值的水平。As裂化器炉的温度维持在约775℃。还打开Si炉174上的挡板，以传统方式用Si对正在生长的GaAs缓冲层14进行n-型掺杂。在一个实施例中，将缓冲层14掺杂到净施主浓度约为1-5×1018cm-3。在这些工作特征下，已经观察到GaAs缓冲层14的生长速率约为1微米/小时。
分别关闭(闸断)Ga和Si束源炉170和174来停止GaAs缓冲层14的生长。然后让晶园片冷却到适合在管道中转移的温度。在制备过程的一个实施例中，经过大约20分钟的时间，将晶园片冷却到约300℃温度。这个冷却过程是在As束流下开始进行的。当缓冲层达到比GaAs生长温度约低20-30℃的温度时，关闭As炉172上的阀。此后，RHEED图案立刻从As稳定的(2×4)变为Ga稳定的(3×1)。进一步进行冷却，(在大约400-450℃温度下)RHEED图案缓慢地返回到As稳定的(2×4)重构。在关闭As炉172上的阀之后，将As炉的裂化器区冷却到500℃。
在另一个实施例(未示出)中，采用一个带有挡板的As裂化器束源炉172代替带阀的As裂化器束源炉172。在这个实施例中，图案GaAs缓冲层14生长后晶园片已经冷却到约300℃的温度时将As炉挡板关上。RHEED图案最终由(2×4)变为c(4×4)，这表明在GaAs表面上存在过剩As。尽管目前并没有人为这是制备缓冲层14的最佳方法，但是，仍然可能采用下述的转移和ZnSe生长起始技术，以获得相对较低的堆垛层错密度。
GaAs缓冲层14生长后通过管道158将晶园片从腔体152转移到腔体154’。为了使管道158中的粒子沾污减至最小，晶园片转移需要快速进行并在大约300℃温度下开始。在升高温度下开始转移有助于使转移期间凝结在缓冲层14表面的沾污减至最少。在转移前将晶园片维持在这一温度下还可阻止腔体152中的任何残留As粘附到缓冲层14的表面。因此，这个转移过程有助于降低缓冲层14与16之间界面的堆垛层错。
当晶园片转移到腔体54‘后，迅速升高其温度。在一个实施例中，这里GaAs起始表面是c(4×4)，升高温度直至RHEED图案变为(2×1)或(2×4)为止，(2×1)或(2×4)是去除过剩As的表示。在大约450℃衬底温度下通常能观察到这一RHEED图案变化，温度升高到这个值大约需要10分钟。采用带有中心喷嘴约1mm塞的Se束源炉98’比宽喷嘴或无喷嘴塞的束源炉对Se束流的闸断阻挡更好。在升高温度期间，以任何一个源与GaAs缓冲层14表面之间不存在直接通路的方式将晶园片也定位在腔体54’中。当待监测的RHEED图案观察到有图案变化时，将晶园片旋转，使缓冲层14的表面取向面对诸源。以这种方式操作生长腔体54’似乎可降低缓冲层14与16之间界面上堆垛层错的来源。
记下c(4×4)RHEED图案变化的转变温度。然后加热衬底到高于这一转变温度约20℃的温度约1、2分钟，以保证完全的转变。然后，让晶园片冷却到约280℃-320℃的ZnSe生长温度。当温度降至约400℃以下时，打开Zn束源炉92’上的挡板，让晶园片暴露于Zn束流中。
在另一个实施例中，这里起始GaAs表面是(2×4)，在大约10分钟的时间里将晶园片温度升高到ZnSe生长温度(约280℃-320℃)。在温度正在升高时，将晶园片以这样的方式在腔体54’中取向，即使得该腔体中任何一个源与GaAs缓冲层14表面之间不存在直接通路。当晶园片温度稳定后，将晶园片旋转，使缓冲层14的表面取向面对准备生长的源。然后，打开Zn束源炉92’上的挡板，让晶园片暴露于Zn束流中。
还在这另一个实施例中，当晶园片温度达到约430℃-470℃的名义值时，打开Zn束源炉92’上的挡板，同时将缓冲层14的表面转向偏离各个源的方向。由于各个源与GaAs缓冲层14表面之间没有直接通路，可进一步降低沾污的几率。然后，当温度调节的ZnSe生长温度时，将晶园片转向缓冲层表面并观察RHEED图案。
当晶园片温度已经稳定在ZnSe生长所需温度上时开始ZnSe缓冲层16的生长。然后，参照MBE系统50利用以上所述的交替束外延技术(即ALE或MEE)生长ZnSe缓冲层16。在MBE系统150中以上述的方式在GaAs衬底上生长，包括GaAs/ZnSe界面的样品晶园片已经显示出堆垛层错密度为或者接近1×104/cm2。完成ZnSe缓冲层16生长后，可以相同于上述MBE系统50中腔体54的方式操作腔体54’，生长器件层24、20、18、22、26和28。在生长包层24之前，可以利用刚才所述的MEE生长技术在缓冲层16上生长一层ZnSe(未示出)。在一个实施例中，在生长激光二极管8的以后各层之前，利用10个或更多个MEE循环在缓冲层16上生长ZnSe层。当完成接触层28的生长时，可以将晶园片冷却并移出MBE腔体54’，并象Cheng等在第5319219号美国专利中所示的那样，以传统方式给晶园片施加电极30、绝缘层32、Ti层34、Au层36和接触层38而完成激光二极管。
尽管参考较佳实施例对本发明进行了描述，但是，本领域的专业人员将明白，在不偏离本发明精神和范围，从形式和细节上均可以作出变化。具体说，尽管描述是参考GaAs衬底上的ZnSe界面，但本发明能够用于在GaP和其它III-V族半导体衬底上生长ZnSSe、CdZnSSe、MgZnSSe和其它II-VI族半导体化合物层。

Claims (20)

1.一种制备III-V/II-VI族半导体界面的方法，其特征在于包括：
提供一个至少包括下列元素源的分子束外延(MBE)系统：
III族元素源；
II族元素源；
V族元素源；
带阀的VI族元素源；
提供具有III-V族半导体表面的半导体衬底，在该表面上将制备所述的界面，并将所述衬底定位在所述MBE系统中；
在关闭VI族源上的阀时将所述半导体衬底加热到适合III-V族半导体生长的温度，并在所述衬底的所述III-V半导体表面上生长晶状III-V族半导体缓冲层；
生长所述III-V缓冲层后，将所述半导体衬底的温度调节到适合II-VI族半导体生长的温度，并在III-V族缓冲层上生长晶状II-VI族半导体缓冲层，
所述的调节半导体衬底温度和生长II-VI族缓冲层包括：
将半导体衬底的温度降低到低于III-V族半导体生长温度的II-VI族半导体生长温度；
当所述半导体衬底温度已经达到低于III-V族半导体生长温度而高于II-VI族半导体生长温度的温度时，操作II族源，使所述III-V族缓冲层暴露于II族元素束流；
当所述半导体衬底温度已经达到II-VI族半导体生长温度时，通过交替分子束外延，操作II族源和VI族源，以生长II-VI族缓冲层，它包括操作II族源和VI族源，在将III-V缓冲层暴露于VI族元素束流并生长一层VI族元素之前，将所述III-V缓冲层暴露于II族元素束流并生长II族元素层。
2.如权利要求1所述的方法，其特征在于：在GaAs衬底上制备n型ZnSe缓冲层。
3.如权利要求1所述的方法，其特征在于：
所述方法进一步包括在生长期间监测半导体层的结构特征；
所述的生长III-V族半导体缓冲层包括在GaAs衬底上生长GaAs缓冲层；以及
所述的操作II族和VI族源以生长II-VI缓冲层包括在GaAs缓冲层显示为(2×4)重构后在GaAs缓冲层上生长n型ZnSe缓冲层。
4.如权利要求3所述的方法，其特征在于：所述的生长GaAs缓冲层包括随着所述衬底温度向II-VI族生长温度调节，当温度达到引起所述GaAs缓冲层重构变为Ga稳定的(3×1)，接着变到As稳定的(2×4)之后，操作V族源以中断GaAs缓冲层暴露于As。
5.如权利要求4所述的方法，其特征在于：当所述衬底温度已经调节到低于III-V族生长温度约20-30℃的温度时，操作V族源，以中断GaAs缓冲层暴露于As。
6.在III-V族半导体衬底上制备II-VI族激光二极管，其特征在于：采用如权利要求1所述的方法在所述衬底上生长III-V/II-VI族界面。
7.如权利要求1所述的方法，其特征在于：
所述MBE系统包括：
提供至少包括一个III族元素源和一个V族元素源的第一MBE腔体；
提供至少包括一个II族元素源和一个VI族元素源的第二MBE腔体；及
提供位于第一与第二MBE腔体之间的超高真空转移管道；
对所述半导体衬底加热并生长III-V族缓冲层，它包括：
在所述第一MBE腔体中对所述半导体衬底加热；及
在所述第一MBE腔体中生长III-V族缓冲层；以及
调节所述半导体衬底的温度并生长II-VI缓冲层，它包括：
通过所述转移管道将具有III-V族缓冲层的所述半导体衬底从所述第一腔体转移到所述第二腔体；及
在所述III-V族缓冲层显示为(2×4)重构后在所述第二MBE腔体中通过交替束外延在所述III-V族缓冲层上生长II-VI族缓冲层，包括使III-V缓冲层在暴露于VI族元素束流并生长VI族元素层之前先暴露于II族元素束流。
8.如权利要求7所述的方法，其特征在于：
调节所述半导体衬底的温度，它包括将所述半导体衬底温度调节到低于III-V族半导体生长温度的II族束流暴露温度；及
生长II-VI族缓冲层，它包括：
当所述半导体衬底的温度已经被调节到II族束流暴露温度时操作II族源，使所述半导体衬底暴露于II族元素束流；
将所述衬底温度调节到II-VI族生长温度；及
操作II族源和VI族源，以生长II-VI族缓冲层。
9.如权利要求8所述的方法，其特征在于：在GaAs衬底上制备n型ZnSe缓冲层。
10.如权利要求7所述的方法，其特征在于进一步包括：
在将所述衬底的温度调节到II-VI族生长温度的同时使所述具有III-V族缓冲层的半导体衬底的取向偏离II族源和VI族源的方向；
在所述具有III-V族缓冲层的衬底面向所述II族和VI族源之前，操作所述II族源，以产生II族元素束流；以及
使所述具有III-V族缓冲层的衬底取向面对所述II族和VI族源，并生长II-VI缓冲层。
11.如权利要求1所述的方法，其特征在于：
所述MBE系统腔体包括提供至少包括下列元素源的第一MBE腔体：
III族元素源；
II族元素源；
带阀的V族元素源；和
带阀的VI族元素源；
对所述半导体衬底加热并生长III-V族缓冲层，它包括在关闭VI族源的阀的同时，在所述衬底的III-V族半导体表面上生长晶状III-V族半导体缓冲层；及
调节所述半导体衬底的温度并生长II-VI族缓冲层，它包括在关闭V族源阀的同时在所述III-V族缓冲层上生长晶状II-VI族半导体缓冲层。
12.如权利要求11所述的方法，其特征在于：
所述方法进一步包括提供一个监测所述腔体中生长半导体层结构特征的电子衍射系统；以及
生长所述II-VI族半导体缓冲层，它包括：
停止所述III族元素的注入；
在注入所述V族元素的同时，降低所述半导体衬底的温度；
当所述半导体衬底温度已经降低到低于III-V族半导体生长温度的第一温度时关闭所述V族源的阀；
当所述半导体衬底温度已经降低到低于III-V族半导体生长温度的第二温度时注入所述II族元素，所述第二温度低于所述第一温度；
监测所述III-V族缓冲层从V族稳定的(2×4)重构转变到(1×4)重构的结构特征；以及
将所述衬底温度调节到II-VI族半导体生长温度。
13.如权利要求12所述的方法，其特征在于：在GaAs衬底上制备n型ZnSe缓冲层。
14.如权利要求13所述的在GaAs衬底上制备n型ZnSe缓冲层的方法，其特征在于：注入所述II族元素包括当所述半导体衬底温度已经降低到低于400℃的第二温度时注入所述II族元素。
15.如权利要求1所述的方法，其特征在于：所述的生长II-VI族半导体缓冲层的步骤包括在所述III-V缓冲层显示为(2×4)重构后通过交替束外延生长所述II-VI族半导体缓冲层。
16.如权利要求11所述的方法，其特征在于：所述的生长II-VI族半导体缓冲层的步骤进一步包括在所述III-V缓冲层显示为(2×4)重构后通过交替束外延生长所述II-VI族半导体缓冲层。
17.一种在III-V族半导体衬底上制备II-VI族半导体激光二极管的方法，其特征在于包括：
提供一个至少包括下列元素源的分子束外延(MBE)腔体：
III族元素源；
II族元素源；
V族元素源；
VI族元素源；
提供一III-V族半导体衬底，并将所述衬底定位在所述MBE腔体中；
在所述III-V族衬底上生长晶状III-V族半导体缓冲层；
所述III-V族缓冲层显示为(2×4)重构后，通过交替分子束外延在III-V族缓冲层上生长晶状II-VI族半导体缓冲层，它包括操作II族源和VI族源，使所述具有(2×4)重构的III-V缓冲层在暴露于VI族元素束流并生长VI族元素层之前先暴露于II族元素束流并生长II族元素层。
18.如权利要求17所述的方法，其特征在于：所述的III-V族衬底是GaAs衬底，所述的III-V族缓冲层是GaAs缓冲层，所述的II-VI族缓冲层是n型ZnSe缓冲层。
19.一种在III-V族半导体衬底上制备II-VI族半导体激光二极管的方法，其特征在于包括：
提供至少包括III族元素源和V族元素源的第一MBE腔体；
提供至少包括II族元素源和VI族元素源的第二MBE腔体；
提供位于所述第一与第二MBE腔体之间的超高真空转移管道；
提供一III-V族半导体衬底并将所述衬底定位在所述第一MBE腔体中；
在所述第一MBE腔体中对所述半导体衬底加热并在所述衬底上生长III-V族缓冲层；
将带有III-V族缓冲层的所述半导体衬底通过所述管道从第一MBE腔体转移到第二MBE腔体；
在第二MBE腔体中将所述衬底的温度调节到II-VI生长温度；
在所述III-V族缓冲层显示为(2×4)重构后，通过交替分子束外延在第二MBE腔体中在III-V族缓冲层上生长II-VI族缓冲层，包括操作II族源和VI族源，使所述具有(2×4)重构的III-V缓冲层在暴露于VI族元素束流并生长VI族元素层之前先暴露于II族元素束流并生长II族元素层。
20.如权利要求19所述的方法，其特征在于：制备的激光二极管含有GaAs衬底上的n型ZnSe缓冲层。
CN961989556A 1995-12-13 1996-12-05 Ⅲ－ⅴ/ⅱ－ⅵ族半导体界面的制备方法 Expired - Lifetime CN1218409C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/571,607 US5879962A (en) 1995-12-13 1995-12-13 III-V/II-VI Semiconductor interface fabrication method
US08/571,607 1995-12-13

Publications (2)

Publication Number Publication Date
CN1209218A CN1209218A (zh) 1999-02-24
CN1218409C true CN1218409C (zh) 2005-09-07

Family

ID=24284372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN961989556A Expired - Lifetime CN1218409C (zh) 1995-12-13 1996-12-05 Ⅲ－ⅴ/ⅱ－ⅵ族半导体界面的制备方法

Country Status (10)

Country Link
US (1) US5879962A (zh)
EP (1) EP0875078B1 (zh)
JP (2) JP2000501889A (zh)
KR (1) KR100469112B1 (zh)
CN (1) CN1218409C (zh)
AU (1) AU1683697A (zh)
DE (1) DE69633460T2 (zh)
MY (1) MY112348A (zh)
TW (1) TW324864B (zh)
WO (1) WO1997022153A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6409883B1 (en) 1999-04-16 2002-06-25 Kimberly-Clark Worldwide, Inc. Methods of making fiber bundles and fibrous structures
US7968362B2 (en) * 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US6946238B2 (en) * 2001-06-29 2005-09-20 3M Innovative Properties Company Process for fabrication of optical waveguides
US6873638B2 (en) 2001-06-29 2005-03-29 3M Innovative Properties Company Laser diode chip with waveguide
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
US7259084B2 (en) * 2003-07-28 2007-08-21 National Chiao-Tung University Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer
US20070240631A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Epitaxial growth of compound nitride semiconductor structures
US20070256635A1 (en) * 2006-05-02 2007-11-08 Applied Materials, Inc. A Delaware Corporation UV activation of NH3 for III-N deposition
KR101013492B1 (ko) 2010-10-28 2011-02-10 (주)세미머티리얼즈 화학기상증착장치 및 이의 제어방법
CN109103305B (zh) * 2018-07-19 2019-12-03 南方科技大学 硫化锌/氮化镓异质结及其制备方法和应用
US10879464B2 (en) * 2019-01-11 2020-12-29 Microsoft Technology Licensing, Llc Semiconductor and ferromagnetic insulator heterostructure
KR20200104497A (ko) 2019-02-27 2020-09-04 조승연 혈액 순환을 촉진하는 내복
US20210118640A1 (en) * 2019-10-15 2021-04-22 United States Department Of Energy Co-desposition of cesium telluride photocathode and x-ray fluorescence controller co-deposition of cesium telluride photocathode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544378B2 (ja) * 1987-03-25 1996-10-16 株式会社日立製作所 光半導体装置
US5291507A (en) * 1991-05-15 1994-03-01 Minnesota Mining And Manufacturing Company Blue-green laser diode
US6001669A (en) * 1991-09-09 1999-12-14 Philips Electronics North America Corporation Method for producing II-VI compound semiconductor epitaxial layers having low defects
US5319219A (en) * 1992-05-22 1994-06-07 Minnesota Mining And Manufacturing Company Single quantum well II-VI laser diode without cladding
JPH0613314A (ja) * 1992-06-24 1994-01-21 Matsushita Electric Ind Co Ltd 半導体エピタキシャル成長方法
JP3217490B2 (ja) * 1992-09-29 2001-10-09 株式会社東芝 半導体発光装置
JP3222652B2 (ja) * 1993-09-10 2001-10-29 株式会社東芝 半導体発光装置
US5306386A (en) * 1993-04-06 1994-04-26 Hughes Aircraft Company Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates
JPH077218A (ja) * 1993-06-15 1995-01-10 Sony Corp 半導体レーザ
US5399521A (en) * 1993-10-08 1995-03-21 Texas Instruments Incorporated Method of semiconductor layer growth by MBE
US5492080A (en) * 1993-12-27 1996-02-20 Matsushita Electric Industrial Co., Ltd. Crystal-growth method and semiconductor device production method using the crystal-growth method
JPH08162481A (ja) * 1994-12-01 1996-06-21 Nec Corp 結晶成長方法

Also Published As

Publication number Publication date
JP4705079B2 (ja) 2011-06-22
WO1997022153A1 (en) 1997-06-19
CN1209218A (zh) 1999-02-24
EP0875078A1 (en) 1998-11-04
EP0875078B1 (en) 2004-09-22
KR19990072104A (ko) 1999-09-27
MY112348A (en) 2001-05-31
TW324864B (en) 1998-01-11
AU1683697A (en) 1997-07-03
US5879962A (en) 1999-03-09
JP2000501889A (ja) 2000-02-15
DE69633460T2 (de) 2005-10-13
DE69633460D1 (de) 2004-10-28
JP2008004962A (ja) 2008-01-10
KR100469112B1 (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
JP4705079B2 (ja) Ｉｉｉ−ｖ／ｉｉ−ｖｉ半導体インターフェイス製造法
EP1735838B1 (en) Optical devices featuring textured semiconductor layers
EP0607435B1 (en) Nitride based semiconductor device and manufacture thereof
CN1034455C (zh) 生长激光二极管中量子阱的分子束外延系统的操作方法
US7071087B2 (en) Technique to grow high quality ZnSe epitaxy layer on Si substrate
Mar et al. CdTe films on (001) GaAs: Cr by molecular beam epitaxy
JP2002299685A (ja) Ｉｉｉ族窒化物デバイスのための窒化ガリウムインジウム平滑構造
JP3092719B2 (ja) クラッド無し単一量子井戸ｉｉ−ｖｉ族レーザダイオード
CN1529902A (zh) 半导体器件及其制造方法
US6139629A (en) Group III-nitride thin films grown using MBE and bismuth
JP2004063834A (ja) 電磁鋼基板上への単結晶薄膜生成方法及びその単結晶薄膜装置
JPH05315647A (ja) 窒化物系半導体素子およびその製造方法
JP2000164921A (ja) 半導体発光材料及びその製造方法並びにこれを用いた発光素子
Williams et al. Structure of CdTe‐Cd1− x Mn x Te multiple quantum wells grown on (001) InSb substrates by molecular beam epitaxy
JP2006019648A (ja) 鉄シリサイド発光素子及びその製造方法
JPH11310776A (ja) 発光材料及びその製造方法並びにこれを用いた発光素子
US5134091A (en) Quantum effective device and process for its production
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
CN108649108A (zh) 量子阱发光层和发光二极管及其制备方法
CN116247139A (zh) Si掺杂短周期(AlN)m(GaN)n超晶格结构及其制备方法
EP2233615A2 (fr) Nano-objets metalliques, formes sur des surfaces de semiconducteurs, et procede de fabrication de ces nano-objets
Nishioka et al. MBE Regrowth on A lx G a 1-x As Cleaned by Arsenic-free High Temperature Surface Cleaning Method
Lu Lattice-matched (In, Ga) P buffer layers for ZnSe based visible emitters
JP2004288716A (ja) ＩｎＰ結晶基板表面の平坦・清浄化方法及びそれを用いた半導体デバイスの分子線エピタキシャル成長方法
Sharma et al. Indium Arsenide Islands on Silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050907

EXPY Termination of patent right or utility model