JPH0613314A - 半導体エピタキシャル成長方法 - Google Patents

半導体エピタキシャル成長方法

Info

Publication number
JPH0613314A
JPH0613314A JP4165847A JP16584792A JPH0613314A JP H0613314 A JPH0613314 A JP H0613314A JP 4165847 A JP4165847 A JP 4165847A JP 16584792 A JP16584792 A JP 16584792A JP H0613314 A JPH0613314 A JP H0613314A
Authority
JP
Japan
Prior art keywords
layer
gaas
substrate
znse
epitaxially growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4165847A
Other languages
English (en)
Inventor
Minoru Kubo
実 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4165847A priority Critical patent/JPH0613314A/ja
Priority to US08/081,806 priority patent/US5372970A/en
Publication of JPH0613314A publication Critical patent/JPH0613314A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/064—Gp II-VI compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 ＧａＡｓ基板とＺｎＳｅ系のヘテロ界面にお
ける格子不整合歪や相互拡散を抑制する。 【構成】 ＧａＡｓ基板１０１上にＧａＡｓ層１０２の
成長後、Ａｓ分子線を照射しながら基板温度を３００℃
まで下げて、Ａｓ分子線を照射した状態でＧａ分子線と
Ｓｅ分子線を単分子層相当分ずつ供給してＧａＡｓxＳ
ｅ1-x１０３を成長する。その後一旦分子線供給を中断
したのち、その後、ＺｎとＳｅの分子線を供給してＺｎ
Ｓｅ層１０４のエピタキシャル成長を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、青色発光素子に用いら
れるＺｎＳ（Ｓｅ）系のＩＩ−ＶＩ族化合物半導体に関
し、特にＧａＡｓ基板上への格子不整合歪や界面欠陥を
制御するエピタキシャル成長に関する。
【０００２】
【従来の技術】従来の技術の一例を説明する。ｎ型Ｇａ
Ａｓ基板１を超高真空の分子線エピタキシャル成長（以
降ＭＢＥと略する）装置中に導入し、基板表面を６００
℃程度まで加熱してＡｓ分子線を照射しながら清浄化す
る。その後同程度程度の基板温度でｎ型ＧａＡｓ層２を
１００ｎｍ程度ＭＢＥ成長しする。その後、ＭＢＥ成長
室を変えて成長する場合もあるが、ｎ型ＺｎＳｅ３を成
長し、ｎ型ＺｎＳｅＳ／ｎ型ＺｎＳｅ／ＣｄＺｎＳｅ／
ｐ型ＺｎＳｅ／ｐ型ＺｎＳｅＳ／ｐ型ＺｎＳｅを順次成
長し、図１０にしめしたようなレーザ構造を作製する
（参考文献 M. A. Haase, J. Qiu, J. M. DePuydt and
H. Cheng, Appl. Phys. Lett. vol. 59, 1991年, p127
2）。さらに、ｐ型電極として金１１と，ｎ型電極とし
てＩｎ１２を形成している。
【０００３】このような構造により、室温でのパルス駆
動によるレーザ発振までが実現されている。この構造に
おいて、ＺｎＳｅはＧａＡｓとの格子不整合が０．２５
％程度であるが、ＣｄやＳとの混晶であるＣｄＺｎＳｅ
やＺｎＳｅＳは格子不整合が大きくなる。また、エピタ
キシャル成長温度と室温の間の熱膨張率が異なるため
に、大きなストレスが界面に生じている。このようなス
トレスが原因で転位が発生し半導体レーザの寿命を極め
て短いものとしている。また、ＧａＡｓとＺｎＳｅのヘ
テロ界面におけるバンドギャップの差は、室温で約１．
３ｅＶ程度ありそのため、電流注入の際に大きなバリア
となっている。このヘテロ界面では、構成原子の相互拡
散などによる不純物拡散の問題もあり、電流注入のさい
の抵抗成分になる場合もある。
【０００４】
【発明が解決しようとする課題】従来の技術例で示した
様に、ＧａＡｓ基板上にＩＩ−ＶＩ族のＺｎＳｅ系をエ
ピタキシャル成長して作製した半導体レーザ構造では、
転位密度が非常に多く、素子の寿命が非常に短くなって
しまっている。この原因については、以下に示す主な２
つの問題点が考えられる。
【０００５】まず第一に、大きな格子不整合からくる転
位の発生がある。第２に、熱膨張係数の差である。成長
温度から室温までの温度差で生じる熱膨張係数差によっ
て転位が発生する。ＭＥＥ法；Migration Enhanced Epi
taxy（参考文献 Y. Horikoshi et al, Japan. J. App
l. Phys. vol.25, 1986年, L868.）や原子層エピタキシ
ャル成長法（ＡＬＥ法）等を用いて低温で成長しようと
する試みがなされているが、現状では不完全である。以
上の問題点が転位発生の主たる原因と考えられ、転位密
度の低減の支障となっている。また、ＧａＡｓとＺｎＳ
ｅのヘテロ界面におけるバンドギャップの差や、界面相
互拡散による抵抗成分などにより、注入電流の５０％以
上が熱的に損失されてしまっていると考えられる。
【０００６】本発明では、エピタキシャル成長界面にお
ける転位発生を低減し、ヘテロ界面におけるバンドギャ
ップ差と界面相互拡散による抵抗成分の抑制を可能とす
るエピタキシャル成長方法を提供することを、目的とし
ている。
【０００７】
【課題を解決するための手段】本発明では目的を達成す
るために、以下に示す手段を用いるものである。
【０００８】第１の方法では、ＧａＡｓ基板上にＧａＡ
ｓxＳｅ1-x層をエピタキシャル成長し、前記基板上にＺ
ｎＳｅもしくはＺｎＳｅを含む多元化合物半導体層をエ
ピタキシャル成長するものである。とくにＧａＡｓxＳ
ｅ1-x層の成長前に、ＧａＡｓ基板上にＳｅ添加のＧａ
Ａｓ層を成長し、表面のＳｅ添加量を増大させたり、表
面にデルタ関数的に単分子層程度のＳｅ層を導入するこ
とにより、ヘテロ界面の品質を向上させている。
【０００９】第２の方法では、ＧａＡｓ基板上にＧａ2
Ｓｅ3層をエピタキシャル成長し、その上にＺｎＳｅも
しくはＺｎＳｅを含む多元化合物半導体層をエピタキシ
ャル成長するものである。また、第１の方法と同じよう
に、ＧａＡｓxＳｅ1-x層の成長前に、ＧａＡｓ基板上に
Ｓｅ添加のＧａＡｓ層を成長したり、表面にデルタ関数
的に単分子層程度のＳｅ層を導入したりすることによ
り、ヘテロ界面の品質を向上させている。
【００１０】
【作用】本発明における手段によれば、転位の発生を抑
制し、ヘテロ界面におけるバンドギャップの差や相互拡
散等による抵抗成分の抑制を可能とするものである。ま
ず、第１の手段によれば、ＧａＡｓとＺｎＳｅ系の界面
において、ＧａＡｓxＳｅ1-x層を介在させることによ
り、格子不整合歪を緩和している。
【００１１】第２の手段によればＧａＡｓ基板とＺｎＳ
ｅ系の間に、Ｇａ2Ｓｅ3層を導入することにより、スト
レスを緩和し、転位の発生を抑制するものである。
【００１２】また、上記の各々の方法について、Ｓｅ添
加のＧａＡｓ層や表面へのＳｅ供給による方法等を用い
ることによりヘテロ界面の品質を向上できるものであ
る。
【００１３】
【実施例】本発明の実施例を説明する。ＧａＡｓ基板１
０１を超高真空の分子線エピタキシャル成長（以降ＭＢ
Ｅと略する）装置中に導入し、基板表面を６００℃程度
まで加熱してＡｓ分子線を照射しながら清浄化する。つ
ぎに、ＧａＡｓ層１０２を１００ｎｍ程度バッファ層と
して成長する。ここまでは、本発明の第１、第２の構造
に共通のものである。
【００１４】第１の発明のエピタキシャル成長方法によ
り作製した層構造を図１に示す。ＧａＡｓ層１０２の成
長後、Ａｓ分子線を照射しながら基板温度を３００℃ま
で下げて、成長後の表面構造がＡｓダイマの規則的配列
による（２×４）構造からｃ（４×４）構造に変化する
ことを確認する。ｃ（４×４）構造は図２にしめすよう
な構造をしており、Ａｓによる表面被覆率が増加してい
るものである。（参考文献；M. Sauvage-Simkin et al,
Physical Review Letters vol.60, p563-p566(198
9).）その後Ａｓ分子線を照射した状態で、Ｇａ分子線
とＳｅ分子線を単分子層相当分ずつ供給してＧａＡｓx
Ｓｅ1-x１０３を成長する。その後一旦分子線供給を中
断したのち、Ｓｅ分子線を供給してＳｅ終端表面構造で
ある（２×１）構造を確認する。その後、所望のＺｎＳ
ｅ系の成長を行う。例えば、ＺｎＳｅ層１０４のエピタ
キシャル成長を行う場合ＺｎとＳｅの分子線を供給す
る。代表的な成長条件としては、基板温度３００℃にお
いて分子線供給比Ｚｎ／Ｓｅ＝１．４程度で成長速度は
１０００ｎｍ／時間程度である。この工程において、最
初にＧａＡｓ基板上に形成される層は、図３に示すよう
なＧａＡｓxＳｅ1-x系の３元混晶となっている。前記Ｇ
ａＡｓxＳｅ1-xは、単分子層から数分子層程度の膜厚設
定として、組成ｘが連続的ではないが０から１まで変え
ていく。ＧａＡｓ（ｘ＝１）とＧａＳｅ（ｘ＝０）では
結晶構造も格子定数ａも大きくことなるが、数分子層に
渡って組成を変化させていくことにより、歪を制御する
ことが可能となっている。ＧａＡｓは閃亜鉛構造（ａ＝
５．６５７Å）であり、ＧａＳｅはＶａｎ ｄｅｒ Ｗ
ａａｌｓ力により形成されている層状構造を有してお
り、格子定数ａは７．９７Åである。格子定数自体の差
異は大きいが、実際には閃亜鉛構造の表面構造における
単位ユニット構造は４Åとなっており、層状構造のＧａ
Ｓｅでは、格子定数の１／２の３．７６Åが近接した値
である。したがって、この場合の格子不整合は６．４％
となる。この格子不整合歪は、組成ｘが０から１に変化
する界面、すなわち、ＧａＡｓとＧａＳｅの界面におい
ても十分緩和することが可能である。図４にしめしたよ
うなヘテロ界面により、ＧａＳｅ層４０４が単分子層程
度であっても、Ｖａｎ ｄｅｒ Ｗａａｌｓ力による弱
い相互作用の層状構造であることが歪を緩和してくれ
る。
【００１５】図５及び図６に請求項２及び３項に記載の
エピタキシャル成長方法により作製した層構造の断面を
しめす。Ｓｅ原子を不純物として添加したＧａＡｓ層５
０２を成長したうえで、そのうえにＧａＡｓxＳｅ1-x５
０３を成長すると、ヘテロ界面の相互拡散等が抑制さ
れ、組成の急峻性が向上する。また、表面にデルタ関数
的な単分子層程度のＳｅ層６０３の導入により、そのう
えに形成するＧａＡｓxＳｅ1-x６０４については、Ｇａ
Ｓｅを形成することが可能となる。前述のように、Ｇａ
Ｓｅの場合は層状構造であることから、転位の発生の抑
制等を抑制することができる。
【００１６】第２の発明の発明により作製した層構造の
断面を図７に示す。ＧａＡｓ層７０２の成長後、Ａｓ分
子線を照射しながら基板温度を３００℃まで下げて、成
長後の表面構造がＡｓダイマの規則的配列による（２×
４）構造からｃ（４×４）構造に変化することを確認す
る。その後、Ｇａ分子線とＳｅ分子線を単分子層相当分
ずつ供給してＧａ2Ｓｅ3層７０３を成長する。その後一
旦分子線供給を中断したのち、Ｓｅ分子線を供給してＳ
ｅ終端表面構造である（２×１）構造を確認する。その
後、所望のＺｎＳｅ系の成長を行う。例えば、ＺｎＳｅ
層７０４のエピタキシャル成長を行う場合ＺｎとＳｅの
分子線を供給する。この工程において、ＧａＡｓ基板上
とＺｎＳｅ系の界面に形成される層は、Ｇａ2Ａｓ3７０
３である。Ｇａ2Ａｓ3は、エピタキシャル成長層は、バ
ルク結晶としての構造と異なり、格子定数も変化する。
ＧａＡｓ基板上に成長する場合、ｃ（４×４）構造を有
する表面に成長すると、その構造の影響で特徴的な再構
成表面を形成する。表面における４つのＧａＡｓの単位
ユニット７０５の中で、４個の空孔７０６を規則的に介
在してｃ（２×２）構造７０７を形成する。このＧａ2
Ａｓ3の再構成構造７０８により、バルク結晶の格子定
数の不整合歪が吸収される。さらに、この上に形成され
るＺｎＳｅ系においては、このＧａ2Ｓｅ3のＳｅ終端面
上にエピタキシャル成長することが可能であり、良好な
界面状態を形成することを実現している。
【００１７】請求項５及び６項に記載の方法による層構
造の断面を図８と図９にしめす。Ｓｅ原子を不純物とし
て添加したＧａＡｓ層８０２を成長したうえで、そのう
えにＧａ2Ｓｅ3８０３を成長すると、ヘテロ界面の相互
拡散等が抑制され、組成の急峻性が向上する。また、表
面にデルタ関数的な単分子層程度のＳｅ層９０３の導入
により、そのうえに形成するＧａ2Ｓｅ3９０４について
は、界面相互拡散が抑制され、良好なヘテロ界面を実現
できる。
【００１８】
【発明の効果】以上のように、本発明によれば転位の発
生を制御したエピタキシャル成長方法を提供できるもの
である。ず、第１の手段によれば、ＧａＡｓとＺｎＳｅ
系の界面において、ＧａＡｓxＳｅ1-x層を介在させるこ
とにより、格子不整合歪を抑制した、良好なヘテロ界面
を実現している。
【００１９】第２の手段によればＧａＡｓ基板とＺｎＳ
ｅ系の間に、Ｇａ2Ｓｅ3層を導入することにより、スト
レスを緩和し、転位の発生を抑制している。
【００２０】また、上記の各々の方法について、Ｓｅ添
加のＧａＡｓ層や界面へのＳｅ単分子層の不純物添加に
よる方法等を用いることによりヘテロ界面の品質を向上
できるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体エピタキシ
ャル成長層の図
【図２】本発明の第１の実施例におけるＧａＡｓ表面の
構造図
【図３】本発明の第１の実施例におけるＧａＡｓxＳｅ
1-xの構造図
【図４】本発明の第１の実施例におけるＧａＡｓとＧａ
Ｓｅのヘテロ界面の図
【図５】本発明の第２の実施例による半導体エピタキシ
ャル成長層の図
【図６】本発明の第３の実施例による半導体エピタキシ
ャル成長層の図
【図７】本発明の第４の実施例による半導体エピタキシ
ャル成長層の図
【図８】本発明の第５の実施例による半導体エピタキシ
ャル成長層の図
【図９】本発明の第６の実施例による半導体エピタキシ
ャル成長層の図
【図１０】従来技術による半導体エピタキシャル成長層
の図
【符号の説明】
１０１ ＧａＡｓ基板 １０２ ＧａＡｓ層 １０３ ＧａＡｓxＳｅ1-x層 １０４ ＺｎＳｅ層 ５０２ Ｓｅ添加ＧａＡｓ層 ６０３ Ｓｅ単分子層 ７０３ Ｇａ2Ｓｅ3層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】ＧａＡｓ基板上に、ＧａＡｓxＳｅ1-x層を
    エピタキシャル成長する工程と、前記基板上にＺｎＳｅ
    もしくはＺｎＳｅを含む多元化合物半導体層をエピタキ
    シャル成長する工程とを含むことを特徴とする半導体エ
    ピタキシャル成長方法。
  2. 【請求項２】ＧａＡｓ基板上に、ｎ型不純物であるＳｅ
    を添加しながらＧａＡｓ層をエピタキシャル成長する工
    程と、前記ｎ型不純物Ｓｅの添加量を増加させて最上層
    においては１０21ｃｍ-3程度の密度となるようにエピタ
    キシャル成長する工程と、ＧａＡｓxＳｅ1-x層を前記基
    板上にエピタキシャル成長する工程と、前記基板上にＺ
    ｎＳｅもしくはＺｎＳｅを含む多元化合物半導体層をエ
    ピタキシャル成長する工程とを含むことを特徴とする半
    導体エピタキシャル成長方法。
  3. 【請求項３】ＧａＡｓ基板上に、ｎ型不純物であるＳｅ
    を添加しながらＧａＡｓ層をエピタキシャル成長する工
    程と、最上層に単分子層相当分のＳｅのみを供給して表
    面層にデルタ関数的なＳｅ分布を形成する工程と、Ｇａ
    ＡｓxＳｅ1-x層を前記基板上にエピタキシャル成長する
    工程と、前記基板上にＺｎＳｅもしくはＺｎＳｅを含む
    多元化合物半導体層をエピタキシャル成長する工程とを
    含むことを特徴とする半導体エピタキシャル成長方法。
  4. 【請求項４】ＧａＡｓ基板上にＧａ2Ｓｅ3層をエピタキ
    シャル成長する工程と、前記基板上にＺｎＳｅもしくは
    ＺｎＳｅを含む多元化合物半導体層をエピタキシャル成
    長する工程とを含むことを特徴とする半導体エピタキシ
    ャル成長方法。
  5. 【請求項５】ＧａＡｓ基板上に、ｎ型不純物であるＳｅ
    を添加しながらＧａＡｓ層をエピタキシャル成長する工
    程と、前記ｎ型不純物Ｓｅの添加量を増加させて最上層
    においては１０21ｃｍ-3程度の密度となるようにエピタ
    キシャル成長する工程と、Ｇａ2Ｓｅ3層を前記基板上に
    エピタキシャル成長する工程と、前記基板上にＺｎＳｅ
    もしくはＺｎＳｅを含む多元化合物半導体層をエピタキ
    シャル成長する工程とを含むことを特徴とする半導体エ
    ピタキシャル成長方法。
  6. 【請求項６】ＧａＡｓ基板上に、ｎ型不純物であるＳｅ
    を添加しながらＧａＡｓ層をエピタキシャル成長する工
    程と、最上層に単分子層相当分のＳｅのみを供給して表
    面層にデルタ関数的なＳｅ分布を形成する工程と、Ｇａ
    2Ｓｅ3層を前記基板上にエピタキシャル成長する工程
    と、前記基板上にＺｎＳｅもしくはＺｎＳｅを含む多元
    化合物半導体層をエピタキシャル成長する工程とを含む
    ことを特徴とする半導体エピタキシャル成長方法。
JP4165847A 1992-06-24 1992-06-24 半導体エピタキシャル成長方法 Pending JPH0613314A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4165847A JPH0613314A (ja) 1992-06-24 1992-06-24 半導体エピタキシャル成長方法
US08/081,806 US5372970A (en) 1992-06-24 1993-06-23 Method for epitaxially growing a II-VI compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4165847A JPH0613314A (ja) 1992-06-24 1992-06-24 半導体エピタキシャル成長方法

Publications (1)

Publication Number Publication Date
JPH0613314A true JPH0613314A (ja) 1994-01-21

Family

ID=15820134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4165847A Pending JPH0613314A (ja) 1992-06-24 1992-06-24 半導体エピタキシャル成長方法

Country Status (2)

Country Link
US (1) US5372970A (ja)
JP (1) JPH0613314A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130346A (ja) * 1994-11-02 1996-05-21 Nec Corp 半導体レーザ装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682511B2 (ja) * 1995-04-17 1997-11-26 日本電気株式会社 ２−６族化合物半導体薄膜及びその製造方法
US5879962A (en) * 1995-12-13 1999-03-09 Minnesota Mining And Manufacturing Company III-V/II-VI Semiconductor interface fabrication method
US6036772A (en) * 1996-12-30 2000-03-14 Sony Corporation Method for making semiconductor device
EP2768013A4 (en) * 2011-10-13 2015-05-20 Tamura Seisakusho Kk CRYSTAL SHIELD STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR COMPONENT

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811760A (ja) * 1981-07-16 1983-01-22 Hitachi Metals Ltd 鋳造用アルミニウム合金
JPS60258929A (ja) * 1984-06-05 1985-12-20 Toshiba Corp 化合物半導体結晶の製造方法
JPH01143285A (ja) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp 半導体超格子の無秩序化方法及び半導体レーザ装置
JPH03215398A (ja) * 1988-11-09 1991-09-20 Matsushita Electric Ind Co Ltd セレン化亜鉛膜又は硫化セレン化亜鉛膜の製造方法
US5213998A (en) * 1991-05-15 1993-05-25 Minnesota Mining And Manufacturing Company Method for making an ohmic contact for p-type group II-VI compound semiconductors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130346A (ja) * 1994-11-02 1996-05-21 Nec Corp 半導体レーザ装置及びその製造方法

Also Published As

Publication number Publication date
US5372970A (en) 1994-12-13

Similar Documents

Publication Publication Date Title
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
JPH0812844B2 (ja) ▲ｉｉｉ▼−ｖ族化合物半導体およびその形成方法
JP3855061B2 (ja) Ｓｉ基板上への化合物半導体薄膜形成方法
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2905667B2 (ja) Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置
JPH0613314A (ja) 半導体エピタキシャル成長方法
JP2925004B2 (ja) 窒化ガリウムの結晶成長方法
JPH08181073A (ja) 半導体ウエハ及び結晶成長方法
JPH08264899A (ja) 窒化ガリウム系半導体の製造方法
US6695913B1 (en) III-Nitride optoelectronic semiconductor device containing lattice mismatched III-Nitride semiconductor materials
JPH10242586A (ja) Ｉｉｉ 族窒化物半導体装置およびその製造方法
JP2803722B2 (ja) 半導体装置及びその製造方法
JP2001510281A (ja) Ｉｉ−ｖｉ半導体構成素子の製造方法
JP2004307253A (ja) 半導体基板の製造方法
US6320208B1 (en) II-VI compound semiconductor device
JP4192430B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
JP2629625B2 (ja) 異種基板上への半導体層の成長方法
JPH0645249A (ja) ＧａＡｓ層の成長方法
JP2003086508A (ja) 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス
JPH1174199A (ja) 半導体の製造方法及びその製造装置
JPH11162849A (ja) 積層構造体及びその製造方法
Kolodziejski et al. II–VI/III–V Heterostructures
JPH10321959A (ja) 化合物半導体の製造方法
JPH1131811A (ja) 歪多重量子井戸構造の成長方法