KR101046523B1 - 케미컬 산화막의 제거 방법 - Google Patents

케미컬 산화막의 제거 방법 Download PDF

Info

Publication number
KR101046523B1
KR101046523B1 KR1020057016676A KR20057016676A KR101046523B1 KR 101046523 B1 KR101046523 B1 KR 101046523B1 KR 1020057016676 A KR1020057016676 A KR 1020057016676A KR 20057016676 A KR20057016676 A KR 20057016676A KR 101046523 B1 KR101046523 B1 KR 101046523B1
Authority
KR
South Korea
Prior art keywords
oxide film
gas
chemical
chemical oxide
processing
Prior art date
Application number
KR1020057016676A
Other languages
English (en)
Other versions
KR20060002805A (ko
Inventor
가즈히데 하세베
미쯔히로 오까다
다까시 지바
쥰 오가와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060002805A publication Critical patent/KR20060002805A/ko
Application granted granted Critical
Publication of KR101046523B1 publication Critical patent/KR101046523B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Abstract

자연 산화막이나 케미컬 산화막 등의 실리콘 산화막을, 실온보다도 상당히 높은 온도 하에서 효율적으로 제거하는 것이 가능한 실리콘 산화막의 제거 방법을 제공한다.
진공화 가능하게 이루어진 처리 용기(18) 내에서, 피처리체(W)의 표면에 형성되어 있는 실리콘 산화막을 제거하기 위한 제거 방법에 있어서, HF 가스와 NH3 가스의 혼합 가스를 이용하여 상기 실리콘 산화막을 제거한다. 이와 같이 HF 가스와 NH3 가스의 혼합 가스를 이용함으로써, 피처리체의 표면에 형성되어 있는 실리콘 산화막을 효율적으로 제거하는 것이 가능해진다.
처리 용기, 피처리체, 케미컬 산화막, 실리콘 산화막, 열산화막

Description

케미컬 산화막의 제거 방법 {METHOD FOR REMOVING CHEMICAL OXIDE FILM}
본 발명은 반도체 웨이퍼 등의 피처리체의 표면에 형성된 실리콘 산화막의 제거 방법 및 처리 장치에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 웨이퍼에 대해 성막 처리, 에칭 처리, 산화 처리, 확산 처리, 개질 처리 등의 각종 처리가 행해진다. 이 경우, 어떤 처리가 종료되고 다음 처리로 이행하기 위해 반도체 웨이퍼가 처리 용기로부터 다음 처리 용기로 반송될 때, 이 반도체 웨이퍼가 청정한 분위기에 노출되게 되지만, 이 때 상기 분위기 중의 산소나 수분이 웨이퍼 표면에 노출되어 있는 활성인 실리콘 원자와 반응하여 SiO2로 이루어지는 자연 산화막을 형성해 버린다. 이 자연 산화막은, 전기적 특성을 저하시키는 원인이 되므로 다음 처리를 반도체 웨이퍼에 실시하기 전에 이 자연 산화막을, 예를 들어 HF 용액을 이용한 습윤 세정으로 제거하는 것이 행해지고 있다. 또한, 특허 문헌 1에는 막질이 다른 실리콘 산화막을 실온에 있어서 HF 가스를 이용하여 선택적으로 제거하는 방법이 개시되어 있다.
그리고, 이 세정에 의해 자연 산화막이 제거된 웨이퍼 표면은 활성이 풍부하므로, 이 웨이퍼를 대기에 노출시키면 다시 상기한 자연 산화막(SiO2)이 부착되어 버린다. 그로 인해, 자연 산화막의 재부착을 방지하기 위해 상기 자연 산화막이 제거된 웨이퍼 표면에 습윤 상태로 케미컬 처리를 적극적으로 실시하여 케미컬 산화막(SiO2)을 부착시키고, 이 케미컬 산화막을 부착시킨 웨이퍼를 다음 처리를 위한 처리 용기로 반송하여 이 케미컬 산화막이 부착된 상태에서 다음 처리를 행하고 있었다. 즉, 이 케미컬 산화막은 상기 자연 산화막과 비교하여 전기적 특성이 우수하고, 게다가 웨이퍼면 내에 균일성 좋게 형성되므로 다음 처리가 예를 들어 게이트 산화막의 형성과 같은 경우에는 상기 케미컬 산화막 상에 그 상태로 열산화막(SiO2) 등을 형성하도록 하고 있었다.
여기서, 도10을 참조하여 상기한 반도체 웨이퍼 표면의 일련의 처리 공정에 대해 설명한다. 여기서는 반도체 웨이퍼의 표면에 예를 들어 게이트 산화막이 되는 열산화막(SiO2)을 형성하는 경우를 예로 들어 설명한다.
우선, 도10의 (a)에 도시한 바와 같이 예를 들어 실리콘 기판으로 이루어지는 반도체 웨이퍼(W)의 표면에는, 이것이 대기 등에 노출되어 있으므로 대기 중의 산소나 수증기(수분)와 실리콘 원자가 반응하여 전기적 특성이 열화되는 자연 산화막(SiO2)이 불균일한 두께로 부착되어 있다. 따라서, 도10의 (b)에 도시한 바와 같이, 우선 이 반도체 웨이퍼(W)에 대해 HF 용액을 이용한 습윤 세정 처리를 실시하 여 표면의 자연 산화막(2)을 제거한다. 여기서 자연 산화막(2)이 제거된 웨이퍼(W)의 표면은 활성이 매우 풍부하므로, 산소나 수증기와 반응하여 다시 자연 산화막이 부착되기 쉬운 상태로 되어 있다.
그래서, 자연 산화막이 다시 부착되는 것을 방지하기 위해, 도10의 (c)에 도시한 바와 같이 자연 산화막(2)이 제거된 웨이퍼(W)의 표면에, 예를 들어 H2O2와 NH4OH의 혼합 용액을 이용하여 케미컬 처리를 실시하고 그 표면을 약간 산화시킴으로써 보호막으로서 케미컬 산화막(SiO2)(4)을 형성한다. 이 케미컬 산화막(4)은 전술한 바와 같이 자연 산화막(2)보다도 전기적 특성이 좋고, 게다가 막 두께도 근소하며 그 면내 균일성도 우수하다. 이 케미컬 산화막(4)의 두께(L)는 예를 들어 0.7 내지 0.9 nm 정도이다.
다음에 도10의 (d)에 도시한 바와 같이, 예를 들어 이 웨이퍼(W)를 열산화 장치로 반송하여 이 웨이퍼(W)에 열산화 처리를 실시함으로써(예를 들어, 특허 문헌 2, 특허 문헌 3) 열산화막(SiO2)(6)을 형성하고, 이를 후공정에서 패턴 에칭 처리함으로써 게이트 산화막으로서 이용하게 된다. 이 경우 상기 열산화막(6)은 상기 케미컬 산화막(4)과 웨이퍼(W)의 실리콘 표면과의 계면에 형성된다.
특허 문헌 1
일본 특허 공개 평6-181188호 공보
특허 문헌 2
일본 특허 공개 평3-140453호 공보
특허 문헌 3
일본 특허 공개 제2002-176052호 공보
그런데, 반도체 집적 회로의 가일층의 집적화 및 미세화의 요청에 의해, 1층당 막 두께도 더욱 박막화하는 경향이 있다. 이러한 상황 하에 있어서, 1층당 막 두께의 목표치도 예를 들어 게이트 산화막을 예로 취하면, 예를 들어 1.0 내지 1.2 nm의 막 두께의 게이트 산화막을 제어성 좋게 형성하는 것이 요망되고 있다.
그러나, 전술한 바와 같이 상기 케미컬 산화막(4)의 두께(L)는 불과 0.7 내지 0.9 nm 정도이지만, 상술한 바와 같이 게이트 산화막[케미컬 산화막(4) + 열산화막(6)]의 목표치가 1.0 내지 1.2 nm 정도까지 작아지면, 게이트 산화막의 전체의 두께에 대한 케미컬 산화막(4)의 두께가 차지하는 비율이 커져 게이트 산화막의 막 두께를 충분히 제어하는 것이 곤란해진다는 문제가 있었다. 이러한 문제점은, 게이트 산화막을 형성하는 경우에 한정되지 않고, 다른 막 종류의 박막을 형성하는 경우에도 그 막 두께의 제어성에 관하여 동일한 문제가 있었다.
이 경우, 특허 문헌 1과 같이 HF 가스를 이용하여 상기 케미컬 산화막을 제거하는 것도 생각할 수 있지만, 이 HF 가스를 단독으로 사용하는 경우에는 실온에서 처리를 행해야만 하며, 특히 열용량이 큰 종형 노(爐)에서 처리 용기 전체의 온도를 승강온시키기 위해서는 많은 시간이 걸려 작업 처리량을 대폭 저하시키는 원인이 되어 버린다.
본 발명은 이상과 같은 문제점에 착안하여 이를 유효하게 해결하기 위해 창안된 것이다. 본 발명의 목적은, 자연 산화막이나 케미컬 산화막 등의 실리콘 산화막을 실온보다도 상당히 높은 온도 하에서 효율적으로 제거하는 것이 가능한 실리콘 산화막의 제거 방법 및 처리 장치를 제공하는 데 있다.
본원에 관한 발명은 진공화 가능하게 이루어진 처리 용기 내에서, 피처리체의 표면에 형성되어 있는 실리콘 산화막을 제거하기 위한 제거 방법에 있어서, HF 가스와 NH3 가스와의 혼합 가스를 이용하여 상기 실리콘 산화막을 제거하도록 한 것을 특징으로 하는 실리콘 산화막의 제거 방법이다.
이와 같이 HF 가스와 NH3 가스의 혼합 가스를 이용함으로써 피처리체의 표면에 형성되어 있는 실리콘 산화막을 효율적으로 제거하는 것이 가능해진다.
이 경우, 예를 들어 상기 피처리체의 처리 온도는 100 ℃ 내지 600 ℃의 범위 내이다.
또한 예를 들어, 상기 피처리체의 처리 압력은 26 Pa(0.2 Torr) 내지 53200 Pa(400 Torr)의 범위 내이다.
또한 예를 들어, 상기 실리콘 산화막은 케미컬 처리에 의해 형성된 케미컬 산화막이고, 실리콘 재료에 대한 상기 케미컬 산화막의 선택성을 얻기 위해 처리 온도는 100 ℃ 내지 400 ℃의 범위 내로 설정된다.
이에 따르면, 실리콘 재료에 대해 케미컬 산화막으로 이루어지는 실리콘 산화막을 선택성 좋게 에칭하여 제거할 수 있다.
이 경우, 예를 들어 처리 압력은 26 Pa(0.2 Torr) 내지 53200 Pa(400 Torr)의 범위 내로 설정된다.
또한 예를 들어, 상기 HF 가스와 NH3 가스의 유량비는 10 : 1 내지 1 : 50의 범위 내로 설정된다.
또한 예를 들어, 상기 실리콘 산화막은 케미컬 처리에 의해 형성된 케미컬 산화막이고, 실리콘 질화막에 대한 상기 케미컬 산화막의 선택성을 얻기 위해 처리 온도는 200 ℃ 내지 600 ℃의 범위 내로 설정된다.
이에 따르면, 실리콘 질화막에 대해 케미컬 산화막으로 이루어지는 실리콘 산화막을 선택성 좋게 에칭하여 제거할 수 있다.
또한 예를 들어, 상기 실리콘 산화막은 케미컬 처리에 의해 형성된 케미컬 산화막이고, TEOS에 의해 형성된 실리콘 산화막에 대한 상기 케미컬 산화막의 선택성을 얻기 위해 처리 온도는 300 ℃ 내지 400 ℃의 범위 내이다.
이에 따르면, TEOS(테트라에틸오르토실리케이트)에 의해 형성된 실리콘 산화막에 대해 케미컬 산화막으로 이루어지는 실리콘 산화막을 선택성 좋게 에칭하여 제거할 수 있다.
또한 예를 들어, 상기 실리콘 산화막은 케미컬 처리에 의해 형성된 케미컬 산화막이며, 열산화막에 대한 상기 케미컬 산화막의 선택성을 얻기 위해 처리 온도는 100 ℃ 내지 600 ℃의 범위 내로 설정된다.
이에 따르면, 열산화막(SiO2)에 대해 케미컬 산화막으로 이루어지는 실리콘 산화막을 선택성 좋게 에칭하여 제거할 수 있다.
또한 예를 들어, 상기 HF 가스와 NH3 가스의 유량비는 1 : 10 내지 1 : 50의 범위 내로 설정된다.
또한 예를 들어, 상기 처리 압력은 1011 Pa(7.6 Torr) 이하로 설정된다.
또한 예를 들어, 상기 실리콘 산화막은 자연 산화막이다.
또한, 본원에 관한 발명은 상기 방법 발명을 실시하는 장치 발명으로, 즉 진공화 가능하게 이루어진 처리 용기와, 피처리체를 보유 지지하기 위한 지지 수단과, 상기 피처리체를 가열하는 가열 수단과, 상기 처리 용기 내의 분위기를 진공화하는 진공 배기계와, 상기 처리 용기 내에 HF 가스를 공급하는 HF 가스 공급계와, 상기 처리 용기 내에 NH3 가스를 공급하는 NH3 가스 공급계를 구비한 것을 특징으로 하는 처리 장치이다.
이 경우, 예를 들어 상기 처리 용기 내에 수증기, 혹은 수증기를 형성하기 위한 가스를 공급하는 산화용 가스 공급계가 설치된다.
또한 예를 들어, 상기 처리 용기 내에 실리콘막 형성용 가스를 공급하는 실리콘막 형성용 가스 공급계가 설치된다.
도1은 본 발명에 관한 실리콘 산화막의 제거 방법을 실시하기 위한 처리 장치의 일예를 도시한 구성도이다.
도2는 반도체 웨이퍼의 처리 공정의 일부를 도시한 공정도이다.
도3은 에칭 처리 전후의 케미컬 산화막의 막 두께의 변화를 나타낸 그래프이 다.
도4는 케미컬 산화막의 깎임량의 NH3 가스 의존성을 나타낸 그래프이다.
도5는 케미컬 산화막과 이 이외의 실리콘 산화막이나 실리콘 함유 재료와의 선택성 유무의 데이터를 나타낸 도면이다.
도6은 케미컬 산화막과 이 이외의 실리콘 산화막이나 실리콘 함유 재료와의 선택성 데이터를 나타낸 도면이다.
도7은 도6의 데이터를 나타낸 막대 그래프로, "TOP"과 "BTM"의 데이터에 대해 각각 나타낸 그래프이다.
도8은 수증기나 수증기를 형성하기 위한 가스를 공급하는 산화용 가스 공급계를 병설한 처리 장치를 도시한 구성도이다.
도9는 실리콘막 형성용 가스를 공급하는 실리콘막 형성용 가스 공급계를 병설한 처리 장치를 도시한 구성도이다.
도10은 반도체 웨이퍼의 표면의 일련의 처리 공정을 도시한 도면이다.
이하에, 본 발명에 관한 실리콘 산화막의 제거 방법 및 처리 장치의 일실시예를 첨부 도면을 기초로 하여 상세하게 서술한다.
도1은 본 발명에 관한 실리콘 산화막의 제거 방법을 실시하기 위한 처리 장치의 일예를 도시한 구성도이다. 이 처리 장치(12)는 내통(14)과 외통(16)으로 이루어지는 석영제의 2중관 구조의 종형의 소정 길이의 처리 용기(18)를 갖고 있다. 상기 내통(14) 내의 처리 공간(S)에는 피처리체를 보유 지지하기 위한 지지 수단으로서의 석영제 웨이퍼 보트(20)가 수용되어 있고, 이 웨이퍼 보트(20)에는 피처리체로서의 반도체 웨이퍼(W)가 소정의 피치로 다단으로 보유 지지된다. 또한, 이 피치는 일정한 경우도 있고, 웨이퍼 위치에 따라 다른 경우도 있다.
이 처리 용기(18)의 하방을 개폐하기 위해 캡(22)이 설치되고, 이것에는 자성 유체 시일(24)을 거쳐서 관통하는 회전축(26)이 설치된다. 그리고, 이 회전축(26)의 상단부에 회전 테이블(28)이 설치되고, 이 테이블(28) 상에 보온통(30)을 설치하고, 이 보온통(30) 상에 상기 웨이퍼 보트(20)를 적재하고 있다. 그리고, 상기 회전축(26)은 승강 가능한 보트 엘리베이터(32)의 아암(34)에 부착되어 있고, 상기 캡(22)이나 웨이퍼 보트(20) 등과 일체적으로 승강 가능하게 되어 있고, 웨이퍼 보트(20)는 처리 용기(18) 내로 그 하방으로부터 삽입 탈거 가능하게 이루어져 있다. 또한, 웨이퍼 보트(20)를 회전시키지 않고 이를 고정 상태로 해도 좋다.
상기 처리 용기(18)의 하단부 개구부는, 예를 들어 스테인레스제의 매니폴드(36)가 접합되어 있고, 이 매니폴드(36)에는 유량 제어된 HF 가스와 NH3 가스를 처리 용기(18) 내로 도입하기 위한 HF 가스 공급계(38)와 NH3 가스 공급계(40)가 각각 개별적으로 설치되어 있다.
구체적으로는, 우선 상기 HF 가스 공급계(38)는 상기 매니폴드(36)를 관통하여 설치되는 HF 가스 노즐(42)을 갖고 있고, 이 노즐(42)에는 도중에 예를 들어 매스 플로우 컨트롤러와 같은 유량 제어기(44)를 개재 설치한 가스 공급로(46)가 접 속된다. 그리고, 이 가스 공급로(46)에는 HF 가스원(48)이 접속되어 있다.
또한, 상기 NH3 가스 공급계(40)는 마찬가지로 상기 매니폴드(36)를 관통하여 설치되는 NH3 가스 노즐(50)을 갖고 있고, 이 노즐(50)에는 도중에 예를 들어 매스 플로우 컨트롤러와 같은 유량 제어기(52)를 개재 설치한 가스 공급로(54)가 접속된다. 그리고, 이 가스 공급로(54)에는 NH3 가스원(56)이 접속되어 있다.
따라서, 상기 각 노즐(42, 50)로부터 공급된 각 가스는 내통(14) 내의 처리 공간(S)인 웨이퍼의 수용 영역을 상승하여 천정부에서 하방으로 꺾이고, 그리고 내통(14)과 외통(16) 사이 간극 내를 유하하여 배출되게 된다. 또한, 외통(16)의 바닥부 측벽에는 배기구(58)가 설치되어 있고, 이 배기구(58)에는 배기로(60)에 진공 펌프(62)를 개재 설치하여 이루어지는 진공 배기계(64)가 접속되어 있어 처리 용기(18) 내를 진공화하도록 되어 있다.
또한, 처리 용기(18)의 외주에는 단열층(66)이 설치되어 있고, 이 내측에는 가열 수단으로서 가열 히터(68)가 설치되어 내측에 위치하는 웨이퍼(W)를 소정 온도로 가열하도록 되어 있다. 여기서, 처리 용기(18)의 전체 크기는 예를 들어 성막해야 할 웨이퍼(W)의 사이즈를 8인치, 웨이퍼 보트(20)에 보유 지지되는 웨이퍼 매수를 150매 정도(제품 웨이퍼를 130매 정도, 더미 웨이퍼 등을 20매 정도)라 하면, 내통(14)의 직경은 약 260 내지 270 mm 정도, 외통(16)의 직경은 약 275 내지 285 mm 정도, 처리 용기(18)의 높이는 약 1280 mm 정도이다.
또한, 웨이퍼(W)의 사이즈가 12인치인 경우에는 웨이퍼 보트(20)에 보유 지 지되는 웨이퍼 매수가 25 내지 50매 정도인 경우도 있고, 이 때 내통(14)의 직경은 약 380 내지 420 mm 정도, 외통(16)의 직경은 약 440 내지 500 mm 정도, 처리 용기(18)의 높이는 약 800 mm 정도이다. 또한, 이들 수치는 단순히 일예를 나타낸 것에 불과하다.
또한, 상기 캡(22)과 매니폴드(36)의 사이에는 이곳을 밀봉하는 O링 등의 밀봉 부재(70)가 설치되고, 상기 매니폴드(36)의 상단부와 외통(16)의 하단부 사이에는 이곳을 밀봉하는 O링 등의 밀봉 부재(72)가 설치된다. 또한, 도시되어 있지 않지만 가스 공급계로서는 불활성 가스로서, 예를 들어 N2 가스를 공급하는 가스 공급계도 설치되어 있는 것은 물론이다.
다음에, 이상과 같이 구성된 처리 장치를 이용하여 행해지는 본 발명 방법에 대해 설명한다.
여기서는 제거하는 실리콘 산화막으로서 케미컬 산화막(SiO2)을 제거하는 경우를 예로 들어 설명한다.
도2는 반도체 웨이퍼의 처리 공정의 일부를 도시한 공정도이다. 도2의 (a)에 도시한 반도체 웨이퍼(W)의 표면에는 실리콘 산화막으로서 케미컬 산화막(4)이 형성되어 있고, 이 케미컬 산화막(4)이 부착된 웨이퍼(W)는 우선 도8의 (a) 및 도8의 (b)를 참조하여 설명한 바와 같이, 웨이퍼 표면의 자연 산화막(2)을 제거한 후 이 웨이퍼(W)의 표면에 H2O2와 NH4OH와의 혼합 용액을 이용한 케미컬 처리를 실시함으로써 형성된다.
여기서는, 상기 케미컬 산화막(4)이 부착된 웨이퍼(W)를 상기 처리 장치(12) 내에 수용하고, 여기서 HF 가스와 NH3 가스와의 혼합 가스를 이용하여 도2의 (b)에 도시한 바와 같이 상기 케미컬 산화막(4)을 에칭에 의해 제거한다.
그 후에는, 다른 처리 장치로 도2의 (c)에 도시한 바와 같이 예를 들어 게이트 산화막을 형성하기 위해 열산화막(6)을 형성하게 된다. 또한, 후술하는 실시예에서는 상기 케미컬 산화막(4)의 제거 처리와 상기 열산화막(6)의 형성 처리를 동일 처리 장치 내에서 행할 수 있다.
다음에, 상기 처리 장치(12)를 이용하여 행하는 케미컬 산화막(4)의 제거 처리에 대해 구체적으로 설명한다.
우선, 도2의 (a)에 도시한 바와 같이 표면에 케미컬 산화막(4)이 부착된 미처리의 다수매의 반도체 웨이퍼(W)를 웨이퍼 보트(20)에 소정의 피치로 다단으로 보유 지지시키고, 이 상태에서 보트 엘리베이터(32)를 상승 구동시킴으로써 웨이퍼 보트(20)를 처리 용기(18) 내에 그 하방으로부터 삽입하여 처리 용기(18) 내를 밀폐한다. 이 처리 용기(18) 내는 미리 소정 온도로 유지되어 있고, 또한 예를 들어 반도체 웨이퍼(W)의 표면에는 상술한 바와 같이 케미컬 산화막(4)이 형성되어 있다. 상술된 바와 같이 웨이퍼(W)가 삽입되었으면 진공 배기계(64)에 의해 처리 용기(18) 내를 진공화한다.
그리고, 이와 동시에 HF 가스 공급계(38)의 HF 가스 노즐(42)로부터 유량 제어된 HF 가스를 처리 용기(18) 내로 도입하는 동시에, NH3 가스 공급계(40)의 NH3 가스 노즐(50)로부터 유량 제어된 NH3 가스를 처리 용기(18) 내로 도입한다.
이와 같이, 처리 용기(18) 내로 따로따로 도입된 HF 가스와 NH3 가스는 이 처리 용기(18) 내를 상승하면서 혼합되어 이 혼합 가스가 웨이퍼(W)에 형성되어 있는 케미컬 산화막(4)을 에칭하고 제거할 수 있다.
이 때의 에칭의 처리 조건에 관해서는, 처리 온도는 실온보다도 높고, 예를 들어 100 ℃ 내지 600 ℃의 범위 내이며, 또한 처리 압력은 처리 용기(18) 내의 진공화 상태, 예를 들어 26 Pa(0.2 Torr) 내지 53200 Pa(400 Torr)의 범위 내이다.
이와 같이, HF(불화수소) 가스 단독으로는 처리 용기(18)의 온도를 실온 부근까지 저하시키지 않으면 실리콘 산화막을 제거할 수 없었지만, NH3(암모니아) 가스를 혼합시킴으로써 처리 용기(18)의 온도를 실온 부근까지 저하시키는 일 없이 실리콘 산화막, 여기서는 케미컬 산화막을 제거할 수 있고, 따라서 처리 용기(18)의 온도를 승강온시키는 시간을 적게 할 수 있으므로 적업 처리량을 향상시킬 수 있다.
이와 같이 하여, 케미컬 산화막(4)이 제거된 웨이퍼(W)는 이 처리 장치(12)에 열산화막 형성용 부재가 설치되어 있는 경우에는 이 처리 장치에서, 상기 부재가 설치되어 있지 않은 경우에는 다른 처리 장치로 반송되어 도2의 (c)에 도시한 바와 같이 예를 들어 게이트 산화막용 열산화막(6)이 산화 처리에 의해 형성되게 된다. 이 경우, 전술한 바와 같이 반도체 집적 회로의 고미세화 및 고집적화를 위해 게이트 산화막의 박막화가 요청되어 그 목표 막 두께치가 1.0 내지 1.2 nm 정도 까지 작아져도 이 열산화막(6)을 막 두께의 제어성 좋게 형성할 수 있다.
여기서 실제로 케미컬 산화막(SiO2)의 막 두께의 변화에 대해 평가를 행하였으므로, 그 평가 결과에 대해 설명한다. 도3은 케미컬 산화막의 막 두께의 변화를 나타낸 그래프이며, 도면 중 "TOP"은 웨이퍼 보트(20)의 상부의 위치를 나타내고, "BTM"은 웨이퍼 보트(20)의 하부의 위치를 나타낸다. 여기서의 처리 조건은, 처리 온도가 300 ℃, 처리 압력이 53200 Pa(400 Torr), HF 가스의 유량이 182 sccm, NH3 가스의 유량이 1820 sccm, N2 가스의 유량이 8000 sccm이고, 10분간의 에칭 처리를 행하였다.
도3으로부터 명백한 바와 같이, "TOP"도 "BTM"에 있어서도 처리 전과 처리 후에서는 막 두께가 크게 변화하고 있고, 10분간의 처리로 케미컬 산화막을 두께 0.39 내지 0.41 nm 정도의 범위로 깎아낼 수 있는 것을 확인할 수 있었다.
다음에 NH3 가스를 첨가하여 혼합하는 것의 유효성에 대해 평가를 행하였으므로, 그 평가 결과에 대해 설명한다. 도4는 케미컬 산화막의 깎임량의 NH3 가스 의존성을 나타낸 그래프이다. 도4 중, 좌측 부분은 HF 가스만을 이용한 경우를 나타내고, 우측 부분은 HF 가스와 NH3 가스의 혼합 가스를 이용한 경우를 나타낸다. 여기서의 처리 조건은 상기 도3에서 설명한 경우와 동일하며, 처리 온도가 300 ℃, 처리 압력이 53200 Pa(400 Torr), HF 가스의 유량이 182 sccm, NH3 가스의 유량이 1820 sccm, N2 가스의 유량이 8000 sccm이고, 10분간의 에칭 처리를 행하였다.
도4로부터 명백한 바와 같이, NH3 가스를 첨가하지 않고 HF 가스로만 처리를 행한 경우에는 케미컬 산화막은 거의 깎이지 않는 데 반해, HF 가스와 NH3 가스의 혼합 가스를 이용한 경우에는 두께를 0.59 내지 0.61 nm 정도 깎아낼 수 있는 것이 판명되었다. 이에 의해, NH3 가스를 첨가하지 않으면 케미컬 산화막은 깎이지 않는 것이 판명되었다.
다음에, 케미컬 산화막 이외의 다른 실리콘 산화막이나 실리콘 함유 재료와의 선택성의 평가를 행하였으므로, 그 평가 결과에 대해 설명한다. 도5는 케미컬 산화막과, 이 이외의 실리콘 산화막이나 실리콘 함유 재료와의 선택성의 유무를 나타낸 데이터이다. 또한, 압력에 관해서는 1 Torr = 133 Pa이고, 선택성이 있는 부분에는 "○"표를 붙이고 있다. 또한 도5 중의 "-"는, Si 재료를 오버 에칭하고 있으며 측정이 불가능한 것을 의미하고 있다.
여기서는 처리 온도를 100 ℃ 내지 600 ℃까지 변화시키고 있고, 처리 압력을 26 Pa(0.2 Torr) 내지 53200 Pa(400 Torr)까지 변화시켜 10분간의 에칭 처리를 행하고 있다. 또한, 도5 중의 압력 "VAC"는 처리 용기(18) 내를 진공화에서 중단 상태로 하였을 때의 압력을 나타내고, 진공 펌프의 능력 등에도 의하지만 그 때의 처리 용기(18) 내의 압력은 26 Pa(0.2 Torr) 내지 40 Pa(0.3 Torr) 정도이다. 또한 HF 가스와 NH3 가스와의 유량비는 1 : 10 내지 10 : 1의 범위 내에서 변화시키고 있다. 이 도면 중의 각 수치는 10분간의 에칭 처리에 의해 깎아내어진 두께를 각각 나타내고 있고, 그 단위는 nm이다.
여기서 평가로 이용한 재료는, 케미컬 산화막, 실리콘 재료(폴리실리콘막), 실리콘 질화막(SiN), 케미컬 산화막 이외의 실리콘 산화막으로서는 TEOS를 이용하여 형성된 실리콘 산화막과 열산화 처리에 의해 형성된 열산화막이 이용되었다.
우선 케미컬 산화막에 대해 검토하면, 처리 온도 100 ℃ 내지 600 ℃ 범위의 모든 영역에서 깎아냄량의 대소는 있지만, 케미컬 산화막을 깎아낼 수 있는 것을 확인할 수 있었다. 또한 마찬가지로 처리 압력도 "VAC"(0.2 Torr) 내지 400 Torr의 범위의 모든 영역에 있어서 케미컬 산화막을 깎아낼 수 있는 것을 확인할 수 있었다. 특히, 처리 온도가 100 ℃라도 처리 압력이 "VAC"이며 NH3 가스가 농후할 때에는 케미컬 산화막을 깎아낼 수 있다. 단, 처리 온도가 100 ℃이고 처리 압력이 7.6 Torr 혹은 400 Torr인 경우 및 처리 온도가 300 ℃이고 처리 압력이 "VAC"인 경우에는 NH3 가스가 농후한 상태로 되어 있지 않으므로 케미컬 산화막을 깎아낼 수 없었다. 또한, 처리 온도를 100 ℃보다도 낮은 50 ℃로 설정하여 HF 가스와 NH3 가스의 혼합 가스에 의해 에칭 처리를 행해 보았지만, 케미컬 산화막은 전혀 깎이지 않았다. 따라서, 처리 온도는 100 ℃ 이상인 것이 필요하다.
다음에, 케미컬 산화막과 폴리실리콘(실리콘 재료)과의 선택성에 대해 검토한다.
도5로부터 명백한 바와 같이, 폴리실리콘은 처리 온도가 100 ℃일 때에는 처리 압력이 400 Torr인 경우 및 처리 온도가 600 ℃일 때에는 처리 압력이 "VAC" 내지 7.6 Torr의 압력 범위에서 크게 깎아내어져 있다. 그리고, 처리 온도가 300 ℃ 및 400 ℃일 때에는 처리 압력이 "VAC" 내지 400 Torr의 모든 범위에 있어서, 또한 HF 가스와 NH3 가스의 유량비가 10 : 1 내지 1 : 10의 모든 범위에 있어서 폴리실리콘의 깎아냄량은 약 "0"이다. 따라서, 처리 온도가 300 ℃ 내지 400 ℃의 범위 내에 있어서는 폴리실리콘에 대해 케미컬 산화막을 선택적으로 깎아낼 수 있는 것이 판명된다.
다음에, 케미컬 산화막과 실리콘 질화막의 선택성에 대해 검토한다.
도5로부터 명백한 바와 같이, 실리콘 질화막은 처리 온도가 100 ℃ 내지 600 ℃인 전체 범위 내에서 깎아내어져 있지만, 처리 온도가 300 ℃이고 처리 압력이 7.6 Torr인 경우, 처리 온도가 400 ℃이고 처리 압력이 "VAC" 및 7.6 Torr인 경우, 처리 온도가 600 ℃이고 처리 압력이 "VAC"인 경우에는 각각 깎아냄량이 케미컬 산화막의 깎아냄량보다도 적게 되어 있다. 따라서, 처리 온도가 300 ℃ 내지 600 ℃의 범위이고 또한 처리 압력이 7.6 Torr 이하일 때에 있어서는 실리콘 질화막에 대해 케미컬 산화막을 선택적으로 깎아낼 수 있는 것이 판명된다.
다음에 케미컬 산화막과 TEOS에 의해 형성된 실리콘 산화막의 선택성에 대해 설명한다.
도5로부터 명백한 바와 같이, TEOS에 의해 형성된 실리콘 산화막은 처리 온도가 100 ℃ 내지 600 ℃의 전체 범위 내에서 깎아내어져 있지만, 처리 온도가 300 ℃이고 처리 압력이 7.6 Torr인 경우, 처리 온도가 400 ℃이고 처리 압력이 "VAC" 및 7.6 Torr인 경우에는 각각 깎아냄량이 케미컬 산화막의 깎아냄량보다도 적게 되 어 있다. 따라서, 처리 온도가 300 ℃ 내지 400 ℃ 범위 내이고 또한 처리 압력이 7.6 Torr 이하일 때에 있어서는 TEOS에 의해 형성한 실리콘 산화막에 대해 케미컬 산화막을 선택적으로 깎아낼 수 있는 것이 판명된다.
다음에 케미컬 산화막과 열산화 처리에 의해 형성된 열산화막(SiO2)의 선택성에 대해 설명한다.
도5로부터 명백한 바와 같이, 열산화 처리에 의해 형성된 실리콘 산화막은 처리 온도가 100 ℃ 내지 600 ℃의 전체 범위 내에서 깎아내어져 있지만, 처리 온도가 100 ℃이고 처리 압력 "VAC"인 경우, 처리 온도가 300 ℃이고 처리 압력이 7.6 Torr, 150 Torr, 400 Torr(NH3가 농후한 상태일 때)인 경우, 처리 온도가 400 ℃이고 처리 압력이 "VAC" 내지 400 Torr인 경우, 처리 온도가 600 ℃이고 처리 압력이 "VAC" 및 7.6 Torr인 경우에는 각각 깎아냄량이 케미컬 산화막의 깎아냄량보다도 적게 되어 있다. 따라서, 처리 온도가 100 ℃ 내지 600 ℃의 전체 범위 내에서 열산화 처리에 의해 형성한 실리콘 산화막에 대해 케미컬 산화막을 선택적으로 깎아낼 수 있는 것이 판명된다.
또한 도5로부터 명백한 바와 같이, HF 가스와 NH3 가스의 혼합 가스에 의하면 케미컬 산화막뿐만 아니라 TEOS로 형성된 실리콘 산화막, 열처리에 의해 형성된 실리콘 산화막도 깎아낼 수 있으므로, 다른 실리콘 산화막, 예를 들어 실리콘 기판 상에 형성되는 자연 산화막이나 열CVD 처리나 플라즈마 CVD 처리에 의해 퇴적하여 형성되는 실리콘 산화막 등도 깎아낼 수 있다.
다음에, HF 가스에 대해 NH3 가스가 더욱 농후한 유량비에 있어서의 선택 에칭성에 대해 검토하였으므로 그 평가 결과에 대해 설명한다.
도6은 케미컬 산화막과 이 이외의 실리콘 산화막이나 실리콘 함유 재료와의 선택성 데이터를 나타낸 도면, 도7은 도6의 데이터를 나타낸 막대 그래프로, "TOP"과 "BTM"의 데이터에 대해 각각 나타내고 있다.
여기서는 앞서 설명한 도5에 나타낸 경우보다도, NH3 가스가 더욱 농후한 영역에 대해 검토를 행하고 있고, 구체적으로는 HF 가스 : NH3 가스의 유량비가 1 : 10 내지 1 : 50의 범위인 영역에 대해 행하고 있다. 여기서, 처리 온도, 처리 압력, 처리 시간은 도5에 나타낸 프로세스 조건 중에서 평균적인 값으로 각각 설정하고 있고, 구체적으로는 처리 온도는 200 ℃, 처리 압력은 150 Torr, 처리 시간은 10분으로 각각 설정하고 있다. 또한, 프로세스 가스에 대해서는 NH3 가스를 1820 sccm에 고정하고, HF 가스의 유량을 변화시킴으로써 양 가스의 유량비를 변화시키고 있다. 또한, 웨이퍼의 처리 매수는 150매이다.
도6 및 도7로부터 명백한 바와 같이, HF : NH3의 유량비를 1 : 10 내지 1 : 50까지 1 : 10, 1 : 20, 1 : 50과 같이 변화시켜도 폴리실리콘막의 에칭량(깎아냄량)은 약 제로이며 거의 깎여 있지 않은 데 반해, 케미컬 산화막의 에칭량은 0.41 내지 0.57 nm의 범위에서 안정적으로 깎여 있고, 이 점으로부터 상기 유량비의 전체 범위에 있어서 폴리실리콘막에 대해 케미컬 산화막을 선택적으로 에칭하는 것을 확인할 수 있었다.
또한 케미컬 산화막과 SiN막, TEOS막 및 열산화막 사이의 선택 에칭도가 커질수록 그 에칭량은 점차 작아지고 있다.
또한 SiN막 및 열산화막에 대해서는, HF : NH3비가 1 : 10일 때에는 SiN막과 열산화막의 에칭량은 모두 케미컬 산화막의 에칭량과 대략 동일하거나 혹은 이보다 많이 에칭되어 있다. 그러나, HF : NH3비가 1 : 20일 때에는 SiN막과 열산화막의 에칭량은 모두 케미컬 산화막의 에칭량보다도 상당히 적어져 있고, 특히 HF : NH3비가 150일 때에는 SiN막과 열산화막의 에칭량은 모두 대략 제로로 되어 있다. 이 결과, SiN막, TEOS막, 열산화막의 에칭을 억제하면서 케미컬 산화막을 가능한 한 깎기 위해서는, 가능한 한 NH3 가스를 농후한 상태로 하는 것이 좋고, 바람직하게는 HF : NH3비를 1 : 20 내지 1 : 50의 범위 내로 설정하는 것이 좋은 것을 확인할 수 있었다.
또한, 도1에 도시한 장치예에 있어서는 본 발명의 이해를 용이하게 하기 위해 가스 공급원으로서 HF 가스 공급계(38)와 NH3 가스 공급계(40)를 설치한 경우를 예로 들어 설명하였지만, 이에 한정되지 않고 다른 처리에 필요로 하는 가스 공급원을 설치하여 연속 처리를 행하도록 해도 좋다. 이 일예로서 도8은 수증기나 수증기를 형성하기 위한 가스를 공급하는 산화용 가스 공급계를 병설한 처리 장치의 구성도를 도시하고 있다. 또한, 도1에 도시한 구성 부분과 동일 구성 부분에 대해 서는 동일 부호를 붙이고 그 설명을 생략한다.
도8에 도시한 바와 같이, 여기서는 가스 공급원으로서 상기 HF 가스 공급계(38) 및 NH3 가스 공급계(40) 외에 산화용 가스 공급계(80)가 설치되어 있다. 구체적으로는, 이 산화용 가스 공급계(80)로서는 H2 가스원(80A)과 O2 가스원(80B)을 각각 설치하여, 각각의 가스를 유량 제어기(82A, 82B)가 각각 개재 설치된 가스 유로(84A, 84B)를 거쳐서 각 가스 노즐(86A, 86B)로부터 필요에 따라서 처리 용기(18) 내로 도입할 수 있도록 되어 있다.
이와 같이, H2 가스와 O2 가스를 처리 용기(18) 내로 공급함으로써 예를 들어 이들 가스를 처리 용기(18) 내에서 연소시켜 수증기를 발생시키고, 이에 의해 예를 들어 실리콘 기판의 표면에 열산화 처리를 실시하여 열산화막을 형성할 수 있도록 되어 있다.
따라서, 도8에 도시한 이 처리 장치에 따르면 처음에 HF 가스와 NH3 가스를 공급하여 웨이퍼 표면에 부착되어 있는 케미컬 산화막의 제거 처리를 행하여 HF 가스와 NH3 가스의 공급을 정지하고, 다음에 연속하여 H2 가스와 O2 가스를 공급하여 수증기를 발생시킴으로써 열산화 처리를 행하여, 예를 들어 게이트 산화막이 되는 열산화막을 연속하여 형성할 수 있다.
또한, 상기 산화용 가스 공급계(80)로서 H2 가스와 O2 가스를 연소시키는 외부 연소 장치를 설치하거나 촉매를 이용한 수증기 발생 장치를 이용하여, 발생한 수증기를 처리 용기(18) 내로 도입시키도록 해도 된다.
또한 다른 일예로서 도7은 실리콘막 형성용 가스를 공급하는 실리콘막 형성용 가스 공급계를 병설한 처리 장치의 구성도를 도시하고 있다. 또한, 도1에 도시한 구성 부분과 동일 구성 부분에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도9에 도시한 바와 같이, 여기서는 가스 공급원으로서 상기 HF 가스 공급계(38) 및 NH3 가스 공급계(40) 외에 실리콘막 형성용 가스 공급계(90)가 설치되어 있다. 구체적으로는, 이 실리콘막 형성용 가스 공급계(90)로서는 모노실란(SiH4) 가스원(90A)을 설치하여, 이 가스를 유량 제어기(92A)가 개재 설치된 가스 유로(94A)를 거쳐서 가스 노즐(96A)로부터 필요에 따라서 처리 용기(18) 내로 도입할 수 있도록 되어 있다.
또한 동시에 도펀트(불순물)를 도입하기 위해 도펀트 가스원으로서 예를 들어 모노게르마늄(GeH4) 가스원(90B)이 설치되어 있고, 이 가스를 유량 제어기(92B)가 개재 설치된 가스 유로(94B)를 거쳐서 가스 노즐(96B)로부터 필요에 따라서 처리 용기(18) 내로 도입할 수 있도록 되어 있다.
이와 같이 모노실란과 모노게르마늄을 처리 용기(18) 내로 공급함으로써, 도펀트로서 게르마늄이 도입된 실리콘막(폴리실리콘막)을 형성할 수 있도록 되어 있다.
따라서, 도9에 도시한 이 처리 장치에 따르면 처음에 HF 가스와 NH3 가스를 공급하여 웨이퍼 표면에 부착되어 있는 케미컬 산화막의 제거 처리를 행하여 HF 가스와 NH3 가스의 공급을 정지하고, 다음에 연속하여 모노실란 가스와 모노게르마늄 가스를 공급하여 불순물로서 게르마늄이 도입된 실리콘막을 연속하여 형성할 수 있다. 또한 이 경우, 온도를 적절하게 선택함으로써 게르마늄이 도핑된 에피택셜막도 형성할 수 있다. 또한 도8과 도9의 장치 구성을 조합하여 케미컬 산화막 제거 처리 후 게이트 산화막 형성 및 실리콘 게이트 전극 형성을 연속 처리할 수 있는 장치 구성으로 할 수도 있다.
여기서는 케미컬 산화막을 제거한 후에 열산화막이나 게르마늄이 도입된 실리콘막을 연속하여 형성하는 경우를 예로 들어 설명하였지만, 케미컬 산화막을 제거한 후에 금속막이나 질화막이나 다른 절연막을 형성하도록 해도 좋다. 또한 이 경우, 전술한 바와 같이 케미컬 산화막이 아닌 전술한 바와 같이 예를 들어 자연 산화막을 본 발명 방법에 의해 제거한 후에 상기한 연속 처리를 행해도 좋다.
또한 상기 실시예에서는 2중관 구조의 처리 장치를 예로 들어 설명하였지만, 이는 단순히 일예를 나타낸 것에 불과하며, 예를 들어 단관 구조의 처리 장치에도 본 발명을 적용할 수 있고, 이 경우에는 처리 용기의 하방으로부터 혹은 상방으로부터 각 가스를 도입하여, 상방보다 혹은 하방보다 처리 용기 내를 진공화하도록 구성한다.
또한, 본 발명 방법은 상술한 바와 같은 한 번에 다수매의 반도체 웨이퍼에 대해 산화 처리할 수 있는 배치(batch)식 처리 장치에 한정되지 않으며, 처리 용기 내의 적재대(지지 수단)에 반도체 웨이퍼를 적재하여 가열 수단으로서 램프 가열 혹은 히터 가열에 의해 1매씩 산화 처리하는 낱장식 처리 장치에도 적용할 수 있다.
또한, 피처리체로서는 반도체 웨이퍼에 한정되지 않고, LCD 기판, 유리 기판 등에도 적용할 수 있다.
이상 설명한 바와 같이, 본 발명의 실리콘 산화막의 제거 방법 및 처리 장치에 따르면 다음과 같이 우수한 작용 효과를 발휘할 수 있다.
본원에 관한 발명에 따르면, HF 가스와 NH3 가스의 혼합 가스를 이용함으로써 피처리체의 표면에 형성되어 있는 실리콘 산화막을 효율적으로 제거할 수 있다.
또한, 실리콘 재료에 대해 케미컬 산화막으로 이루어지는 실리콘 산화막을 선택성 좋게 에칭하여 제거할 수 있다.
또한, 실리콘 질화막에 대해 케미컬 산화막으로 이루어지는 실리콘 산화막을 선택성 좋게 에칭하여 제거할 수 있다.
또한, TEOS(테트라에틸오르토실리케이트)에 의해 형성된 실리콘 산화막에 대해 케미컬 산화막으로 이루어지는 실리콘 산화막을 선택성 좋게 에칭하여 제거할 수 있다.
또한, 열산화막(SiO2)에 대해 케미컬 산화막으로 이루어지는 실리콘 산화막을 선택성 좋게 에칭하여 제거할 수 있다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 진공화 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 형성되어 있는 실리콘 산화막이며, H2O2 와 NH4OH의 혼합 용액을 사용한 케미컬 처리에 의해 형성된 케미컬 산화막을 제거하기 위한 케미컬 산화막의 제거 방법에 있어서,
    HF 가스와 NH3 가스의 혼합 가스를 이용하여 상기 케미컬 산화막을 제거하고,
    실리콘 질화막에 대한 상기 케미컬 산화막의 선택성을 얻기 위해 처리 온도는 200 ℃ 내지 600 ℃의 범위 내인 것을 특징으로 하는 케미컬 산화막의 제거 방법.
  8. 진공화 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 형성되어 있는 실리콘 산화막이며, H2O2 와 NH4OH의 혼합 용액을 사용한 케미컬 처리에 의해 형성된 케미컬 산화막을 제거하기 위한 케미컬 산화막의 제거 방법에 있어서,
    HF 가스와 NH3 가스의 혼합 가스를 이용하여 상기 케미컬 산화막을 제거하고,
    TEOS에 의해 형성된 실리콘 산화막에 대한 상기 케미컬 산화막의 선택성을 얻기 위해 처리 온도는 300 ℃ 내지 400 ℃의 범위 내인 것을 특징으로 하는 케미컬 산화막의 제거 방법.
  9. 진공화 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 형성되어 있는 실리콘 산화막이며, H2O2 와 NH4OH의 혼합 용액을 사용한 케미컬 처리에 의해 형성된 케미컬 산화막을 제거하기 위한 케미컬 산화막의 제거 방법에 있어서,
    HF 가스와 NH3 가스의 혼합 가스를 이용하여 상기 케미컬 산화막을 제거하고,
    열산화막에 대한 상기 케미컬 산화막의 선택성을 얻기 위해 처리 온도는 100 ℃ 내지 600 ℃의 범위 내로 설정되는 것을 특징으로 하는 케미컬 산화막의 제거 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 HF 가스와 NH3 가스의 유량비는 1 : 10 내지 1 : 50의 범위 내로 설정되는 것을 특징으로 하는 케미컬 산화막의 제거 방법.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 처리 압력은 1011 Pa(7.6 Torr) 이하로 설정되는 것을 특징으로 하는 케미컬 산화막의 제거 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020057016676A 2003-04-22 2004-04-20 케미컬 산화막의 제거 방법 KR101046523B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003117664 2003-04-22
JPJP-P-2003-00117664 2003-04-22
PCT/JP2004/005643 WO2004095559A1 (ja) 2003-04-22 2004-04-20 シリコン酸化膜の除去方法及び処理装置

Publications (2)

Publication Number Publication Date
KR20060002805A KR20060002805A (ko) 2006-01-09
KR101046523B1 true KR101046523B1 (ko) 2011-07-04

Family

ID=33308046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057016676A KR101046523B1 (ko) 2003-04-22 2004-04-20 케미컬 산화막의 제거 방법

Country Status (5)

Country Link
US (1) US7611995B2 (ko)
KR (1) KR101046523B1 (ko)
CN (2) CN100377317C (ko)
TW (1) TW200501254A (ko)
WO (1) WO2004095559A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705385B2 (en) * 2005-09-12 2010-04-27 International Business Machines Corporation Selective deposition of germanium spacers on nitride
JP4762998B2 (ja) * 2005-10-27 2011-08-31 東京エレクトロン株式会社 処理方法及び記録媒体
US20070238301A1 (en) * 2006-03-28 2007-10-11 Cabral Stephen H Batch processing system and method for performing chemical oxide removal
US8343280B2 (en) * 2006-03-28 2013-01-01 Tokyo Electron Limited Multi-zone substrate temperature control system and method of operating
US7718032B2 (en) 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
JP4994724B2 (ja) * 2006-07-07 2012-08-08 株式会社東芝 成膜装置及び成膜方法
JP4939864B2 (ja) * 2006-07-25 2012-05-30 東京エレクトロン株式会社 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
JP4776575B2 (ja) 2007-03-28 2011-09-21 株式会社東芝 表面処理方法、エッチング処理方法および電子デバイスの製造方法
WO2009001774A1 (ja) * 2007-06-22 2008-12-31 Ulvac, Inc. 半導体ウェーハの保護方法及び半導体装置の製造方法
KR101330707B1 (ko) * 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
KR100870914B1 (ko) * 2008-06-03 2008-11-28 주식회사 테스 실리콘 산화막의 건식 식각 방법
JP5158068B2 (ja) * 2009-02-20 2013-03-06 東京エレクトロン株式会社 縦型熱処理装置及び熱処理方法
JP5520552B2 (ja) * 2009-09-11 2014-06-11 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
CN102569020B (zh) * 2010-12-10 2015-01-14 有研新材料股份有限公司 一种8英寸晶圆切口氧化膜去除方法和装置
GB2487716B (en) * 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
JP5661523B2 (ja) * 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5917861B2 (ja) 2011-08-30 2016-05-18 株式会社Screenホールディングス 基板処理方法
JP6110848B2 (ja) * 2012-05-23 2017-04-05 東京エレクトロン株式会社 ガス処理方法
JP6637420B2 (ja) 2013-08-09 2020-01-29 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US10622205B2 (en) * 2015-02-16 2020-04-14 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
WO2017176027A1 (ko) * 2016-04-05 2017-10-12 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6726610B2 (ja) * 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP2018170387A (ja) * 2017-03-29 2018-11-01 東京エレクトロン株式会社 成膜方法及び縦型熱処理装置
JP7038564B2 (ja) * 2018-02-22 2022-03-18 東京エレクトロン株式会社 膜形成方法及び基板処理装置
JP6860537B2 (ja) * 2018-09-25 2021-04-14 株式会社Kokusai Electric クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2022036756A (ja) * 2020-08-24 2022-03-08 キオクシア株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030319A (en) * 1988-12-27 1991-07-09 Kabushiki Kaisha Toshiba Method of oxide etching with condensed plasma reaction product
JP2902012B2 (ja) 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
JP2853211B2 (ja) 1989-11-01 1999-02-03 富士通株式会社 半導体装置の製造方法
US5268069A (en) * 1991-10-28 1993-12-07 International Business Machines Corporation Safe method for etching silicon dioxide
JPH05326464A (ja) 1992-05-15 1993-12-10 Dainippon Screen Mfg Co Ltd 基板表面の気相洗浄方法
JPH0697140A (ja) 1992-09-14 1994-04-08 Toshiba Corp 半導体基板処理方法
US5282925A (en) 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
JP2833946B2 (ja) 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
JPH06244153A (ja) * 1993-02-16 1994-09-02 Matsushita Electric Ind Co Ltd ドライエッチング方法
JPH08195381A (ja) 1995-01-17 1996-07-30 Fujitsu Ltd 半導体装置の製造方法
JPH1140770A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体装置の製造方法および半導体製造装置
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP3436256B2 (ja) 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
US6335261B1 (en) * 2000-05-31 2002-01-01 International Business Machines Corporation Directional CVD process with optimized etchback
US6926843B2 (en) * 2000-11-30 2005-08-09 International Business Machines Corporation Etching of hard masks
KR100520600B1 (ko) * 2003-02-17 2005-10-10 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
WO2004095559A1 (ja) 2004-11-04
CN100533683C (zh) 2009-08-26
KR20060002805A (ko) 2006-01-09
CN1777980A (zh) 2006-05-24
CN100377317C (zh) 2008-03-26
US20060216941A1 (en) 2006-09-28
TW200501254A (en) 2005-01-01
CN101131929A (zh) 2008-02-27
US7611995B2 (en) 2009-11-03
TWI331364B (ko) 2010-10-01

Similar Documents

Publication Publication Date Title
KR101046523B1 (ko) 케미컬 산화막의 제거 방법
KR101014062B1 (ko) 성막 방법 및 성막 장치
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
TWI436425B (zh) 改善選擇性氧化處理之氧化物成長速率的方法
JP4281082B2 (ja) 堆積前の表面調整方法
US7105055B2 (en) In situ growth of oxide and silicon layers
US11335554B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW202013479A (zh) 蝕刻方法及蝕刻裝置
KR20190101893A (ko) 고품질 에칭 저항성 갭필 유전체 막의 퇴적 및 리플로우를 위한 방법
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
US11417518B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
US20240071752A1 (en) Method of processing substrate, substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
KR100935260B1 (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
JP4039385B2 (ja) ケミカル酸化膜の除去方法
KR101139078B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체
JP2007528602A (ja) 高誘電率集積用のシリコンゲルマニウム表面層
US11923191B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
KR100860683B1 (ko) 성막 방법 및 열처리 장치
JP2002176052A (ja) 被処理体の酸化方法及び酸化装置
KR20060042203A (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
JP3578155B2 (ja) 被処理体の酸化方法
JP4851647B2 (ja) 酸化層及びシリコン層のインサイチュウ成長
JP4112591B2 (ja) 半導体装置の製造方法および基板処理装置
JP3552037B2 (ja) シリコン酸化膜の形成方法及び形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 9