JPH1140770A - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置

Info

Publication number
JPH1140770A
JPH1140770A JP9194419A JP19441997A JPH1140770A JP H1140770 A JPH1140770 A JP H1140770A JP 9194419 A JP9194419 A JP 9194419A JP 19441997 A JP19441997 A JP 19441997A JP H1140770 A JPH1140770 A JP H1140770A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
hsg
moving
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9194419A
Other languages
English (en)
Inventor
Kenji Okamura
健司 岡村
Hideji Fujiwara
秀二 藤原
Takao Katsurayama
貴生 葛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9194419A priority Critical patent/JPH1140770A/ja
Priority to GB9815387A priority patent/GB2327534B/en
Priority to KR1019980028870A priority patent/KR100304136B1/ko
Priority to US09/116,899 priority patent/US6143619A/en
Priority to CN98117219A priority patent/CN1207579A/zh
Publication of JPH1140770A publication Critical patent/JPH1140770A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 再現性の良好なHSG−Si(Hemisp
herical Grained Silicon)を
キャパシタ電極に形成する。 【解決手段】 半導体基板15に希フッ酸処理を行う工
程と、前記処理された半導体基板15を次工程に移動さ
せる工程と、引続いて、HSG−Si形成を行う工程を
含み、該半導体基板15を移動する工程における該半導
体基板15の表面に付着する有機物の量を1ng/cm
2以下に維持する。これにより、再現性の良好なHSG
−Siの形成が可能になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、DRAMの製造方
法および、その製造に有用な製造装置に関し、特に凹凸
を有するDRAMキャパシタ電極の製造方法および、そ
の製造に有用な製造装置に関する。
【0002】
【従来の技術】DRAMの高集積化に伴い、DRAMの
構成要素であるトランジスタやキャパシタは、DRAM
の世代毎に面積の縮小がなされてきている。キャパシタ
においては、ソフトエラー耐性を確保するために一定以
上の容量値、例えば25fF程度が必要である。このた
め、近年、キャパシタにおいては、容量電極の立体化に
よる電極表面積の増大化が進められている。半球状シリ
コン(Hemispherical Grained
Silicon、以下、HSG−Siという)は立体化
電極の例であり、表面積を約2倍にすることができるた
め、64MビットDRAM以降の高集積DRAMの電極
として期待されている。
【0003】図3にHSG−Siを有するキャパシタ電
極の製造方法を示す。図3(a)に示されるように、半
導体基板1上に絶縁膜2が形成された後、絶縁膜2にコ
ンタクトホール3が開孔される。引続いて、リンドープ
されたアモルファスシリコン膜が成膜され、所定の形状
にエッチングされ、キャパシタ電極4が形成される。こ
の状態ではキャパシタ電極4の表面は自然酸化膜5で覆
われている。
【0004】次に希フッ酸処理を行い、図3(b)に示
すように、キャパシタ電極4の表面の自然酸化膜を除去
して、水素終端された清浄なシリコン表面6を形成す
る。続いて、高真空化においてシランガスを照射した
後、高真空雰囲気にて、熱処理を行うことにより、HS
G−Si7がキャパシタ電極4上に形成される(図3
(c))。その後、キャパシタ絶縁膜の形成、キャパシ
タ上部電極の形成工程を経て、DRAMのキャパシタが
形成される。
【0005】従来、半導体製造工場においては、希フッ
酸処理を行う製造装置とHSG−Siを形成する製造装
置とは、クリーンルーム内に孤立して設置される。図4
は従来の設置例の平面図であり、クリーンルームのベイ
11に接して、希フッ酸処理装置12とHSG−Si形
成装置13が孤立して設置される。半導体基板15は、
キャリアカセット16に格納され、図面には記載されて
いないが、AGV(Automated Guided
Vehicle)等の手段によって希フッ酸処理装置
12に移動される(,)。処理完了後、再びAGV
等の手段により、半導体基板15はHSG−Si形成装
置13に移動され(,,)、HSG−Siの形成
後、再度AGV等により、次工程のキャパシタ絶縁膜工
程に移動される(,)。
【0006】
【発明が解決しようとする課題】しかしながら、従来例
におけるHSG−Siの形成では、HSG−Siの形状
の再現性が悪く、図3(d)に示すように、しばしばキ
ャパシタ電極4の表面にHSG−Si7が形成できなく
なるという問題があった。その結果、DRAMキャパシ
タの容量値が小さくなり、製造歩留りや信頼性が悪化す
るという大きな問題が生じていた。
【0007】本発明の目的は、再現性に優れたHSG−
Siの形成方法及び、再現性に優れたHSG−Siの形
成を可能にする製造装置を提供することにある。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
に第1の処理を行う工程と、前記処理された半導体基板
を次工程に移動させる工程と、前工程から搬入された半
導体基板に第2の処理を行う工程とを含み、前記第2の
処理を行う工程に至る半導体基板の表面に付着する有機
物の量は、1ng/cm2以下であることを特徴とする
ものである。
【0009】また前記第1の工程は、シリコン酸化膜を
除去する工程である。
【0010】また前記第2の工程は、半球状シリコン
(Hemispherical Grained Si
licon)を形成する工程である。
【0011】また前記半導体基板を移動する工程は、ケ
ミカルフィルタを含む機構により、該半導体基板に有機
物が付着するのを防止するものである。
【0012】また本発明に係る半導体製造装置は、半導
体基板に第1の処理を行う装置と、前記処理された半導
体基板を次工程に移動させる装置と、前工程から搬入さ
れた半導体基板に第2の処理を行う装置とを含み、前記
第2の処理を行う装置に搬入されるまでの半導体基板の
表面に付着する有機物の量は、1ng/cm2以下であ
ることを特徴とするものである。
【0013】また前記第1の装置は、シリコン酸化膜を
除去する装置である。
【0014】また前記第2の装置は、半球状シリコン
(Hemispherical Grained Si
licon)を形成する装置である。
【0015】また前記半導体基板を移動させる装置は、
ケミカルフィルタを有する機構により、該半導体ウエハ
に有機物が付着するのを防止するものである。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【0017】(実施形態1)図1は、本発明の実施形態
に係る半導体装置の製造方法を工程順に示す断面図であ
る。
【0018】まず図1(a)に示すように、半導体基板
1上に絶縁膜2を形成し、絶縁膜2にコンタクトホール
3を開孔する。引続いて、リンドープされたアモルファ
スシリコン膜を成膜し、所定の形状にエッチングし、キ
ャパシタ電極4を形成する。この状態ではキャパシタ電
極4の表面は、自然酸化膜5で覆われている。
【0019】次に、希フッ酸処理を行い、図1(b)に
示すように、キャパシタ電極4の表面の自然酸化膜5を
除去し、水素終端された清浄なシリコン表面6を形成す
る。続いて、高真空化においてシランガスを照射した
後、高真空雰囲気にて、熱処理を行うことにより、HS
G−Si7をキャパシタ電極4上に形成する(図1
(c))。
【0020】本実施形態においては、上記希フッ酸処理
工程の完了後、HSG−Si形成工程に至る間の半導体
基板表面への有機物の付着量を1ng/cm2以下にす
ることにより、HSG−Si7の形状の再現性を向上さ
せる。図5は、希フッ酸処理を行った後、HSG−Si
形成が開始されるまでの間、半導体基板が移動する間に
半導体基板表面に付着する有機物の量と、キャパシタの
容量値との関係を示している。
【0021】図5において、容量値は規格化されてお
り、HSG−Siが形成されていない場合の容量値を1
としている。有機物の付着量が1ng/cm2を越える
と、容量値が減少するという結果を得た。
【0022】本発明者は、図5に示す測定結果に基づい
て検討を行なった結果、HSG−Si7が十分に形成さ
れているか、或いは形成されていないかを判断する基準
は、有機物の付着量が1ng/cm2の付近を境界とす
るものであるとの結論に達した。さらに、HSG−Si
7は、リンドープトアモルファスシリコン表面をシリコ
ン原子が表面移動し、半球状の結晶粒を形成することに
より形成されると考えられている。半導体基板の表面に
有機物が存在すると、シリコン原子の移動が妨げられ、
十分なHSG−Si7が得られないと理解される。ま
た、有機物は、クリーンルームベイ11に存在してお
り、クリーンルームの構成材料、或いは、他の半導体製
造工程から放出されると考えられる。
【0023】そこで、本実施形態では、希フッ酸処理工
程の完了後、HSG−Si形成工程に至る間の半導体基
板表面への有機物の付着量を1ng/cm2以下にする
ことにより、HSG−Si7の形状の再現性を向上させ
ている。図5に示すように、本実施形態によれば、有機
物の付着量を1ng/cm2以下に設定することによ
り、容量値を2以上の値に向上させている。
【0024】図5によれば、容量値が2以上の値に向上
しているということは、HSG−Siの形状の再現性が
向上していることを意味するものであり、本実施形態に
よれば、DRAMキャパシタの容量値を大きくすること
ができ、製造歩留りや信頼性を向上させることができる
という効果が得られている。なお、HSG−Si7の形
成工程の後、キャパシタ絶縁膜形成、キャパシタ上部電
極形成の工程を経て、DRAMのキャパシタを完成させ
る。
【0025】(実施形態2)図2(a)は、本発明の実
施形態に係る半導体装置の製造装置を示す平面図、
(b)は同正面図である。図2(a)に示すように、本
実施形態に係る半導体装置の製造装置は、次の3つの主
要構成装置、すなわち、希フッ酸処理装置12とHSG
−Si形成装置13と半導体基板を移動させる装置14
とから構成されている。これらは、相互に連結され、ク
リーンルームベイ11に接して設置される。
【0026】半導体基板15は、キャリアカセット16
に格納され、図面には記載されないが、AGV(Aut
omated Guided Vehicle)等の手
段により、半導体基板を移動させる装置14内に設置さ
れる()。そして、半導体基板15を移動する手段で
ある、例えば、キャリア移載ロボット17によって希フ
ッ酸処理装置12に移動される()。
【0027】処理完了後、キャリア移載ロボット17に
より半導体基板15はHSG−Si形成装置13に移動
され(,,)、HSG−Si7を形成した後、キ
ャリア移載ロボット17により半導体基板を移動させる
装置14内に設置される()。その後、半導体基板1
5は再度AGV等により、次工程のキャパシタ絶縁膜工
程に移動される()。
【0028】図2(b)に示すように、半導体基板15
を移動させる装置14は、ケミカルフィルタ19を有し
ている。送風機18によってケミカルフィルタ19、U
LPAフィルタ20に送られた空気は、有機物、パーテ
ィクル等を除去された清浄な空気となり、半導体基板1
5に供給される。この空気は、半導体基板15の下に設
置された吸引孔21を通り、送風機18によって循環さ
れる。循環量は、吸引孔21と外気取入口との開孔率を
変化させることにより、自由に変えることができる。半
導体基板15は、清浄な空気の雰囲気にて移動されるた
め、移動中に半導体基板15の表面に付着する有機物の
量は、1ng/cm2以下に維持することができる。
【0029】
【発明の効果】以上説明したように本発明によれば、半
導体基板に希フッ酸処理を行う工程からHSG−Si形
成を行う工程に至る過程で半導体基板表面に付着する有
機物の量を1ng/cm2以下に維持することにより、
再現性に優れたHSG−Siの形成を行うことができ、
DRAMの容量を安定させて、製品歩留り、信頼性を向
上させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るDRAMのキャパシタ
主要部分の製造方法を工程順に示す断面図である。
【図2】(a)は本発明の実施形態に係る半導体製造装
置を示す平面図、(b)は正面図である。
【図3】従来技術のDRAMのキャパシタ主要部分の製
造方法を示す工程断面図である。
【図4】従来技術の半導体製造装置を示す平面図であ
る。
【図5】キャパシタ容量値の付着有機物量依存性を示す
特性図である。
【符号の説明】
1 半導体基板 2 絶縁膜 3 コンタクトホール 4 キャパシタ電極 5 自然酸化膜 6 清浄なシリコン表面 11 クリーンルーム 12 希フッ酸処理装置 13 HSG−Si形成装置 14 半導体基板を移動する装置 15 半導体基板 16 キャリアカセット 17 キャリア移載ロボット 18 送風機 19 ケミカルフィルタ 20 ULPAフィルタ 21 吸引孔

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板に第1の処理を行う工程と、
    前記処理された半導体基板を次工程に移動させる工程
    と、前工程から搬入された半導体基板に第2の処理を行
    う工程とを含み、 前記第2の処理を行う工程に至る半導体基板の表面に付
    着する有機物の量は、1ng/cm2以下であることを
    特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第1の工程は、シリコン酸化膜を除
    去する工程であることを特徴とする請求項1に記載の半
    導体装置の製造方法。
  3. 【請求項3】 前記第2の工程は、半球状シリコン(H
    emispherical Grained Sili
    con)を形成する工程であることを特徴とする請求項
    1に記載の半導体装置の製造方法。
  4. 【請求項4】 前記半導体基板を移動する工程は、ケミ
    カルフィルタを含む機構により、該半導体基板に有機物
    が付着するのを防止するものであることを特徴とする請
    求項1に記載の半導体装置の製造方法。
  5. 【請求項5】 半導体基板に第1の処理を行う装置と、
    前記処理された半導体基板を次工程に移動させる装置
    と、前工程から搬入された半導体基板に第2の処理を行
    う装置とを含み、 前記第2の処理を行う装置に搬入されるまでの半導体基
    板の表面に付着する有機物の量は、1ng/cm2以下
    であることを特徴とする半導体製造装置。
  6. 【請求項6】 前記第1の装置は、シリコン酸化膜を除
    去する装置であることを特徴とする請求項5に記載の半
    導体製造装置。
  7. 【請求項7】 前記第2の装置は、半球状シリコン(H
    emispherical Grained Sili
    con)を形成する装置であることを特徴とする請求項
    5に記載の半導体製造装置。
  8. 【請求項8】 前記半導体基板を移動させる装置は、ケ
    ミカルフィルタを有する機構により、該半導体ウエハに
    有機物が付着するのを防止するものであることを特徴と
    する請求項5に記載の半導体製造装置。
JP9194419A 1997-07-18 1997-07-18 半導体装置の製造方法および半導体製造装置 Pending JPH1140770A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9194419A JPH1140770A (ja) 1997-07-18 1997-07-18 半導体装置の製造方法および半導体製造装置
GB9815387A GB2327534B (en) 1997-07-18 1998-07-15 Method for manufacturing semiconductor device and semiconductor device manufacturing apparatus
KR1019980028870A KR100304136B1 (ko) 1997-07-18 1998-07-16 반도체장치의제조방법및반도체제조장치
US09/116,899 US6143619A (en) 1997-07-18 1998-07-17 Method for manufacturing semiconductor device and semiconductor device manufacturing apparatus
CN98117219A CN1207579A (zh) 1997-07-18 1998-07-18 半导体器件的制造方法和制造设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9194419A JPH1140770A (ja) 1997-07-18 1997-07-18 半導体装置の製造方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JPH1140770A true JPH1140770A (ja) 1999-02-12

Family

ID=16324298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9194419A Pending JPH1140770A (ja) 1997-07-18 1997-07-18 半導体装置の製造方法および半導体製造装置

Country Status (5)

Country Link
US (1) US6143619A (ja)
JP (1) JPH1140770A (ja)
KR (1) KR100304136B1 (ja)
CN (1) CN1207579A (ja)
GB (1) GB2327534B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242901B2 (ja) 1999-06-18 2001-12-25 日本エー・エス・エム株式会社 半導体形成方法及び装置
JP3400756B2 (ja) * 1999-09-22 2003-04-28 日本エー・エス・エム株式会社 半導体素子の製造方法
JP2004210421A (ja) * 2002-12-26 2004-07-29 Semiconductor Energy Lab Co Ltd 製造システム、並びに処理装置の操作方法
US8038786B2 (en) 2003-03-17 2011-10-18 Hae-Wook Lee Composition for cutting off heat-ray, film formed therefrom, and method for forming the composition and the film
TW200501254A (en) * 2003-04-22 2005-01-01 Tokyo Electron Ltd Method for removing silicon oxide film and processing apparatus
JP4744175B2 (ja) * 2005-03-31 2011-08-10 東京エレクトロン株式会社 基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067542B2 (ja) * 1984-11-22 1994-01-26 株式会社日立製作所 製造装置
US4877757A (en) * 1987-07-16 1989-10-31 Texas Instruments Incorporated Method of sequential cleaning and passivating a GaAs substrate using remote oxygen plasma
JPH02222518A (ja) * 1989-02-23 1990-09-05 Nec Corp 半導体装置の製造方法
JP2809038B2 (ja) * 1992-03-25 1998-10-08 松下電器産業株式会社 環境制御装置および環境制御方法
JPH0689837A (ja) * 1992-09-08 1994-03-29 Fujitsu Ltd 基板処理装置
JPH06151763A (ja) * 1992-10-30 1994-05-31 Nec Corp 半導体装置の製造方法
US5515618A (en) * 1992-12-14 1996-05-14 Ebara Corporation Substrate transportation system
US5518542A (en) * 1993-11-05 1996-05-21 Tokyo Electron Limited Double-sided substrate cleaning apparatus
JPH07226382A (ja) * 1994-02-10 1995-08-22 Tokyo Electron Ltd 熱処理装置
US5713791A (en) * 1995-04-06 1998-02-03 Motorola, Inc. Modular cleanroom conduit and method for its use
JP3519212B2 (ja) * 1995-06-13 2004-04-12 高砂熱学工業株式会社 清浄な資材用保管庫
US5634974A (en) * 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon

Also Published As

Publication number Publication date
KR19990013946A (ko) 1999-02-25
US6143619A (en) 2000-11-07
GB2327534B (en) 2002-04-24
CN1207579A (zh) 1999-02-10
KR100304136B1 (ko) 2001-10-19
GB9815387D0 (en) 1998-09-16
GB2327534A (en) 1999-01-27

Similar Documents

Publication Publication Date Title
US5885869A (en) Method for uniformly doping hemispherical grain polycrystalline silicon
JP4422217B2 (ja) HSG−Si膜の製造方法
US6329268B1 (en) Semiconductor cleaning method
JP3187364B2 (ja) 半導体装置の製造方法
US6537876B2 (en) Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process
JP3246476B2 (ja) 容量素子の製造方法、及び、容量素子
JPH1140770A (ja) 半導体装置の製造方法および半導体製造装置
US5909625A (en) Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device
JPH0567730A (ja) 半導体素子の構造および半導体素子の製造方法
JP3071284B2 (ja) 半導体素子の製造方法
US6211077B1 (en) Method for forming polycrystal silicon film for semiconductor elements
JPH10335607A (ja) 半導体装置の製造方法
US6211010B1 (en) Method of forming hemispherical grains on a surface comprising pre-cleaning the surface in-situ with plasma
JP2882217B2 (ja) 半導体素子の製造方法
JPH09232529A (ja) 半導体記憶装置およびその製造方法
KR100277877B1 (ko) 반도체 소자의 커패시터 제조 방법
US6242278B1 (en) Method for forming polycrystal silicon film for semiconductor elements
JP2002134713A (ja) 半導体装置の製造方法
US20050095778A1 (en) Method for forming capacitor of semiconductor device
KR100234417B1 (ko) 반구형 실리콘막을 사용하는 커패시터 형성방법
US6624038B2 (en) Capacitor electrode having uneven surface formed by using hemispherical grained silicon
JP2004015067A (ja) 半導体素子のキャパシタ製造方法
JPH1022474A (ja) 半導体装置の製造方法
CN1180470C (zh) 制作半导体存贮器件的电容器下电极的方法
JP2004349616A (ja) 半導体装置の製造方法および半導体製造装置