JPH1140770A - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置Info
- Publication number
- JPH1140770A JPH1140770A JP9194419A JP19441997A JPH1140770A JP H1140770 A JPH1140770 A JP H1140770A JP 9194419 A JP9194419 A JP 9194419A JP 19441997 A JP19441997 A JP 19441997A JP H1140770 A JPH1140770 A JP H1140770A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- hsg
- moving
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 再現性の良好なＨＳＧ−Ｓｉ（Ｈｅｍｉｓｐ
ｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉｌｉｃｏｎ）を
キャパシタ電極に形成する。 【解決手段】 半導体基板１５に希フッ酸処理を行う工
程と、前記処理された半導体基板１５を次工程に移動さ
せる工程と、引続いて、ＨＳＧ−Ｓｉ形成を行う工程を
含み、該半導体基板１５を移動する工程における該半導
体基板１５の表面に付着する有機物の量を１ｎｇ／ｃｍ
2以下に維持する。これにより、再現性の良好なＨＳＧ
−Ｓｉの形成が可能になる。
ｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉｌｉｃｏｎ）を
キャパシタ電極に形成する。 【解決手段】 半導体基板１５に希フッ酸処理を行う工
程と、前記処理された半導体基板１５を次工程に移動さ
せる工程と、引続いて、ＨＳＧ−Ｓｉ形成を行う工程を
含み、該半導体基板１５を移動する工程における該半導
体基板１５の表面に付着する有機物の量を１ｎｇ／ｃｍ
2以下に維持する。これにより、再現性の良好なＨＳＧ
−Ｓｉの形成が可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭの製造方
法および、その製造に有用な製造装置に関し、特に凹凸
を有するＤＲＡＭキャパシタ電極の製造方法および、そ
の製造に有用な製造装置に関する。
法および、その製造に有用な製造装置に関し、特に凹凸
を有するＤＲＡＭキャパシタ電極の製造方法および、そ
の製造に有用な製造装置に関する。
【０００２】
【従来の技術】ＤＲＡＭの高集積化に伴い、ＤＲＡＭの
構成要素であるトランジスタやキャパシタは、ＤＲＡＭ
の世代毎に面積の縮小がなされてきている。キャパシタ
においては、ソフトエラー耐性を確保するために一定以
上の容量値、例えば２５ｆＦ程度が必要である。このた
め、近年、キャパシタにおいては、容量電極の立体化に
よる電極表面積の増大化が進められている。半球状シリ
コン（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ
Ｓｉｌｉｃｏｎ、以下、ＨＳＧ−Ｓｉという）は立体化
電極の例であり、表面積を約２倍にすることができるた
め、６４ＭビットＤＲＡＭ以降の高集積ＤＲＡＭの電極
として期待されている。
構成要素であるトランジスタやキャパシタは、ＤＲＡＭ
の世代毎に面積の縮小がなされてきている。キャパシタ
においては、ソフトエラー耐性を確保するために一定以
上の容量値、例えば２５ｆＦ程度が必要である。このた
め、近年、キャパシタにおいては、容量電極の立体化に
よる電極表面積の増大化が進められている。半球状シリ
コン（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ
Ｓｉｌｉｃｏｎ、以下、ＨＳＧ−Ｓｉという）は立体化
電極の例であり、表面積を約２倍にすることができるた
め、６４ＭビットＤＲＡＭ以降の高集積ＤＲＡＭの電極
として期待されている。
【０００３】図３にＨＳＧ−Ｓｉを有するキャパシタ電
極の製造方法を示す。図３（ａ）に示されるように、半
導体基板１上に絶縁膜２が形成された後、絶縁膜２にコ
ンタクトホール３が開孔される。引続いて、リンドープ
されたアモルファスシリコン膜が成膜され、所定の形状
にエッチングされ、キャパシタ電極４が形成される。こ
の状態ではキャパシタ電極４の表面は自然酸化膜５で覆
われている。
極の製造方法を示す。図３（ａ）に示されるように、半
導体基板１上に絶縁膜２が形成された後、絶縁膜２にコ
ンタクトホール３が開孔される。引続いて、リンドープ
されたアモルファスシリコン膜が成膜され、所定の形状
にエッチングされ、キャパシタ電極４が形成される。こ
の状態ではキャパシタ電極４の表面は自然酸化膜５で覆
われている。
【０００４】次に希フッ酸処理を行い、図３（ｂ）に示
すように、キャパシタ電極４の表面の自然酸化膜を除去
して、水素終端された清浄なシリコン表面６を形成す
る。続いて、高真空化においてシランガスを照射した
後、高真空雰囲気にて、熱処理を行うことにより、ＨＳ
Ｇ−Ｓｉ７がキャパシタ電極４上に形成される（図３
（ｃ））。その後、キャパシタ絶縁膜の形成、キャパシ
タ上部電極の形成工程を経て、ＤＲＡＭのキャパシタが
形成される。
すように、キャパシタ電極４の表面の自然酸化膜を除去
して、水素終端された清浄なシリコン表面６を形成す
る。続いて、高真空化においてシランガスを照射した
後、高真空雰囲気にて、熱処理を行うことにより、ＨＳ
Ｇ−Ｓｉ７がキャパシタ電極４上に形成される（図３
（ｃ））。その後、キャパシタ絶縁膜の形成、キャパシ
タ上部電極の形成工程を経て、ＤＲＡＭのキャパシタが
形成される。
【０００５】従来、半導体製造工場においては、希フッ
酸処理を行う製造装置とＨＳＧ−Ｓｉを形成する製造装
置とは、クリーンルーム内に孤立して設置される。図４
は従来の設置例の平面図であり、クリーンルームのベイ
１１に接して、希フッ酸処理装置１２とＨＳＧ−Ｓｉ形
成装置１３が孤立して設置される。半導体基板１５は、
キャリアカセット１６に格納され、図面には記載されて
いないが、ＡＧＶ（Ａｕｔｏｍａｔｅｄ Ｇｕｉｄｅｄ
Ｖｅｈｉｃｌｅ）等の手段によって希フッ酸処理装置
１２に移動される（，）。処理完了後、再びＡＧＶ
等の手段により、半導体基板１５はＨＳＧ−Ｓｉ形成装
置１３に移動され（，，）、ＨＳＧ−Ｓｉの形成
後、再度ＡＧＶ等により、次工程のキャパシタ絶縁膜工
程に移動される（，）。
酸処理を行う製造装置とＨＳＧ−Ｓｉを形成する製造装
置とは、クリーンルーム内に孤立して設置される。図４
は従来の設置例の平面図であり、クリーンルームのベイ
１１に接して、希フッ酸処理装置１２とＨＳＧ−Ｓｉ形
成装置１３が孤立して設置される。半導体基板１５は、
キャリアカセット１６に格納され、図面には記載されて
いないが、ＡＧＶ（Ａｕｔｏｍａｔｅｄ Ｇｕｉｄｅｄ
Ｖｅｈｉｃｌｅ）等の手段によって希フッ酸処理装置
１２に移動される（，）。処理完了後、再びＡＧＶ
等の手段により、半導体基板１５はＨＳＧ−Ｓｉ形成装
置１３に移動され（，，）、ＨＳＧ−Ｓｉの形成
後、再度ＡＧＶ等により、次工程のキャパシタ絶縁膜工
程に移動される（，）。
【０００６】
【発明が解決しようとする課題】しかしながら、従来例
におけるＨＳＧ−Ｓｉの形成では、ＨＳＧ−Ｓｉの形状
の再現性が悪く、図３（ｄ）に示すように、しばしばキ
ャパシタ電極４の表面にＨＳＧ−Ｓｉ７が形成できなく
なるという問題があった。その結果、ＤＲＡＭキャパシ
タの容量値が小さくなり、製造歩留りや信頼性が悪化す
るという大きな問題が生じていた。
におけるＨＳＧ−Ｓｉの形成では、ＨＳＧ−Ｓｉの形状
の再現性が悪く、図３（ｄ）に示すように、しばしばキ
ャパシタ電極４の表面にＨＳＧ−Ｓｉ７が形成できなく
なるという問題があった。その結果、ＤＲＡＭキャパシ
タの容量値が小さくなり、製造歩留りや信頼性が悪化す
るという大きな問題が生じていた。
【０００７】本発明の目的は、再現性に優れたＨＳＧ−
Ｓｉの形成方法及び、再現性に優れたＨＳＧ−Ｓｉの形
成を可能にする製造装置を提供することにある。
Ｓｉの形成方法及び、再現性に優れたＨＳＧ−Ｓｉの形
成を可能にする製造装置を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
に第１の処理を行う工程と、前記処理された半導体基板
を次工程に移動させる工程と、前工程から搬入された半
導体基板に第２の処理を行う工程とを含み、前記第２の
処理を行う工程に至る半導体基板の表面に付着する有機
物の量は、１ｎｇ／ｃｍ2以下であることを特徴とする
ものである。
め、本発明に係る半導体装置の製造方法は、半導体基板
に第１の処理を行う工程と、前記処理された半導体基板
を次工程に移動させる工程と、前工程から搬入された半
導体基板に第２の処理を行う工程とを含み、前記第２の
処理を行う工程に至る半導体基板の表面に付着する有機
物の量は、１ｎｇ／ｃｍ2以下であることを特徴とする
ものである。
【０００９】また前記第１の工程は、シリコン酸化膜を
除去する工程である。
除去する工程である。
【００１０】また前記第２の工程は、半球状シリコン
（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉ
ｌｉｃｏｎ）を形成する工程である。
（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉ
ｌｉｃｏｎ）を形成する工程である。
【００１１】また前記半導体基板を移動する工程は、ケ
ミカルフィルタを含む機構により、該半導体基板に有機
物が付着するのを防止するものである。
ミカルフィルタを含む機構により、該半導体基板に有機
物が付着するのを防止するものである。
【００１２】また本発明に係る半導体製造装置は、半導
体基板に第１の処理を行う装置と、前記処理された半導
体基板を次工程に移動させる装置と、前工程から搬入さ
れた半導体基板に第２の処理を行う装置とを含み、前記
第２の処理を行う装置に搬入されるまでの半導体基板の
表面に付着する有機物の量は、１ｎｇ／ｃｍ2以下であ
ることを特徴とするものである。
体基板に第１の処理を行う装置と、前記処理された半導
体基板を次工程に移動させる装置と、前工程から搬入さ
れた半導体基板に第２の処理を行う装置とを含み、前記
第２の処理を行う装置に搬入されるまでの半導体基板の
表面に付着する有機物の量は、１ｎｇ／ｃｍ2以下であ
ることを特徴とするものである。
【００１３】また前記第１の装置は、シリコン酸化膜を
除去する装置である。
除去する装置である。
【００１４】また前記第２の装置は、半球状シリコン
（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉ
ｌｉｃｏｎ）を形成する装置である。
（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉ
ｌｉｃｏｎ）を形成する装置である。
【００１５】また前記半導体基板を移動させる装置は、
ケミカルフィルタを有する機構により、該半導体ウエハ
に有機物が付着するのを防止するものである。
ケミカルフィルタを有する機構により、該半導体ウエハ
に有機物が付着するのを防止するものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【００１７】（実施形態１）図１は、本発明の実施形態
に係る半導体装置の製造方法を工程順に示す断面図であ
る。
に係る半導体装置の製造方法を工程順に示す断面図であ
る。
【００１８】まず図１（ａ）に示すように、半導体基板
１上に絶縁膜２を形成し、絶縁膜２にコンタクトホール
３を開孔する。引続いて、リンドープされたアモルファ
スシリコン膜を成膜し、所定の形状にエッチングし、キ
ャパシタ電極４を形成する。この状態ではキャパシタ電
極４の表面は、自然酸化膜５で覆われている。
１上に絶縁膜２を形成し、絶縁膜２にコンタクトホール
３を開孔する。引続いて、リンドープされたアモルファ
スシリコン膜を成膜し、所定の形状にエッチングし、キ
ャパシタ電極４を形成する。この状態ではキャパシタ電
極４の表面は、自然酸化膜５で覆われている。
【００１９】次に、希フッ酸処理を行い、図１（ｂ）に
示すように、キャパシタ電極４の表面の自然酸化膜５を
除去し、水素終端された清浄なシリコン表面６を形成す
る。続いて、高真空化においてシランガスを照射した
後、高真空雰囲気にて、熱処理を行うことにより、ＨＳ
Ｇ−Ｓｉ７をキャパシタ電極４上に形成する（図１
（ｃ））。
示すように、キャパシタ電極４の表面の自然酸化膜５を
除去し、水素終端された清浄なシリコン表面６を形成す
る。続いて、高真空化においてシランガスを照射した
後、高真空雰囲気にて、熱処理を行うことにより、ＨＳ
Ｇ−Ｓｉ７をキャパシタ電極４上に形成する（図１
（ｃ））。
【００２０】本実施形態においては、上記希フッ酸処理
工程の完了後、ＨＳＧ−Ｓｉ形成工程に至る間の半導体
基板表面への有機物の付着量を１ｎｇ／ｃｍ2以下にす
ることにより、ＨＳＧ−Ｓｉ７の形状の再現性を向上さ
せる。図５は、希フッ酸処理を行った後、ＨＳＧ−Ｓｉ
形成が開始されるまでの間、半導体基板が移動する間に
半導体基板表面に付着する有機物の量と、キャパシタの
容量値との関係を示している。
工程の完了後、ＨＳＧ−Ｓｉ形成工程に至る間の半導体
基板表面への有機物の付着量を１ｎｇ／ｃｍ2以下にす
ることにより、ＨＳＧ−Ｓｉ７の形状の再現性を向上さ
せる。図５は、希フッ酸処理を行った後、ＨＳＧ−Ｓｉ
形成が開始されるまでの間、半導体基板が移動する間に
半導体基板表面に付着する有機物の量と、キャパシタの
容量値との関係を示している。
【００２１】図５において、容量値は規格化されてお
り、ＨＳＧ−Ｓｉが形成されていない場合の容量値を１
としている。有機物の付着量が１ｎｇ／ｃｍ2を越える
と、容量値が減少するという結果を得た。
り、ＨＳＧ−Ｓｉが形成されていない場合の容量値を１
としている。有機物の付着量が１ｎｇ／ｃｍ2を越える
と、容量値が減少するという結果を得た。
【００２２】本発明者は、図５に示す測定結果に基づい
て検討を行なった結果、ＨＳＧ−Ｓｉ７が十分に形成さ
れているか、或いは形成されていないかを判断する基準
は、有機物の付着量が１ｎｇ／ｃｍ2の付近を境界とす
るものであるとの結論に達した。さらに、ＨＳＧ−Ｓｉ
７は、リンドープトアモルファスシリコン表面をシリコ
ン原子が表面移動し、半球状の結晶粒を形成することに
より形成されると考えられている。半導体基板の表面に
有機物が存在すると、シリコン原子の移動が妨げられ、
十分なＨＳＧ−Ｓｉ７が得られないと理解される。ま
た、有機物は、クリーンルームベイ１１に存在してお
り、クリーンルームの構成材料、或いは、他の半導体製
造工程から放出されると考えられる。
て検討を行なった結果、ＨＳＧ−Ｓｉ７が十分に形成さ
れているか、或いは形成されていないかを判断する基準
は、有機物の付着量が１ｎｇ／ｃｍ2の付近を境界とす
るものであるとの結論に達した。さらに、ＨＳＧ−Ｓｉ
７は、リンドープトアモルファスシリコン表面をシリコ
ン原子が表面移動し、半球状の結晶粒を形成することに
より形成されると考えられている。半導体基板の表面に
有機物が存在すると、シリコン原子の移動が妨げられ、
十分なＨＳＧ−Ｓｉ７が得られないと理解される。ま
た、有機物は、クリーンルームベイ１１に存在してお
り、クリーンルームの構成材料、或いは、他の半導体製
造工程から放出されると考えられる。
【００２３】そこで、本実施形態では、希フッ酸処理工
程の完了後、ＨＳＧ−Ｓｉ形成工程に至る間の半導体基
板表面への有機物の付着量を１ｎｇ／ｃｍ2以下にする
ことにより、ＨＳＧ−Ｓｉ７の形状の再現性を向上させ
ている。図５に示すように、本実施形態によれば、有機
物の付着量を１ｎｇ／ｃｍ2以下に設定することによ
り、容量値を２以上の値に向上させている。
程の完了後、ＨＳＧ−Ｓｉ形成工程に至る間の半導体基
板表面への有機物の付着量を１ｎｇ／ｃｍ2以下にする
ことにより、ＨＳＧ−Ｓｉ７の形状の再現性を向上させ
ている。図５に示すように、本実施形態によれば、有機
物の付着量を１ｎｇ／ｃｍ2以下に設定することによ
り、容量値を２以上の値に向上させている。
【００２４】図５によれば、容量値が２以上の値に向上
しているということは、ＨＳＧ−Ｓｉの形状の再現性が
向上していることを意味するものであり、本実施形態に
よれば、ＤＲＡＭキャパシタの容量値を大きくすること
ができ、製造歩留りや信頼性を向上させることができる
という効果が得られている。なお、ＨＳＧ−Ｓｉ７の形
成工程の後、キャパシタ絶縁膜形成、キャパシタ上部電
極形成の工程を経て、ＤＲＡＭのキャパシタを完成させ
る。
しているということは、ＨＳＧ−Ｓｉの形状の再現性が
向上していることを意味するものであり、本実施形態に
よれば、ＤＲＡＭキャパシタの容量値を大きくすること
ができ、製造歩留りや信頼性を向上させることができる
という効果が得られている。なお、ＨＳＧ−Ｓｉ７の形
成工程の後、キャパシタ絶縁膜形成、キャパシタ上部電
極形成の工程を経て、ＤＲＡＭのキャパシタを完成させ
る。
【００２５】（実施形態２）図２（ａ）は、本発明の実
施形態に係る半導体装置の製造装置を示す平面図、
（ｂ）は同正面図である。図２（ａ）に示すように、本
実施形態に係る半導体装置の製造装置は、次の３つの主
要構成装置、すなわち、希フッ酸処理装置１２とＨＳＧ
−Ｓｉ形成装置１３と半導体基板を移動させる装置１４
とから構成されている。これらは、相互に連結され、ク
リーンルームベイ１１に接して設置される。
施形態に係る半導体装置の製造装置を示す平面図、
（ｂ）は同正面図である。図２（ａ）に示すように、本
実施形態に係る半導体装置の製造装置は、次の３つの主
要構成装置、すなわち、希フッ酸処理装置１２とＨＳＧ
−Ｓｉ形成装置１３と半導体基板を移動させる装置１４
とから構成されている。これらは、相互に連結され、ク
リーンルームベイ１１に接して設置される。
【００２６】半導体基板１５は、キャリアカセット１６
に格納され、図面には記載されないが、ＡＧＶ（Ａｕｔ
ｏｍａｔｅｄ Ｇｕｉｄｅｄ Ｖｅｈｉｃｌｅ）等の手
段により、半導体基板を移動させる装置１４内に設置さ
れる（）。そして、半導体基板１５を移動する手段で
ある、例えば、キャリア移載ロボット１７によって希フ
ッ酸処理装置１２に移動される（）。
に格納され、図面には記載されないが、ＡＧＶ（Ａｕｔ
ｏｍａｔｅｄ Ｇｕｉｄｅｄ Ｖｅｈｉｃｌｅ）等の手
段により、半導体基板を移動させる装置１４内に設置さ
れる（）。そして、半導体基板１５を移動する手段で
ある、例えば、キャリア移載ロボット１７によって希フ
ッ酸処理装置１２に移動される（）。
【００２７】処理完了後、キャリア移載ロボット１７に
より半導体基板１５はＨＳＧ−Ｓｉ形成装置１３に移動
され（，，）、ＨＳＧ−Ｓｉ７を形成した後、キ
ャリア移載ロボット１７により半導体基板を移動させる
装置１４内に設置される（）。その後、半導体基板１
５は再度ＡＧＶ等により、次工程のキャパシタ絶縁膜工
程に移動される（）。
より半導体基板１５はＨＳＧ−Ｓｉ形成装置１３に移動
され（，，）、ＨＳＧ−Ｓｉ７を形成した後、キ
ャリア移載ロボット１７により半導体基板を移動させる
装置１４内に設置される（）。その後、半導体基板１
５は再度ＡＧＶ等により、次工程のキャパシタ絶縁膜工
程に移動される（）。
【００２８】図２（ｂ）に示すように、半導体基板１５
を移動させる装置１４は、ケミカルフィルタ１９を有し
ている。送風機１８によってケミカルフィルタ１９、Ｕ
ＬＰＡフィルタ２０に送られた空気は、有機物、パーテ
ィクル等を除去された清浄な空気となり、半導体基板１
５に供給される。この空気は、半導体基板１５の下に設
置された吸引孔２１を通り、送風機１８によって循環さ
れる。循環量は、吸引孔２１と外気取入口との開孔率を
変化させることにより、自由に変えることができる。半
導体基板１５は、清浄な空気の雰囲気にて移動されるた
め、移動中に半導体基板１５の表面に付着する有機物の
量は、１ｎｇ／ｃｍ2以下に維持することができる。
を移動させる装置１４は、ケミカルフィルタ１９を有し
ている。送風機１８によってケミカルフィルタ１９、Ｕ
ＬＰＡフィルタ２０に送られた空気は、有機物、パーテ
ィクル等を除去された清浄な空気となり、半導体基板１
５に供給される。この空気は、半導体基板１５の下に設
置された吸引孔２１を通り、送風機１８によって循環さ
れる。循環量は、吸引孔２１と外気取入口との開孔率を
変化させることにより、自由に変えることができる。半
導体基板１５は、清浄な空気の雰囲気にて移動されるた
め、移動中に半導体基板１５の表面に付着する有機物の
量は、１ｎｇ／ｃｍ2以下に維持することができる。
【００２９】
【発明の効果】以上説明したように本発明によれば、半
導体基板に希フッ酸処理を行う工程からＨＳＧ−Ｓｉ形
成を行う工程に至る過程で半導体基板表面に付着する有
機物の量を１ｎｇ／ｃｍ2以下に維持することにより、
再現性に優れたＨＳＧ−Ｓｉの形成を行うことができ、
ＤＲＡＭの容量を安定させて、製品歩留り、信頼性を向
上させることができる。
導体基板に希フッ酸処理を行う工程からＨＳＧ−Ｓｉ形
成を行う工程に至る過程で半導体基板表面に付着する有
機物の量を１ｎｇ／ｃｍ2以下に維持することにより、
再現性に優れたＨＳＧ−Ｓｉの形成を行うことができ、
ＤＲＡＭの容量を安定させて、製品歩留り、信頼性を向
上させることができる。
【図１】本発明の実施形態に係るＤＲＡＭのキャパシタ
主要部分の製造方法を工程順に示す断面図である。
主要部分の製造方法を工程順に示す断面図である。
【図２】（ａ）は本発明の実施形態に係る半導体製造装
置を示す平面図、（ｂ）は正面図である。
置を示す平面図、（ｂ）は正面図である。
【図３】従来技術のＤＲＡＭのキャパシタ主要部分の製
造方法を示す工程断面図である。
造方法を示す工程断面図である。
【図４】従来技術の半導体製造装置を示す平面図であ
る。
る。
【図５】キャパシタ容量値の付着有機物量依存性を示す
特性図である。
特性図である。
１ 半導体基板 ２ 絶縁膜 ３ コンタクトホール ４ キャパシタ電極 ５ 自然酸化膜 ６ 清浄なシリコン表面 １１ クリーンルーム １２ 希フッ酸処理装置 １３ ＨＳＧ−Ｓｉ形成装置 １４ 半導体基板を移動する装置 １５ 半導体基板 １６ キャリアカセット １７ キャリア移載ロボット １８ 送風機 １９ ケミカルフィルタ ２０ ＵＬＰＡフィルタ ２１ 吸引孔
Claims (8)
- 【請求項１】 半導体基板に第１の処理を行う工程と、
前記処理された半導体基板を次工程に移動させる工程
と、前工程から搬入された半導体基板に第２の処理を行
う工程とを含み、 前記第２の処理を行う工程に至る半導体基板の表面に付
着する有機物の量は、１ｎｇ／ｃｍ2以下であることを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の工程は、シリコン酸化膜を除
去する工程であることを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 前記第２の工程は、半球状シリコン（Ｈ
ｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉｌｉ
ｃｏｎ）を形成する工程であることを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項４】 前記半導体基板を移動する工程は、ケミ
カルフィルタを含む機構により、該半導体基板に有機物
が付着するのを防止するものであることを特徴とする請
求項１に記載の半導体装置の製造方法。 - 【請求項５】 半導体基板に第１の処理を行う装置と、
前記処理された半導体基板を次工程に移動させる装置
と、前工程から搬入された半導体基板に第２の処理を行
う装置とを含み、 前記第２の処理を行う装置に搬入されるまでの半導体基
板の表面に付着する有機物の量は、１ｎｇ／ｃｍ2以下
であることを特徴とする半導体製造装置。 - 【請求項６】 前記第１の装置は、シリコン酸化膜を除
去する装置であることを特徴とする請求項５に記載の半
導体製造装置。 - 【請求項７】 前記第２の装置は、半球状シリコン（Ｈ
ｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉｌｉ
ｃｏｎ）を形成する装置であることを特徴とする請求項
５に記載の半導体製造装置。 - 【請求項８】 前記半導体基板を移動させる装置は、ケ
ミカルフィルタを有する機構により、該半導体ウエハに
有機物が付着するのを防止するものであることを特徴と
する請求項５に記載の半導体製造装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9194419A JPH1140770A (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法および半導体製造装置 |
| GB9815387A GB2327534B (en) | 1997-07-18 | 1998-07-15 | Method for manufacturing semiconductor device and semiconductor device manufacturing apparatus |
| KR1019980028870A KR100304136B1 (ko) | 1997-07-18 | 1998-07-16 | 반도체장치의제조방법및반도체제조장치 |
| US09/116,899 US6143619A (en) | 1997-07-18 | 1998-07-17 | Method for manufacturing semiconductor device and semiconductor device manufacturing apparatus |
| CN98117219A CN1207579A (zh) | 1997-07-18 | 1998-07-18 | 半导体器件的制造方法和制造设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9194419A JPH1140770A (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法および半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140770A true JPH1140770A (ja) | 1999-02-12 |
Family
ID=16324298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9194419A Pending JPH1140770A (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法および半導体製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6143619A (ja) |
| JP (1) | JPH1140770A (ja) |
| KR (1) | KR100304136B1 (ja) |
| CN (1) | CN1207579A (ja) |
| GB (1) | GB2327534B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3242901B2 (ja) | 1999-06-18 | 2001-12-25 | 日本エー・エス・エム株式会社 | 半導体形成方法及び装置 |
| JP3400756B2 (ja) * | 1999-09-22 | 2003-04-28 | 日本エー・エス・エム株式会社 | 半導体素子の製造方法 |
| JP2004210421A (ja) * | 2002-12-26 | 2004-07-29 | Semiconductor Energy Lab Co Ltd | 製造システム、並びに処理装置の操作方法 |
| US8038786B2 (en) | 2003-03-17 | 2011-10-18 | Hae-Wook Lee | Composition for cutting off heat-ray, film formed therefrom, and method for forming the composition and the film |
| TW200501254A (en) * | 2003-04-22 | 2005-01-01 | Tokyo Electron Ltd | Method for removing silicon oxide film and processing apparatus |
| JP4744175B2 (ja) * | 2005-03-31 | 2011-08-10 | 東京エレクトロン株式会社 | 基板処理装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH067542B2 (ja) * | 1984-11-22 | 1994-01-26 | 株式会社日立製作所 | 製造装置 |
| US4877757A (en) * | 1987-07-16 | 1989-10-31 | Texas Instruments Incorporated | Method of sequential cleaning and passivating a GaAs substrate using remote oxygen plasma |
| JPH02222518A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | 半導体装置の製造方法 |
| JP2809038B2 (ja) * | 1992-03-25 | 1998-10-08 | 松下電器産業株式会社 | 環境制御装置および環境制御方法 |
| JPH0689837A (ja) * | 1992-09-08 | 1994-03-29 | Fujitsu Ltd | 基板処理装置 |
| JPH06151763A (ja) * | 1992-10-30 | 1994-05-31 | Nec Corp | 半導体装置の製造方法 |
| US5515618A (en) * | 1992-12-14 | 1996-05-14 | Ebara Corporation | Substrate transportation system |
| US5518542A (en) * | 1993-11-05 | 1996-05-21 | Tokyo Electron Limited | Double-sided substrate cleaning apparatus |
| JPH07226382A (ja) * | 1994-02-10 | 1995-08-22 | Tokyo Electron Ltd | 熱処理装置 |
| US5713791A (en) * | 1995-04-06 | 1998-02-03 | Motorola, Inc. | Modular cleanroom conduit and method for its use |
| JP3519212B2 (ja) * | 1995-06-13 | 2004-04-12 | 高砂熱学工業株式会社 | 清浄な資材用保管庫 |
| US5634974A (en) * | 1995-11-03 | 1997-06-03 | Micron Technologies, Inc. | Method for forming hemispherical grained silicon |
-
1997
- 1997-07-18 JP JP9194419A patent/JPH1140770A/ja active Pending
-
1998
- 1998-07-15 GB GB9815387A patent/GB2327534B/en not_active Expired - Fee Related
- 1998-07-16 KR KR1019980028870A patent/KR100304136B1/ko not_active IP Right Cessation
- 1998-07-17 US US09/116,899 patent/US6143619A/en not_active Expired - Lifetime
- 1998-07-18 CN CN98117219A patent/CN1207579A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990013946A (ko) | 1999-02-25 |
| US6143619A (en) | 2000-11-07 |
| GB2327534B (en) | 2002-04-24 |
| CN1207579A (zh) | 1999-02-10 |
| KR100304136B1 (ko) | 2001-10-19 |
| GB9815387D0 (en) | 1998-09-16 |
| GB2327534A (en) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5885869A (en) | Method for uniformly doping hemispherical grain polycrystalline silicon | |
| JP4422217B2 (ja) | ＨＳＧ−Ｓｉ膜の製造方法 | |
| US6329268B1 (en) | Semiconductor cleaning method | |
| JP3187364B2 (ja) | 半導体装置の製造方法 | |
| US6537876B2 (en) | Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process | |
| JP3246476B2 (ja) | 容量素子の製造方法、及び、容量素子 | |
| JPH1140770A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US5909625A (en) | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device | |
| JPH0567730A (ja) | 半導体素子の構造および半導体素子の製造方法 | |
| JP3071284B2 (ja) | 半導体素子の製造方法 | |
| US6211077B1 (en) | Method for forming polycrystal silicon film for semiconductor elements | |
| JPH10335607A (ja) | 半導体装置の製造方法 | |
| US6211010B1 (en) | Method of forming hemispherical grains on a surface comprising pre-cleaning the surface in-situ with plasma | |
| JP2882217B2 (ja) | 半導体素子の製造方法 | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100277877B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| US6242278B1 (en) | Method for forming polycrystal silicon film for semiconductor elements | |
| JP2002134713A (ja) | 半導体装置の製造方法 | |
| US20050095778A1 (en) | Method for forming capacitor of semiconductor device | |
| KR100234417B1 (ko) | 반구형 실리콘막을 사용하는 커패시터 형성방법 | |
| US6624038B2 (en) | Capacitor electrode having uneven surface formed by using hemispherical grained silicon | |
| JP2004015067A (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH1022474A (ja) | 半導体装置の製造方法 | |
| CN1180470C (zh) | 制作半导体存贮器件的电容器下电极的方法 | |
| JP2004349616A (ja) | 半導体装置の製造方法および半導体製造装置 |