JPH06151763A

JPH06151763A - 半導体装置の製造方法

Info

Publication number: JPH06151763A
Application number: JP4316613A
Authority: JP
Inventors: Takeshi Tokashiki; 健渡嘉敷
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-10-30
Filing date: 1992-10-30
Publication date: 1994-05-31

Abstract

(57)【要約】（修正有）【目的】表面が凹凸形状を有する多結晶Ｓｉで構成さ
れた断面Ｔ型蓄積電極を形成する。【構成】Ｓｉ基板５上にシリコン酸化膜層６，シリコ
ン窒化膜層７，多結晶Ｓｉ層を順に成長させ、光リソグ
ラフィー技術によりマスクを形成し、ハロゲンを含んだ
ガスでドライエッチングする。さらにシリコン酸化膜
層，多結晶Ｓｉ層を成長させ、上記と同様にリソグラフ
ィーによりマスク形成、そしてドライエッチングする。
その後、フッ酸によりシリコン酸化膜を除去すれば、断
面Ｔ型蓄積電極のコア電極が形成される。そしてコア電
極の全面に凹凸形状を有する多結晶Ｓｉ１を成長させ、
ハロゲンを含んだガスで異方的にエッチバックする。そ
の結果、表面が凹凸形状を有する多結晶Ｓｉ１で構成さ
れた断面Ｔ型蓄積電極を形成することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方
法、特に電子デバイス等の製造プロセスに用いられる多
結晶Ｓｉのドライエッチング方法に関するものである。

【０００２】

【従来の技術】従来、ＤＲＡＭの蓄積電極部、又はキャ
パシタの構造の代表例として、積上げキャパシタセルが
ある。限られた面積内に十分大きな蓄積容量を確保する
ためには、通常、電極面積を利用するが、面積を確保す
るためには、蓄積電極を高くしなければならない。しか
し、単純にこの方法を使うと、メモリセル部と周辺部と
に大きな段差が生じ、これが光リソグラフィー工程での
フォーカスマージンより大きくなり、精度の高いマスク
形成ができないという問題が生じる。よって、むやみに
蓄積電極の高さを増すことはできない。

【０００３】この対策として、蓄積電極の形状を工夫し
て表面積を増やす構造が提案されている。図７に示すよ
うに、直方体状の電極表面に、微細な凹凸形状を有する
多結晶Ｓｉ１を成長させ、実効的に電極表面の表面積を
大きくし、原理的には蓄積容量を増加できる方法があ
る。この方法によれば、蓄積電極の高さを低減させるこ
とができる。

【０００４】しかしながら、この蓄積電極の製造プロセ
ス過程で蓄積電極側面の凹凸形状が削られて無くなって
しまうことがある。これを図を用いて説明する。シリコ
ン基板上にリンドープド多結晶Ｓｉ層を形成し、次に光
リソグラフィー技術によりマスクを作る。そして、これ
をドライエッチング技術で加工することにより蓄積電極
の芯を形成する。以下、この蓄積電極の芯をコア電極２
と称する。

【０００５】図７に示すようにコア電極２の全面に、凹
凸形状を有する多結晶Ｓｉ１を成長させ、通常のエッチ
バックを行う。すると図８に示すように、コア電極２の
上面には凹凸形状が転写される。しかし、コア電極２の
側面の凹凸形状は、その特異な形状ゆえにスパッタ率が
増加し、その結果、イオン照射によるスパッタで凹凸が
消えて平らな側面３になる。

【０００６】そこで、コア電極２の形状を図９に示すよ
うに、逆テーパ状コア電極４になるようにエッチングす
る。そうすれば、その後の凹凸の形状を有する多結晶Ｓ
ｉ１のエッチバック工程で、コア電極２の側面の凹凸が
直接イオン照射を受ける割合をかなり減らすことがで
き、その結果、図１０のように側面の凹凸形状の保持率
が上がる。

【０００７】しかしながら、逆テーパの度合いを大きく
すれば、直接のイオン照射量は逆比例するので、上記保
持率は上昇するが、デバイスの構造上、逆テーパ量には
制限が伴うため、直接のイオン照射を受けないほどの逆
テーパ量が得られるかどうかは、デバイスの構造に依存
する。

【０００８】

【発明が解決しようとする課題】以上述べたように、限
られた面積内に十分大きな蓄積容量を確保するには、電
極面積を利用する方法があり、その有効な方法としてコ
ア電極の形状を逆テーパ状にし、このコア電極全面に微
細な凹凸を有するポリシリコンを成長させ、エッチバッ
ク工程で蓄積電極を形成する。しかしながら、直接のイ
オン照射を受けないほどの逆テーパ量が得られるかどう
かは、デバイスの構造に依存するという不安定要素があ
る。

【０００９】本発明の目的は、上記コア電極の構造を変
えることにより、デバイスの構造からくる制限を伴わ
ず、且つ蓄積容量をさらに増加させることができる蓄積
電極の形成方法を提供することにある。

【００１０】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、電極形成工
程と、Ｓｉ成長工程と、エッチング工程とを有する半導
体装置の製造方法であって、電極形成工程は、蓄積電極
を構成するコア電極を形成するものであり、該コア電極
は、基板から上方に立上った立上り部と、立上り部の頂
部から両側方向に張り出した水平部とを組合せた断面Ｔ
型の形状のものであり、Ｓｉ成長工程は、断面Ｔ型のコ
ア電極全面に、表面に凹凸を有する多結晶Ｓｉを成長さ
せるものであり、エッチング工程は、多結晶Ｓｉをハロ
ゲンを含んだガスで異方的にエッチングし、コア電極の
水平部上面に凹凸形状を転写するものである。

【００１１】

【作用】蓄積電極を構成するコア電極を断面Ｔ型に形成
し、凹凸形状を有する多結晶Ｓｉを上記コア電極全面に
成長させる。この多結晶Ｓｉをハロゲンを含んだガスで
異方的にエッチバックする際、コア電極上面がイオンの
直接な照射を完全に遮ることができるため、電極上部の
裏面及び側面の凹凸形状を完全に保持することができ
る。また、電極上面には凹凸形状が転写される。そして
逆テーパ型のコア電極面積と比べて１．５倍以上に増加
させることができる。

【００１２】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。まず、断面Ｔ型蓄積電極のコア電極の形成方法につ
いて述べる。図１に示すように、Ｓｉ基板５上にシリコ
ン酸化膜層６を形成し、引き続きシリコン窒化膜層７を
５００Å形成する。その後、ＬＰＣＶＤ法にて多結晶Ｓ
ｉ層８を３０００Å形成し、続いてリンを熱拡散して多
結晶Ｓｉ層８のシート抵抗を６０Ω／□にする。

【００１３】次に図２に示すように、フォトレジスト層
を形成し、光リソグラフィー技術によりパターニングし
てマスク９を形成する。このマスク９に従って、多結晶
Ｓｉ層８をドライエッチングする。

【００１４】ドライエッチング装置は、１３．５６ＭＨ
ｚの高周波放電を利用したカソードカップル方式の平行
平板型バッチ式エッチャーを用いる。エッチングガスと
してＨＢｒガスを用い、マスフローコントローラーによ
り３０ｓｃｃｍ流し、圧力５Ｐａ，ＲＦパワーは５５０
Ｗの条件で異方的にエッチングした。エッチング終了
後、さらに３０％の追加エッチングを加えることによっ
て、多結晶Ｓｉのエッチング残しがないようにする。

【００１５】次に図３に示すように、シリコン窒化膜７
上にＬＰＣＶＤ法で酸化膜層６を３０００Å形成する。
そして、ＬＰＣＶＤ法により多結晶Ｓｉ層８を１０００
Å全面に成長させ、次にフォトレジスト層を形成し、光
リソグラフィー技術によりパターニングしてマスクを形
成する。このマスクにしたがって、多結晶Ｓｉ層８を前
述の条件でドライエッチングする。エッチング終了後、
さらに３０％の追加エッチングを加えることによって、
多結晶Ｓｉのエッチング残しがないようにする。

【００１６】その後、マイクロ波励起型のアッシング装
置により、ＣＦ₄（２％）＋Ｏ₂放電で２０秒間、引き続
き、Ｏ₂放電により９０秒間さらしてレジストを剥離す
る。そして、フッ酸（Ｈ₂Ｏ：ＨＦ＝３０：１）を用い
てシリコン酸化膜層６を除去すれば、図４に示すような
断面Ｔ型蓄積電極のコア電極が形成される。このコア電
極は多結晶Ｓｉ層８からなり、基板から上方に立ち上が
った立上り部８ａと、立上り部８ａの頂部から横方向に
張り出した水平部８ｂとを組み合わせた断面Ｔ型の電極
構造となっている。シリコン酸化膜層６の下層は、シリ
コン窒化膜層７であるため、フッ酸にエッチングされる
ことはなく、所望の膜だけを除去できる。

【００１７】次に、図５に示すように、上記コア電極の
全面にＬＰＣＶＤ法で凹凸形状を有する多結晶Ｓｉ１を
膜厚が１０００Åになるように形成する。成膜はＣＶＤ
法を用いているので、断面Ｔ型コア電極の裏面，側面に
も均一な膜厚で上記多結晶Ｓｉは成長する。凹凸形状を
有する多結晶Ｓｉ１を成長させた後、前述のエッチャー
を用いて、この多結晶Ｓｉのエッチバックを行う。エッ
チング条件は、前述の条件を用いる。エッチング終了
後、さらに３０％の追加エッチングを加えることによっ
て、多結晶Ｓｉのエッチング残しがないようにした。そ
の結果、図６に示すように、表面が凹凸形状を有する断
面Ｔ型蓄積電極が形成される。

【００１８】本発明では、エッチングガスにＨＢｒを用
いたが、Ｓｉをエッチングするガスであれば、表面が凹
凸形状を有する断面Ｔ型蓄積電極の形成方法に適用でき
る。

【００１９】また、エッチング装置に１３．５６ＭＨｚ
の高周波放電を利用したカソードカップル方式の平行平
板型バッチ式エッチャーを用いたが、同じ平行平板型エ
ッチング装置で枚葉式のものや、電子サイクロトロン共
鳴を利用したエッチング装置等にもこの形成方法を適用
できることはいうまでもない。

【００２０】また、本発明では、蓄積電極を構成する断
面Ｔ型コア電極構造は一段であるが、さらにコア電極の
上に同構造のコア電極を重ねた二段構造のコア電極を形
成し、このコア電極全面に凹凸形状を有する多結晶Ｓｉ
を成長させ、引き続きエッチバックすることにより、限
られた面積内に上記蓄積容量の二倍以上の容量を確保す
ることができることはいうまでもない。

【００２１】

【発明の効果】以上説明したように本発明によれば、蓄
積電極を構成するコア電極の形状を断面Ｔ型にすること
により、凹凸形状を有する多結晶Ｓｉを上記コア電極全
面に成長させ、この多結晶Ｓｉをハロゲンを含んだガス
で異方的にエッチバックすると、コア電極上面がイオン
の直接な照射を完全に遮ることができるため、電極上部
の裏面及び側面の凹凸形状を完全に保持することができ
る。また、電極上面は凹凸形状が転写される。そして逆
テーパ型のコア電極面積と比べて１．５倍以上に増加さ
せることができ、今後の蓄積電極構造に対し、新規の構
造を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を説明するための半導体チッ
プの断面図である。

【図２】本発明の一実施例を説明するための半導体チッ
プの断面図である。

【図３】本発明の一実施例を説明するための半導体チッ
プの断面図である。

【図４】本発明の一実施例を説明するための半導体チッ
プの断面図である。

【図５】本発明の一実施例を説明するための半導体チッ
プの断面図である。

【図６】本発明の一実施例を説明するための半導体チッ
プの断面図である。

【図７】従来例を説明するための半導体チップの断面図
である。

【図８】従来例を説明するための半導体チップの断面図
である。

【図９】従来例を説明するための半導体チップの断面図
である。

【図１０】従来例を説明するための半導体チップの断面
図である。

【符号の説明】

１凹凸形状を有する多結晶Ｓｉ２コア電極３平らな側面４逆テーパコア電極５Ｓｉ基板６シリコン酸化膜層７シリコン窒化膜層８多結晶Ｓｉ層９マスク

Claims

【特許請求の範囲】

【請求項１】電極形成工程と、Ｓｉ成長工程と、エッ
チング工程とを有する半導体装置の製造方法であって、電極形成工程は、蓄積電極を構成するコア電極を形成す
るものであり、該コア電極は、基板から上方に立上った立上り部と、立
上り部の頂部から両側方向に張り出した水平部とを組合
せた断面Ｔ型の形状のものであり、Ｓｉ成長工程は、断面Ｔ型のコア電極全面に、表面に凹
凸を有する多結晶Ｓｉを成長させるものであり、エッチ
ング工程は、多結晶Ｓｉをハロゲンを含んだガスで異方
的にエッチングし、コア電極の水平部上面に凹凸形状を
転写するものであることを特徴とする半導体装置の製造
方法。