CN100377317C - 硅氧化膜的去除方法及处理装置 - Google Patents

硅氧化膜的去除方法及处理装置 Download PDF

Info

Publication number
CN100377317C
CN100377317C CNB2004800110434A CN200480011043A CN100377317C CN 100377317 C CN100377317 C CN 100377317C CN B2004800110434 A CNB2004800110434 A CN B2004800110434A CN 200480011043 A CN200480011043 A CN 200480011043A CN 100377317 C CN100377317 C CN 100377317C
Authority
CN
China
Prior art keywords
oxide film
gas
silicon
silicon oxide
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800110434A
Other languages
English (en)
Other versions
CN1777980A (zh
Inventor
长谷部一秀
冈田充弘
千叶贵司
小川淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1777980A publication Critical patent/CN1777980A/zh
Application granted granted Critical
Publication of CN100377317C publication Critical patent/CN100377317C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

本发明提供一种将自然氧化膜或化学氧化膜等硅氧化膜，在远高于室温的温度下有效地去除的硅氧化膜的去除方法。本方法用于在可以进行真空排气的处理容器(18)内，去除形成在被处理体(W)表面的硅氧化膜，使用HF气体与NH3气体的混合气体去除所述硅氧化膜。通过如此使用HF气体与NH3气体的混合气体可有效地去除形成在被处理体表面的硅氧化膜。

Description

硅氧化膜的去除方法及处理装置
技术领域
本发明涉及一种半导体晶片等被处理体的表面形成的硅氧化膜的去除方法及处理装置。
背景技术
对于用于制造半导体集成电路的由硅基板等构成的半导体晶片，一般要进行成膜处理、蚀刻处理、氧化处理、扩散处理、改性处理等各种处理。此时，由于某项处理工序结束要向下一项处理工序转移，在将半导体晶片由处理容器输送到下一个处理容器时，虽然该半导体晶片是暴露在清洁的气体环境中，但此时，上述气体环境中的氧气或水分与露出在晶片表面的活性硅原子反应形成SiO2自然氧化膜。由于该自然氧化膜会使得电特性降低，所以在对半导体晶片施行下一道处理之前，使用例如HF溶液按湿洗净方式去除该自然氧化膜。此外，在专利文献1中公开了一种在室温下使用HF气体有选择地去除膜质不同的硅氧化膜的方法。
然而，由于按这种洗净方式被去除了自然氧化膜的晶片表面富有活性，所以，将该晶片暴露在空气中时会再次附着上述自然氧化膜(SiO2)。因此，为了防止自然氧化膜的再度附着，对去除了上述自然氧化膜的晶片表面在湿的状态下主动实施化学处理使其被化学氧化膜(SiO2)附着，将附着有该化学氧化膜的晶片输送到用于进行下一项处理的处理容器内，在附着有该化学氧化膜的状态下进行下一项的处理。即，该化学氧化膜，与上述自然氧化膜比较具有优异的电特性，且在晶片面内均匀性良好地形成，所以在下一项的处理例如在栅极氧化膜形成时，在上述化学氧化膜上，可直接形成热氧化膜(SiO2)等。
这里，参照图10，说明上述半导体晶片的表面所进行的一连串的处理工序。以在半导体晶片的表面形成例如栅极氧化膜的热氧化膜(SiO2)为例进行说明。
首先，如图10(A)所示，例如在由硅基板所构成的半导体晶片W的表面，由于该表面暴露在空气等中，空气中的氧气或是水蒸气(水分)与硅原子反应而附着不均匀厚度的使电特性下降的自然氧化膜(SiO2)。所以，如图10(B)所示，首先对该半导体晶片W使用HF溶液进行湿洗净处理，去除表面的自然氧化膜2。由于去除了自然氧化膜2的晶片W的表面非常富有活性，所以容易与氧气或是水蒸气再次反应，形成自然氧化膜易于附着的状态。
所以，为了防止自然氧化膜再次附着，如图10(C)所示，通过在去除了自然氧化膜2的晶片W的表面，使用例如H2O2和NH4OH的混合溶液施行化学处理在其表面稍微氧化形成作为保护膜的化学氧化膜(SiO2)4。该化学氧化膜4，如前面所述比自然氧化膜2的电特性好，且膜厚薄，其面内的均匀性也优异。该化学氧化膜4的厚度L例如为0.7～0.9nm左右。
下面如图10(D)所示，例如将该晶片W输送到热氧化装置，通过对该晶片W施行热氧化处理(例如专利文献2，专利文献3)形成热氧化膜(SiO2)6，然后通过在后面的工序进行图案蚀刻处理等该热氧化膜作为栅极氧化膜使用。此时上述热氧化膜6被形成在上述化学氧化膜4与晶片W的硅表面的界面上。
专利文献1  特开平6-181188号公报
专利文献2  特开平3-140453号公报
专利文献3  特开2002-176052号公报
但是，根据半导体集成电路更加集成化及微细化的要求，有要求每层的膜厚更加薄膜化的倾向。在这样的状况下，每层膜厚的目标值，例如以栅极氧化膜为例，优选控制性良好的形成膜厚为1.0～1.2nm的栅极氧化膜。
但是，如上所述上述化学氧化膜4的厚度L只有0.7～0.9nm左右，如上面所述的栅极氧化膜(化学氧化膜4+热氧化膜6)的目标值要减小到1.0～1.2nm左右，又出现了相对于栅极氧化膜整体的厚度化学氧化膜4的厚度所占的比例变大，很难充分控制栅极氧化膜的膜厚这样的问题。这样的问题，不仅出现在形成栅极氧化膜的情形，在形成其他种类膜的薄膜时也同样有关于其膜厚的控制性的问题。
此时，如专利文献1考虑到使用HF气体去除上述化学氧化膜，但是在单独使用该HF气体时必须在室温下进行处理，特别是在热容量大的纵型炉内使处理容器整体的温度升高或降低要花费大量的时间，这又成为生产能力大幅度下降的原因。
发明内容
本发明着眼于以上所述的问题，提出有效地解决该问题的方案。本发明的目的是提供一种可以在远高于室温的温度下有效除去自然氧化膜或化学氧化膜等硅氧化膜的硅氧化膜的去除方法及处理装置。
本申请的发明涉及硅氧化膜的去除方法，其特征在于，是使用可以进行真空排气的处理容器，去除形成在被处理体的表面的硅氧化膜的去除方法，其特征在于，使用HF气体与NH3气体的混合气体去除上述硅氧化膜。
通过如此使用HF气体与NH3气体的混合气体能够有效地去除被处理体的表面所形成的硅氧化膜。
此时，例如，上述被处理体的处理温度在100℃～600℃的范围内。
此外，例如，上述被处理体的处理压力在26Pa(0.2Torr)～53200Pa(400Torr)的范围内。
此外，例如，上述硅氧化膜，是通过化学处理形成的化学氧化膜，为了得到相对于硅材料的上述化学氧化膜的选择性，将处理温度设置在100℃～400℃的范围内。
由此能够相对于硅材料，选择性良好地蚀刻去除由化学氧化膜所形成的硅氧化膜。
此时，例如，设定处理压力在26Pa(0.2Torr)～53200Pa(400Torr)的范围内。
此外，例如，设定上述HF气体与NH3气体的流量比在10∶1～1∶50的范围内。
此外，例如，上述硅氧化膜是通过化学处理所形成的化学氧化膜，为了得到相对于氮化硅膜的上述化学氧化膜的选择性，将处理温度设定在200℃～600℃的范围内。
由此能够相对于氮化硅膜选择性良好地蚀刻去除由化学氧化膜所形成的硅氧化膜。
此外，例如，上述硅氧化膜是通过化学处理所形成的化学氧化膜，为了得到上述化学氧化膜相对于由TEOS形成的硅氧化膜的选择性，将处理温度设定在300℃～400℃的范围内。
由此，相对于由TEOS(原硅酸四乙酯)形成的硅氧化膜，可以选择性良好地蚀刻并去除由化学氧化膜形成的硅氧化膜。
此外，例如，上述硅氧化膜是通过化学处理所形成的化学氧化膜，为了得到上述化学氧化膜相对于热氧化膜的选择性，将处理温度设置在100℃～600℃的范围内。
由此，能够相对于热氧化膜(SiO2)选择性良好地蚀刻去除由化学氧化膜形成的硅氧化膜。
此外，例如，设定上述HF气体与NH3气体的流量比在1∶10～1∶50的范围内。
此外，例如，设定上述处理压力在1011Pa(7.6Torr)以下。
此外，例如，上述硅氧化膜是自然氧化膜。
此外，本申请的发明，是实施上述方法发明的装置发明，即，包括可以进行真空排气的处理容器；保持被处理体的支承装置；加热上述被处理体的加热装置；对上述处理容器内的气体环境进行真空排气的真空排气系统；向上述处理容器内供给HF气体的HF气体供给系统和向上述处理容器内供给NH3气体的NH3气体供给系统。
此时，例如，设有用于向上述处理容器内供给水蒸气，或形成水蒸气的气体的氧化用气体供给系统。
此外，例如，设有向上述处理容器内供给硅膜形成用的气体的硅膜形成用气体供给系统。
附图说明
图1是表示实施本发明的硅氧化膜的去除方法的处理装置的一个例子的结构图。
图2是表示半导体晶片的处理工序的一部分的工序图。
图3是表示蚀刻处理前后的化学氧化膜的膜厚度的变化的图像。
图4是表示化学氧化膜的减少量的NH3气体的依赖关系的图。
图5是表示化学氧化膜及除此之外的硅氧化膜或硅含有材料的有无选择性的数据表格。
图6是表示化学氧化膜及除此之外的硅氧化膜或硅含有材料的选择性数据表格。
图7是表示图6的数据的柱状图，分别表示了关“TOP”与“BTM”的数据。
图8是表示同时设有供给水蒸气或用于形成水蒸气的气体的氧化用气体系统的处理装置的结构图。
图9是表示同时设有供给硅膜形成用的气体的硅膜形成用气体供给系统的处理装置的结构图。
图10是表示半导体晶片的表面的一系列处理工序的图。
具体实施方式
根据附图详细说明本发明的硅氧化膜的去除方法及处理装置的一个实施例。
图1是表示实施本发明的硅氧化膜的去除方法的处理装置的一个例子的结构图。该装置12，具有由内筒14和外筒16所构成的石英制的双层管结构的纵型的具有规定的长度的处理容器18。在上述内筒14内的处理空间S，容纳有作为保持被处理体的支承装置的石英制的晶片舱20，在该晶片舱20上按规定的距离多段保持作为被处理体的半导体晶片W。此外，该距离在一定的情况，有时随着晶片的位置而不同。
在该处理容器18的下方，设有用于开关的盖22，在该盖上设有贯通磁性流体密封垫24的旋转轴26。而且，在该旋转轴26的上端设有旋转台28，在该旋转台28上设有保温筒30，在该保温筒30上栽置有上述晶片舱20。上述旋转轴26被安装在可以升降的晶片舱升降机32的臂34上，可以与上述盖22和晶片舱20等为一体升降，晶片舱20可以由处理容器18的下方从其中插入或脱出。此外，也可以不让晶片舱20旋转，使其呈固定状态。
上述处理容器18的下端开口部，粘合有例如不锈钢制的多支管36，在该多支管36上，分别设有将被控制流量的HF气体和NH3气体导入处理容器18内的HF气体供给系统38和NH3气体供给系统40。
具体的是，首先，上述HF气体供给系统38，具有贯通上述多支管36设置的HF气体喷嘴42，该喷嘴42与中途设有例如质量流量控制器的流量控制器44的气体供给路径46连接。在该气体供给路径46上，连接有HF气体源48。
此外，上述NH3气体供给系统40，同样地具有贯通上述多支管36设置的NH3气体喷嘴50，该喷嘴50与中途设有例如质量流量控制器的流量控制器52的气体供给路径54连接。而且在该气体供给路径54上，连接有NH3气体源56。
所以，通过上述各个喷嘴42、50所供给的各气体，在内筒14内的处理空间S的晶片容纳区域上升到达其顶部再向下方返回，然后从内筒14与外筒16的间隙内流下并排出。此外，在外筒16的底部的侧壁上，设有排气口58，该排气口58，与在排气路径60上设有真空泵62形成的真空排气系统64连接，对处理容器18内进行真空排气。
在处理容器18的外围，设有绝热层66，在该绝热层66的内侧，设有作为加热装置的加热器68将位于内侧的晶片W加热至规定的温度。这里，处理容器18整体的大小，例如若成膜的晶片W的尺寸为8英寸，晶片舱20所保持的晶片片数为150片左右(产品晶片130片左右，废品(dummy)晶片等为20片左右)时，则内筒14的直径约为260～270mm左右，外筒16的直径约为275～285mm左右，处理容器18的高度约为1280mm左右。
此外，在晶片W的尺寸为12英寸，晶片舱20所保持的晶片片数在25～50片左右时，内筒14的直径约为380～420mm左右，外筒16的直径约为440～500mm左右，处理容器18的高度约为800mm左右。此外，这些数值只不过表示所举的一个例子。
在上述盖22与多支管36之间，设有密封该处的○圈等密封元件70，在上述多支管36与外筒16的下端部之间，设有密封该处的○圈等密封元件72。此外，虽然未图示，但作为气体供给系统，当然也可以设置供给惰性气体例如N2气体的气体供给系统。
下面，对于使用如上结构的处理装置进行本发明的方法进行说明。
这里以去除化学氧化膜(SiO2)作为所要去除的硅氧化膜为例进行说明。
图2是表示半导体晶片处理工序的一部分的工序图。图2(A)是表示在半导体晶片W的表面，形成化学氧化膜4作为硅氧化膜，附着有该化学氧化膜4的晶片W，正如前面参照图8(A)及图8(B)所说明，通过在去除晶片表面的自然氧化膜2之后，通过在该晶片W的表面使用H2O2与NH4OH的混合液施行化学处理形成。
这里，将附着有上述化学氧化膜4的晶片W容纳于上述处理装置12内，这里使用HF气体与NH3气体的混合气体，如图2(B)所示，通过蚀刻去除上述化学氧化膜4。
然后，如图2(C)所示，在另一个处理装置中，例如为了形成栅极氧化膜而形成热氧化膜6。此外，在后述的实施例中，上述化学氧化膜4的去除处理与上述热氧化膜6的形成处理可以在同一个处理装置内进行。
下面，对于使用上述处理装置12进行的化学氧化膜4的去除处理进行具体地说明。
首先，如图2(A)所示，通过将表面附着有化学氧化膜4的未经处理的多枚半导体晶片W以规定的距离保持在晶片舱20上，在该状态下驱动晶片舱升降机32上升，从处理容器18的下方将晶片舱20插入处理容器18内，密闭处理容器18。该处理容器18内预先维持在规定的温度，此外，例如在半导体晶片W的表面，形成如上所述的化学氧化膜4。若如上所述，插入晶片W要通过真空排气系统64对处理容器18进行真空排气。
与此同时由HF气体供给系统38的HF气体喷嘴42向处理容器18内导入控制了流量的HF气体，同时由NH3气体供给系统40的NH3气体喷嘴50向处理容器18内导入控制了流量的NH3气体。
这样，分别导入处理容器18内的HF气体与NH3气体在该处理容器18内边上升边混合，并且该混合气体能够蚀刻并去除形成在晶片W上的化学氧化膜4。
此时的蚀刻处理条件如下：处理温度高于室温，例如在100℃～600℃的范围内；处理压力，在处理容器18内为真空排气状态时，例如在26Pa(0.2Torr)～53200Pa(400Torr)的范围内。
如此，虽然单独使用HF(氟化氢)气体不能将处理容器18的温度降至室温附近，不能去除硅氧化膜，但通过混合NH3(氨)气体，不用将处理容器18的温度降至室温附近也能够去除硅氧化膜，这里是指可以去除化学氧化膜，所以，由于可以减少对处理容器18的温度的升降温度的时间，从而可以提高生产能力。
由此，去除了化学氧化膜4的晶片W，在该处理装置12设有热氧化膜形成用元件时用该处理装置，在没有设置上述元件时将其输送至其他的处理装置，如图2(C)所示通过氧化处理形成例如栅极氧化膜用的热氧化膜6。此时，即使是如上所述的半导体集成电路的高细微化及高集成化所要求的栅极氧化膜的薄膜化其目标膜厚值小至1.0～1.2nm左右，也能够良好的控制膜厚形成该热氧化膜6。
这里，实际上对化学氧化膜(SiO2)的膜厚的变化进行了评价，并对其评价结果进行说明。图3是表示化学氧化膜的膜厚变化图像，图中，“TOP”是表示晶片舱20的上部的位置，“BTM”是表示晶片舱20的下部的位置。此处的处理条件：处理温度为300℃，处理压力为53200Pa(400Torr)，HF气体的流量为182sccm，NH3气体流量为1820sccm，N2气体的流量为8000sccm，进行了10分钟的蚀刻处理。
由图3可以看出，“TOP”和“BTM”中，处理前和处理后的膜厚变化很大，可以确认通过10分钟的处理化学氧化膜的厚度减少了0.39～0.41nm左右的范围。
接着评价添加了NH3气体混合的有效性。说明其评价结果。图4表示化学氧化膜的减少量和NH3气体依赖性的关系图。图4中，左侧的部分是只使用HF气体的情况，右侧的部分表示使用HF气体和NH3气体的混合气体的情况。此处的处理条件与图3中的说明相同，处理温度为300℃，处理压力为53200Pa(400Torr)，HF气体的流量为182sccm，NH3气体流量为1820sccm，N2气体的流量为8000sccm，进行了10分钟的蚀刻处理。
由图4可明显看出，在不添加NH3气体只使用HF气体进行处理时，化学氧化膜几乎不减少，与此相对，在使用HF气体与NH3气体混合气体时，化学氧化膜的厚度可以减少0.59～0.61nm左右。由此可知，若不添加NH3气体化学氧化膜就不会减少。
下面，对化学氧化膜以外的其他的硅氧化膜或硅含有材料的选择性进行了评价，并对其评价结果进行说明。图5是表示化学氧化膜和化学氧化膜以外的硅氧化膜或硅含有材料的选择性的有无的数据。此外，压力为1Torr＝133Pa，有选择性的部分用符号“○”。此外图5中的“-”表示对Si材料过蚀刻，不能测定的意思。
这里变化处理温度至100～600℃，变化处理压力至26Pa(0.2Torr)～53200Pa(400Torr)，进行10分钟的蚀刻处理。此外，图5中的压力“VAC”表示对处理容器18进行了真空排气的状态时的压力，虽然还要根据真空泵的能力，但是此时处理容器18内的压力为26Pa(0.2Torr)～40Pa(0.3Torr)左右。此外HF气体与NH3气体的流量比在1∶10～10∶1的范围内变化。该图中的各数值分别表示经10分钟的蚀刻处理所减少的厚度，其单位是nm。
此处的评价所使用的材料，使用的是由化学氧化膜、硅材料(聚硅膜)、氮化硅膜(SiN)、作为化学氧化膜以外的硅氧化膜使用TEOS所形成的硅氧化膜与热氧化处理所形成的热氧化膜。
首先研究化学氧化膜，在处理温度为100～600℃范围的所有区域，虽然减少量有大有小，但是能够确认化学氧化膜的减少。此外在处理压力“VAC”为(0.2Torr)～400Torr范围的所有区域内可以确认化学氧化膜的减少。特别是即使处理温度为100℃，处理压力为“VAC”在NH3气体为浓混合时也能够减少化学氧化膜。只是在处理温度为100℃时处理压力为7.6Torr或400Torr时及处理温度为300℃处理压力为“VAC”时，由于NH3气体不是浓混合比状态，不能减少化学氧化膜。此外，尝试将处理温度设定为比100℃低的50℃通过HF气体与NH3气体的混合气体进行了蚀刻处理，化学氧化膜完全不减少。所以，处理温度需要设定为100℃以上。
下面，对于化学氧化膜与聚硅(硅材料)的选择性进行探讨。
由图5可清楚看出，聚硅在处理温度为100℃、处理压力为400Torr时，及处理温度为600℃对处理压力为“VAC”～7.6Torr时的压力范围有很大的减少。然而，处理温度为300℃及400℃时，处理压力在“VAC”～400Torr的全部范围时，还有HF气体与NH3气体的流量比在10∶1～1∶10的全部范围时，聚硅的减少量大致为“0”。所以，可以证明处理温度在300～400℃的范围内，相对于聚硅可以选择性的减少化学氧化膜。
下面探讨化学氧化膜与氮化硅膜的选择性。
由图5可清楚看出，氮化硅膜，在处理温度为100～600℃的全部范围内减少，在处理温度为300℃处理压力为7.6Torr时，在处理温度为400℃处理压力为“VAC”及7.6Torr时，在处理温度为600℃处理压力为“VAC”时，它们分别的减少量均比化学氧化膜的减少量少。所以，可以证明处理温度在300～600℃的范围并且处理压力为7.6Torr以下时，相对于氮化硅膜可以选择性的减少化学氧化膜。
下面对由化学氧化膜与TEOS形成的硅氧化膜的选择性进行说明。
由图5可清楚看出，由TEOS所形成的硅氧化膜，虽然处理温度在100～600℃的全部范围内减少，但是在处理温度为300℃处理压力为7.6Torr时，在处理温度为400℃处理压力为“VAC”及7.6Torr时，其各自的减少量，比化学氧化膜的减少量少。所以，可以证明处理温度在300～400℃的范围并且处理压力为7.6Torr以下时，相对于由TEOS形成的硅氧化膜可以选择性的减少化学氧化膜。
下面对由化学氧化膜与热氧化处理形成的热氧化膜(SiO2)的选择性进行说明。
由图5可清楚看出，由热氧化处理所形成的硅氧化膜，虽然处理温度在100～600℃的全部范围内减少，但是在处理温度为100℃处理压力为“VAC”时，处理温度为300℃处理压力为7.6Torr、150Torr、400Torr(NH3为浓混合比状态时)时，在处理温度为400℃处理压力为“VAC”～400Torr时，处理温度为600℃处理压力为“VAC”及7.6Torr时，其各自的减少量，比化学氧化膜的减少量少。所以，可以证明处理温度在100～600℃的全部范围内，相对于由热氧化处理形成的硅氧化膜可以选择性的减少化学氧化膜。
此外，由图5可清楚看出，若采用HF气体与NH3气体的混合气体，不仅是化学氧化膜，由TEOS形成的硅氧化膜，由热氧化处理形成的硅氧化膜都能够减少，所以也能够减少其他的硅氧化膜，例如在硅基板上形成的自然氧化膜或由热CVD处理或等离子体CVD处理堆积形成的硅氧化膜。
下面，研究了对NH3气体相对于HF气体在更浓的流量比中的选择蚀刻性，并对其评价结果进行说明。
图6是表示化学氧化膜和化学氧化膜以外的硅氧化膜或硅含有材料的选择性的数据表。图7是表示图6的数据的柱状图，分别表示关于“TOP”与“BTM”的数据。
这里相对前面已经说明的图5所示的情形，对NH3气体在更浓的混合比的区域进行研究，具体的是在HF气体：NH3气体的流量比为1∶10～1∶50范围的区域内进行。此处的处理温度、处理压力及处理时间，分别设定为图5所示的处理条件中的平均值，具体的是，分别设定处理温度为200℃，处理压力为150Torr，处理时间为10分钟。此外此工序的气体，通过将NH3气体固定在1820sccm，并改变HF气体的流量使两气体的流量比发生变化。此外，晶片的处理片数为150片。
由图6及图7清楚可知，即使将HF：NH3的流量比在1∶10～1∶50的范围内按1∶10、1∶20、1∶50进行变化，聚硅膜的蚀刻量(减少量)也大致为零，与聚硅膜几乎不减少相对的是，化学氧化膜的蚀刻量在0.41～0.57nm的范围内稳定地减少，由此，可以确认在上述流量比的全部范围内，相对于聚硅膜可以选择性的蚀刻化学氧化膜。
此外随着化学氧化膜与SiN膜、TEOS膜及热氧化膜之间的选择蚀刻度越大，其蚀刻量越小。
此外SiN膜、热氧化膜，虽然在HF∶NH3比为1∶10时，SiN膜与热氧化膜的蚀刻量，都与化学氧化膜的蚀刻量大致相同，或是比化学氧化膜的蚀刻量多蚀刻。但是，在HF∶NH3比为1∶20时，SiN膜与热氧化膜的蚀刻量，都比化学氧化膜的蚀刻量少很多，特别是在HF∶NH3比为1∶50时，SiN膜与热氧化膜的蚀刻量，都大致为零。其结果，为了在抑制SiN膜、TEOS膜及热氧化膜蚀刻的同时能够尽量地减少化学氧化膜，尽量将NH3气体为浓混合比状态为佳，可以确认优选设定HF∶NH3比为1∶20～1∶50的范围内。
此外，在图1所例示的装置中，为了容易地理解本发明，以设有HF气体供给系统38与NH3气体供给系统40为气体供给源的情形为例进行了说明，但并不限定于该情形，也可以设有其他处理所需要的气体供给源进行连续处理。作为一个实例，在图8示出了合并设有供给水蒸气或形成水蒸气的气体的氧化用气体供给系统的处理装置的结构图。此外，与图1所示的结构部分相同的结构部分使用同一符号标示，以省略重复说明。
如图8所示，此处作为气体供给源设有上述HF气体供给系统38及NH3气体供给系统40之外，还设有氧化用气体供给系统80。具体的是，作为该氧化用气体供给系统80，分别设有H2气体源80A和O2气体源80B，这些气体根据需要分别通过设有流量控制器82A、82B的气体流路84A、84B，由各气体喷嘴86A、86B被导入处理容器18内。
通过这样的装置将H2气体和O2气体供给到处理容器18内，例如使这些气体在处理容器18内燃烧产生水蒸气，由此，例如在硅基板的表面施行热氧化处理并形成热氧化膜。
所以，若采用图8所示的该处理装置，在开始供给HF气体和NH3气体对附着在晶片表面的化学氧化膜进行去除处理，之后停止供给HF气体和NH3气体，接着，通过连续供给H2气体和O2气体产生水蒸气进行热氧化处理，可以连续形成例如栅极氧化膜的热氧化膜。
此外，作为上述氧化用气体供给系统80也可以设置使H2气体与O2气体能够燃烧的外部燃烧装置，使用利用催化剂的水蒸气发生装置，将产生的水蒸气导入处理容器18内。
此外作为另一个例子，图7示出了合并设有供给硅膜形成用的气体的硅膜形成用气体供给系统的处理装置的结构图。此外，与图1所示的结构部分相同的结构部分使用同一符号标示，省略重复说明。
如图9所示，此处作为气体供给源设有上述HF气体供给系统38及NH3气体供给系统40之外，还设有硅膜形成用气体供给系统90。具体的是，作为该硅膜形成用气体供给系统90，设有硅烷(SiH4)气体源90A，该气体根据需要通过设有流量控制器92A的气体流路94A，由气体喷嘴96A导入处理容器18内。
此外还设有用于同时导入掺杂剂(杂质)的作为掺杂剂源的例如甲锗烷(GeH4)气体源90B，该气体根据需要通过设有流量控制器92B的气体流路94B，由气体喷嘴96B导入处理容器18内。
这样通过向处理容器18内供给硅烷和甲锗烷，能够形成作为掺杂剂被导入的锗的硅膜(聚硅膜)。
所以，若采用图9所示的该处理装置，在开始供给HF气体和NH3气体对附着在晶片表面的化学氧化膜进行去除处理，然后停止供给HF气体和NH3气体，接着，通过连续供给硅烷气体和甲锗烷气体并导入作为杂质的锗可以连续形成硅膜。此时，通过适当地选择温度，还可形成被掺杂了锗的外延膜。此外还可以进一步将图8和图9的装置结构组合构成能够连续进行化学氧化膜去除处理后的栅极氧化膜形成及硅栅极电极形成的装置结构。
这里举的是在去除化学氧化膜之后连续形成导入了热氧化膜或锗的硅膜的情形为例进行了说明，但也可以在去除化学氧化膜之后，形成金属膜或氮化膜或其他绝缘膜。此时，如前所述，也可以用本发明的方法，不是去除化学氧化膜，而是如前所述，例如在去除自然氧化膜之后，进行如上所述的连续处理。
此外，在上述的实施例中以双层管结构的处理装置为例进行了说明，这只不过是一个例子而已，本发明也适用于例如单层管结构的处理装置，此时处理装置为由处理容器的下方或是上方导入各气体，由上方或是下方对处理容器内进行真空排气的结构。
此外，本发明的方法并不限定于如上所述的一次可对于多片半导体晶片进行氧化处理的分批式的处理装置，也适用于通过在处理容器内的载置台(支承装置)上作为载置、加热装置的灯加热或加热器加热对半导体晶片一片一片进行氧化处理的单叶式处理装置。
此外，作为被处理体，并不只限定在半导体晶片，也适用于LCD基板和玻璃基板等。
正如上说明，若采用本发明的硅氧化膜的去除方法及处理装置，可以发挥如下优异的作用效果。
采用本申请的发明，可以通过使用HF气体和NH3气体的混合气体有效地去除形成在被处理体表面的硅氧化膜。
此外，还可以相对于硅材料选择性良好地蚀刻并去除化学氧化膜构成的硅氧化膜。
此外，还可以相对于氮化硅膜选择性良好地蚀刻并去除化学氧化膜构成的硅氧化膜。
此外，还可以相对于由TEOS(原硅酸四乙酯)所形成的硅氧化膜选择性良好地蚀刻并去除化学氧化膜构成的硅氧化膜。
此外，还可以相对于热氧化膜(SiO2)选择性良好地蚀刻并去除化学氧化膜构成的硅氧化膜。

Claims (2)

1.一种硅氧化膜的去除方法，用于在可以进行真空排气的处理容器内，去除形成在被处理体表面的硅氧化膜，其特征在于：
使用HF气体和NH3气体的混合气体去除所述硅氧化膜，
所述硅氧化膜是通过化学处理形成的化学氧化膜，为了得到相对于硅材料的所述化学氧化膜的选择性，将处理温度设定在200℃～400℃的范围内，
所述HF气体与NH3气体的流量比，设定在10∶1～1∶50的范围内。
2.如权利要求1所述的硅氧化膜的去除方法，其特征在于，
将处理压力设定在26Pa～53200Pa范围内。
CNB2004800110434A 2003-04-22 2004-04-20 硅氧化膜的去除方法及处理装置 Expired - Fee Related CN100377317C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP117664/2003 2003-04-22
JP2003117664 2003-04-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101616523A Division CN100533683C (zh) 2003-04-22 2004-04-20 硅氧化膜的去除方法

Publications (2)

Publication Number Publication Date
CN1777980A CN1777980A (zh) 2006-05-24
CN100377317C true CN100377317C (zh) 2008-03-26

Family

ID=33308046

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2007101616523A Expired - Fee Related CN100533683C (zh) 2003-04-22 2004-04-20 硅氧化膜的去除方法
CNB2004800110434A Expired - Fee Related CN100377317C (zh) 2003-04-22 2004-04-20 硅氧化膜的去除方法及处理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2007101616523A Expired - Fee Related CN100533683C (zh) 2003-04-22 2004-04-20 硅氧化膜的去除方法

Country Status (5)

Country Link
US (1) US7611995B2 (zh)
KR (1) KR101046523B1 (zh)
CN (2) CN100533683C (zh)
TW (1) TW200501254A (zh)
WO (1) WO2004095559A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705385B2 (en) * 2005-09-12 2010-04-27 International Business Machines Corporation Selective deposition of germanium spacers on nitride
JP4762998B2 (ja) * 2005-10-27 2011-08-31 東京エレクトロン株式会社 処理方法及び記録媒体
US20070238301A1 (en) * 2006-03-28 2007-10-11 Cabral Stephen H Batch processing system and method for performing chemical oxide removal
US8343280B2 (en) * 2006-03-28 2013-01-01 Tokyo Electron Limited Multi-zone substrate temperature control system and method of operating
US7718032B2 (en) 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
JP4994724B2 (ja) * 2006-07-07 2012-08-08 株式会社東芝 成膜装置及び成膜方法
JP4939864B2 (ja) * 2006-07-25 2012-05-30 東京エレクトロン株式会社 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
JP4776575B2 (ja) 2007-03-28 2011-09-21 株式会社東芝 表面処理方法、エッチング処理方法および電子デバイスの製造方法
WO2009001774A1 (ja) * 2007-06-22 2008-12-31 Ulvac, Inc. 半導体ウェーハの保護方法及び半導体装置の製造方法
KR101330707B1 (ko) * 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
KR100870914B1 (ko) * 2008-06-03 2008-11-28 주식회사 테스 실리콘 산화막의 건식 식각 방법
JP5158068B2 (ja) * 2009-02-20 2013-03-06 東京エレクトロン株式会社 縦型熱処理装置及び熱処理方法
JP5520552B2 (ja) * 2009-09-11 2014-06-11 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
CN102569020B (zh) * 2010-12-10 2015-01-14 有研新材料股份有限公司 一种8英寸晶圆切口氧化膜去除方法和装置
GB2487716B (en) 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
JP5661523B2 (ja) 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5917861B2 (ja) * 2011-08-30 2016-05-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
WO2013175872A1 (ja) * 2012-05-23 2013-11-28 東京エレクトロン株式会社 ガス処理方法
CN107574476A (zh) * 2013-08-09 2018-01-12 应用材料公司 于外延生长之前预清洁基板表面的方法和设备
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US10622205B2 (en) * 2015-02-16 2020-04-14 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
WO2017176027A1 (ko) * 2016-04-05 2017-10-12 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6726610B2 (ja) 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP2018170387A (ja) * 2017-03-29 2018-11-01 東京エレクトロン株式会社 成膜方法及び縦型熱処理装置
JP7038564B2 (ja) * 2018-02-22 2022-03-18 東京エレクトロン株式会社 膜形成方法及び基板処理装置
JP6860537B2 (ja) * 2018-09-25 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2022036756A (ja) * 2020-08-24 2022-03-08 キオクシア株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326464A (ja) * 1992-05-15 1993-12-10 Dainippon Screen Mfg Co Ltd 基板表面の気相洗浄方法
CN1088272A (zh) * 1992-11-09 1994-06-22 国际商业机器公司 精确刻蚀和去除薄膜的新装置和方法
US5380399A (en) * 1992-09-14 1995-01-10 Kabushiki Kaisha Toshiba Method of treating semiconductor substrates
JPH08195381A (ja) * 1995-01-17 1996-07-30 Fujitsu Ltd 半導体装置の製造方法
CN1207579A (zh) * 1997-07-18 1999-02-10 日本电气株式会社 半导体器件的制造方法和制造设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030319A (en) * 1988-12-27 1991-07-09 Kabushiki Kaisha Toshiba Method of oxide etching with condensed plasma reaction product
JP2902012B2 (ja) 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
JP2853211B2 (ja) 1989-11-01 1999-02-03 富士通株式会社 半導体装置の製造方法
US5268069A (en) * 1991-10-28 1993-12-07 International Business Machines Corporation Safe method for etching silicon dioxide
JP2833946B2 (ja) 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
JPH06244153A (ja) * 1993-02-16 1994-09-02 Matsushita Electric Ind Co Ltd ドライエッチング方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP3436256B2 (ja) 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
US6335261B1 (en) * 2000-05-31 2002-01-01 International Business Machines Corporation Directional CVD process with optimized etchback
US6926843B2 (en) * 2000-11-30 2005-08-09 International Business Machines Corporation Etching of hard masks
KR100520600B1 (ko) * 2003-02-17 2005-10-10 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326464A (ja) * 1992-05-15 1993-12-10 Dainippon Screen Mfg Co Ltd 基板表面の気相洗浄方法
US5380399A (en) * 1992-09-14 1995-01-10 Kabushiki Kaisha Toshiba Method of treating semiconductor substrates
CN1088272A (zh) * 1992-11-09 1994-06-22 国际商业机器公司 精确刻蚀和去除薄膜的新装置和方法
JPH08195381A (ja) * 1995-01-17 1996-07-30 Fujitsu Ltd 半導体装置の製造方法
CN1207579A (zh) * 1997-07-18 1999-02-10 日本电气株式会社 半导体器件的制造方法和制造设备

Also Published As

Publication number Publication date
WO2004095559A1 (ja) 2004-11-04
KR20060002805A (ko) 2006-01-09
TW200501254A (en) 2005-01-01
CN1777980A (zh) 2006-05-24
CN100533683C (zh) 2009-08-26
KR101046523B1 (ko) 2011-07-04
US20060216941A1 (en) 2006-09-28
US7611995B2 (en) 2009-11-03
CN101131929A (zh) 2008-02-27
TWI331364B (zh) 2010-10-01

Similar Documents

Publication Publication Date Title
CN100377317C (zh) 硅氧化膜的去除方法及处理装置
TWI675122B (zh) 用以在敏感基板上沉積薄膜的方法
KR20230039625A (ko) 저온 ald 막들을 위한 챔버 언더코팅 준비 방법
TWI718131B (zh) 超薄原子層沉積膜精度厚度控制
JP5986066B2 (ja) シリコン及びシリコン含有膜の原子層堆積
CN101154589B (zh) 形成硅氧化膜的成膜方法和装置
KR100980127B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체
TW202013479A (zh) 蝕刻方法及蝕刻裝置
KR101129741B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
US8080477B2 (en) Film formation apparatus and method for using same
KR20160118968A (ko) Ald 및 ale에 의해 컨포멀한 막들의 증착
US8349401B2 (en) Film formation apparatus and method for using same
US20080014758A1 (en) Film formation apparatus for semiconductor process and method for using the same
KR101133402B1 (ko) 반도체 처리용 성막 장치
KR20080022518A (ko) 반도체 처리용의 성막 방법 및 장치
JP4039385B2 (ja) ケミカル酸化膜の除去方法
KR100980126B1 (ko) 성막 방법, 성막 장치 및 기억매체
US5914000A (en) Apparatus for manufacturing semiconductor device and method of removing silicon oxidation film
JP7462065B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP2004343095A (ja) 熱処理装置のクリーニング方法
KR20220130597A (ko) 막을 선택적으로 에칭하기 위한 시스템 및 방법
JPH0382768A (ja) 金属酸化薄膜形成方法およびその装置
JP2004266297A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326