JP5986066B2 - シリコン及びシリコン含有膜の原子層堆積 - Google Patents

シリコン及びシリコン含有膜の原子層堆積 Download PDF

Info

Publication number
JP5986066B2
JP5986066B2 JP2013502686A JP2013502686A JP5986066B2 JP 5986066 B2 JP5986066 B2 JP 5986066B2 JP 2013502686 A JP2013502686 A JP 2013502686A JP 2013502686 A JP2013502686 A JP 2013502686A JP 5986066 B2 JP5986066 B2 JP 5986066B2
Authority
JP
Japan
Prior art keywords
silicon
precursor
substrate
gas
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013502686A
Other languages
English (en)
Other versions
JP2013524516A (ja
Inventor
ジョー，レイモンド
ガンジー，ミーナクシサンダラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2013524516A publication Critical patent/JP2013524516A/ja
Application granted granted Critical
Publication of JP5986066B2 publication Critical patent/JP5986066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体プロセス、より具体的には基板上のシリコン及びシリコン含有膜の形成に関する。
シリコン及びシリコン含有膜は、半導体工業において広い種類の応用のために使用される。シリコン膜は、多結晶性シリコン（ｐｏｌｙ−Ｓｉ）及びエピタキシャルシリコンを含み、及びシリコン含有膜は、シリコンゲルマニウム（ＳｉＧｅ）、シリコンゲルマニウムカーバイド（ＳｉＧｅＣ）、シリコン炭化物（ＳｉＣ）及びシリコン窒化物（ＳｉＮ）を含む。回路の大きさがより小さいサイズに縮小するにつれて、より低い堆積温度が好ましくなる。というのは例えば新材料を半導体装置へ導入するため、及びソース及びドレイン領域における浅いインプラントの熱量の削減のためである。さらに、シリコン含有膜の非選択的（ブランケット）及び選択的堆積が将来の装置のために必要となるということは明らかである。例えば、半導体製造は、エピタキシャルシリコン膜について、厚さ及び抵抗への厳しい仕様制限を必要とする。エピタキシャルシリコン堆積は１つのプロセスフローでの最初のステップであり、そこでは前記バルクシリコンの結晶格子が新たなシリコン含有層（前記バルクとは異なるドーピングレベルを持ち得る）の成長を通じて拡大されていく。目標とするエピタキシャル膜厚及び抵抗値パラメータは、正しく機能する装置への続く製造のために重要である。
エピタキシャルシリコン含有膜の選択的堆積の使用の１例は、凸構造を持つソース及びドレインを持つシリコン・オン・インシュレーター（ＳＯＩ）の製造のためである。ＳＯＩ装置製造の際に、プロセスはソース及びドレイン領域内の全シリコンを消費し、それによりこれらの領域での余分のシリコンを必要とし、これはシリコン含有膜の選択的エピタキシャル成長（ＳＥＧ）により与えられる。シリコン含有膜の選択的エピタキシャル堆積は、必要とされるフォトリソグラフィー及びエッチングプロセスの数を減らすことができ、これにより装置製造に関わる全費用及び複雑さを減らすことができる。より低温度での堆積が好ましいにも拘わらず、従来のシラン（ＳｉＨ４）及びジクロロシラン（ＤＣＳ、ＳｉＣｌ２Ｈ２）ソースガスを用いるエピタキシャルシリコンの熱分解は一般的に高温度（例えば約８５０から９００℃を超える）であり、これは装置の製造のためのプロセスへ導入されるプロセスのために十分高い堆積速度を達成するために必要である。
将来の装置生成は、改良された材料及び電気特性を持つシリコン及びシリコン含有膜（例えばピンホール欠陥を持たないより薄い膜）を堆積するためのより低い熱量を持つ新たな方法が必要となるであろう。
原子層堆積（ＡＬＤ）による基板上へシリコン及びシリコン含有膜を堆積するための方法が提供される。ここでシリコン含有膜の例はドープシリコン膜を含む。
１つの実施態様によると、シリコン又はシリコン含有膜を堆積するための方法が提供される。前記方法は、前記シリコン又はシリコン含有膜のＡＬＤを実施するように構成されたバッチプロセスシステム内に前記基板を準備・配置し、前記基板をシリコンを含む第１の前駆体の非飽和量へ暴露し、前記バッチプロセスシステムから前記第１の前駆体を真空除去又はパージすることを含む。前記方法はさらに、前記基板をシリコン又はドーパントを含む第２の前駆体の飽和量へ暴露し、ここで前記第１及び第２の前駆体の１つのみがハロゲンを含み、かつ前記第１及び第２の前駆体の基板上での反応がシリコン又はシリコン含有膜および揮発性ハロゲン化水素（ＨＸ）を副生成物として形成し、前記第２の前駆体と前記ハロゲン化水素（ＨＸ）副生成物を前記バッチプロセスシステムから真空除去又はパージし、及び前記シリコン又はシリコン含有膜が望ましい厚さになるまで前記暴露及び真空除去又はパージすることを繰り返すことを含む。
他の実施態様によれば、シリコン膜を堆積するための方法が提供される。前記方法は、前記シリコン膜のＡＬＤを実施するように構成されるバッチプロセスシステムに前記基板を配置し、前記基板を第１のシリコン前駆体の非飽和量に暴露し、前記バッチプロセスシステムから前記第１のシリコン前駆体を真空除去又はパージすることを含む。前記方法はさらに、前記基板を第２のシリコン前駆体の飽和量へ暴露し、ここで前記第１及び第２のシリコン前駆体の１つのみがハロゲンを含み、かつ前記第１及び第２のシリコン前駆体の基板上での反応がシリコン膜および揮発性ハロゲン化水素（ＨＸ）を副生成物として形成し、前記第２のシリコン前駆体と前記ハロゲン化水素（ＨＸ）副生成物を前記バッチプロセスシステムから真空除去又はパージし、及び前記シリコン膜が望ましい厚さになるまで前記暴露及び真空除去又はパージすることを繰り返すことを含む。
他の実施態様によれば、ドープシリコン膜の堆積のための方法が提供される。前記方法は、前記シリコン膜のＡＬＤを実施するように構成されるバッチプロセスシステムに前記基板を配置し、前記基板をシリコンを含む第１の前駆体の非飽和量に暴露し、前記バッチプロセスシステムから前記第１の前駆体を真空除去又はパージすることを含む。前記方法はさらに、前記基板をドーパントを含む第２の前駆体の飽和量へ暴露し、ここで前記第１及び第２の前駆体の１つのみがハロゲンを含み、かつ前記第１及び第２の前駆体の基板上での反応がドープシリコン膜および揮発性ハロゲン化水素（ＨＸ）を副生成物として形成し、前記第２の前駆体と前記ハロゲン化水素（ＨＸ）副生成物を前記バッチプロセスシステムから真空除去又はパージし、及び前記ドープシリコン膜が望ましい厚さになるまで前記暴露及び真空除去又はパージすることを繰り返すことを含む。
１つの実施態様によると、シリコン又はシリコン含有膜を堆積するための方法が提供される。前記方法は、前記シリコン又はシリコン含有膜のＡＬＤを実施するように構成されるバッチプロセスシステムに前記基板を配置し、前記基板をシリコンを含む第１の前駆体の飽和量に暴露し、前記バッチプロセスシステムから前記第１の前駆体を真空除去又はパージすることを含む。前記方法はさらに、前記基板をシリコン又はドーパントを含む第２の前駆体の飽和量へ暴露し、ここで前記第１及び第２の前駆体の１つのみがハロゲンを含み、かつ前記第１及び第２の前駆体の基板上での反応がシリコン又はシリコン含有膜および揮発性ハロゲン化水素（ＨＸ）を副生成物として形成し、前記第２の前駆体と前記ハロゲン化水素（ＨＸ）副生成物を前記バッチプロセスシステムから真空除去又はパージし、及び前記シリコン又はシリコン含有膜が望ましい厚さになるまで前記暴露及び真空除去又はパージすることを繰り返し、及び周期的に前記シリコン含有膜を前記繰り返す前にクリーニングガスで処理することを含む。
図１は、本発明によるバッチプロセスシステムの１つの単純化されたブロックダイヤグラムを示す。 図２は、本発明の１つの実施態様によるＡＬＤによる、基板上へのシリコン含有膜の形成のためのフローダイヤグラムを示す。 図３は、本発明の他の実施態様によるＡＬＤによる、基板上へのシリコン膜を形成するためのフローダイヤグラムを示す。 図４は、本発明の他の実施態様によるＡＬＤによる、基板上へのシリコン含有膜を形成するためのフローダイヤグラムを示す。 図５Ａから５Ｆは、本発明の実施態様による、基板上へのシリコン又はシリコン含有膜の堆積を模式的に示す。 図５Ａから５Ｆは、本発明の実施態様による、基板上へのシリコン又はシリコン含有膜の堆積を模式的に示す。 図５Ａから５Ｆは、本発明の実施態様による、基板上へのシリコン又はシリコン含有膜の堆積を模式的に示す。 図５Ａから５Ｆは、本発明の実施態様による、基板上へのシリコン又はシリコン含有膜の堆積を模式的に示す。 図５Ａから５Ｆは、本発明の実施態様による、基板上へのシリコン又はシリコン含有膜の堆積を模式的に示す。 図５Ａから５Ｆは、本発明の実施態様による、基板上へのシリコン又はシリコン含有膜の堆積を模式的に示す。
本発明の実施態様は、ＡＬＤによる基板上へのシリコン及びシリコン含有膜を堆積するための方法を説明する。
以下の説明では、本発明の十分な理解を容易にするため、かつ説明のためであり限定するためではなく、前記バッチプロセスの形状及び種々の部品の説明などの具体的な詳細が提示されている。しかし理解されるべきことは、本発明はこれらの具体的な詳細から離れて他の実施態様においても実施され得る、ということである。
図１は、本発明の１つの実施態様によるバッチプロセスシステムの１つの単純化されたブロックダイヤグラムである。前記バッチプロセスシステム１は、プロセスチャンバ１０及びプロセスチューブ２５を含み、これは排気パイプ８０に接続された上端部２３及び円筒状マニホールド２の縁部２７へ密閉結合された下部端部２４を含む。前記排気パイプ８０は前記プロセスチューブ２５から真空ポンプシステム８８へガスを放出して、前記バッチプロセスシステム１内の既定の大気圧又は大気圧以下の圧力に維持する。複数の基板（ウェハ）４０を段々に積まれた（垂直にある間隔でそれぞれ水平に置かれた面）ように保持するための基板ホルダー３５は前記プロセスチューブ２５内に配置される。前記基板ホルダー３５は、前記縁部２７を通過する回転シャフト２１上に設けられ、モーター２８で駆動されるターンテーブル２６上に設けられる。前記ターンテーブル２６は、処理中に回転でき、全体の膜均一性を改善し得る。又は前記ターンテーブルは処理中は静止され得る。前記縁部２７は、前記基板ホルダー３５を前記プロセスチューブ２５の内外へ移送するためにエレベータ２２上に設けられる。前記縁部２７がその際上部位置に位置付けされると、前記縁部２７は前記マニホールド２の前記開口端部に近くなるように適合される。
ガス輸送システム９７は、ガスを前記プロセスチャンバ１０に導入するようにされている。複数のガス供給ラインが、複数のガスを前記ガス供給ラインを通じて前記プロセスチューブ２５内に供給するようにマニホールド２の回りに配置されている。図１では、複数のガス供給ラインの中でも１つのみのガス供給ライン４５が示されている。前記ガス供給ライン４５は第１のガスソース９４と接続されている。一般的に、前記第１のガスソース９４は基板４０を処理するためにガスを供給できる。これには前記基板上に膜を形成（即ちシリコン及びシリコン含有膜を堆積するためのシリコン含有ガス及びドーパント）するためのガスを含む。
加えて又はこれに代えて、１又はそれ以上のガスが操作的に第２のガスとカップルされる（遠隔の）プラズマソース９５から前記ガス供給ライン４５により前記プロセスチャンバ１０へ供給されることができる。前記プラズマ励起ガスは、前記ガス供給ライン４５により前記プロセスチューブ２５内に導入される。前記プラズマソース９５は、例えばマイクロ波プラズマソース、ラジオ周波数（ＲＦ）プラズマソース又は光励起によるプラズマソースであり得る。マイクロ波プラズマソースの場合に、前記マイクロ波パワーは、約５００ワット（Ｗ）と約５０００ワット（Ｗ）との間である。前記マイクロ波周波数は、例えば２．４５ＧＨｚ又は８．３ＧＨｚであり得る。１つの実施態様では、前記遠隔プラズマソースは、Ｄｏｗｎｓｔｒｅａｍ Ｐｌａｓｍａ Ｓｏｕｒｃｅ Ｔｙｐｅ ＡＸ７６１０（ＭＫＳ Ｉｎｓｔｒｕｍｅｎｔｓ、Ｗｉｌｍｉｎｇｔｏｎ、Ｍａｓｓａｃｈｕｓｅｔｔｓ、ＵＳＡ）である。
円筒状熱反射装置３０が前記反応チューブ２５をカバーするように設けられている。
前記熱反射装置３０は鏡面仕上の内部表面を有し、メインヒーター２０、ボトムヒーター６５、トップヒーター１５及び排気パイプヒーターからに放射熱の消散を抑制する。螺旋冷却水通路（図示されていない）が、冷却媒体通路として前記プロセスチャンバ１０の壁内に形成され得る。前記ヒーター２０、６５及び１５は、例えば前記基板を約２０℃と約９０℃との間に維持する。
前記真空ポンプシステム８８は真空ポンプ８６、トラップ８４及び自動圧力制御装置（ＡＰＣ）８２を含む。前記真空ポンプ８６は、例えば２００００リットル／秒まで（及びそれより大きい）のポンプ速度が可能なドライ真空ポンプを含む。処理の間、ガスは、前記ガス輸送システム９７の前記ガス供給ライン４５を介して前記プロセスチャンバ１０内に導入され、前記プロセス圧力は前記ＡＰＣ８２で調節され得る。前記トラップ８４は前記プロセスチャンバ１０からの未反応前駆体材料及び副生成物を回収する。
前記プロセスモニタシステム９２は、リアルタイムプロセスモニタ可能なセンサ７５を含み、かつ例えば質量分析装置（ＭＳ）、ＦＴＩＲ分光装置又はパーティクルカウンターを含むことができる。制御装置９０はマイクロプロセッサ、メモリ及び、前記バッチプロセスシステム１からのモニタ出力と同様に前記バッチプロセスシステムへ交信し入力を開始させるために十分な制御電圧を生成することができるデジタルＩ／Ｏポートを含む。さらに、前記制御装置９０は前記ガス輸送システム９７、モーター２８、プロセスモニタシステム９２、ヒーター２０、１５、６５及び７０、及び真空ポンプシステム８８に接続され情報を交換できる。前記制御装置９０は、ＤＥＬＬ ＰＲＥＣＩＳＩＯＮ ＷＯＲＫＳＴＡＴＩＯＮ ６１０ＴＭとして実装され得る。前記制御装置９０はまた、汎用コンピュータ、プロセッサ、デジタルシグナルプロセッサなどとして実装され、コンピュータ読み取り可能媒体に含まれた１又はそれ以上の命令の１又はそれ以上の手順を実行する前記制御装置９０に応じて基板処理装置が本発明の処理ステップの１部分又は全てを実行させる。前記コンピュータ読み取り可能媒体又はメモリは、本発明の教示によりプログラムされた命令を保持するため、及びデータ構造、テーブル、レコード又はここで説明されたその他のデータを含むためである。コンピュータ読み取り可能媒体の例は、コンパクトディスク、ハードディスク、フロッピーディスク、テープ、光磁気ディスク、ＰＲＯＭ（ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ又は全ての他の磁気媒体、コンパクトディスク（例えばＣＤ−ＲＯＭ）、又は全てのその他の光学媒体、パンチカード、紙テープ、又はその他の穴パターン付き物理的媒体、キャリア波（以下説明する）、又はその他の全てのコンピュータ読み取り可能な媒体を含む。
前記制御装置９０は、前記バッチプロセスシステム１に対して近くに設けられる得るか、又はインターネットやイントラネットを介して前記バッチプロセスシステムに対して離れて設けられ得る。従って、前記制御装置９０は、直接接続、イントラネット及びインターネットの少なくとも１つを用いて前記バッチプロセスシステム１とデータを交換可能である。前記制御装置９０は、顧客位置（即ちデバイスメーカなど）でイントラネットへ接続されることができ、又は販売者（装置製造者）でイントラネットへ接続され得る。さらに、他のコンピュータ（即ち制御装置、サーバなど）が制御装置９０にアクセスして、直接接続、イントラネット及びインターネットの少なくとも１つを介してデータを交換することができる。
理解されるべきことは、図１に記載の前記バッチプロセスシステム１は例示目的のみで示されているということ、具体的なハードウェアの多くの変更が本発明を実施するために使用され得るということ、及びこれらの変更は当業者には容易に分かるものである、ということである。図１の前記バッチプロセスシステム１は、例えば２００ｍｍ基板、３００ｍｍ基板又はそれより大きい基板などの全てのサイズの基板を処理することができる。さらに、前記バッチプロセスシステム１は、約２００枚まで又はそれ以上の基板を同時に処理することができる。又は、前記バッチプロセスシステム１は、約２５枚までの基板を同時に処理することができる。
図２及び５Ａから５Ｆを参照する。図２は本発明の１つの実施態様によるＡＬＤによる基板上へシリコン又はシリコン含有膜を形成するためのフローダイヤグラムであり、図５Ａから５Ｅは本発明の実施態様による基板へのシリコン又はシリコン含有膜の堆積を模式的に示す。図２では、前記処理２００は２０２で開始される。２０２で、基板５００はバッチプロセスシステムのプロセスチャンバに配置される。前記プロセスチャンバは、例えば図１に示される前記バッチプロセスシステム１の前記プロセスチャンバ１０であり得る。前記基板５００は、例えばＳｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、Ｇｅを含み、ガラス基板、ＬＣＤ基板又は化合物半導体基板であり、かつ数多くのアクティブデバイス及び／又は分離領域を含み得る。さらに、前記基板５００は、パターン化基板であってよく、ビア又はトレンチ又はそれらの組合せを含み得る。
図５Ａに示されるように、基板５００はその上に酸化物層５０２を含む。前記酸化物層５０２は、前記シリコン又はシリコン含有膜を堆積する前に２０３で基板５００から除去され得る。前記酸化物層５０２及び全てのその他の表面汚染の除去は、図５Ｂに示されるようにクリーンな基板表面を生成し、これによりＳｉ又はＳｉＧｅ膜などのエピタキシャルシリコン又はシリコン含有膜を基板表面５０３上へ堆積させることを可能とし、前記バルク基板５００の結晶格子が前記新たなシリコン又はシリコン含有膜の成長を通じて拡大する。前記酸化物層５０２は、室温においても空気へ暴露することでシリコン基板上に容易に形成される自然酸化物であり得る。適切な膜シーディング及びエピタキシャル膜成長の妨害に加えて、酸化物層の存在はまた、異なる基板材料上への選択的堆積を減少させ得る。又は、例えば前記プロセスチャンバ内に配置される際に前記基板５００がクリーンである場合、又はエピタキシャル膜の堆積が望まれない場合には酸化物除去ステップは省略され得る。基板５００から酸化物層５０２を除去するための例示的方法及びシステムは、米国特許第７５０１３４９号、米国特許出願公開第２００７／００３９９２４号に開示されている。これらの両方の特許文献の全内容はここで参照されて本明細書に援用される。１つの例では、前記酸化物除去処理及び続くＡＬＤによるシリコン含有膜の堆積は同じプロセスチャンバ内で実施されることができ、前記処理の間の基板５００の酸化を最小限にすることができる。
前記酸化物除去処理に続いて、前記基板５００は、シリコン及びシリコン含有膜のＡＬＤが可能となる温度範囲内の温度へ加熱され得る。ＡＬＤ処理は、前記処理が自己限定的であるプロセス条件下で実施され得る。１つの例では、シリコンを含む第１の前駆体の非飽和量が基板表面上に吸収され、及びその後シリコン又はドーパントを含む第２の前駆体の飽和量が前記第１の前駆体の前記吸収された層を含む前記基板へ暴露される。前記吸収処理の自己限定的性質により、前記堆積は前記第２の暴露後自動的に停止する。前記自己限定的性質は正確な膜厚の制御を与え、これは有益であり得る。前記基板５００の温度は、約２５℃と６５０℃の間、又は２００℃と４５０℃の間であり得る。当業者であれば、異なるシリコン前駆体は、ＡＬＤ処理のための異なる温度範囲を持つ、ということは理解できるであろう。前記プロセスチャンバ内のガス圧力は、例えば０．１と１００トール（Ｔｏｒｒ）の間であり得る。かつ前記プロセスチャンバ内へのガスフローは１ｓｃｃｍと１００００ｓｃｃｍの間又は１０ｓｃｃｍと１０００ｓｃｃｍの間であり得る。
２０４で、基板５００は、シリコンを含む第１の前駆体の非飽和量へ暴露される。前記暴露は、前記第１の前駆体の非飽和層５０４又は前記第１の前駆体の断片を前記基板５００上に形成する時間間隔の間実施され得る。前記非飽和暴露は、前記シリコンを含む第１の前駆体の飽和暴露の９０、８０、７０、６０、５０、４０、３０、２０又は１０％未満であり得る。
２０６で、シリコンを含む前記第１の前駆体への暴露に続いて、前記第１の前駆体は前記バッチプロセスシステムから真空除去又はパージされる。前記パージは、Ｎ２又は希ガスなどの不活性ガスを使用することができる。
２０８で、前記基板５００が、シリコン又はドーパントを含む第２の前駆体の飽和量に暴露され、シリコン又はシリコン含有膜５０６を形成する。前記第２の前駆体への暴露は、前記非飽和層５０４を飽和させ、シリコン又はシリコン含有膜５０６を形成する。いくつかの例では、前記シリコン又はシリコン含有膜５０６はさらに、前記第２の前駆体の断片を含む。例えば、前記第２の前駆体がＳｉＨ４を含む場合に、前記断片はＳｉＨｘ（ここでｘ＜４）を含み得る。本発明の実施態様により、ＡＬＤによる低温度でのシリコン又はシリコン含有膜５０６の堆積が、熱力学的に安定なかつ揮発性のハロゲン化水素副生成物（ＨＸ、ここでＸはハロゲン）の形成により可能となる。これは、前記第１及び第２の前駆体を、前記第１及び第２の前駆体の１つのみがハロゲンを含むように選択することで達成される。本発明の実施態様によれば、前記第１の前駆体はシリコン水素化合物を含むがハロゲンは含まず、さらに前記第２の前駆体はシリコンハロゲン化合物又はシリコンハロゲン化合物又はハロゲン化ドーパントを含む。前記暴露は、前記基板５００上に前記第１及び第２の前駆体の反応を飽和させ、かつ前記シリコン又はシリコン含有膜５０６と揮発性ＨＸ副生成物を形成する時間間隔の間実施され得る。
シリコン水素化合物は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらの組合せを含み得る。前記シリコンハロゲン化合物は、ハロゲン化シラン又はハロゲン化ジシランを含む。前記ハロゲン化シラン及びハロゲン化ジシランは、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、Ｓｉ２Ｃｌ６、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ又はＳｉ２Ｆ６又はこれらの２又はそれ以上の組合せを含む。前記ハロゲン化ドーパントは、リン（Ｐ）、ホウ素（Ｂ）、ヒ素（Ａｓ）、炭素（Ｃ）又はゲルマニウム又はこれらの２又はそれ以上の組合せを含む。前記ハロゲン化ドーパントには、ＰＣｌ３、ＰＣｌ５、ＰＦ３、ＰＦ５、ＰＢｒ３、ＰＢｒ５、ＢＣｌ３、ＢＦ３、ＣＣｌ４又はＧｅＣｌ４又はこれらの２又はそれ以上の組合せを含む。
本発明の他の実施態様によれば、前記第１の前駆体はシリコンハロゲン化合物を含み、前記第２の前駆体はシリコン水素化合物を含むがハロゲンを含まず、又は水素を含むドーパントを含むがハロゲンを含むドーパントは含まない。前記シリコンハロゲン化合物及びハロゲンを含まないシリコン水素化合物は上で説明した前駆体から選択され得る。水素を含むがハロゲンを含まないドーパントは、リン、ホウ素、ヒ素、炭素又はゲルマニウム、又はそれらの２又はそれ以上の組合せを含む。水素を含むがハロゲンを含まないドーパントは、ＰＨ３、ＢＨ３、Ｂ２Ｈ６、ＡｓＨ３、炭化水素（例えばＣＨ４、Ｃ２Ｈ４）又はＧｅＨ４、又はそれらの２又はそれ以上の組合せを含む。
２１０で、前記第２の前駆体及び前記ＨＸ副生成物（例えば、ＨＦ、ＨＣｌ）は、前記バッチプロセスシステムから真空除去又はパージされる。前記パージは、Ｎ２又は希ガスなどの不活性ガスを使用し得る。
本発明のいくつかの実施態様によれば、前記シリコン含有膜５０６が場合により２１１で処理され得る。前記選択的な処理は、前記シリコン又はシリコン含有膜５０６内の汚染（即ちハロゲン）の量をさらに低減するために使用され得る。前記選択的に処理はステップ２１０の後に周期的、例えばステップ２１０の後毎回又はより少なく、例えばステップ２１０の２回後、３回後又は４回の抽出などで実施され得る。本発明の１つの実施態様によると、前記繰り返しの前に、前記シリコン又はシリコン含有膜５０６が、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せを含むプロセスガス５０７でプラズマ処理され得る。他の実施態様によると、前記繰り返しの前に、前記シリコン又はシリコン含有膜５０６は、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せで、プラズマの存在なしで処理され得る。
２１２では、前記暴露及び真空除去又はパージステップ２０４から２１０及び選択的なステップ２１１が、前記シリコン又はシリコン含有膜５０８が望ましい厚さを得るまで繰り返される。いくつかの例では、前記シリコン又はシリコン含有膜５０８は、１ｎｍと１０００ｎｍとの間、又は１０ｎｍと１００ｎｍとの間の厚さを持ち得る。しかし他の厚さもまた含まれ、使用され得る。
図３及び５Ａから５Ｆを参照する。図３は、本発明の他の実施態様によるＡＬＤによる基板上へシリコン膜を形成するための１つのフローダイヤグラムである。図３の前記フローダイヤグラムは図２のフローダイヤグラムと類似しており、図３では前記プロセス３００は３０２で開始される。３０２で、基板５００は、バッチプロセスシステムのプロセスチャンバに準備される。前記プロセスチャンバは、例えば図１で示される前記バッチプロセスシステム１の前記プロセスチャンバ１０であり得る。前記基板５００は、例えばＳｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、Ｇｅを含み、またガラス基板、ＬＣＤ基板又はは化合物基板であり得る、また種々のアクティブデバイス及び／又は分離領域を含み得る。さらに、前記基板はパターン化基板であり、ビアやトレンチ又はそれらの組合せを含み得る。
３０３で、酸化物層５０２が前記基板５００から除去される。
３０４で、基板５００は第１のシリコン前駆体の非飽和量へ暴露される。前記暴露は、前記基板５００上へ前記第１の前駆体の非飽和層５０４又は前記前駆体の断片が形成される時間間隔の間実施され得る。
３０６で、前記シリコン前駆体は前記バッチプロセスシステムから真空除去又はパージされる。前記パージはＮ２又波希ガスなどの不活性ガスを使用し得る。
３０８で、前記基板５００は、第２のシリコン前駆体の飽和量に暴露されてシリコン膜５０６を形成する。前記第２のシリコン前駆体への暴露は、前記非飽和層５０４を飽和させシリコン膜５０６を形成する。いくつかの例では、前記シリコン含有膜５０６は前記第２のシリコン前駆体の断片を含み得る。例えば、前記シリコン膜５０６は、多結晶Ｓｉ膜（ｐｏｌｙ−Ｓｉ−ｆｉｌｍ）又はエピタキシャルシリコン膜であり得る。本発明の実施態様によると、ＡＬＤによる低温度でシリコン膜５０６を堆積することは、熱力学的に安定な揮発性水素ハロゲン化物（ＨＸ）副生成物を形成することで可能となる。これは、前記第１及び第２のシリコン前駆体を、前記第１及び第２のシリコン前駆体の１つのみがハロゲンを含むように選択されることで達成される。
本発明の１つの実施態様によると、前記第１のシリコン前駆体はシリコン水素化合物を含むがハロゲンは含まず、また前記第２の前駆体はシリコンハロゲン化合物を含む。前記暴露は、前記基板５００上で前記第１及び第２のシリコン前駆体の反応を飽和させ、シリコン膜５０６と揮発性ＨＸ副生成物を形成する時間間隔で実施され得る。
前記シリコン水素化合物は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらの組合せを含み得る。前記シリコンハロゲン化合物は、ハロゲン化シラン又はハロゲン化ジシランを含み得る。前記ハロゲン化シラン又はハロゲン化ジシランは、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、Ｓｉ２Ｃｌ６、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ又はＳｉ２Ｆ６、又はそれらの２又はそれ以上の組合せを含み得る。
本発明の他の実施態様によると、前記第１の前駆体はシリコンハロゲン化合物を含み、かつ前記第２のシリコン前駆体はシリコン水素化合物を含むがハロゲンは含まない。前記シリコンハロゲン化合物及びハロゲンを含まないシリコン水素化合物は上で説明された前駆体から選択され得る。
３１０で、前記第２のシリコン前駆体及び前記ＨＸ副生成物は前記バッチプロセスシステムから真空除去又はパージされる。前記パージは、Ｎ２又は希ガスなどの不活性ガスを使用し得る。
本発明者は次のことを見出した。即ち、３０４で前記第１のシリコン前駆体の非飽和量の暴露及び３０８で前記第２のシリコン前駆体の飽和量の暴露が、独立に、前記基板５００上のハロゲン対水素の比を制御可能とする、ということである。このことは、前記シリコン含有膜５０６からハロゲンを前記揮発性ＨＸ副生成物の形でハロゲン除去を最大化し、それにより前記シリコン膜５０６のハロゲン含有量を低減するために利用され得る。
本発明のいくつかの実施態様によると、前記シリコン膜５０６は３１１で選択的に洗浄ガスで処理され得る。前記選択的処理は、前記シリコン膜５０６中の汚染（例えばハロゲン）量をさらに低減するために使用され得る。前記選択的な処理は、ステップ３１０の後に規則的、例えばステップ３１０の後毎回又はより少なく実施され得る。例えばステップ３１０を２回行った後、３回行った後又は４回行った後など、である。本発明の１つの実施態様によると、前記繰り返しの前に、前記シリコン膜５０６は、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せを含む洗浄（クリーニング）ガス５０７でプラズマ処理され得る。他の実施態様によると、前記繰り返しの前に、前記シリコン膜５０６は、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せを含むクリーニングガス５０７でプラズマの不存在下で処理され得る。
３１２で、前記暴露及び真空除去又はパージステップ３０４から３１０及び選択的ステップ３１１が、前記シリコン膜５０８が望ましい厚さを持つまで繰り返される。いくつかの例では、前記シリコン膜５０８は、１ｎｍと１０００ｎｍの間、又は１０ｎｍと１００ｎｍの間の厚さを持ち得る。しかし他の厚さをここに含まれ使用され得る。
他の実施態様によると、シリコン又はシリコン含有膜の堆積のための方法が提供される。前記方法は、シリコン又はシリコン含有膜のＡＬＤを実行するように構成されるバッチプロセスシステムに前記基板を配置し、前記基板をシリコンを含む第１の前駆体の飽和量へ暴露し、前記バッチプロセスシステムから前記第１の前駆体を真空除去又はパージすることを含む。前記方法はさらに、前記基板をシリコン又はドーパントを含む第２の前駆体の飽和量へ暴露し、ここで前記第１及び第２の前駆体の１つのみがハロゲンを含み、かつ前記第１及び第２の前駆体の基板上での反応がシリコン又はシリコン含有膜および揮発性ハロゲン化水素（ＨＸ）を副生成物として形成し、前記第２の前駆体と前記ハロゲン化水素（ＨＸ）副生成物を前記バッチプロセスシステムから真空除去又はパージし、及び前記シリコン又はシリコン含有膜が望ましい厚さになるまで前記暴露及び真空除去又はパージすることを繰り返し、及び周期的に前記シリコン含有膜を前記繰り返す前にクリーニングガスで処理することを含む。
図４及び５Ａから５Ｆを参照する。図４は、本発明の１つの実施態様によりＡＬＤによる基板上へドープシリコン膜を形成するための１つのフローダイヤグラムである。図４の前記フローダイヤグラムは、図２のフローダイヤグラムと類似するが、図４では前記プロセス４００は４０２で開始される。４０２で、基板５００は、バッチプロセスシステムのプロセスチャンバ内に準備される。前記プロセスチャンバは、例えば図１に示される前記バッチプロセスシステム１の前記プロセスチャンバ１０である得る。前記基板５００は、例えばＳｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、Ｇｅを含み、またガラス基板、ＬＣＤ基板又はは化合物基板であり得る、また種々のアクティブデバイス及び／又は分離領域を含み得る。さらに、前記基板はパターン化基板であり、ビアやトレンチ又はそれらの組合せを含み得る。
４０３で、酸化物層５０２が基板５００から除去される。
４０４で、基板５００は第１のシリコン前駆体の非飽和量へ暴露される。前記暴露は、前記基板５００上へ前記第１の前駆体の非飽和層５０４又は前記前駆体の断片が形成される時間間隔の間実施され得る。前記非飽和暴露は、シリコンを含有する前記第１の前駆体の飽和暴露の、９０、８０、７０、６０、５０、４０、３０、２０又は１０％未満であり得る。
４０６で、前記シリコン前駆体は前記バッチプロセスシステムから真空除去又はパージされる。前記パージはＮ２又波希ガスなどの不活性ガスを使用し得る。
４０８で、前記基板は、ドーパントを含む第２の前駆体の飽和量に暴露されてドープシリコン膜５０６を形成する。前記第２の前駆体の暴露が前記非飽和層５０４を飽和させて前記ドープシリコン膜５０６を形成する。いくつかの例では、前記ドープシリコン膜５０６は前記第２の前駆体の断片を含み得る。本発明の実施態様によると、ＡＬＤによる低温度でのドープシリコン膜５０６の前記堆積は、熱力学的に安定な揮発性ＨＸ副生成物を形成することで可能となる。これは、前記第１及び第２の前駆体を、前記第１及び第２の前駆体の１つのみがハロゲンを含むように選択することで達成される。本発明の１つの実施態様によると、前記第１の前駆体はシリコン水素化合物を含むがハロゲンは含まず、また前記第２の前駆体はハロゲン化ドーパントを含む。前記暴露は、基板５００上の前記第１及び第２の前駆体の反応を飽和させ、前記ドープシリコン膜と揮発性ＨＸ副生成物を形成することで実行され得る。
本発明の他の実施態様によると、前記第１の前駆体がシリコンハロゲン化物を含み、かつ前記第２の前駆体が水素を含むがハロゲンを含まないドーパントを含む。
前記シリコン水素化合物は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらの組合せを含み得る。前記シリコンハロゲン化合物は、ハロゲン化シラン又はハロゲン化ジシランを含み得る。前記ハロゲン化シラン又はハロゲン化ジシランは、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、Ｓｉ２Ｃｌ６、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ又はＳｉ２Ｆ６又はそれらの２又はそれ以上の組合せを含み得る。前記ハロゲン化ドーパントは、リン（Ｐ）、ホウ素（Ｂ）、ヒ素（Ａｓ）、炭素（Ｃ）又はゲルマニウム又はこれらの２又はそれ以上の組合せを含む。前記ハロゲン化ドーパントには、ＰＣｌ３、ＰＣｌ５、ＰＦ３、ＰＦ５、ＰＢｒ３、ＰＢｒ５、ＢＣｌ３、ＢＦ３、ＣＣｌ４又はＧｅＣｌ４又はこれらの２又はそれ以上の組合せを含む。前記水素を含むがハロゲンを含まないドーパントは、リン、ホウ素、ヒ素、炭素又はゲルマニウム、又はこれらの２又はそれ以上の組合せを含み得る。水素を含むがハロゲンを含まないドーパントは、ＰＨ３、ＢＨ３、Ｂ２Ｈ６、ＡｓＨ３、炭化水素（例えばＣＨ４、Ｃ２Ｈ４）又はＧｅＨ４又はそれらの２又はそれ以上の組合せを含む。
本発明者は次のことを見出した。即ち、４０４で前記第１の前駆体の暴露と３０８でドーパントを含む前記第２の前駆体の暴露とを別々に暴露することは、独立に、前記基板５００上のハロゲン対水素の比を制御可能とする、ということである。このことは、前記シリコン含有膜５０６からハロゲンを前記揮発性ＨＸ副生成物の形でハロゲン除去を最大化し、それにより前記シリコン膜５０６のハロゲン含有量を低減するために利用され得る。さらに、前記別々の暴露は、シリコンの前記ドーパントとの比を制御し、従って前記ドープシリコン膜の前記ドーピングレベルを制御するために利用され得る。
４１０で、前記第２の前駆体と前記ＨＸ副生成物（例えば、ＨＦ、ＨＣｌ）は前記バッチプロセスシステムから真空除去又はパージされる。前記パージは、Ｎ２又は希ガスなどの不活性ガスを使用し得る。
本発明のいくつかの実施態様によると、前記シリコン含有膜５０６は４１１で選択的に処理され得る。前記選択的処理は、前記シリコン膜５０６中の汚染（例えばハロゲン）量をさらに低減するために使用され得る。前記選択的な処理は、ステップ４１０の後に規則的、例えばステップ３１０の後毎回又はより少なく実施され得る。例えばステップ３１０を２回行った後、３回行った後又は４回行った後など、である。本発明の１つの実施態様によると、前記繰り返しの前に、前記シリコン含有膜５０６は、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せを含プロセスガス５０７でプラズマ処理され得る。他の実施態様によると、前記繰り返しの前に、前記シリコン含有膜５０６は、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せを含むクリーニングガス５０７でプラズマの不存在下で処理され得る。
４１２で、前記暴露及び真空除去又はパージステップが、前記シリコン含有膜５０８が望ましい厚さを持つまで繰り返される。いくつかの例では、前記シリコン含有膜５０８は、１ｎｍと１０００ｎｍの間、又は１０ｎｍと１００ｎｍの間の厚さを持ち得る。しかし他の厚さをここに含まれ使用され得る。
ここまで、ＡＬＤによりシリコン又はシリコン含有膜を堆積するための複数の実施態様が開示された。本発明の実施態様のこれまでの説明は、例示及び説明を目的として提示されてきた。これは、本発明を開示されたものだけに限定することを意図するものではない。この記載及び以下の特許請求の範囲は、説明を目的として使用され限定的に解釈されない用語を含む。例えば、ここで（特許請求の範囲を含む）使用される用語「上」は、パターン化基板「上」の膜が前記膜の上にかつ直接接触することを必要とする場合だけでなく、前記膜と前記パターン化基板との間に第２の膜やその他の構成がある場合も含まれる。
当業者は、これまでの教示に照らして、種々の修正及び変更が可能であることを理解することができる。当業者は、図１に示された種々の要素について種々の均等な組合せ及び置換を認識できるであろう。従って、本発明の範囲は、これらの詳細な説明により限定されるものではなく、むしろ特許請求の範囲により限定されるべきものである。

Claims (26)

  1. 基板上へシリコン含有膜を堆積するための方法であり、前記方法は：
    前記シリコン含有膜の原子層堆積（ＡＬＤ）を実施するように構成されたバッチプロセスシステム内に基板を配置し；
    前記基板をシリコンを含む第１の前駆体の非飽和量に暴露し；
    前記バッチプロセスシステムから前記第１の前駆体を真空除去又はパージし；
    前記基板をシリコン又はドーパントを含む第２の前駆体の飽和量に暴露し、
    ここで前記第１及び第２の前駆体の１つのみがハロゲンを含み、かつ前記第１及び第２の前駆体の前記基板上での反応がシリコン含有膜と揮発性水素ハロゲン化物（ＨＸ）副生成物を形成し；
    前記第２の前駆体及び前記ＨＸ副生成物を前記バッチプロセスシステムから真空除去又はパージし；及び
    前記暴露及び真空除去又はパージするステップを、前記シリコン含有膜が望ましい厚さを持つまで繰り返す、ことを含む方法。
  2. 請求項１に記載の方法であり、
    前記第１の前駆体がシリコン水素化合物を含むがハロゲンを含まずかつ前記第２の前記がシリコンハロゲン化合物又はハロゲン化ドーパントを含むか、又は
    前記第１の前駆体がシリコンハロゲン化合物を含みかつ前記第２の前駆体がシリコン水素化合物を含むがハロゲンは含まない、方法。
  3. 請求項２に記載の方法であり、前記シリコン水素化合物が、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はそれらの組合せを含む、方法。
  4. 請求項２に記載の方法であり、前記シリコンハロゲン化合物が、ハロゲン化シラン又はハロゲン化ジシランを含む、方法。
  5. 請求項４に記載の方法であり、前記ハロゲン化シラン又はハロゲン化ジシランが、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、Ｓｉ２Ｃｌ６、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ又はＳｉ２Ｆ６又はそれらの２又はそれ以上の組合せを含む、方法。
  6. 請求項２に記載の方法であり、前記ハロゲン化ドーパントが、リン、ホウ素、ヒ素又はゲルマニウム又はこれらの２又はそれ以上の組合せを含む、方法。
  7. 請求項６に記載の方法であり、前記ハロゲン化ドーパントが、ＰＣｌ３、ＰＣｌ５、ＰＦ３、ＰＦ５、ＰＢｒ３、ＰＢｒ５、ＢＣｌ３、ＢＦ３又はＧｅＣｌ４又はこれらの２又はそれ以上の組合せを含む、方法。
  8. 請求項２に記載の方法であり、前記水素を含むがハロゲンを含まない前記ドーパントが、リン、ホウ素、ヒ素又はゲルマニウム又はこれらの２又はそれ以上の組合せを含む、方法。
  9. 請求項８に記載の方法であり、前記水素を含むがハロゲンを含まない前記ドーパントが、ＰＨ３、ＢＨ３、Ｂ２Ｈ６、ＡｓＨ３、炭化水素又はＧｅＨ４又はそれらの２又はそれ以上の組合せを含む、方法。
  10. 請求項１に記載の方法であり、さらに：
    前記繰り返しの前に、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せのガスによって前記シリコン含有膜を周期的にプラズマ処理することを含む、方法。
  11. 請求項１に記載の方法であり、さらに：
    前記繰り返しの前に、プラズマの存在しない状態で不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せのガスによって前記シリコン含有膜を周期的に処理することを含む、方法。
  12. 請求項１に記載の方法であり、前記シリコン含有膜がシリコン膜である、方法。
  13. 基板上へシリコン含有膜を堆積するための方法であり、前記方法は：
    前記シリコン含有膜の原子層堆積（ＡＬＤ）を実施するように構成されるバッチプロセスシステム内に前記基板を配置し；
    前記基板に、第１のシリコン前駆体の非飽和量を暴露し；
    前記バッチプロセスシステムから前記第１のシリコン前駆体を真空除去又はパージし；
    前記基板を第２のシリコン前駆体の飽和量に暴露し、
    ここで前記第１及び第２のシリコン前駆体の１つのみがハロゲンを含み、かつ前記基板上で前記第１及び第２のシリコン前駆体の反応が前記シリコン含有膜と揮発性の水素ハロゲン化物（ＨＸ）副生成物を形成し；
    前記バッチプロセスシステムから、前記第２のシリコン前駆体と前記ＨＸ副生成物を真空除去又はパージし；及び
    前記暴露及び真空除去又はパージするステップを、前記シリコン含有膜が望ましい厚さを持つまで繰り返し；及び
    前記繰り返しの前に、前記シリコン含有膜を、不活性ガス、Ｈ２ガス又は不活性ガス及びＨ２ガスの組合せで周期的に処理することを含む、方法。
  14. 請求項１３に記載の方法であり、
    前記第１のシリコン前駆体がシリコン水素化合物を含むがハロゲンを含まず、かつ前記第２のシリコン前駆体がシリコン水素化合物を含むか、又は
    前記第１の前駆体がシリコンハロゲン化合物を含み、かつ前記第２の前駆体がシリコン水素化合物を含むがハロゲンを含まない、方法。
  15. 請求項１４に記載の方法であり、前記シリコン水素化合物が、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらの組合せを含む、方法。
  16. 請求項１４に記載の方法であり、前記シリコンハロゲン化合物が、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、Ｓｉ２Ｃｌ６、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ又はＳｉ２Ｆ６又はこれらの２又はそれ以上の組合せを含むハロゲン化シラン又はハロゲン化ジシランを含む、方法。
  17. 請求項１３に記載の方法であり、前記処理が、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せで前記シリコン含有膜を周期的にプラズマ処理することを含む、方法。
  18. 請求項１３に記載の方法であり、前記処理が、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せで前記シリコン含有膜を周期的に、プラズマの存在なしで処理することを含む、方法。
  19. 基板上へドープシリコン膜を堆積するための方法であり、前記方法は：
    前記シリコン含有膜の原子層堆積（ＡＬＤ）を実施するように構成されるバッチプロセスシステム内に前記基板を配置し；
    前記基板に、第１のシリコン前駆体の非飽和量を暴露し；
    前記バッチプロセスシステムから前記第１のシリコン前駆体を真空除去又はパージし；
    前記基板を、ドーパントを含む第２の前駆体の飽和量に暴露し、
    ここで前記第１及び第２の前駆体の１つのみがハロゲンを含み、かつ前記基板上で前記第１及び第２の前駆体の反応が前記ドープシリコン膜と揮発性の水素ハロゲン化物（ＨＸ）副生成物を形成；
    前記バッチプロセスシステムから、前記第２の前駆体と前記ＨＸ副生成物を真空除去又はパージし；及び
    前記暴露及び真空除去又はパージするステップを、前記ドープシリコン膜が望ましい厚さを持つまで繰り返す、ことを含む方法。
  20. 請求項１９に記載の方法であり、前記第１の前駆体がシリコン水素化合物を含むがハロゲンは含まず、かつ前記第２の前駆体がハロゲン化ドーパントを含むか、又は
    前記第１の前駆体がシリコンハロゲン化合物を含み、かつ前記第２の前駆体が水素を含むがハロゲンを含まないドーパントを含む、方法。
  21. 請求項２０に記載の方法であり、前記シリコン水素化合物が、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらの組合せを含む、方法。
  22. 請求項２０に記載の方法であり、前記シリコンハロゲン化合物が、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、Ｓｉ２Ｃｌ６、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ又はＳｉ２Ｆ６又はこれらの２又はそれ以上の組合せを含むハロゲン化シラン又はハロゲン化ジシランを含む、方法。
  23. 請求項２０に記載の方法であり、前記ハロゲン化ドーパントが、ＰＣｌ３、ＰＣｌ５、ＰＦ３、ＰＦ５、ＰＢｒ３、ＰＢｒ５、ＢＣｌ３、ＢＦ３ＣＣｌ４又はＧｅＣｌ４又はこれらの２又はそれ以上の組合せを含む、方法。
  24. 請求項２０に記載の方法であり、前記水素を含むがハロゲンを含まないドーパントが、ＰＨ３、ＢＨ３、Ｂ２Ｈ６、ＡｓＨ３、炭化水素又はＧｅＨ４又はそれらの２又はそれ以上の組合せを含む、方法。
  25. 請求項１９に記載の方法であり、さらに：前記繰り返しの前に、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せで前記ドープシリコン膜を周期的に、プラズマ処理することを含む、方法。
  26. 請求項１９に記載の方法であり、さらに：前記繰り返しの前に、不活性ガス、Ｈ２ガス又は不活性ガスとＨ２ガスの組合せで前記ドープシリコン膜を周期的に、プラズマの存在なしで処理することを含む、方法。
JP2013502686A 2010-03-31 2011-03-26 シリコン及びシリコン含有膜の原子層堆積 Active JP5986066B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/751,774 US8012859B1 (en) 2010-03-31 2010-03-31 Atomic layer deposition of silicon and silicon-containing films
US12/751,774 2010-03-31
PCT/US2011/030116 WO2011123369A1 (en) 2010-03-31 2011-03-26 Atomic layer deposition of silicon and silicon-containing films

Publications (2)

Publication Number Publication Date
JP2013524516A JP2013524516A (ja) 2013-06-17
JP5986066B2 true JP5986066B2 (ja) 2016-09-06

Family

ID=44513546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013502686A Active JP5986066B2 (ja) 2010-03-31 2011-03-26 シリコン及びシリコン含有膜の原子層堆積

Country Status (5)

Country Link
US (1) US8012859B1 (ja)
JP (1) JP5986066B2 (ja)
KR (1) KR101643031B1 (ja)
TW (1) TWI488220B (ja)
WO (1) WO2011123369A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501594B2 (en) * 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US9997357B2 (en) * 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
CN102646619B (zh) * 2012-04-28 2014-12-03 中微半导体设备(上海)有限公司 腔室的压力控制方法
US8956704B2 (en) 2012-05-21 2015-02-17 Novellus Systems, Inc. Methods for modulating step coverage during conformal film deposition
JP6022273B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014192485A (ja) * 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
US8940646B1 (en) * 2013-07-12 2015-01-27 Lam Research Corporation Sequential precursor dosing in an ALD multi-station/batch reactor
JP2015159212A (ja) 2014-02-25 2015-09-03 東京エレクトロン株式会社 カーボンを含むシリコン膜の形成方法、及び、形成装置
TWI500806B (zh) 2014-03-10 2015-09-21 Nat Univ Tsing Hua 碳化矽薄膜的製造方法
JP6078604B2 (ja) * 2015-09-24 2017-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP6630237B2 (ja) * 2016-06-06 2020-01-15 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
KR102441431B1 (ko) * 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법
US10446393B2 (en) * 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10586844B2 (en) * 2018-01-23 2020-03-10 Texas Instruments Incorporated Integrated trench capacitor formed in an epitaxial layer
KR20200021834A (ko) * 2018-08-21 2020-03-02 주성엔지니어링(주) 박막 형성 장치 및 이를 이용한 박막 형성 방법
US20220037146A1 (en) * 2018-09-21 2022-02-03 Lam Research Corporation Low-k ald gap-fill methods and material
TWI721588B (zh) * 2018-10-05 2021-03-11 美商慧盛材料美國責任有限公司 含矽膜的高溫原子層沉積
JP2022510862A (ja) * 2018-11-30 2022-01-28 ラム リサーチ コーポレーション インターバル調整パージによるスループットの向上
JP7412257B2 (ja) * 2019-12-20 2024-01-12 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
CN112481606A (zh) * 2020-11-10 2021-03-12 江苏杰太光电技术有限公司 一种pecvd沉积太阳能电池掺杂层的气源和系统

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410622A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Method of growing amorphous substance
JPH0364019A (ja) * 1989-08-02 1991-03-19 Mitsui Toatsu Chem Inc 半導体薄膜
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
JPH0457319A (ja) * 1990-06-27 1992-02-25 Toshiba Corp 単結晶薄膜の形成方法
JP2861601B2 (ja) * 1992-03-04 1999-02-24 日本電気株式会社 シリコンエピタキシャル膜の選択成長方法及び成長装置
JPH0750690B2 (ja) * 1992-08-21 1995-05-31 日本電気株式会社 ハロゲン化物を用いる半導体結晶のエピタキシャル成長方法とその装置
US20060219157A1 (en) * 2001-06-28 2006-10-05 Antti Rahtu Oxide films containing titanium
US9139906B2 (en) * 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
EP1485513A2 (en) * 2002-03-08 2004-12-15 Sundew Technologies, LLC Ald method and apparatus
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
KR100468729B1 (ko) * 2002-04-25 2005-01-29 삼성전자주식회사 Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7399357B2 (en) 2003-05-08 2008-07-15 Arthur Sherman Atomic layer deposition using multilayers
US6943097B2 (en) * 2003-08-19 2005-09-13 International Business Machines Corporation Atomic layer deposition of metallic contacts, gates and diffusion barriers
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
JP4366183B2 (ja) * 2003-12-17 2009-11-18 株式会社日立国際電気 半導体装置の製造方法
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7651729B2 (en) * 2004-05-14 2010-01-26 Samsung Electronics Co., Ltd. Method of fabricating metal silicate layer using atomic layer deposition technique
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
JP4734317B2 (ja) * 2005-02-17 2011-07-27 株式会社日立国際電気 基板処理方法および基板処理装置
JP4607637B2 (ja) * 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP2007043147A (ja) 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
US7582562B2 (en) 2005-10-06 2009-09-01 Micron Technology, Inc. Atomic layer deposition methods
US7964441B2 (en) 2007-03-30 2011-06-21 Tokyo Electron Limited Catalyst-assisted atomic layer deposition of silicon-containing films with integrated in-situ reactive treatment
CN100590805C (zh) 2007-06-22 2010-02-17 中芯国际集成电路制造(上海)有限公司 原子层沉积方法以及形成的半导体器件
JP5270476B2 (ja) * 2009-07-07 2013-08-21 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5393895B2 (ja) * 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置

Also Published As

Publication number Publication date
TWI488220B (zh) 2015-06-11
KR101643031B1 (ko) 2016-07-26
JP2013524516A (ja) 2013-06-17
TW201214524A (en) 2012-04-01
US8012859B1 (en) 2011-09-06
KR20130069608A (ko) 2013-06-26
WO2011123369A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
JP5986066B2 (ja) シリコン及びシリコン含有膜の原子層堆積
US7358194B2 (en) Sequential deposition process for forming Si-containing films
JP5484729B2 (ja) Ｓｉ含有膜の選択的堆積のための断続的堆積処理方法
US7524769B2 (en) Method and system for removing an oxide from a substrate
US7468311B2 (en) Deposition of silicon-containing films from hexachlorodisilane
KR101133349B1 (ko) 실리콘 함유 재료 증착 방법, 컴퓨터 판독 가능 매체, 실리콘 함유막 증착용 프로세싱 도구, 및 기판 프로세싱용 시스템
CN110249417B (zh) 用于深沟槽内的低温选择性外延的方法及设备
US7501349B2 (en) Sequential oxide removal using fluorine and hydrogen
US9885123B2 (en) Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
JP2008198996A (ja) 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積
CN111197179A (zh) 多晶硅膜的形成方法和成膜装置
US7405140B2 (en) Low temperature formation of patterned epitaxial Si containing films
US20070039924A1 (en) Low-temperature oxide removal using fluorine
CN113243039B (zh) 生长掺杂iv族材料的方法
CN113053725A (zh) 膜形成方法和膜形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160804

R150 Certificate of patent or registration of utility model

Ref document number: 5986066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250