JP5484729B2 - Si含有膜の選択的堆積のための断続的堆積処理方法 - Google Patents

Si含有膜の選択的堆積のための断続的堆積処理方法 Download PDF

Info

Publication number
JP5484729B2
JP5484729B2 JP2008529019A JP2008529019A JP5484729B2 JP 5484729 B2 JP5484729 B2 JP 5484729B2 JP 2008529019 A JP2008529019 A JP 2008529019A JP 2008529019 A JP2008529019 A JP 2008529019A JP 5484729 B2 JP5484729 B2 JP 5484729B2
Authority
JP
Japan
Prior art keywords
substrate
gas
growth surface
deposition
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008529019A
Other languages
English (en)
Other versions
JP2009512997A (ja
Inventor
ディップ,アンソニー
オー,ソンホ
リース,アレン,ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2009512997A publication Critical patent/JP2009512997A/ja
Application granted granted Critical
Publication of JP5484729B2 publication Critical patent/JP5484729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • C30B25/165Controlling or regulating the flow of the reactive gases
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/52Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体処理、特に、基板においてSi含有膜を選択的に形成することに関する。
シリコン含有膜は、半導体産業における広汎で多様なアプリケーションで用いられている。シリコン含有膜は、エピタキシャルシリコン、多結晶シリコン(poly−Si)、アモルファスシリコン及びエピタキシャルシリコンゲルマニウム(SiGe)等のシリコン膜を有する。回路の幾何学的形状が更に小さい特徴サイズに縮小されるにつれて、Si含有膜については、例えば、半導体装置への新しい温度感応性物質の導入並びにソース領域及びドレイン領域における浅い注入のサーマルバジェットの低下より低い堆積温度が好ましくなっている。また、Si含有膜の非選択的(包括的)及び選択的堆積は将来の装置を必要とすることはまた、明らかである。
エピタキシャル堆積は、バルクと異なるドーピングレベルを有することが可能である新しい膜の堆積によりバルク基板の結晶格子が大きくなる処理である。したがって、単結晶Si(SiGe)基板又は膜の表面が、エピタキシャルSi(SiGe)膜を堆積するために必要である。基板におけるSi含有膜、例えば、エピタキシャルSi又はエピタキシャルSiGe膜の堆積に先立って、高品質のエピタキシャル膜を堆積するように適切な成長開始表面(即ち、種層)に調整するために、基板表面から自然酸化層を除去する必要がある。更に、エピタキシャル堆積において、目的のエピタキシャル膜の厚さ及び抵抗パラメータのマッチングは、それに続く適切な機能デバイスの製造のために重要である。
典型的には、選択的エピタキシャル堆積においては、膜の核形成及びそれに続く連続膜の堆積は、例えば、窒化物、酸化物又は酸窒化物等の誘電体物質を有する基板の領域においては好ましくない。更に、装置製造において新しい温度感応性物質の使用のために、選択的エピタキシャル堆積は、益々低下する基板温度で実行されるために必要である。しかしながら、選択性は一般に低下する又はそれらのより低い基板温度においては失われるために、選択的エピタキシャル堆積及び基板温度の低下は競合する目的である。
それ故、本発明の1つの目的は、Si含有膜の選択的堆積に関連する上記の課題の何れか又は他の課題に対処することである。
本発明の他の目的は、基板の非成長表面に対する成長表面の成長に関する堆積選択性を維持しつつ、低下したサーマルバジェットに対する要求の結果として、Si含有膜の選択的堆積に関連する課題に対処することである。本発明の実施形態にしたがって、Si含有膜は、酸化物、窒化物又は酸窒化物非成長表面においてSi含有膜を形成することなく、Si又はSiGe成長表面に選択的に形成されるSi膜又はSiGe膜である。
本発明の実施形態にしたがって、断続的堆積処理において基板においてSi含有膜を選択的に形成する方法を提供する。その方法は、処理チャンバ内に基板を備える段階であって、その基板は成長表面及び非成長表面を有する、段階と、基板を塩素化シランガスのパルス周期に同時に晒しながら、基板をHXガスに晒すことにより成長表面にSi含有膜を選択的に形成する段階と、を有する。その断続的堆積処理は、所望の厚さを有するSi含有膜が成長表面において形成されるまで実行される。
本発明の実施形態にしたがって、断続的堆積処理において基板においてSi膜を選択的に形成する方法を提供する。その方法は、処理チャンバ内に基板を備える段階であって、その基板はSi成長表面及び非成長表面を有する、段階と、基板をSiClガスのパルスに周期的に晒しながら、基板をHClガスに連続的に晒すことにより、成長基板においてSi膜を選択的に成長させる段階と、を有する方法であり、基板は、約500℃乃至約700℃の範囲内の温度に維持される方法である。
本発明の他の実施形態にしたがって、基板を処理する方法を提供する。その方法は、処理チャンバ内に基板を備える段階であって、基板は成長表面及び非成長表面を有する、段階を有する。基板を塩素化シランガスのパルス周期に同時に晒しながら、基板をHXガスに晒すことにより成長表面においてSi膜又はSiGe膜を選択的に成長させることをまた、有する。
本発明の実施形態においては、基板へのSi含有膜の低温選択的堆積の方法を提供する。その方法の一実施形態は、処理チャンバ内に基板を備える段階であって、その基板は成長表面及び非成長表面を有する、段階と、基板を塩素化シランガスのパルス周期に同時に晒しながら、基板をHXガスに連続的に晒すことによる段束的堆積処理において、成長表面においてSi含有膜を選択的に成長させる段階を有する。その断続的堆積処理は複数の堆積段階に分割され、各々の堆積段階において、基板は、基板においてSi含有膜を堆積するように塩素化シランガスのパルスに晒される。塩素化シランガスのパルスの間に基板の非成長表面に形成される何れかのSi含有核は、続いて、次の塩素化シランガスパルスの前に、HXガスによりエッチング除去される。
以下の説明においては、本発明の理解を容易にするように、及び説明目的であって、限定的でないように、バッチ処理システムの特定の幾何学的構成及び種々の構成要素の説明等の特定の詳細について、詳述している。しかしながら、それらの特定の詳細から逸脱する他の実施形態において本発明が実行されることが可能であることが理解される必要がある。特に、本発明の実施形態においては、断続的堆積処理の基板において異なる物質においてSi含有膜を選択的に形成する方法を提供する。Si含有膜は、塩素化シランガスから堆積されるSi膜と、塩素化ゲルマンガス又はゲルマンガスのそれぞれから堆積されるSiGe膜とを有する。
ここで、図を参照するに、図1は、本発明の実施形態にしたがったバッチ処理システムの簡略化されたブロック図を示している。バッチ処理システム1は、処理チャンバ10と、排気管80に接続されている上端23と、円筒状マニホールド2の蓋27に気密に接合されている下端24とを有する処理チャンバ10及び処理管25を有する。排気管80は、処理システム1において所定の雰囲気圧力に又は雰囲気圧力以下に保つように、処理管25から真空排気システム88の方にガスを排出する。階段状の様式で(鉛直方向に間隔を置くそれぞれの垂直方向の面において)複数の基板(ウェーハ)40を保持する基板ホルダ35が処理管25内に位置付けられている。基板ホルダ35は、蓋27を貫通する回転シャフト21において備えられ、モータ28により駆動されるターンテーブル26に備えられている。ターンテーブル26は、全体の膜の均一性を改善するように処理中に回転されることが可能である、又は、代替として、ターンテーブルは、処理中に静止されることが可能である。蓋27は、処理管25の内外に基板ホルダを搬送するエレベータ22に取り付けられている。蓋27がその最上位置に位置付けられているとき、蓋27は、マニホールド2の開放端を閉じるように適合されている。
ガス供給システム97は処理チャンバ10にガスを導入する。複数のガス供給ラインが、ガス供給ラインを通って処理管25に複数のガスを供給するように、マニホールド2の周りに備えられることが可能である。図1においては、複数のガス供給ライン間には1つのガス供給ライン25のみが示されている。図示しているガス供給ライン45は、第1ガス源94に接続されている。一般に、第1ガス源94は、基板40に膜を形成するためのガス(例えば、塩素化シランガス、ゲルマニウム含有ガス及びHXガス)を有する、基板40を処理するガスを供給することができる。更に、又は代替として、1つ又はそれ以上のガスが、ガス供給ライン45により処理チャンバ10に及び第2ガス源96に動作可能であるように連結されている(遠隔)プラズマ源95から供給されることが可能である。プラズマ励起ガスは、画図供給ライン45により処理間25に導入される。プラズマ源95は、例えば、マイクロ波プラズマ源、高周波(RF)プラズマ源又は光照射線によりパワー供給されるプラズマ源であることが可能である。マイクロ波プラズマ源の場合、マイクロ波電源は約500W乃至約5000Wの範囲内であることが可能である。マイクロ波周波数は、例えば、2.45GHz又は8.3GHzであることが可能である。一実施例においては、遠隔プラズマ源は、MKS Instruments社(米国マサチューセッツ州ウィルミントン市)製のダウンストリームプラズマ源(AX7610型)であることが可能である。
円筒状熱リフレクタ30が反応管25を覆うように備えられている。熱リフレクタ30は、主ヒータ20、下部ヒータ65、上部ヒータ15及び排気管ヒータ70により輻射される輻射熱の損失を抑制するように、鏡面仕上げの内側表面を有する。螺旋状冷却水路(図示せず)が、冷却媒体経路として処理チャンバ10の壁内に備えられることが可能である。ヒータ20、65及び15は、例えば、約20℃乃至約900℃の範囲内に基板の温度を維持することができる。
真空排気システム88は、真空ポンプ86、トラップ84及び自動圧力制御器(APC)82を有する。真空ポンプ86は、例えば、最大20000l/sec(及び、それ以上)の排気速度が可能である乾式真空ポンプを有することが可能である。処理中、ガスは、ガス供給システム97のガス供給ライン45を介して処理チャンバ10に導入されることが可能であり、処理圧力はAPC82により調整されることが可能である。トラップ84は、処理チャンバ10から未反応の前駆体物質及び副産物を収集することができる。
処理モニタリングシステム92は、リアルタイムに処理をモニタリングすることができるセンサ75を有し、例えば、質量分析計(MS)、FTIR分光計又は粒子カウンタを有することが可能である。制御器90は、処理システムへの入力及び処理システム1からモニタ出力を通信する及びアクティブにするのに十分である制御電圧を発生することができるマイクロプロセッサ、メモリ、及びディジタルI/Oを有する。更に、制御器90は、ガス供給システム97、モータ28、処理モニタリングシステム92、ヒータ20、15、65及び70並びに真空排気システム88に結合され、それらと情報を交換することができる。制御器90は、DELL PRECISION WORKSTAYION 610(登録商標)として実施されることが可能である。制御器90はまた、汎用目的コンピュータ、処理器、ディジタル信号処理器等であることが可能であり、それらは、コンピュータ読み出し可能媒体に含まれる1つ又はそれ以上の系列の1つ又はそれ以上の指令を実行する制御器90に応じて、本発明の処理段階の一部又は全部を基板処理装置が実行するようにする。コンピュータ読み出し可能媒体又はメモリは、本発明の教示にしたがってプログラムされた指令を保持し、ここで述べるデータ構造、テーブル、記録又は他のデータを有するためのものである。コンピュータ読み出し可能媒体の例には、コンパクトディスク、ハードディスク、フロッピー(登録商標)ディスク、テープ、光磁気ディスク、PROM(EPROM、EEPROM、フラッシュEPROM)、DRAM、SRAM、SDRAM、何れかの他の磁気媒体、コンパクトディスク(例えば、CD−ROM)、又は何れかの他の光媒体、パンチカード、ペーパーテープ、又は穴パターンを有する他の物理媒体、搬送波(下記)、又はコンピュータが読み出すことができる何れかの他の媒体がある。
制御器90は、処理システムに関連して局所的に位置付けられることが可能であり、又は、インターネット又はイントラネットを介して処理システム1に関連して遠隔的に位置付けられることが可能である。それ故、制御器90は、直接接続、イントラネット及びインターネットの少なくとも一を用いて、処理システム1とデータを交換することができる。制御器90は、顧客サイト(即ち、デバイスメーカ等)においてイントラネットに、又はベンダサイト(即ち、装置メーカ)においてイントラネットに接続されることが可能である。更に、他のコンピュータ(即ち、制御器、サーバ等)は、直接接続、イントラネット及びインターネットの少なくとも一を介してデータを交換するように制御器90にアクセスすることができる。
図1に示しているバッチ処理システム1は、多くの多様な特定のハードウェアが本発明を実行するように用いられることが可能であるために、単なる例示のために示されていて、それらの多様性は、当業者には容易に理解することができるであろうことが、理解されるべきである。図1の処理システムは、例えば、200mm基板、300mm基板又は更に大きい基板等の何れかのサイズの基板を処理することができる。更に、処理システム1は、約200枚の基板又はそれ以上を同時に処理することができる。代替として、処理システム1は、最大約25枚の基板を同時に処理することができる。
ここで、図2乃至4を参照する。図2は、本発明の実施形態にしたがった断続的堆積処理により基板においてSi含有膜を選択的に形成する処理図である。図3A乃至3Cは、本発明の実施形態にしたがった基板におけるSi含有膜の選択的堆積について模式的に示している。図2においては、処理200は参照番号202から開始される。ステップ204において、基板310は処理チャンバ内に備えられる。処理チャンバは、例えば、図1に示しているバッチ処理システム1の処理チャンバ10であることが可能である。代替として、処理システムは単独のウェーハ処理システムであることが可能である。基板300は、成長表面310を有する基板物質312と、非成長基板320を有する物質312とを有する。基板物質312及び成長表面310は、例えば、Si又はSiGeであることが可能である。物質322及び非成長表面320は、例えば、SiN、SiCN、SiON、SiCO、ガラス表面、LCD表面又は化合物半導体表面を有する、酸化物表面、窒化物表面又は酸窒化物表面であることが可能である。他の実施例においては、物質322はフォトレジスト物質を有することが可能である。一実施例においては、本発明の実施形態が、ビア、トレンチ又はそれらの組み合わせを有するパターニングされた基板においてSi含有膜を選択的に形成するように用いられることが可能である。
図3Aに示している成長表面310は、形成される酸化物層(図示せず)を有することが可能である。その酸化物層が存在する場合、酸化物層は、ステップ206において成長表面310から除去されることが可能である。酸化物層及び何れかの他の表面汚染の除去は、成長表面310においてSi又はSiGe膜等のエピタキシャルSi含有膜の後続の堆積を可能にする清浄な成長表面310を生成し、その場合、バルク基板の結晶格子は新しい膜の成長により広げられる。酸化物層は、室温においてさえ、空気に晒されるとき、Si含有基板において容易に形成される自然酸化層である可能性がある。適切な膜の種及びエピタキシャル膜成長を妨げることに加えて、酸化物層の存在はまた、異なる物質における堆積選択性を低減させる可能性がある。代替として、ステップ206においては、例えば、成長表面310が処理チャンバ内に備えられたときに清浄である場合、又はエピタキシャル膜の堆積が好ましくない場合、その処理200から除外されることが可能である。基板から酸化物層を除去する例示としての方法及びシステムについては、同時係属の“A METHOD AND SYSTEM FOR REMOVING AN OXIDE FROM A SURFACE”と題された米国特許出願公開第11/094462号明細書、“LOW TEMPERATURE OXIDE REMOVAL USING FLOURINE”と題された、2005年8月18日に出願された、代理人整理番号No.273849USを有する米国特許出願公開第11/xxxxxx号明細書に記載されていて、それら2つの明細書の全部の内容の援用により、本発明の説明の一部を代替する。
ステップ208においては、Si含有膜が、基板300を塩素化シランガスのパルスに同時に晒しながら、基板300をHXガスに晒すことにより、成長表面310において選択的に形成される。ステップ210において、処理は終了する。ここで用いている表現“基板を塩素化シランガスのパルス周期に同時に晒しながら、基板をHXガスに晒す”は、基板が、塩素化シランガスにオンタイムの少なくとも一部の間にHXに晒され、また、塩素化ガスについてオフタイムの少なくとも一部の間に晒されることを意味する。好適な実施形態においては、基板300は、塩素化シランガスのパルスに周期的に晒されている間に、HXガスに連続的に晒される。ここで用いている“連続的流れ”は、塩素化シランガスが少なくとも一度、中断される期間の間に、HXガスが中断なく流されることを意味する。
図4は、本発明の実施形態にしたがった断続的堆積処理によるSi含有膜の選択的形成についてのガス流れについての図である。HXガスのガス流れ400は、塩素化シランガスのパルス430A乃至430Iに基板を周期的に晒している間に、基板300に対して晒される。図4に示しているように、塩素化シランガスに周期的に晒すことは、個別のパルス430A乃至430Iを有し、それらの各々のパルスはパルス長(堆積期間又は“オンタイム”)440を有する。図4に示している例示としての断続的ガス流れは塩素化シランガスの9つのパルスを有するが、これは、何れの数のパルスを用いることが可能であるために、本発明に対しては必要ない。本発明の一実施形態にしたがって、塩素化シランガスパルス数は1乃至約1000の範囲内であることが可能である。本発明の他の実施形態にしたがって、パルス数は、10乃至約200の範囲内であることが可能である。各々のパルスは、HXガスのみに基板300が晒される場合、各々の期間450(塩素化シランガスについての“オフタイム”)により分離されている。本発明の実施形態にしたがって、パルス430A乃至430Iの各々は、同じ長さ(図4に示すように)を有することが可能であり、又は代替として、パルス長は異なることが可能である。同様に、各々のエッチング期間450は同じ長さ(図4に示すように)を有することが可能であり、又は代替として、各々のエッチング期間は異なる長さを有することが可能である。図4に示すように、塩素化シランガスのパルス周期は塩素化シランガスについてのオンタイムパルス及びオフタイムに等しい。
更に、図4は、HX堆積前パージ期間410及びHX堆積後パージ期間420を示しているが、それらのパージ期間は、本発明については必要であるが、必要に応じて、削除されることが可能である。
図4は、塩素化シランガスのパルス化の間にHXガスの連続的な流れを示している一方、パルス周期に対して同時に晒すことは、上記のように連続的な流れに限定されるものではない。例えば、HXガス自体は、HXガスについてのオンタイムが、塩素化シランガスについてのオンタイムの一部及びオフタイムの一部を通して実行されるように、パルス化されることが可能である。
図3Bは、HXガスに基板300を連続的に晒している間に、基板300を塩素化シランガスのパルス430Aに晒すことに続く、Si含有膜の形成を示している。パルス430Aの期間440の間に、Si含有膜330は成長表面310において連続的に堆積され、Si含有核340が非成長表面320において形成される。安定していて連続的なSi含有膜が形成されるように、成長表面310におけるSi含有核は臨界寸法に達する必要がある。Si含有膜330が臨界サイズより小さい核を有する場合、それらの核は不安定であり、図4に示すエッチング期間450の間にエッチングにより除去される。同様に、塩素化シランガスのパルス430Aは、Si含有核340が非成長表面320において臨界安定サイズに達しないようにするように十分短く維持される必要があり、それ故、不安定な核がエッチング期間450の間に非成長表面320からエッチングにより除去されることを可能にする。成長表面310におけるSi含有膜の成長速度は、典型的には、成長表面310において幾分短いインキュベーション時間のために、非成長表面に比べてかなり大きく、それ故、各々の期間の間に、それ程エッチング除去されない安定な核を有する連続的なSi含有膜330の堆積を可能にする。
非成長表面320から不安定な核をエッチング除去することに加えて、連続的なHXガス流れ400は、Si含有膜330の堆積速度を減少させることが可能であり、それ故、全体的な堆積時間の制御において高い正確度を与えることができる。更に、HXガス流れは、Si含有膜330の塩素含有量の減少を支援することができる。代理人整理番号No.276368US6YAを有する“SEQUENTIAL DEPOSITION PROCEE FOR FORMING Si−CONTAINING FILMS”と題された米国特許出願公開においては、その援用により本明細書の説明の一部を代替し、膜の塩素含有量を減少させるように塩素化Si含有膜の乾式エッチングを用いる処理について記載されている。HXガスの連続的流れはまた、上記有利点を提供することが可能である。
図3Cは、期間440及びエッチング期間450についての塩素化シランガスのパルス430Aの後のSi含有膜の選択的形成について示している。エッチング期間450の間に基板をHXガスに晒すことにより、非成長表面320からSi含有核340を除去することができる。Si含有核340の除去に後続して、パルス化及びエッチングは、成長表面310において所望の厚さを有するSi含有膜330が選択的に形成されるまで、繰り返されることが可能である。
塩素化シランガスパルス430Aの長さ440及びエッチング期間450の長さは、成長表面310におけるSi含有膜330の選択的堆積を与えるように選択される。塩素化シランガスパルス430Aの長さ440は、臨界サイズより大きい核340の形成を回避するように選択されることが可能であり、エッチング期間の長さは、核340を十分にエッチング除去するように選択されることが可能である。パルス長440及びエッチング期間450の長さは、例えば、Si含有膜330の所望の選択的堆積を達成するように、独立して又は共に変えられることが可能である。本発明の実施形態にしたがって、パルス長440は、約0.5分乃至約10分の範囲内にあることが可能である。代替として、パルス長440は、約1分乃至約5分の範囲内にあることが可能である。本発明の実施形態にしたがって、各々の期間450の長さは、約1分乃至約20分の範囲内にあることが可能である。代替として、エッチング期間の長さは、約2分乃至約15分の範囲内にあることが可能である。
本発明の実施形態にしたがって、塩素化シランガスは、SiCl、SiHCl、SiHCl、SiHCl、SiCl若しくはそれらの2つ又はそれ以上の組み合わせを有することが可能である。塩素化シランガスは、不活性ガス、Cl、H又はH、若しくはそれらの2つ又はそれ以上の組み合わせを更に有することが可能である。不活性ガスは、例えば、N又は希ガス(例えば、Ar)を有することが可能である。塩素化シランガスの流量は10sccm乃至約500sccmの範囲内であることが可能である。代替として、塩素化シランガスの流量は、約0.5Å/min乃至約10Å/minの範囲内のSi含有膜の成長速度を得るように選択されることが可能である。代替として、その流量は、約1Å/min乃至約2Å/minの範囲内の成長速度を得るように選択されることが可能である。
本発明の実施形態にしたがって、HXガスは、HF、HCl、HBr、HI若しくはそれらの2つ又はそれ以上を有することが可能である。HXガスは、N等の不活性ガス又は希ガス(例えば、Ar)を更に有することが可能である。本発明の実施形態にしたがって、HXガスの流量は10sccm乃至約500sccmの範囲内であることが可能である。
選択的堆積処理の間に、基板温度は、全体的なサーマルバジェット、所望の堆積速度、又は堆積されるSi含有膜330の所望の結晶学的構造(例えば、単結晶、多結晶又はアモルファス)の考慮の下で選択されることが可能である。他の調整可能な処理パラメータには、処理チャンバ圧力、塩素化シランガス及びHXガスの選択、並びにパルス430Aの長さ及びエッチング期間450の長さがある。本発明の実施形態にしたがって、処理チャンバ圧力は約0.1Torr乃至約100Torrの範囲内であることが可能である。代替として、処理チャンバ圧力は約0.5Torr乃至約20Torrの範囲内であることが可能である。本発明の実施形態にしたがって、基板は約500℃乃至約700℃の範囲内の基板温度に保たれることが可能である。代替として、基板は約550℃乃至約650℃の範囲内の基板温度に保たれることが可能である。
本発明の一実施形態にしたがって、処理チャンバ圧力は、パルス430Aの期間440の間及びエッチング期間450の間に異なることが可能である。一実施例においては、処理チャンバ圧力は、非成長表面におけるSi含有核のエッチング速度を増加させ、エッチング期間450の長さを減少させるように、期間440に比べてエッチング期間450の間において、高いことが可能である。
本発明の一実施例においては、Si膜は、SiClガス及びHClガスを用いて、基板に選択的に堆積されることが可能である。一実施例においては、Si膜は、Si成長表面及びSiN非成長表面を有する基板において選択的に堆積された。その処理条件は、基板温度650℃、処理チャンバ圧力1Torr、連続的HClガス流量60sccm、SiClガスの30パルスであり、その場合、各々のパルスは長さが2.5分であり、HClガス流の10分だけ次のパルスと分離されていた。SiClガス流量は40sccmであり、その結果、Siの堆積速度は1.6Å/minが得られた。
他の実施例においては、Si膜は、Si成長表面及びSiN非成長表面を有する基板において選択的に堆積された。その処理条件は、基板温度600℃、処理チャンバ圧力2.2Torr、連続的HClガス流量180sccm、SiClガスの45パルスであり、その場合、各々のパルスは長さが1分であり、HClガス流の5分だけ次のパルスと分離されていた。SiClガス流量は40sccmであり、その結果、Siの堆積速度は1.5Å/minが得られた。
本発明の実施形態にしたがって、選択的に堆積されるSi含有膜はSiGe膜であることが可能である。SiGe膜は、塩素化シランガスにゲルマニウム含有ガスを加えることにより堆積されることが可能である。ゲルマニウム含有ガスは、例えば、GeCl、GeHCl、GeHCl、GeHCl、GeCl、GeH若しくはそれらの2つ又はそれ以上の組み合わせを有することが可能である。
Si含有膜は、塩素化シランガス、ゲルマニウム含有ガス又はHXガスにドーパントガスを加えることにより堆積されることが可能である。ドーパントガスは、例えば、Si含有膜にP、As又はBのそれぞれをドープするように、PH、AsH、BClを有することが可能である。ドーパントガスに十分に長く晒すことにより、例えば、積み上げソース/ドレインアプリケーションのために用いられることが可能である高ドープ量のSi含有膜が得られる。一般に、飽和より低いドーピング濃度が、ドーピングガス濃度及びドーパントガスに晒す時間を制御することにより得られる。
図3Cに示すSi含有膜330の選択的堆積は、基板において積み上げエピタキシャルSi含有膜を形成するように、当業者に知られている方法を用いて基板からの物質322の実質的除去を可能にする。エピタキシャルSi含有膜の選択的堆積が、積み上げソース及びドレイン領域を有するSOI(Silicon On Insulator)デバイスを製造するために用いられることができる。SOIデバイス製造中の処理は、ソース及びドレイン領域における全体のSi膜を消費し、それ故、Si膜の選択的エピタキシャル成長(SEG)により備えられるそれらの領域における余分なSiが必要である。Si含有膜の選択的エピタキシャル堆積は、必要なフォトリソグラフィステップ及びエッチングステップの数を減少させることができ、そのことは、デバイスの製造に含まれる全体的なコスト及び複雑性を低減することができる。
本発明の特定の実施形態のみについて上で詳述しているが、当業者は、本発明の新規な教示及び有利点から実質的に逸脱することなく、例示としての実施形態において多くの修正が可能であることを容易に理解することができるであろう。それ故、そのような修正の全ては、本発明の範囲内に網羅されるように意図されている。
本発明の実施形態にしたがったバッチ処理システムの簡略化されたブロック図である。 本発明の実施形態にしたがった断続的堆積処理により基板におけるSi含有膜の選択的形成のための処理図ある。 本発明の実施形態にしたがった断続的堆積処理によるSi含有膜の選択的形成を模式的に示す図ある。 本発明の実施形態にしたがった断続的堆積処理によるSi含有膜の選択的形成を模式的に示す図ある。 本発明の実施形態にしたがった断続的堆積処理によるSi含有膜の選択的形成を模式的に示す図ある。 本発明の実施形態にしたがった断続的堆積処理によるSi含有膜の選択的形成のガス流を示す図ある。

Claims (24)

  1. 基板を処理する方法であって:
    処理チャンバ内に前記基板を備える段階であって、前記基板は成長表面及び非成長表面を有する、段階;並びに
    前記基板をHXガスにさらし、同時にSiCl、SiHCl、SiHCl、SiHCl、SiCl又はそれらの少なくとも2つの組み合わせを有する塩素化シランガスのパルス周期に前記基板をさらすことにより、前記成長表面においてSi含有膜を選択的に形成する段階であって、前記基板が500℃乃至700℃の範囲内の温度に保たれる、段階
    を有する方法。
  2. 請求項1に記載の方法であって、前記成長表面はSi又はSiGeを有し、前記非成長表面は酸化物層、窒化物層又は酸窒化物層を有する、方法。
  3. 請求項1に記載の方法であって、前記Si含有膜は、多結晶Si、アモルファスSi、多結晶SiGe又はエピタキシャルSiGeを有する、方法。
  4. 請求項1に記載の方法であって、前記HXガスは、HF、HCl、HBr、HI又はそれらの少なくとも2つの組み合わせを有する、方法。
  5. 請求項1に記載の方法であって、前記選択的に形成する段階は、前記基板を塩素化シランガスの複数のパルスに周期的に晒しながら、前記基板をHXガスに連続的に晒す段階を有する、方法。
  6. 請求項に記載の方法であって、前記塩素化シランガスのパルス数は1乃至1000の範囲内である、方法。
  7. 請求項に記載の方法であって、前記塩素化シランガスのパルス数は10乃至200の範囲内である、方法。
  8. 請求項に記載の方法であって、前記塩素化シランガスの流量は10sccm乃至500sccmの範囲内である、方法。
  9. 請求項に記載の方法であって、前記Si含有膜の成長速度は0.5Å/min乃至10Å/minの範囲内である、方法。
  10. 請求項に記載の方法であって、前記Si含有膜の成長速度はÅ/min乃至Å/minの範囲内である、方法。
  11. 請求項に記載の方法であって、前記圧力チャンバの圧力は0.1Torr乃至100Torrの範囲内である、方法。
  12. 請求項に記載の方法であって、前記圧力チャンバの圧力は0.5Torr乃至20Torrの範囲内である、方法。
  13. 請求項1に記載の方法であって:
    前記選択的に形成する段階に先行して、前記基板から酸化物層を除去する段階であって、該除去する段階は、F、Cl、H、HCl、HF、H又はそれらの少なくとも2つの組み合わせを有する洗浄ガスに前記基板を晒す段階を有する、段階;
    を更に有する、方法。
  14. 請求項1に記載の方法であって、堆積前HXガスパージ、堆積後HXガスパージ、又は該堆積前HXガスパージ及び該堆積後HXガスパージの両方を更に有する、方法。
  15. 請求項1に記載の方法であって、堆積前HXガスパージ、堆積後HXガスパージ、又は該堆積前HXガスパージ及び該堆積後HXガスパージの両方を更に有する、方法。
  16. 請求項15に記載の方法であって、前記塩素化シランガスは、SiCl、SiHCl、SiHCl、SiHCl、SiCl又はそれらの少なくとも2つの組み合わせを有し、前記ゲルマニウム含有ガスは、GeCl、GeHCl、GeHCl、GeHCl、GeCl、GeH又はそれらの少なくとも2つの組み合わせを有する、方法。
  17. 請求項に記載の方法であって、前記基板は500℃乃至700℃の範囲内の温度に保たれる、方法。
  18. 請求項に記載の方法であって、前記基板は550℃乃至650℃の範囲内の温度に保たれる、方法。
  19. 請求項1に記載の方法であって、PH、AsH、BCl又はそれらの少なくとも2つの組み合わせを有するドーパントガスに前記基板を晒す段階を更に有する、方法。
  20. 請求項1に記載の方法であって、塩素化シランガスの各々のパルスのオンタイムは、臨界サイズより大きい前記非成長表面における核の形成を実質的に回避されるように選択される、方法。
  21. 請求項1に記載の方法であって、前記塩素化シランガスのパルス間のオフタイムは、前記HXに晒すことが前記非成長表面から核を実質的にエッチングにより除去されるように選択される、方法。
  22. 請求項21に記載の方法であって、前記処理チャンバの圧力は、前記パルスのオンタイムに比べて、前記オフタイムの間に高い、方法。
  23. 基板を処理する方法であって:
    処理チャンバ内に前記基板を備える段階であって、前記基板はエピタキシャルSi成長表面及び非成長表面を有する、段階;並びに
    SiClガスのパルスに前記基板を周期的にさらしながら、前記基板をHClガスに連続的に晒すことにより、前記Si成長表面においてエピタキシャルSi膜を選択的に形成する段階であって、前記基板は、500℃乃至700℃の範囲内の温度に保たれる、段階;
    を有する方法。
  24. 基板を処理する方法であって:
    処理チャンバ内に前記基板を備える段階であって、前記基板は成長表面及び非成長表面を有する、段階;並びに
    前記基板をHXガスにさらし、同時にSiCl、SiHCl、SiHCl、SiHCl、SiCl又はそれらの少なくとも2つの組み合わせを有する塩素化シランガスのパルス周期に前記基板さらすことにより、前記成長表面においてSi膜又はSiGe膜を選択的に形成する段階であって、前記基板が500℃乃至700℃の範囲内の温度に保たれる、段階
    を有する方法。
JP2008529019A 2005-08-30 2006-06-22 Si含有膜の選択的堆積のための断続的堆積処理方法 Active JP5484729B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/213,871 US20070048956A1 (en) 2005-08-30 2005-08-30 Interrupted deposition process for selective deposition of Si-containing films
US11/213,871 2005-08-30
PCT/US2006/024211 WO2007027275A2 (en) 2005-08-30 2006-06-22 Interrupted deposition process for selective deposition of si-containing films

Publications (2)

Publication Number Publication Date
JP2009512997A JP2009512997A (ja) 2009-03-26
JP5484729B2 true JP5484729B2 (ja) 2014-05-07

Family

ID=37804791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008529019A Active JP5484729B2 (ja) 2005-08-30 2006-06-22 Si含有膜の選択的堆積のための断続的堆積処理方法

Country Status (6)

Country Link
US (1) US20070048956A1 (ja)
JP (1) JP5484729B2 (ja)
KR (1) KR20080064816A (ja)
CN (1) CN101496148B (ja)
TW (1) TWI337757B (ja)
WO (1) WO2007027275A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021021265A1 (en) * 2019-07-26 2021-02-04 Applied Materials, Inc. Anisotropic epitaxial growth

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405140B2 (en) * 2005-08-18 2008-07-29 Tokyo Electron Limited Low temperature formation of patterned epitaxial Si containing films
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
EP1936670A3 (en) * 2006-12-21 2013-05-01 Imec Method to improve the Selective Epitaxial Growth (SEG) Process
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
FI124354B (fi) 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
CN105047526A (zh) * 2014-04-21 2015-11-11 应用材料公司 沉积中卤素分子用作反应剂增强外延膜中掺杂剂结合的方法
CN105019019B (zh) * 2014-04-30 2019-04-19 应用材料公司 用于选择性外延硅沟槽填充的方法
CN107406977A (zh) * 2015-02-26 2017-11-28 应用材料公司 使用自组装单层的选择性电介质沉积的方法
JP7145740B2 (ja) * 2018-01-22 2022-10-03 東京エレクトロン株式会社 エッチング方法
KR102069345B1 (ko) * 2018-03-06 2020-01-22 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US4592792A (en) * 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
US4714520A (en) * 1985-07-25 1987-12-22 Advanced Micro Devices, Inc. Method for filling a trench in an integrated circuit structure without producing voids
JPH0992621A (ja) * 1995-09-28 1997-04-04 Oki Electric Ind Co Ltd 半導体薄膜の選択成長方法
US6350738B1 (en) * 1998-03-06 2002-02-26 Brigham Young University Steroid derived antibiotics
US6235568B1 (en) * 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
US6228733B1 (en) * 1999-09-23 2001-05-08 Industrial Technology Research Institute Non-selective epitaxial depostion technology
KR100529395B1 (ko) * 2000-01-28 2005-11-17 주식회사 하이닉스반도체 이중 에피층 콘택 플러그 구조를 구비하는 반도체 소자 및그 제조 방법
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
JP3952735B2 (ja) * 2001-10-25 2007-08-01 ソニー株式会社 半導体装置の製造方法
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US6987055B2 (en) * 2004-01-09 2006-01-17 Micron Technology, Inc. Methods for deposition of semiconductor material
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7405140B2 (en) * 2005-08-18 2008-07-29 Tokyo Electron Limited Low temperature formation of patterned epitaxial Si containing films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021021265A1 (en) * 2019-07-26 2021-02-04 Applied Materials, Inc. Anisotropic epitaxial growth

Also Published As

Publication number Publication date
TW200721270A (en) 2007-06-01
WO2007027275A3 (en) 2009-04-23
US20070048956A1 (en) 2007-03-01
CN101496148B (zh) 2011-04-06
CN101496148A (zh) 2009-07-29
TWI337757B (en) 2011-02-21
KR20080064816A (ko) 2008-07-09
WO2007027275A2 (en) 2007-03-08
JP2009512997A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
JP5484729B2 (ja) Si含有膜の選択的堆積のための断続的堆積処理方法
US7358194B2 (en) Sequential deposition process for forming Si-containing films
JP5986066B2 (ja) シリコン及びシリコン含有膜の原子層堆積
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US7524769B2 (en) Method and system for removing an oxide from a substrate
US7468311B2 (en) Deposition of silicon-containing films from hexachlorodisilane
US7501349B2 (en) Sequential oxide removal using fluorine and hydrogen
US7405140B2 (en) Low temperature formation of patterned epitaxial Si containing films
CN111197179A (zh) 多晶硅膜的形成方法和成膜装置
US20070039924A1 (en) Low-temperature oxide removal using fluorine
WO2010070981A1 (ja) 半導体製造方法と装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130717

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R150 Certificate of patent or registration of utility model

Ref document number: 5484729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250