CN108962733B - 半导体装置的制造方法、基板处理装置和记录介质 - Google Patents

半导体装置的制造方法、基板处理装置和记录介质 Download PDF

Info

Publication number
CN108962733B
CN108962733B CN201810474170.1A CN201810474170A CN108962733B CN 108962733 B CN108962733 B CN 108962733B CN 201810474170 A CN201810474170 A CN 201810474170A CN 108962733 B CN108962733 B CN 108962733B
Authority
CN
China
Prior art keywords
film
atom concentration
gas
nitrogen
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810474170.1A
Other languages
English (en)
Other versions
CN108962733A (zh
Inventor
桥本良知
中山雅则
永户雅也
松冈树
山下广树
新田贵史
岛本聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN108962733A publication Critical patent/CN108962733A/zh
Application granted granted Critical
Publication of CN108962733B publication Critical patent/CN108962733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置的制造方法、基板处理装置和记录介质。提高在基板上形成的膜的特性。本申请的半导体装置的制造方法具有：准备在表面露出第一膜的基板的工序，该第一膜含有硅、氧、碳和氮，且氧原子浓度比硅原子浓度高，硅原子浓度比碳原子浓度高，碳原子浓度为氮原子浓度以上；以及通过对第一膜的表面供给被等离子体激发的含氮气体来改变第一膜的表面组成，使得第一膜的表面上的氮原子浓度比碳原子浓度高的工序。

Description

半导体装置的制造方法、基板处理装置和记录介质
技术领域
本发明涉及半导体装置的制造方法、基板处理装置和记录介质。
背景技术
作为半导体装置的制造工序的一个工序，已知有时会在基板上进行形成含有硅(Si)、氧(O)、碳(C)和氮(N)的多元系膜的工序。
现有技术文献
专利文献
专利文献1：特开2013-225657号公报
发明内容
发明要解决的课题
本发明的目的在于，提供能够提高在基板上形成的膜的特性的技术。
解决课题的方法
根据本发明的一个方式，提供一种半导体装置的制造方法，具有：
准备在表面露出第一膜的基板的工序，所述第一膜含有硅、氧、碳和氮，氧原子浓度比硅原子浓度高，硅原子浓度比碳原子浓度高，碳原子浓度为氮原子浓度以上，以及
通过对上述第一膜的表面供给被等离子体激发的含氮气体，改变上述第一膜的表面组成，使得上述第一膜的表面上的氮原子浓度比碳原子浓度高的工序。
发明效果
根据本发明，能够提高在基板上形成的膜的特性。
附图说明
图1是本发明的一个实施方式中适合使用的基板处理装置的纵型处理炉的概略构成图，是以纵截面图来显示处理炉部分的图。
图2是本发明的一个实施方式中适合使用的基板处理装置的纵型处理炉的概略构成图，是以图1的A-A线截面图来显示处理炉部分的图。
图3是本发明的一个实施方式中适合使用的基板处理装置的控制器的概略构成图，是用框图来显示控制器的控制系统的图。
图4是显示本发明的一个实施方式的成膜过程的图。
图5中，(a)是显示在基板上形成第一膜后的样子的基板的表面的截面放大图，(b)是显示改变第一膜的表面组成而在第一膜的表面形成第二膜后的样子的基板的表面的截面放大图。
图6是非原位进行第一膜形成阶段和第二膜形成阶段时的基板处理的流程图。
图7中，(a)是显示在基板上形成的第一膜的一部分露出时的样子的基板的表面的截面放大图，(b)是显示改变露出的第一膜的表面组成而形成第二膜后的样子的基板的表面的截面放大图。
图8中，(a)是显示与膜的组成相关的测定结果的图，(b)是显示与实施了灰化(アッシング)处理的膜的湿式蚀刻耐性相关的评价结果的图。
符号说明
200晶圆(基板)
具体实施方式
＜本发明的一个实施方式＞
以下，参照图1～图5来说明本发明的一个实施方式。
(1)基板处理装置的构成
如图1所示，处理炉202具有作为加热机构(温度调整部)的加热器207。加热器207为圆筒形状，通过被支撑到保持板而被垂直地安装。加热器207还具有用热使气体活性化(激发)的活性化机构(激发部)的功能。
在加热器207的内侧，与加热器207同心圆状地配置反应管203。反应管203由例如石英(SiO2)或者碳化硅(SiC)等耐热性材料构成，形成为上端闭塞、下端开口的圆筒形状。在反应管203的下方，与反应管203同心圆状地配置歧管209。歧管209例如由不锈钢(SUS)等金属材料构成，形成为上端和下端都开口的圆筒形状。歧管209的上端部与反应管203的下端部接合，构成为支撑反应管203。在歧管209与反应管203之间，设置作为密封部件的O型圈220a。反应管203与加热器207同样地垂直安装。主要地，由反应管203和歧管209构成处理容器(反应容器)。在处理容器的筒中空部中形成处理室201。处理室201构成为能够收容作为基板的晶圆200。
在处理室201内，将喷嘴249a～249c设置为贯通歧管209的侧壁。喷嘴249a～249c分别与气体供给管232a～232c连接。
在气体供给管232a～232c中，从气体流的上游侧开始，分别依次设置作为流量控制器(流量控制部)的质量流量控制器(MFC)241a～241c和作为开关阀的阀门243a～243c。在与气体供给管232a～232c的阀门243a～243c相比的下游侧，分别连接气体供给管232d～232f。气体供给管232d～232f中，从气体流的上游侧开始，分别依次设置MFC241d～241f和阀门243d～243f。
如图2所示，在反应管203的内壁与晶圆200之间的俯视时，在圆环状的空间中分别设置喷嘴249a～249c，使其从反应管203内壁的下部开始向着上部，向着晶圆200的载置方向的上方树立。即，在晶圆200排列的晶圆排列区域的侧方的、在水平方向上包围晶圆排列区域的区域中，沿着晶圆排列区域分别设置喷嘴249a～249c。在喷嘴249a～249c的侧面，分别设置用于供给气体的气体供给孔250a～250c。气体供给孔250a、250b分别向着反应管203的中心开口，能够向着晶圆200供给气体。气体供给孔250c向着后述的缓冲室237的中心开口。从反应管203的下部向着上部的整个区域中分别设置多个气体供给孔250a～250c。
喷嘴249c设置在作为气体分散空间的缓冲室237内。缓冲室237形成在反应管203的内壁和隔壁237a之间。在反应管203的内壁与晶圆200之间的俯视时为圆环状的空间中，在从反应管203的内壁的下部开始向着上部的部分，沿着晶圆200的载置方向设置缓冲室237(隔壁237a)。即，在晶圆排列区域的侧方的、在水平方向上包围晶圆排列区域的区域中，沿着晶圆排列区域设置缓冲室237(隔壁237a)。在隔壁237a的与晶圆200相对(邻接)的面的端部，设置用于供给气体的气体供给孔250p。气体供给孔250p向着反应管203的中心开口，能够向着晶圆200供给气体。从反应管203的下部向着上部的整个区域中设置多个气体供给孔250p。
从气体供给管232a将原料气体经由MFC241a、阀门243a、喷嘴249a供给至处理室201内，原料气体是含有作为构成将要形成的膜的主元素的Si和卤元素的含硅气体(卤代硅烷气体)。原料气体是指气体状态的原料，例如，对常温常压下为液体状态的原料进行气化所得到的气体、常温常压下为气体状态的原料等。卤元素中包括氯(Cl)、氟(F)、溴(Br)、碘(I)等。卤代硅烷气体作为Si源来起作用。作为卤代硅烷气体，可以使用例如含Cl的氯硅烷气体。作为氯硅烷气体，可以使用例如，六氯乙硅烷(Si2Cl6，简称HCDS)气体。
从气体供给管232b将作为第一反应气体的含有N和C的气体经由MFC241b、阀门243b、喷嘴249b供给至处理室201内。作为含有N和C的气体，可以使用例如胺系气体。胺系气体是指仅由N、C和氢(H)这三种元素构成的物质，作为N源和C源来起作用。作为胺系气体，可以使用例如三乙胺((C2H5)3N，简称TEA)气体。
从气体供给管232c将作为第二反应气体的含氧气体经由MFC241c、阀门243c、喷嘴249c、缓冲室237供给至处理室201内。含氧气体作为氧化气体即O源来起作用。作为含氧气体，例如可以使用氧(O2)气。
从气体供给管232c将含氢气体(例如，氢(H2)气)经由MFC241c、阀门243c、喷嘴249c、缓冲室237供给至处理室201内。
从气体供给管232d～232f将含氮气体(例如，氮(N2)气)分别经由MFC241d～241f、阀门243d～243f、气体供给管232a～232c、喷嘴249a～249c、缓冲室237供给至处理室201内。N2气体作为吹扫气体(非活性气体)等来起作用。此外，从气体供给管232f供给的N2气体通过被等离子体激发，还作为后述的改变第一膜的表面组成的改性气体来起作用。
主要地，由气体供给管232a、MFC241a和阀门243a构成含硅气体供给系统。主要地，由气体供给管232b、MFC241b和阀门243b构成含N和C的气体供给系统。主要地，分别由气体供给管232c、MFC241c和阀门243c构成含氧气体供给系统和含氢气体供给系统。主要地，由气体供给管232d～232f、MFC241d～241f和阀门243d～243f构成含氮气体供给系统。
上述的各种供给系统中，任一种或全部的供给系统还可以构成为由阀门243a～243f、MFC241a～241f等集成而成的集成型供给系统248。集成型供给系统248构成为分别与气体供给管232a～232f连接且由后述的控制器121来控制向气体供给管232a～232f内的各种气体的供给动作，即，阀门243a～243f的开关动作、由MFC241a～241f进行的流量调整动作等。集成型供给系统248构成为一体型的集成单元或分割型的集成单元，构成为能够针对气体供给管232a～232f等以集成单元为单位进行安装拆卸，能够以集成单元为单位进行集成型供给系统248的维护、交换、增设等。
在缓冲室237内，将由导电体构成的具有细长结构的2根棒状电极269、270分别设置为从反应管203的内壁的下部开始向着上部，向着晶圆200的载置方向的上方树立。棒状电极269、270分别设置为与喷嘴249c平行。从上至下棒状电极269、270分别由电极保护管275覆盖来保护。棒状电极269、270中的任一方经由匹配器272与高频电源273连接，而另一方与作为基准电位的地连接。通过由高频电源273向棒状电极269、270之间施加高频(RF)电力，在棒状电极269、270之间的等离子体生成区域224生成等离子体。主要地，由棒状电极269、270和电极保护管275构成将气体激发(活性化)为等离子体状态的等离子体激发部(活性化机构)。还可以考虑将匹配器272、高频电源273也包括在等离子体激发部中。
在反应管203的侧壁下方，连接有使处理室201内的气氛排气的排气管231。排气管231经由作为处理室201内的检测压力的压力检测器(压力检测部)的压力传感器245和作为压力调整器(压力调整部)的APC(Auto Pressure Controller，自动压力控制器)阀门244与作为真空排气装置的真空泵246连接。APC阀门244构成为能够通过使真空泵246工作的状态来进行阀的开关，从而进行处理室201内的真空排气和真空排气停止，进而，能够通过使真空泵246工作的状态，基于由压力传感器245检测的压力信息来调节阀开度，从而调整处理室201内的压力。主要地，由排气管231、APC阀门244、和压力传感器245构成排气系统。也可以考虑将真空泵246包含于排气系统。
在歧管209的下方，设置能够将歧管209的下端开口气密地闭塞的作为炉口盖体的密封帽219。密封帽219例如由SUS等金属材料构成，形成为圆盘状。密封帽219的上表面上设置与歧管209的下端抵接的作为密封部件的O型圈220b。在密封帽219的下方，设置使后述的晶圆盒217旋转的旋转机构267。旋转机构267的旋转轴255贯通密封帽219而与晶圆盒217连接。旋转机构267构成为通过使晶圆盒217旋转而使晶圆200旋转。密封帽219构成为通过在反应管203外部设置的作为升降机构的晶圆盒升降机115而在垂直方向上升降。晶圆盒升降机115构成为通过使密封帽219升降从而将晶圆200搬入和搬出(搬送)至处理室201内外的搬送装置(搬送机构)。此外，在歧管209的下方设置：在使密封帽219下降并将晶圆盒217从处理室201内搬出的状态下，能够将歧管209的下端开口气密地闭塞的作为炉口盖体的挡板(シャッタ)219s。挡板219s例如由SUS等金属材料构成，形成为圆盘状。在挡板219s的上表面设置与歧管209的下端抵接的作为密封部件的O型圈220c。挡板219s的开关动作(升降动作、回转动作等)由挡板开关机构115s控制。
作为基板支撑具的晶圆盒217，构成为将多片(例如25～200片)晶圆200以水平姿态且相互对齐中心的状态在垂直方向上排列，并以多段的方式支撑，即，隔开间隔来排列。晶圆盒217例如由石英、SiC等耐热性材料构成。在晶圆盒217的下部，例如由石英、SiC等耐热性材料构成的隔热板218以多段的形式受到支撑。
在反应管203内，设置作为温度检测器的温度传感器263。基于由温度传感器263检测的温度信息，通过调整对加热器207的通电状态，能够使处理室201内的温度达到所希望的温度分布。温度传感器263沿着反应管203的内壁设置。
如图3所示，作为控制部(控制手段)的控制器121构成为具有CPU(CentralProcessing Unit，中央处理器)121a、RAM(Rando Access Memory，随机储存器)121b、存储装置121c和I/O接口121d的计算机。构成为RAM121b、存储装置121c和I/O接口121d能够经由内部总线121e与CPU121a进行数据交换。控制器121与例如作为触摸面板等而构成的输入输出装置122连接。
存储装置121c例如由闪存、HDD(Hard Disk Drive，硬盘驱动器)等构成。在存储装置121c内储存着控制基板处理装置的动作的控制程序、记载了后述基板处理的步骤、条件等的制程配方，并能够读出。制程配方是按照使控制器121执行后述的成膜处理中的各步骤并得到预定结果的方式进行组合而成的，作为程序来发挥功能。以下，将这样的制程配方、控制程序等简单地总称为程序。此外，制程配方有时也简称为配方。本说明书中在使用“程序”的术语时，包括仅为单独配方的情形，包括仅为单独控制程序的情形，也包括其二者的情形。RAM121b构成为将由CPU121a读出的程序、数据等临时保存的存储区域(工作区域)。
I/O接口121d与上述的MFC241a～241f、阀门243a～243f、压力传感器245、APC阀门244、真空泵246、温度传感器263、加热器207、旋转机构267、晶圆盒升降机115、挡板开关机构115s、匹配器272、高频电源273等连接。
CPU121a构成为，从存储装置121c读出控制程序并执行，同时对应来自输入输出装置122的操作指令的输入等而从存储装置121c读出配方。CPU121a构成为，根据读出的配方的内容，控制由MFC241a～241f进行的各种气体的流量调整动作、阀门243a～243f的开关动作、APC阀门244的开关动作和基于压力传感器245的由APC阀门244进行的压力调整动作、真空泵246的起动和停止、基于温度传感器263的加热器207的温度调整动作、由旋转机构267进行的晶圆盒217的旋转和旋转速度调节动作、由晶圆盒升降机115进行的晶圆盒217的升降动作、由挡板开关机构115s进行的挡板219s的开关动作、由匹配器272进行的阻抗调整动作、对高频电源273的电力供给等。
控制器121可以通过将在外部存储装置(例如，HDD等磁盘、CD等光盘、MO等光磁盘、USB存储器等半导体存储器)123中存储的上述程序安装于计算机来构成。存储装置121c、外部存储装置123构成为能由计算机读取的记录介质。以下，将这些简单地总称为记录介质。本说明书中在使用“记录介质”的术语时，包括仅为单独的存储装置121c的情形，包括仅为单独的外部存储装置123单体的情形，或者包括其二者的情形。需说明的是，向计算机提供程序时，可以不使用外部存储装置123，还可以使用互联网、专用线路等通信方式。
(2)成膜处理
使用图4、图5，对于使用上述基板处理装置，使用在作为基板的晶圆200上形成硅氧碳氮膜(SiOCN膜)的过程例作为半导体装置的制造工序的一个工序来进行说明。在以下的说明中，构成基板处理装置的各部的动作由控制器121控制。
在图4所示的成膜过程中，进行以下阶段：准备在表面露出第一膜的晶圆200的阶段，所述第一膜含有Si、O、C和N且O原子浓度比Si原子浓度高、Si原子浓度比C原子浓度高、C原子浓度为N原子浓度以上，即，所述第一膜是具有O原子浓度＞Si原子浓度＞C原子浓度≧N原子浓度的组成的SiOCN膜；以及，通过对第一膜的表面供给被等离子体激发的含氮气体(N2 ＊)，改变第一膜的表面组成从而使得第一膜的表面上的N原子浓度比C原子浓度高的阶段。
需说明的是，在准备在表面露出第一膜的晶圆200的阶段中，将非同时地进行以下阶段的循环进行预定次数(n次，n为1以上的整数)：对晶圆200供给作为原料气体(含硅气体)的HCDS气体的阶段1、对晶圆200供给作为第一反应气体(含有N和C的气体)的TEA气体的阶段2和对晶圆200供给作为第二反应气体(含氧气体)的O2气体的阶段3，从而在晶圆200上形成上述第一膜。
此外，在改变第一膜的表面组成的阶段中，在露出的第一膜的表面上形成含有Si、O、C和N且O原子浓度比Si原子浓度高、Si原子浓度比N原子浓度高、N原子浓度比C原子浓度高的第二膜，即，形成具有O原子浓度＞Si原子浓度＞N原子浓度＞C原子浓度的组成的富氮的SiOCN膜。
本说明书中，为了方便，有时如下表示图4中所示的成膜过程。以下的变形例等的说明中也采用同样的表示方式。
Figure BDA0001663982630000081
本说明书中在使用“晶圆”的术语时，包括表示“晶圆自身”的情形，表示“晶圆与在其表面形成的预定的层、膜等的层叠体”的情形。此外，本说明书中在使用“晶圆的表面”的术语时，包括表示“晶圆自身的表面”的情形，表示“在晶圆上形成的预定层等的表面”的情形。本说明书中记载为“在晶圆上形成预定层”时，包括表示“在晶圆自身的表面上直接形成预定层”的情形，表示“在晶圆上形成的层等之上形成预定层”的情形。此外，本说明书中在使用“基板”的术语时，与使用“晶圆”的术语的情形意思相同。
(晶圆装载和晶圆盒搭载)
将多片晶圆200装填于晶圆盒217(晶圆装载)中，并由挡板开关机构115s移动挡板219s，使歧管209的下端开口开放(挡板打开)。然后，如图1所示，支撑多片晶圆200的晶圆盒217由晶圆盒升降机115抬升，搬入处理室201内(晶圆盒搭载)。在该状态下，密封帽219成为介由O型圈220b而将歧管209的下端密封的状态。
(压力调整和温度调整)
由真空泵246对处理室201内进行真空排气(减压排气)，以使得处理室201内、即存在晶圆200的空间达到所希望的压力(真空度)。这时，处理室201内的压力由压力传感器245测定，基于该测定的压力信息对APC阀门244进行反馈控制。此外，由加热器207进行加热，使得处理室201内的晶圆200达到所希望的处理温度。这时，基于温度传感器263检测的温度信息，对加热器207的通电状态进行反馈控制，以使得处理室201内实现所希望的温度分布。此外，由旋转机构267开始晶圆200的旋转。真空泵246的工作、晶圆200的加热和旋转均至少在对晶圆200进行的处理结束之前的期间持续进行。
(第一膜形成阶段)
然后，依次实施如下的阶段1～3。
[阶段1]
在该阶段中，对处理室201内的晶圆200供给HCDS气体。
具体而言，打开阀门243a，向气体供给管232a内流入HCDS气体。HCDS气体由MFC241a调整流量，经由喷嘴249a供给至处理室201内，由排气管231排气。这时，对于晶圆200供给HCDS气体。此时，还可以打开阀门243d～243f，向气体供给管232d～232f内流入N2气体。N2气体由MFC241d～241f而被调整流量，经由喷嘴249a～249c、缓冲室237供给至处理室201内。
本阶段中的处理条件例示如下：
HCDS气体供给流量：1～2000sccm，优选10～1000sccm；
N2气体供给流量(每一气体供给管)：0～10000sccm；
各气体供给时间：1～120秒，优选1～60秒；
处理温度：250～800℃，优选400～700℃；
处理压力：1～2666Pa，优选67～1333Pa。
通过在上述条件下对晶圆200供给HCDS气体，在晶圆200的最表面上形成含Cl的含硅层来作为第一层。含Cl的含硅层通过在晶圆200的最表面上物理吸附HCDS、化学吸附HCDS的一部分分解后的物质(以下称为SixCly)、热分解HCDS等来形成。含Cl的含硅层可以是HCDS、SixCly的吸附层(物理吸附层、化学吸附层)，也可以是含Cl的Si层。需说明的是，本说明书中，也将含Cl的含硅层简单地记为含硅层。
在晶圆200上形成第一层后，关闭阀门243a，停止向处理室201内供给HCDS气体。然后，将处理室201内真空排气，将处理室201内残留的气体等从处理室201内排出。这时，打开阀门243d～243f，向处理室201内供给N2气体。N2气体作为吹扫气体来起作用。
作为原料气体(含硅气体)，除了HCDS气体之外，还可以使用单氯硅烷(SiH3Cl，简称MCS)气体、二氯硅烷(SiH2Cl2，简称DCS)气体、三氯硅烷(SiHCl3，简称TCS)气体、四氯硅烷(SiCl4，简称STC)气体、八氯丙硅烷(Si3Cl8，简称OCTS)气体等氯硅烷气体。此外，作为原料气体可以使用、四氟硅烷(SiF4)气体、四溴硅烷(SiBr4)气体、四碘硅烷(SiI4)气体等。即，作为原料气体，可以使用氯硅烷气体、氟硅烷气体、溴硅烷气体、碘硅烷气体等各种卤代硅烷气体。
此外，作为原料气体(含硅气体)，可以使用双(二乙氨基)硅烷(SiH2[N(C2H5)2]2，简称BDEAS)气体、双(叔丁基氨基)硅烷(SiH2[NH(C4H9)]2，简称BTBAS)气体、三(二乙氨基)硅烷(SiH[N(C2H5)2]3，简称3DEAS)气体、三(二甲氨基)硅烷(SiH[N(CH3)2]3，简称3DMAS)气体、四(二乙氨基)硅烷(Si[N(C2H5)2]4，简称4DEAS)气体、四(二甲氨基)硅烷(Si[N(CH3)2]4，简称4DMAS)气体等各种氨基硅烷气体。
作为吹扫气体，除了N2气体之外，可以使用例如Ar气体、He气体、Ne气体、Xe气体等各种惰性气体。这一点在后述的阶段2、3、第二膜形成阶段中也同样。
[阶段2]
阶段1结束后，向处理室201内的晶圆200、即晶圆200上形成的第一层供给TEA气体。
具体而言，以与阶段1中的阀门243a、243d～243f的开关控制同样的步骤进行阀门243b、243d～243f的开关控制。TEA气体由MFC241b调整流量，经由喷嘴249b供给至处理室201内，由排气管231排气。这时，对晶圆200供给TEA气体。
作为本阶段中的处理条件，例示如下：
TEA气体供给流量：1～2000sccm，优选10～1000sccm；
处理压力：1～4000Pa，优选1～3000Pa。
其他处理条件与阶段1中的处理条件相同。
通过在上述条件下向晶圆200供给TEA气体，能够使在阶段1中在晶圆200上形成的第一层与TEA气体进行反应。由此，在使Cl从第一层中脱离的同时，能够使TEA气体中所含的N成分、C成分进入到第一层中。通过如此地对第一层进行改性，在晶圆200上形成含有Si、C和N的层即硅碳氮层(SiCN层)来作为第二层。
在晶圆200上形成第二层后，关闭阀门243b，停止向处理室201内的TEA气体的供给。然后，通过与阶段1同样的处理步骤，将处理室201内残留的气体等从处理室201内排出。
作为第一反应气体(含N和C的气体)，除了TEA气体之外，可以使用二乙基胺((C2H5)2NH，简称DEA)气体、单乙基胺(C2H5NH2，简称MEA)气体等乙基胺系气体、三甲基胺((CH3)3N，简称TMA)气体、二甲基胺((CH3)2NH，简称DMA)气体、单甲基胺(CH3NH2，简称MMA)气体等甲基胺系气体、三丙基胺((C3H7)3N，简称TPA)气体、二丙基胺((C3H7)2NH，简称DPA)气体、单丙基胺(C3H7NH2，简称MPA)气体等丙基胺系气体、三异丙基胺([(CH3)2CH]3N，简称TIPA)气体、二异丙基胺([(CH3)2CH]2NH，简称DIPA)气体、单异丙基胺((CH3)2CHNH2，简称MIPA)气体等异丙基胺系气体、三丁基胺((C4H9)3N，简称TBA)气体、二丁基胺((C4H9)2NH，简称DBA)气体、单丁基胺(C4H9NH2，简称MBA)气体等丁基胺系气体、三异丁基胺([(CH3)2CHCH2]3N，简称TIBA)气体、二异丁基胺([(CH3)2CHCH2]2NH，简称DIBA)气体、单异丁基胺((CH3)2CHCH2NH2，简称MIBA)气体等异丁基胺系气体。
此外，作为第一反应气体(含N和C的气体)，除了胺系气体之外，可以使用有机肼系气体。作为有机肼系气体，可以使用单甲基肼((CH3)HN2H2，简称MMH)气体、二甲基肼((CH3)2N2H2，简称DMH)气体、三甲基肼((CH3)2N2(CH3)H，简称TMH)气体等甲基肼系气体、乙基肼((C2H5)HN2H2，简称EH)气体等乙基肼系气体。
[阶段3]
在阶段2结束后，向处理室201内的晶圆200、即晶圆200上形成的第二层供给O2气体。
具体而言，以与阶段1中的阀门243a、243d～243f的开关控制同样的步骤进行阀门243c～243f的开关控制。O2气体由MFC241c调整流量，经由喷嘴249c、缓冲室237供给至处理室201内，由排气管231排气。这时，对晶圆200供给O2气体。
作为本阶段中的处理条件，例示如下：
O2气体供给流量：100～10000sccm；
处理压力：1～4000Pa，优选1～3000Pa。
其他处理条件与阶段1中的处理条件相同。
通过在上述条件下对晶圆200供给O2气体，能够使在阶段2中在晶圆200上形成的第二层的至少一部分氧化。由此，在使Cl从第二层中脱离的同时，能够使O2气体中所含的O成分进入到第二层中。通过使第二层被氧化，在晶圆200上形成含有Si、O、C和N的层即硅氧碳氮化层(SiOCN层)来作为第三层。第三层是具有O原子浓度＞Si原子浓度＞C原子浓度≧N原子浓度的组成的层。
在晶圆200上形成第三层后，关闭阀门243c，停止向处理室201内供给O2气体。然后，通过与阶段1同样的处理步骤，将处理室201内残留的气体等从处理室201内排出。
作为第二反应气体(含氧气体)，除了O2气体之外，可以使用一氧化二氮(N2O)气体、一氧化氮(NO)气体、二氧化氮(NO2)气体、臭氧(O3)气体、水蒸气(H2O气体)、一氧化碳(CO)气体、二氧化碳(CO2)气体等。
[实施预定次数]
将非同时地(即不使其同步地)进行阶段1～3作为1个循环，通过将这样的循环进行1次以上(n次)，能够在晶圆200上形成作为第一膜的具有所希望组成、所希望膜厚的SiOCN膜。图5的(a)是显示在晶圆200上形成第一膜后的样子的晶圆200的表面的截面放大图。第一膜是具有O原子浓度＞Si原子浓度＞C原子浓度≧N原子浓度的组成的膜。上述的循环优选重复进行多次。即，优选使在每1循环中所形成的第三层的厚度小于所希望的膜厚，重复多次进行上述循环直至通过层叠第三层而形成的第一膜的膜厚达到所希望的膜厚。
(第二膜形成阶段)
在进行第一膜形成阶段并在表面露出第一膜的晶圆200的准备完成后，对处理室201内的晶圆200即露出了在晶圆200上所形成的第一膜的表面，供给被等离子体激发的N2气体(N2 ＊)。
具体而言，在棒状电极269、270间施加RF电力，同时打开阀门243f，向气体供给管232f内流入N2气体。N2气体由MFC241f调整流量，经由喷嘴249c、缓冲室237供给至处理室201内，由排气管231排气。N2气体在通过缓冲室237时被等离子体激发(活性化)，这时，生成N2 ＊等活性种，将这样的活性种向晶圆200供给。即，被等离子体激发的N2气体含有N2 ＊等的活性种。本说明书中，为了方便，将被等离子体激发的N2气体也称为N2 ＊。这时，还可以打开阀门243d、243e，向气体供给管232d、232e内流入N2气体。
作为本阶段中的处理条件，例示如下：
受到等离子体激发的N2气体供给流量：100～5000sccm；
RF电力：1～1500W，优选1～1000W；
N2 ＊供给时间：10～1200秒；
处理温度：100～700℃；
处理压力：0.5～100Pa，优选0.5～10Pa。
其他处理条件与阶段1中的处理条件相同。
通过在上述条件下对晶圆200供给N2 ＊，使在第一膜形成阶段中在晶圆200上形成的第一膜的表面改性(氮化)，能够改变其组成。由此，在第一膜的表面上形成含有Si、O、C和N且具有较高N原子浓度的膜、即富氮的SiOCN膜，来作为第二膜。图5的(b)是显示在第一膜的表面形成第二膜后的样子的晶圆200的表面的截面放大图。第二膜中的N原子浓度受到上述改性反应的影响而增加，比第一膜中的N原子浓度高。此外，第二膜中的C原子浓度受到上述改性反应的影响而减少，比第一膜中的C原子浓度低。这样的结果是，第二膜成为具有O原子浓度＞Si原子浓度＞N原子浓度＞C原子浓度的组成的膜。
在上述条件下，第一膜的改性处理在第一膜的整个表面上均匀进行，并且在比第一膜的表面更下层侧的区域几乎不进行，或者完全不进行。其结果是，能够使第二膜成为覆盖第一膜的露出面整面(全部表面)的连续的膜，此外，其膜厚能够成为例如4～5nm(40～50
Figure BDA0001663982630000141
)的范围内的厚度。第二膜的膜厚如果小于4nm，则有可能不能得到后述的由第二膜导致的阻隔效果。通过使第二膜的膜厚为4nm以上的膜厚，能够得到由第二膜所导致的阻隔效果，能够分别提高最终形成的SiOCN膜(在表面形成了第二膜的第一膜)的氧化耐性(灰化耐性)和干式蚀刻耐性。此外，如果第二膜的膜厚超过5nm，会有最终形成的SiOCN膜整体的介电常数提高的情形。通过使第二膜的膜厚为5nm以下的膜厚，能够抑制最终形成的SiOCN膜整体的介电常数的增加，能够将该膜维持为低介电常数膜(Low-k膜)。
需说明的是，能够使第一膜的改性处理仅在第一膜的表面(例如距表面40～50
Figure BDA0001663982630000142
的范围内的区域)进行的原因是，在第二膜形成阶段中，对形成了第一膜的晶圆200供给受到等离子体激发的N2气体，即，使用N2 ＊等活性种对第一膜进行等离子体氮化。在对形成了第一膜的晶圆200供给例如受到热激发的NH3气体时，即，在非等离子体的气氛下对第一膜进行热氮化时，不仅第一膜的表面，其更下层侧的区域也被氮化，难以仅对第一膜的表面进行氮化。这种情况下，会导致最终形成的SiOCN膜整体的介电常数的增加、湿式蚀刻耐性的下降。需说明的是，在进行等离子体氮化时，与进行热氮化的情形不同，处理室201内不需要大幅的升降温，因而能够提高成膜处理整体的生产率。
在对第一膜的表面进行改性而在第一膜的表面形成第二膜后，停止对棒状电极269、270间的RF电力的施加，停止对处理室201内供给N2 ＊。然后，通过与阶段1同样的处理步骤，使处理室201内残留的气体等从处理室201内排出。
(后吹扫和大气压复原)
在第二膜形成阶段结束后，分别从气体供给管232d～232f向处理室201内供给作为吹扫气体的N2气体，并由排气管231排气。由此，对处理室201内进行吹扫，将处理室201内残留的气体、反应副生成物从处理室201内除去(后吹扫)。然后，将处理室201内的气氛置换为非活性气体(非活性气体置换)，使处理室201内的压力复原为常压(大气压复原)。
(晶圆盒卸载和晶圆释放)
通过晶圆盒升降机115使密封帽219下降，使歧管209的下端打开。然后，将处理后的晶圆200在受到晶圆盒217支撑的状态下从歧管209的下端搬出至反应管203的外部(晶圆盒卸载)。晶圆盒卸载后，移动挡板219s，将歧管209的下端开口介由O型圈220c被挡板219s密封(挡板关闭)。处理后的晶圆200在搬出至反应管203外部后，从晶圆盒217中取出(晶圆释放)。
(3)本实施方式的效果
根据上述的实施方式，得到如下所示的1个或者多个效果。
(a)通过使第一膜成为具有O原子浓度＞Si原子浓度＞C原子浓度≧N原子浓度的组成膜，并且使第二膜成为具有O原子浓度＞Si原子浓度＞N原子浓度＞C原子浓度的组成的膜，能够使最终形成的SiOCN膜(在表面形成了第二膜的第一膜)成为介电常数低的Low-k膜。最终形成的SiOCN膜之所以能够具有如此优异的特性，是因为第一膜和第二膜分别具有O原子浓度＞Si原子浓度的组成，即，含有较高浓度的O原子。
(b)通过使第一膜和第二膜分别具有上述的组成，使得最终形成的SiOCN膜能够成为相对于氟化氢(HF)水溶液等蚀刻液具有高耐性的膜，即，成为湿式蚀刻耐性优异的膜。最终形成的SiOCN膜之所以具有如此优异的特性，是因为第一膜和第二膜分别以预定浓度含有C原子。尤其是，本实施方式中，占据最终形成的SiOCN膜中的大部分的第一膜具有C原子浓度≧N原子浓度的组成，容易提高膜的湿式蚀刻耐性。
(c)通过使第二膜具有上述的组成，能够分别提高最终形成的SiOCN膜的灰化耐性和干式蚀刻耐性。这是因为，在实施第二膜形成阶段后，在对晶圆200供给氧等离子体等时，具有N原子浓度＞C原子浓度的组成的第二膜起到阻隔氧等离子体中所含的氧化种到达第一膜的作用。此外，还因为在实施第二膜形成阶段后，对晶圆200供给CF4气体等蚀刻气体时，具有N原子浓度＞C原子浓度的组成的第二膜起到阻隔蚀刻气体中所含的反应种到达第一膜的作用。在本说明书中将因第二膜所取得的效果(第一膜的保护效果)也称为阻隔效果。
(d)通过使第二膜成为具有例如4nm以上的膜厚的连续膜，能够确实地得到上述的阻隔效果。由此，能够分别提高最终形成的SiOCN膜的灰化耐性和干式蚀刻耐性。
(e)通过将第二膜的膜厚抑制为例如5nm以下的膜厚，能够抑制最终形成的SiOCN膜整体的介电常数的升高，能够使该膜维持为Low-k膜的状态。此外，能够抑制最终形成的SiOCN膜整体的湿式蚀刻耐性的下降。
(f)如上所述，本实施方式中，能够使在晶圆200上形成的SiOCN膜成为介电常数低且湿式蚀刻耐性、灰化耐性、干式蚀刻耐性等加工耐性优异的优质膜。平衡性良好地兼顾低介电常数和加工耐性的本实施方式的SiOCN膜能够适合用作绝缘膜、层间膜、掩模膜、电荷蓄积膜、应力控制膜、栅极隔离膜等。
(g)在第二膜形成阶段中，通过对第一膜进行等离子体氮化，能够进对第一膜的表面进行氮化。此外，还能够无需处理室201内升降温，提高成膜处理整体的生产率。
(h)上述的效果在作为原料气体使用HCDS气体以外的含硅气体时、在作为第一反应气体使用TEA气体以外的含N和C的气体时、在作为第二反应气体使用O2气体以外的含氧气体时也能同样地取得。
(4)变形例
本实施方式中，可以变更为以下的变形例。此外，这些变形例也可以任意组合。
(变形例1)
如以下所示的成膜过程，在第二膜形成阶段中，还可以不单独对N2气体进行等离子体激发并供给，而是在N2气体中添加含氢气体例如H2气体，将这样的混合气体进行等离子体激发并供给。即，也可以对于在晶圆200上形成的第一膜一并供给被等离子体激发的N2气体(N2 ＊)和被等离子体激发的H2气体(H2 ＊)。作为含氢气体，除了H2气体之外，还可以使用重氢(D2)气体，其流量可以为例如100～5000sccm范围内的流量。
Figure BDA0001663982630000161
本变形例中，也能够在第一膜的表面形成具有O原子浓度＞Si原子浓度＞N原子浓度＞C原子浓度的组成的第二膜，得到与图4所示的成膜过程同样的效果。此外，在形成第二膜时，通过对晶圆200一并供给N2 ＊和H2 ＊，能够减少、消除晶圆200的金属污染、在其上形成的膜的金属污染。
(变形例2)
如以下所示的成膜过程，在第二膜形成阶段中，还可以不单独对N2气体进行等离子体激发并供给，而是在N2气体中添加惰性气体Ar气体，对这样的混合气体来进行等离子体激发并供给。即，也可以对于在晶圆200上形成的第一膜一并供给被等离子体激发的N2气体(N2 ＊)和被等离子体激发的Ar气体(Ar＊)。作为惰性气体，除了Ar气体之外，还可以使用He气体、Ne气体、Xe气体等，其流量可以为例如100～5000sccm范围内的流量。
Figure BDA0001663982630000171
本变形例中，也能够在第一膜的表面形成具有O原子浓度＞Si原子浓度＞N原子浓度＞C原子浓度的组成的第二膜，得到与图4所示的成膜过程同样的效果。此外，在第二膜形成阶段中，通过在N2气体中添加Ar气体，能够细微调整第二膜的组成。例如，通过增加Ar气体的流量相对于N2气体的流量的比率(Ar气体/N2气体)，能够将第二膜中所含的N原子的量向降低的方向控制。此外例如，通过降低Ar气体的流量相对于N2气体的流量的比率(Ar气体/N2气体)，能够将第二膜中所含的N原子的量向升高的方向控制。
＜其他实施方式＞
以上，对本发明的实施方式进行了具体说明。但是，本发明不限于上述实施方式，在不脱离其宗旨的范围内可以进行各种改变。
上述实施方式中，是对在同一处理室201内(原位)进行第一膜形成阶段和第二膜形成阶段的例子进行的说明，但本发明不限于这样的方式。即，可以将第一膜形成阶段和第二膜形成阶段分别在不同的处理室内(非原位)进行。如果原位进行一系列的阶段，则在晶圆200不会在中途被暴露于大气，因而能够使晶圆200置于清洁气氛中而连贯地进行处理，能够进行稳定的成膜处理。如果这些阶段非原位地进行，例如能够将各自处理室内的温度预先设定为各阶段中的处理温度或者与之接近的温度，能够削减处理室内的温度变更所需的时间，从而能够提高生产效率。此外，这种情况下，不变更各自处理室内的温度，能够避免因处理室内堆积的膜的膜剥离等带来的不好影响。
在非原位进行第一膜形成阶段和第二膜形成阶段时，例如，在第一膜形成后，还可以经过包括其他膜的形成、蚀刻的加工阶段而使第一膜的一部分露出，在该状态下，其表面进行等离子体氮化。图6是示例非原位进行第一膜形成阶段和第二膜形成阶段的情形的基板处理的流程图。
在图6所示的流程图中，在将在表面形成了由SiO膜、High-k膜、金属膜、氮化膜(第一SiN膜)构成的层叠结构的晶圆搬入第一处理室内后，通过与上述的实施方式的第一膜形成阶段同样的处理步骤、处理条件，在该晶圆上形成具有O原子浓度＞Si原子浓度＞C原子浓度≧N原子浓度的组成的第一膜(SiOCN膜)(第一膜形成阶段)。
然后，将形成第一膜后的晶圆搬出第一处理室，对该晶圆实施光刻处理、蚀刻处理等来加工第一膜(第一膜的加工阶段)。
然后，使用CVD法等公知的成膜方法，在加工了第一膜后的晶圆上，作为与第一膜不同的膜而形成氮化膜(第二SiN膜)(第二SiN膜形成阶段)。
然后，对形成了第二SiN膜的晶圆再度实施光刻处理、蚀刻处理等，对第二SiN膜进行加工(除去部分第二SiN膜)，从而使第一膜的表面在晶圆的表面再度露出(第二SiN膜的加工阶段)。
图7的(a)中显示完成了第二SiN膜的加工后的晶圆的表面的截面结构。如该图所示，在晶圆的表面，第一膜、第二SiN膜和第一SiN膜相邻接(接触)而露出。此外，第一膜的非露出部以与第二SiN膜、第一SiN膜等接触的状态被第二SiN膜、第一SiN膜等覆盖。
然后，将晶圆搬入与第一处理室不同的第二处理室内，通过与上述实施方式中的第二膜形成阶段同样的处理步骤、处理条件，改变露出第一膜的表面组成，在该表面上形成具有O原子浓度＞Si原子浓度＞N原子浓度＞C原子浓度的组成的第二膜(富氮的SiOCN膜)(第二膜形成阶段)。
图7的(b)中，显示第二膜形成阶段完成后的晶圆的表面的截面结构。如图7的(b)所示，露出的第一膜的表面转变为第二膜(富氮的SiOCN膜)。由此，能够提高最终形成的SiOCN膜(在表面形成了第二膜的第一膜)的灰化耐性、干式蚀刻耐性，与该膜邻接的第一SiN膜、第二SiN膜能够与之接近。需说明的是，在上述的处理条件下，在比第一膜的表面更下层侧的区域几乎或者完全未被氮化，而能够仅改变露出的第一膜的表面组成。由此，能够抑制最终形成的SiOCN膜整体的介电常数的升高、湿式蚀刻耐性的下降。此外，在上述的处理条件下，不改变第一SiN膜、第二SiN膜(即，与第一膜邻接的氮化膜)的表面组成，而能够仅改变第一膜的表面组成。即，能够避免与SiOCN膜邻接的第一SiN膜、第二SiN膜的特性的变化。
需说明的是，这种情况下，从第一膜形成阶段开始直至第二SiN膜的加工阶段，就成为在表面使第一膜露出的晶圆的准备阶段。还可以考虑将在表面使第一膜露出的晶圆搬入(收容)到第二处理室内的阶段包括在在表面使第一膜露出的晶圆的准备阶段中。
在基板处理中所使用的配方要根据处理内容来单独准备，优选经由电通信线路、外部存储装置123而事先储存在存储装置121c内。然后，在开始基板处理时，优选CPU121a从在存储装置121c内储存的多个配方中，对应于基板处理的内容来适宜地选择合适的配方。由此，能够在1台基板处理装置中再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。此外，能够降低操作者的负担，避免操作失误，同时能够快速地开始处理。
上述的配方不限于新的制作，例如，也可以通过改变在基板处理装置中安装的现有的配方来准备。在改变配方时，改变后的配方还可以经由电通信线路线、记录该配方的记录介质来安装于基板处理装置中。此外，还可以操作现有的基板处理装置所具有的输入输出装置122，直接改变在基板处理装置中已经安装的现有的配方。
上述的实施方式中，对于使用一次性处理多片基板的批量式基板处理装置来形成膜的例子进行了说明。但本发明不限于上述的实施方式，例如，在使用一次性处理1片或者数片基板的单晶圆基板处理装置来形成膜时，也适合使用。此外，上述的实施方式中，对使用具有热壁型的处理炉的基板处理装置来形成膜的例子进行了说明。但本发明不限于上述的实施方式，在使用具有冷壁型处理炉的基板处理装置来形成膜时，也适合使用。
在使用这样的基板处理装置时，可以以与上述的实施方式、变形例同样的处理步骤、处理条件进行成膜，得到与这些同样的效果。
此外，上述的实施方式、变形例也可以适当地进行组合来使用。这时的处理步骤、处理条件可以与例如上述的实施方式的处理步骤、处理条件相同。
实施例
以下，对实施例进行说明。
作为实施例，使用图1中所示的基板处理装置，通过图4中所示的成膜过程，在晶圆上形成SiOCN膜(在表面形成了第二膜的第一膜)。处理条件是上述的实施方式中记载的处理条件范围内的预定的条件。SiOCN膜的膜厚设为150～200
Figure BDA0001663982630000201
的范围内的膜厚。
作为比较例，使用图1中所示的基板处理装置，通过与上述的第一膜形成阶段同样的成膜过程，在晶圆上形成SiOCN膜。比较例中，不实施对SiOCN膜的表面供给N2 ＊的改性处理，即不实施第二膜形成阶段。形成SiOCN膜时的处理条件与实施例中的第一膜形成阶段相同。SiOCN膜的膜厚与实施例的SiOCN膜的膜厚相同。
然后，对于实施例和比较例的各SiOCN膜的组成，通过卢瑟福背散射分析法(RBS法)进行测定。图8的(a)中显示该测定结果。图8的(a)的纵轴表示SiOCN膜中的N原子浓度(atoms％)，横轴表示从SiOCN膜的表面开始的深度(
Figure BDA0001663982630000202
)。图中的实线表示实施例，虚线表示比较例。
根据图8的(a)可知，实施例的SiOCN膜与比较例的SiOCN膜相比，表面上的N原子浓度高。此外，在除了膜的表面的区域(例如，膜的中层、下层侧的区域)中，实施例的SiOCN膜的N原子浓度与比较例的SiOCN膜的N原子浓度基本相同。即，在形成第一膜后，通过在上述条件下向第一膜的表面供给N2 ＊，能够在第一膜的表面形成富氮的第二膜。此外，可知在除了SiOCN膜的表面的区域(膜的中层、下层侧的区域)中，能够不改变膜的组成而维持膜的组成。需说明的是，在图8的(a)中，发现在非常靠近表面的区域(距表面10
Figure BDA0001663982630000203
以内的深度)中的N原子浓度急剧下降，这被认为是，虽受到测定器的测定极限的影响，但应受到在膜表面形成的自然氧化膜、附着于膜表面的有机物等的影响。
此外，通过依次实施对实施例和比较例的各SiOCN膜供给O2等离子体的灰化处理和对灰化处理后的各SiOCN膜供给浓度1％的HF水溶液的湿式蚀刻处理，来评价膜的灰化耐性，即灰化处理后的HF耐性。图8的(b)分别显示实施灰化处理后的实施例、比较例的各SiOCN膜中的湿式蚀刻速率(WER)的评价结果。图8的(b)的横轴显示比较例和实施例，纵轴显示灰化处理后WER[
Figure BDA0001663982630000211
/min]。
根据图8的(b)可知，实施例的SiOCN膜与比较例的SiOCN膜相比，灰化处理后的WER小。即，形成第一膜后，通过改变第一膜的表面组成来形成富氮的第二膜，由此能够提高最终形成的SiOCN膜的灰化耐性，即灰化处理后的HF耐性。

Claims (14)

1.一种半导体装置的制造方法，包括：
准备在表面露出第一膜的基板的工序，该第一膜含有硅、氧、碳和氮，且氧原子浓度比硅原子浓度高，硅原子浓度比碳原子浓度高，碳原子浓度为氮原子浓度以上；
通过对所述第一膜的表面供给被等离子体激发的含氮气体来改变所述第一膜的表面组成，使得所述第一膜的表面上的氮原子浓度比碳原子浓度高的工序，
在改变所述第一膜的表面组成的工序中，在所述第一膜的表面形成第二膜，该第二膜含有硅、氧、碳和氮，且氧原子浓度比硅原子浓度高，硅原子浓度比氮原子浓度高，氮原子浓度比碳原子浓度高。
2.如权利要求1所述的半导体装置的制造方法，
所述第二膜中的氮原子浓度比所述第一膜中的氮原子浓度高。
3.如权利要求1所述的半导体装置的制造方法，
所述第一膜中的碳原子浓度比所述第二膜中的碳原子浓度高。
4.如权利要求1所述的半导体装置的制造方法，在改变所述第一膜的表面组成的工序中，在所述第一膜的露出面的全部面上形成所述第二膜。
5.如权利要求1所述的半导体装置的制造方法，在所述基板的表面上进一步露出氮化膜，在改变所述第一膜的表面组成的工序中，对所述第一膜的表面和所述氮化膜的表面供给被等离子体激发的所述含氮气体。
6.如权利要求5所述的半导体装置的制造方法，在所述基板的表面，所述第一膜与所述氮化膜邻接而露出。
7.如权利要求5所述的半导体装置的制造方法，在所述基板的表面，所述第一膜与所述氮化膜接触而露出。
8.如权利要求5所述的半导体装置的制造方法，所述第一膜的非露出部以与所述氮化膜接触的状态被所述氮化膜覆盖。
9.如权利要求5所述的半导体装置的制造方法，在改变所述第一膜的表面组成的工序中，不改变所述氮化膜的表面组成而改变所述第一膜的表面组成。
10.如权利要求1所述的半导体装置的制造方法，准备所述基板的工序包括以下工序：以非同时进行对所述基板供给含硅气体的工序、对所述基板供给含有氮和碳的气体的工序和对所述基板供给含氧气体的工序为一个循环，并将该循环进行预定次数，从而在所述基板上形成所述第一膜的工序。
11.如权利要求1所述的半导体装置的制造方法，准备所述基板的工序包括：
在所述基板上形成所述第一膜的工序，
在所述第一膜形成与所述第一膜不同的膜的工序，
除去与所述第一膜不同的膜的一部分从而使所述第一膜在所述基板的表面露出的工序。
12.如权利要求11所述的半导体装置的制造方法，与所述第一膜不同的膜包含氮化膜。
13.一种基板处理装置，具有：
处理室，对基板进行处理；
含氮气体供给系统，对所述处理室内的基板供给含氮气体；
等离子体激发部，对气体进行等离子体激发；以及
控制部，所述控制部构成为能够控制所述含氮气体供给系统和所述等离子体激发部，以使得在所述处理室内进行准备在表面露出第一膜的基板的处理和改变所述第一膜的表面组成的处理；在所述准备在表面露出第一膜的基板的处理中，所述第一膜含有硅、氧、碳和氮，且氧原子浓度比硅原子浓度高，硅原子浓度比碳原子浓度高，碳原子浓度为氮原子浓度以上；在所述改变所述第一膜的表面组成的处理中，通过对所述第一膜的表面供给被等离子体激发的所述含氮气体，改变所述第一膜的表面组成，以使得所述第一膜的表面上的氮原子浓度比碳原子浓度高，且在改变所述第一膜的表面组成的处理中，在所述第一膜的表面形成第二膜，该第二膜含有硅、氧、碳和氮，且氧原子浓度比硅原子浓度高，硅原子浓度比氮原子浓度高，氮原子浓度比碳原子浓度高。
14.一种计算机可读的记录介质，其上记录有通过计算机使基板处理装置执行以下步骤的程序：
在基板处理装置的处理室内，
准备在表面露出第一膜的基板的步骤，该第一膜含有硅、氧、碳和氮，且氧原子浓度比硅原子浓度高，硅原子浓度比碳原子浓度高，碳原子浓度为氮原子浓度以上，以及
通过对所述第一膜的表面供给被等离子体激发的含氮气体，改变所述第一膜的表面组成，以使得所述第一膜的表面上的氮原子浓度比碳原子浓度高的步骤，
在改变所述第一膜的表面组成的步骤中，在所述第一膜的表面形成第二膜的步骤，该第二膜含有硅、氧、碳和氮，且氧原子浓度比硅原子浓度高，硅原子浓度比氮原子浓度高，氮原子浓度比碳原子浓度高。
CN201810474170.1A 2017-05-19 2018-05-17 半导体装置的制造方法、基板处理装置和记录介质 Active CN108962733B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-099456 2017-05-19
JP2017099456A JP6842988B2 (ja) 2017-05-19 2017-05-19 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
CN108962733A CN108962733A (zh) 2018-12-07
CN108962733B true CN108962733B (zh) 2023-07-11

Family

ID=64271943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810474170.1A Active CN108962733B (zh) 2017-05-19 2018-05-17 半导体装置的制造方法、基板处理装置和记录介质

Country Status (3)

Country Link
US (1) US10910214B2 (zh)
JP (1) JP6842988B2 (zh)
CN (1) CN108962733B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
US10559479B2 (en) * 2018-02-27 2020-02-11 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP7224217B2 (ja) * 2019-03-15 2023-02-17 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6946374B2 (ja) * 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7437362B2 (ja) * 2021-09-28 2024-02-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、基板処理方法及びプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187268A (zh) * 2011-12-27 2013-07-03 东京毅力科创株式会社 碳氮氧化硅膜的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516941B2 (ja) * 2000-11-30 2004-04-05 キヤノン販売株式会社 半導体装置及びその製造方法
JP2006253666A (ja) 2005-02-10 2006-09-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2009182000A (ja) 2008-01-29 2009-08-13 Panasonic Corp 半導体装置およびその製造方法
JP2011077321A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6154215B2 (ja) 2013-06-28 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
US10158000B2 (en) * 2013-11-26 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Low-K dielectric sidewall spacer treatment
CN106463395B (zh) * 2014-06-25 2019-06-11 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JP6479560B2 (ja) * 2015-05-01 2019-03-06 東京エレクトロン株式会社 成膜装置
JP6055879B1 (ja) * 2015-08-05 2016-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187268A (zh) * 2011-12-27 2013-07-03 东京毅力科创株式会社 碳氮氧化硅膜的形成方法

Also Published As

Publication number Publication date
JP2018195744A (ja) 2018-12-06
JP6842988B2 (ja) 2021-03-17
US10910214B2 (en) 2021-02-02
CN108962733A (zh) 2018-12-07
US20180337031A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
CN108962733B (zh) 半导体装置的制造方法、基板处理装置和记录介质
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
TWI756612B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP6568508B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US10586698B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
KR102145102B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7368427B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102559830B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US11728165B2 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
CN113314393B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP6731527B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20190259603A1 (en) Method of manufacturing semiconductor device, substrate processing system and non-transitory computer-readable recording medium
CN113113284A (zh) 半导体器件的制造方法、衬底处理装置及记录介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181217

Address after: Tokyo, Japan

Applicant after: KOKUSAI ELECTRIC Corp.

Address before: Tokyo, Japan

Applicant before: HITACHI KOKUSAI ELECTRIC Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant