KR20220130558A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20220130558A
KR20220130558A KR1020210125254A KR20210125254A KR20220130558A KR 20220130558 A KR20220130558 A KR 20220130558A KR 1020210125254 A KR1020210125254 A KR 1020210125254A KR 20210125254 A KR20210125254 A KR 20210125254A KR 20220130558 A KR20220130558 A KR 20220130558A
Authority
KR
South Korea
Prior art keywords
substrate
temperature
adsorption inhibitor
gas
heating
Prior art date
Application number
KR1020210125254A
Other languages
English (en)
Inventor
유키노리 아부라타니
나오후미 오하시
데츠오 야마모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20220130558A publication Critical patent/KR20220130558A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은, 선택성을 계속시키는 것을 가능하게 하는 반도체 장치의 제조 방법을 얻는다. 반도체 장치의 제조 방법은, 처리실 내의 웨이퍼(100)를 제1 온도로 가열해서 흡착 저해제를 공급하여, 웨이퍼(100)의 하지(100a)에 흡착 저해제를 흡착시키는 흡착 저해제 공급 공정과, 흡착 저해제 공급 공정 후에, 웨이퍼(100)를 제1 온도보다도 높은 제2 온도로 가열해서 처리 가스를 공급하여, 웨이퍼(100)에서의 흡착 저해제가 흡착되어 있지 않은 다른 부위인 하지(100b)에 SiN막을 형성하는 처리 가스 공급 공정과, 처리 가스 공급 공정 후에, 웨이퍼(100)를 제2 온도보다도 높은 제3 온도로 가열해서 웨이퍼(100)의 하지(100a)에 흡착된 흡착 저해제를 제거하는 흡착 저해제 제거 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판의 표면에 노출된 복수 종류의 하지 중 특정 하지의 표면에 선택적으로 막을 성장시켜서 형성하는 처리가 행하여지는 경우가 있다(예를 들어, 특허문헌 1 참조). 또한, 선택적으로 막을 성장시켜서 형성하는 능력을, 이후, 적절히 「선택성」이라고 칭한다.
일본 특허 공개 제2013-243193호 공보
본 개시의 목적은, 선택성을 계속시키는 것을 가능하게 하는 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램을 제공하는 데 있다.
본 개시의 일 양태에 의하면, 처리실 내의 기판을 제1 온도로 가열해서 흡착 저해제를 공급하여, 상기 기판의 한 부위에 상기 흡착 저해제를 흡착시키는 흡착 저해제 공급 공정과, 상기 흡착 저해제 공급 공정 후에, 상기 기판을 상기 제1 온도보다도 높은 제2 온도로 가열하고, 처리 가스를 공급하여, 상기 기판에서의 상기 흡착 저해제가 흡착되어 있지 않은 다른 부위에 막을 형성하는 처리 가스 공급 공정과, 상기 처리 가스 공급 공정 후에, 상기 기판을 상기 제2 온도보다도 높은 제3 온도로 가열해서 상기 기판에 흡착된 상기 흡착 저해제를 제거하는 흡착 저해제 제거 공정을 갖는 기술이 제공된다.
본 개시에 의하면, 반도체 장치의 제조 공정에 있어서, 선택성을 계속시키는 것이 가능하게 된다.
도 1은 본 개시의 일 실시 형태에 따른 기판 처리 시스템의 개략 구성을 도시하는 평면도이다.
도 2는 본 개시의 일 실시 형태에 따른 기판 처리 시스템의 용기를 도시하는 종단면도이다.
도 3은 본 개시의 일 실시 형태에 따른 기판 처리 시스템의 용기를 나타내는 일부를 단면으로 한 평면도이다.
도 4는 본 개시의 일 실시 형태에 따른 기판 처리 시스템의 용기를 도시하는 평면도이다.
도 5는 본 개시의 일 실시 형태에 따른 기판 처리 시스템의 배관계를 도시하는 배관도이다.
도 6은 본 개시의 일 실시 형태에 따른 기판 처리 시스템의 배관계를 도시하는 개략 구성도이다.
도 7은 본 개시의 일 실시 형태에 따른 기판 처리 시스템의 컨트롤러를 도시하는 개략 구성도이다.
도 8은 본 개시의 일 실시 형태에 따른 웨이퍼의 처리 공정을 도시하는 도면이다.
도 9는 본 개시의 일 실시 형태에 따른 막의 선택 성장에서의 처리 시퀀스의 일부를 도시하는 도면이다.
도 10의 (a)는, 표면에, 한 부위의 일례로서의 실리콘 산화막을 포함하는 하지(100a) 및 다른 부위의 일례로서의 실리콘 질화막을 포함하는 하지(100b)가 각각 노출된 웨이퍼(100)의 표면에서의 단면 부분 확대도이다. (b)는, 하지(100a)의 표면을, 불소 함유 가스로부터 발생시킨 불소 함유 라디칼을 사용해서 선택적으로 개질시킨 후의 웨이퍼(100)의 표면에서의 단면 부분 확대도이다. (c)는, 하지(100b)의 표면 상에 실리콘 질화막을 선택적으로 형성한 후의 웨이퍼(100)의 표면에서의 단면 부분 확대도이다. (d)는, (c)에 도시하는 웨이퍼(100)를 600℃로 가열해서 F 종단을 소멸시킨 후의 웨이퍼(100)의 표면에서의 단면 부분 확대도이다.
도 11은 개질 처리 전의 웨이퍼에서의 하지(100a)의 표면을 도시하는 단면 부분 확대도이다.
도 12의 (a) 내지 (d)는 각각, 개질 처리 후의 웨이퍼에서의 하지(100a)의 표면의 단면 부분 확대도이다.
도 13은 본 개시의 다른 실시 형태에 따른 기판 처리 장치의 용기를 도시하는 평면도이다.
(기판 처리 장치)
도 1 내지 도 11을 사용하여, 본 개시의 일 실시 형태에 따른 기판 처리 시스템(10) 및 반도체 장치의 제조 방법에 대해서 설명한다.
도 1에 도시하는 바와 같이, 본 개시가 적용되는 기판 처리 시스템(10)은, 기판으로서의 제품 웨이퍼(Produc Wafer)(100)를 처리하는 것으로, IO 스테이지(110), 대기 반송실(120), 로드 로크실(130), 진공 반송실(140), 복수의 기판 처리 장치(200)(본 실시 형태에서는, 일례로서 200a 내지 200d)로 주로 구성된다. 웨이퍼(100)는 예를 들어 이미 회로 등이 형성되어 있는 제품용 웨이퍼이다.
(대기 반송실·IO 스테이지)
기판 처리 시스템(10)의 앞쪽으로는, IO 스테이지(로드 포트)(110)가 설치되어 있다. IO 스테이지(110) 상에는 포드(111)가 탑재되어 있다. 포드(111)는, 실리콘(Si) 기판 등의 웨이퍼(100)를 반송하는 캐리어로서 사용된다. 포드(111) 내에는, 복수의 웨이퍼(100)를 다단으로 수평 자세로 지지하는 지지부(도시 생략)가 마련되어 있다.
IO 스테이지(110)는 대기 반송실(120)에 인접한다. 대기 반송실(120)은, IO 스테이지(110)와 다른 면에, 후술하는 로드 로크실(130)이 연결된다. 대기 반송실(120) 내에는 웨이퍼(100)를 이동 탑재하는 대기 반송 로봇(122)이 설치되어 있다. 대기 반송 로봇(122)은, 로드 로크실(130)과 포드(111)의 사이에서 웨이퍼(100)를 반송한다.
(로드 로크실)
로드 로크실(130)은 대기 반송실(120)에 인접한다. 로드 로크실(130)을 구성하는 하우징(131)이 갖는 면 중, 대기 반송실(120)과 다른 면에는, 후술하는 진공 반송실(140)이 배치된다.
로드 로크실(130) 내에는 웨이퍼(100)를 적재하는 적재면(135)을 적어도 2개 갖는다. 예를 들어, 한쪽 적재면(135)은 처리가 끝난 웨이퍼(100)를 적재하고, 다른 쪽 적재면(135)은 미처리 웨이퍼(100)를 적재하도록 구성된다.
(진공 반송실)
기판 처리 시스템(10)은, 부압 하에서 웨이퍼(100)가 반송되는 반송 공간이 되는 반송실로서의 진공 반송실(트랜스퍼 모듈)(140)을 구비하고 있다. 진공 반송실(140)에는, 로드 로크실(130), 웨이퍼(100)를 처리하는 기판 처리 장치(200)(기판 처리 장치(200a) 내지 기판 처리 장치(200d))가 연결되어 있다. 진공 반송실(140)의 대략 중앙부에는, 부압 하에서 웨이퍼(100)를 이동 탑재(반송)하는 반송부로서의 진공 반송 로봇(170)이 설치되어 있다.
진공 반송 로봇(170)은, 엘리베이터 및 플랜지에 의해 진공 반송실(140)의 기밀성을 유지하면서 승강할 수 있도록 구성되어 있다. 진공 반송 로봇(170)의 암은, 축을 중심으로 한 회전이나 연신이 가능하다. 회전이나 연신을 행함으로써, 기판 처리 장치(200) 내외로 웨이퍼(100)를 반송한다. 나아가, 후술하는 컨트롤러(280)의 지시에 따라, 기판 처리 장치(200)에 웨이퍼(100)를 반송 가능하게 한다.
(기판 처리 장치)
본 실시 형태의 기판 처리 시스템(10)에서는, 일례로서, 기판 처리 장치(200)가 복수(일례로서, 기판 처리 장치(200a) 내지 기판 처리 장치(200d)의 4개) 마련되어 있다.
계속해서, 희생막 형성 공정 S104에서 사용하는 기판 처리 장치(200)를 설명한다.
(처리 용기)
도 2에 도시하는 바와 같이, 기판 처리 장치(200)는 용기(202)를 구비하고 있다. 용기(202)는 처리 모듈이라고도 칭한다. 용기(202)는 예를 들어 횡단면이 각형이며 편평한 밀폐 용기로서 구성되어 있다. 또한, 용기(202)는, 예를 들어 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료에 의해 구성되어 있다. 용기(202) 내에는, 실리콘 웨이퍼 등의 웨이퍼(100)를 처리하는 처리실(201)과, 웨이퍼(100)를 처리실(201)에 반송할 때 웨이퍼(100)가 통과하는 반송실(206)이 형성되어 있다. 처리실(201)은, 후술하는 샤워 헤드(230), 기판 적재부(210) 등으로 구성된다. 또한, 반송실(206)은, 회전 트레이(222)와 처리 용기(202)의 저부(204)로 구성된다.
용기(202)의 측면에는, 게이트 밸브(208)에 인접한 기판 반입출구(205)가 마련되어 있고, 웨이퍼(100)는, 기판 반입출구(205)를 통해서 도시하지 않은 진공 반송실(140)과의 사이를 이동한다. 저부(204)에는, 리프트 핀(207)이 복수 마련되어 있다.
처리실(201)에는, 웨이퍼(100)를 지지하는 기판 적재부(210)가 배치된다. 기판 적재부(210)는 복수 마련된다. 복수의 기판 적재부(210)의 배치에 대해서 도 3을 사용해서 설명한다. 도 3은, 기판 처리 장치(200)이며, 특히 회전 트레이(222) 부근을 상방에서 본 도면이다. 진공 반송 로봇(170)의 암은, 용기(202)의 외부에 배치되어, 웨이퍼(100)를 용기(202)의 내외로 이동 탑재하는 기능을 갖는다. 또한, B-B'에서의 종단면도가 도 2에 상당한다.
기판 적재부(210)의 일 구성인 기판 적재대(212)는 4개 마련된다. 구체적으로는, 기판 반입출구(205)와 대향하는 위치로부터 시계 방향으로 기판 적재대(212a), 기판 적재대(212b), 기판 적재대(212c), 기판 적재대(212d)가 배치된다. 용기(202)에 반입되는 웨이퍼(100)는, 회전 트레이(222)를 회전시켜서 기판 적재대(212a), 기판 적재대(212b), 기판 적재대(212c), 기판 적재대(212d)에 적재된다. 또한, 기판 적재대는, 서셉터라고도 불린다.
도 2에 도시하는 바와 같이, 기판 적재부(210)는, 각각 웨이퍼(100)를 적재하는 기판 적재면(211)(기판 적재면(211a) 내지 기판 적재면(211d))과, 기판 적재면(211)을 표면에 갖는 기판 적재대(212)(기판 적재대(212a) 내지 기판 적재대(212d)), 바이어스 전극(215)(바이어스 전극(215a) 내지 바이어스 전극(215d)), 기판 적재대(212)를 지지하는 샤프트(217)(샤프트(217a) 내지 샤프트(217b))를 주로 갖는다. 나아가, 가열 장치로서의 히터(213)(213a 내지 213d)를 갖는다. 기판 적재대(212)에는, 리프트 핀(207)이 관통하는 관통 구멍이, 리프트 핀(207)과 대응하는 위치에 각각 마련되어 있다.
각각의 기판 적재대(212)(기판 적재대(212a 내지 212d))는, 샤프트(217)(샤프트(217a 내지 217d))에 의해 지지된다. 샤프트(217)는, 용기(202)의 저부(204)를 관통하고 있고, 또한 용기(202)의 외부에서 각각 대응하는 승강부(218)(승강부(218a 내지 218d))에 접속되어 있다. 샤프트(217)는 용기(202)와 절연되어 있다.
승강부(218)는, 샤프트(217) 및 기판 적재대(212)를 승강시키는 것이 가능하다. 또한, 각각의 샤프트(217) 하단부의 주위는 벨로우즈(219)(벨로우즈(219a 내지 219d))에 의해 덮여 있고, 이에 의해 용기(202) 내는 기밀하게 유지되어 있다.
웨이퍼(100)를 반송할 때는, 기판 적재면(211), 회전 트레이(222)가 기판 반입출구(205)에 대향하는 위치로 되도록, 기판 적재대(212)를 하강시킨다. 웨이퍼(100)를 처리할 때는, 도 2에서 도시하는 바와 같이, 웨이퍼(100)가 처리 공간(209) 내의 처리 위치로 될 때까지 기판 적재대(212)를 상승시킨다.
용기(202)의 덮개(203)이며, 각각의 기판 적재면(211)과 대향하는 위치에는, 가스 분산 기구로서의 샤워 헤드(230)(230a 내지 230d)가 각각 마련되어 있다. 상방에서 보면, 도 4에 기재된 바와 같이, 복수의 샤워 헤드(230)가 배치된다. 샤워 헤드(230)는, 절연 링(232)(232a 내지 232d)을 개재해서 덮개(203)에 지지된다. 절연 링(232)에 의해 샤워 헤드(230)와 용기(202)는 절연된다. 각각의 샤워 헤드(230)(230a 내지 230d)의 덮개에는 가스 도입 구멍(231)(231a 내지 231d)이 마련된다. 각각의 가스 도입 구멍(231)은, 후술하는 공통 가스 공급관(301)과 연통된다. 또한, 도 4에서의 A-A'선에서의 종단면도가 도 2에 상당한다.
도 2에 도시하는 바와 같이, 각 샤워 헤드(230)와 각 기판 적재면(211)의 사이의 공간을 처리 공간(209)이라고 칭한다. 본 실시 형태에서는, 샤워 헤드(230a)와 기판 적재면(211a)의 사이의 공간을 처리 공간(209a)이라고 칭한다. 샤워 헤드(230b)와 기판 적재면(211b)의 사이의 공간을 처리 공간(209b)이라고 칭한다. 샤워 헤드(230c)와 기판 적재면(211c)의 사이의 공간을 처리 공간(209c)이라고 칭한다. 샤워 헤드(230d)와 기판 적재면(211d)의 사이의 공간을 처리 공간(209d)이라고 칭한다.
또한, 처리 공간(209)을 구성하는 구조를 처리실(201)이라고 칭한다. 본 실시 형태에서는, 처리 공간(209a)을 구성하고, 적어도 샤워 헤드(230a)와 기판 적재면(211a)을 갖는 구조를 처리실(201a)이라고 칭한다. 처리 공간(209b)을 구성하고, 적어도 샤워 헤드(230b)와 기판 적재면(211b)을 갖는 구조를 처리실(201b)이라고 칭한다. 처리 공간(209c)을 구성하고, 적어도 샤워 헤드(230c)와 기판 적재면(211c)을 갖는 구조를 처리실(201c)이라고 칭한다. 처리 공간(209d)을 구성하고, 적어도 샤워 헤드(230d)와 기판 적재면(211d)을 갖는 구조를 처리실(201d)이라고 칭한다.
또한, 여기에서는, 처리실(201)은 적어도 샤워 헤드(230a)와 기판 적재면(211a)을 갖는다고 기재했지만, 웨이퍼(100)를 처리하는 처리 공간(209)을 구성하는 구조이면 되며, 장치 구조에 따라서는, 샤워 헤드(230)의 구조 등에 구애되지 않음은 물론이다.
각 기판 적재부(210)는, 도 2 및 도 3에 기재된 바와 같이, 기판 회전부(220)의 축(221)을 중심으로 배치된다. 축(221) 상에는, 회전 트레이(222)가 마련된다. 또한, 축(221)은 용기(202)의 저부(204)를 관통하도록 구성되고, 용기(202)의 외측이며, 회전 트레이와 다른 측에는 회전 승강부(223)가 마련된다. 회전 승강부(223)는 축(221)을 승강시키거나 회전시키거나 한다. 회전 승강부(223)에 의해, 각 기판 적재부(210)와 독립된 승강이 가능하게 된다. 축(221)의 하단의 주위이며, 용기(202)의 외측에는, 벨로우즈(219)가 마련된다. 회전 방향은, 예를 들어 도 3에서의 화살표 225의 방향(시계 방향)으로 회전된다. 축(221), 회전 트레이(222), 회전 승강부(223)를 통합해서 기판 회전부(220)라고 칭한다. 또한, 기판 회전부(220)는 기판 반송부라고도 칭한다.
회전 트레이(222)는 예를 들어 원 형상으로 구성된다. 회전 트레이(222)의 외주 단부에는, 적어도 기판 적재면(211)과 동일 정도의 직경을 갖는 구멍부(224)(224a 내지 224d)가 기판 적재부(210)와 동일수 마련된다. 또한, 회전 트레이(222)는, 구멍부(224)의 내측을 향해서 돌출된 갈고리(도시 생략)를 복수 갖는다. 갈고리는 웨이퍼(100) 이면을 지지하도록 구성된다. 본 실시 형태에 있어서, 웨이퍼(100)를 구멍부(224)에 적재한다는 것은, 갈고리에 적재되는 것을 나타낸다.
축(221)이 상승함으로써, 기판 적재면(211)보다도 높은 위치에 회전 트레이(222)가 위치되고, 이때 기판 적재면(211) 상에 적재된 웨이퍼(100)가 갈고리에 의해 픽업된다. 또한, 축(221)이 회전함으로써 회전 트레이(222)가 회전되어, 픽업된 웨이퍼(100)가 다음의 기판 적재면(211) 상으로 이동된다. 예를 들어, 기판 적재면(211b)에 적재되어 있었던 웨이퍼(100)는 기판 적재면(211c) 상으로 이동된다. 그 후, 축(221)을 하강시켜 회전 트레이(222)를 하강시킨다. 이때, 구멍부(224)가 기판 적재면(211)보다도 하방에 위치할 때까지 하강시켜, 기판 적재면(211) 상에 웨이퍼(100)를 적재한다.
(배기계)
이어서, 도 2에 따라서, 용기(202)의 분위기를 배기하는 배기계(260)를 설명한다. 용기(202)에는, 처리실(201)에 연통하도록 배기관(262)이 접속된다. 배기관(262)에는, 처리실(201) 내를 소정의 압력으로 제어하는 압력 제어기인 APC(Auto Pressure Controller)(266)가 마련된다. APC(266)는, 개방도 조정 가능한 밸브체(도시하지 않음)를 갖고, 컨트롤러(280)로부터의 지시에 따라서 배기관(262)의 컨덕턴스를 조정한다. 또한, 배기관(262)에 있어서 APC(266)의 상류측에는 밸브(267)가 마련된다. 배기관(262)과 밸브(267), APC(266)를 통합해서 배기계(260)라고 칭한다.
배기계(260)에는 또한 DP(Dry Pump. 드라이 펌프)(269)가 마련된다. DP(269)는, 배기관(262)을 통해서 처리실(201)의 분위기를 배기한다.
(가스 공급부)(처리 가스 공급부)
계속해서, 도 5를 사용해서 처리 가스 공급부(300)를 설명한다. 여기에서는 각 가스 도입 구멍(231)에 접속되는 처리 가스 공급부(300)를 설명한다. 또한, 처리 가스 공급부(300)만, 혹은 처리 가스 공급부(300)를 통합해서 가스 공급부라고 칭한다. 또한, 처리 가스 공급부(300)는, 처리 가스 공급 장치(300)나 처리 가스 공급 라인(300)이라고도 칭한다.
도 4 및 도 5에 도시한 바와 같이, 가스 도입 구멍(231)과 공통 가스 공급관이 연통하도록, 샤워 헤드(230)는 밸브(302)(302a 내지 302d), 매스 플로우 컨트롤러(303)(303a 내지 303d)를 통해서 공통 가스 공급관(301)에 접속된다. 각 처리실에의 가스 공급량은, 밸브(302)(302a 내지 302d), 매스 플로우 컨트롤러(303)(303a 내지 303d)를 사용해서 조정된다. 공통 가스 공급관(301)에는, 제1 가스 공급관(311), 제2 가스 공급관(321), 제3 가스 공급관(331)이 접속되어 있다.
(제1 가스 공급계)
제1 가스 공급관(311)에는, 상류 방향으로부터 순서대로, 제1 가스원(312), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(313) 및 개폐 밸브인 밸브(314)가 마련되어 있다.
제1 가스원(312)은, 제1 원소를 함유하는 제1 가스(「제1 원소 함유 가스」라고도 칭함)원이다. 제1 원소 함유 가스는, 원료 가스, 즉, 처리 가스의 하나이다. 여기서, 제1 원소는 실리콘(Si)이다. 즉, 제1 원소 함유 가스는, 실리콘 함유 가스이다. 구체적으로는, 실리콘 함유 가스로서, 디클로로실란(SiH2Cl2. DCS라고도 칭함)이나 헥사클로로디실란(Si2Cl6. HCDS라고도 칭함) 가스가 사용된다.
주로, 제1 가스 공급관(311), 매스 플로우 컨트롤러(313), 밸브(314)에 의해, 제1 가스 공급계(310)(실리콘 함유 가스 공급계라고도 함)가 구성된다.
(제2 가스 공급계)
제2 가스 공급관(321)에는, 상류 방향으로부터 순서대로, 제2 가스원(322), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(323) 및 개폐 밸브인 밸브(324)가 마련되어 있다.
제2 가스원(322)은, 제2 원소를 함유하는 제2 가스(이하, 「제2 원소 함유 가스」라고도 칭함)원이다. 제2 원소 함유 가스는 처리 가스의 하나이다. 또한, 제2 원소 함유 가스는, 반응 가스로서 생각해도 된다.
여기서, 제2 원소 함유 가스는, 제1 원소와 다른 제2 원소를 함유한다. 제2 원소는 예를 들어 질소(N)이다. 본 실시 형태에서는, 제2 원소 함유 가스는, 예를 들어 질소 함유 가스이다. 구체적으로는, 질소 함유 가스로서 암모니아(NH3) 가스가 사용된다.
주로, 제2 가스 공급관(321), 매스 플로우 컨트롤러(323), 밸브(324)에 의해, 제2 가스 공급계(320)(반응 가스 공급계라고도 함)가 구성된다.
(제3 가스 공급계)
제3 가스 공급관(331)에는, 상류 방향으로부터 순서대로, 제3 가스원(332), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(333) 및 개폐 밸브인 밸브(334)가 마련되어 있다.
제3 가스원(332)은 불활성 가스원이다. 불활성 가스는 예를 들어 질소(N2) 가스이다.
주로, 제3 가스 공급관(331), 매스 플로우 컨트롤러(333), 밸브(334)에 의해 제3 가스 공급계(330)가 구성된다.
제3 가스원(332)으로부터 공급되는 불활성 가스는, 기판 처리 공정에서는, 용기(202)나 샤워 헤드(230) 내에 고인 가스를 퍼지하는 퍼지 가스 및 웨이퍼(100)의 냉각용 가스로서 작용한다.
(제4 가스 공급계)
계속해서, 도 6을 사용해서 가스 도입 구멍(233a 내지 233d)에 연통되는 흡착 저해제 공급부(340)를 설명한다. 또한, 흡착 저해제 공급부(340)는, 흡착 저해제 공급 장치(340)나, 흡착 저해제 공급 라인(340) 등이라고도 칭한다.
샤워 헤드(230)에는, 가스 도입 구멍(233a 내지 233d)과 연통하도록 제4 가스 공급관(341)이 접속된다.
제4 가스 공급관(341)에는, 상류로부터 흡착 저해제원(342), 매스 플로우 컨트롤러(343), 밸브(344)(344b, 344c)가 마련된다. 흡착 저해제로서는, 예를 들어 ClF3 가스가 사용된다. 가스 공급관(341), 매스 플로우 컨트롤러(343), 밸브(344)를 통합해서 흡착 저해제 공급부(340)라고 칭한다. 또한, 흡착 저해제 공급부(340)에 흡착 저해제원(342)을 포함해도 된다.
또한, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계, 제4 가스 공급계의 어느 것, 혹은 그 조합을 처리 가스 공급부(300)라고 칭한다.
(컨트롤러)
기판 처리 시스템(10)은, 기판 처리 시스템(10)의 각 부의 동작을 제어하는 제어 장치로서의 컨트롤러(280)를 갖고 있다. 컨트롤러(280)는, 도 7에 기재된 바와 같이, 연산부(CPU)(280a), 일시 기억부(RAM)(280b), 기억부(280c), I/O 포트(280d)를 적어도 갖는다. 컨트롤러(280)는, I/O 포트(280d)를 통해서 기판 처리 시스템(10)의 각 구성에 접속되어, 사용자의 지시에 따라서 기억부(280c)로부터 프로그램이나 레시피를 호출하여, 그 내용에 따라 각 구성의 동작을 제어한다. 송수신 제어는, 예를 들어 연산부(280a) 내의 송수신 지시부(280e)가 행한다. 또한, 컨트롤러(280)는 전용의 컴퓨터로서 구성해도 되고, 범용의 컴퓨터로서 구성해도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리(USB Flash Drive)나 메모리 카드 등의 반도체 메모리)(282)를 준비하여, 외부 기억 장치(282)를 사용해서 범용의 컴퓨터에 프로그램을 인스톨함으로써, 본 실시 형태에 따른 컨트롤러(280)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(282)를 통해서 공급하는 경우에 제한하지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용해도 되고, 컨트롤러(280)로부터 수신부(283)를 통해서 정보를 수신하여, 외부 기억 장치(282)를 통하지 않고 프로그램을 공급하도록 해도 된다. 또한, 키보드나 터치 패널 등의 입출력 장치(281)를 사용하여, 컨트롤러(280)에 지시를 해도 된다.
또한, 기억부(280c)나 외부 기억 장치(282)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 한다. 또한, 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억부(280c) 단체만을 포함하는 경우, 외부 기억 장치(282) 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다.
(기판 처리 공정)
상술한 기판 처리 시스템(10)을 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(100)의 표면에 노출된 복수 종류의 하지 중 특정 하지의 표면 상에 선택적으로 막을 성장시켜서 형성하는 선택 성장(선택 성막)의 기판 처리 공정의 일례에 대해서, 주로 도 8 내지 도 12를 사용해서 설명한다. 이하의 설명에서, 기판 처리 시스템(10)을 구성하는 각 부의 동작은 컨트롤러(280)에 의해 제어된다.
(웨이퍼 반입 공정: S201)
우선, 웨이퍼(100)를 기판 처리 장치(200a)의 용기(202) 내에 기판 반입하는 공정 S201을 설명한다.
또한, 웨이퍼(100)를 반입하기 전의 상태는, 구멍부(224a)가 기판 반입출구(205)에 인접한 상태이다. 따라서, 구멍부(224a)는 기판 적재면(211a) 상에 배치되어 있다. 또한, 본 실시 형태에서는, 용기(202) 내에서 4매의 웨이퍼(100)를 처리하는 예에 대해서 설명한다.
이하 상세를 설명한다.
진공 반송 로봇(170)의 암은 기판 반입출구(205)로부터 처리실(201) 내에 진입하여, 웨이퍼(100)를 회전 트레이(222)의 구멍부(224)(a 내지 d)에 적재한다.
웨이퍼(100)를 적재한 후, 회전 트레이(222)를 하강시킨다. 이때, 회전 트레이(222) 표면보다도 높은 위치에, 각 기판 적재면(211)을 상대적으로 상승시킨다. 이 동작에 의해 웨이퍼(100)는 기판 적재면(211)(a 내지 d) 상에 적재된다. 웨이퍼(100)를 기판 적재면(211)(a 내지 d) 상에 적재하면, 게이트 밸브(208)를 닫아서 용기(202) 내를 밀폐한다.
웨이퍼(100)를 각 기판 적재대(212) 상에 적재할 때는, 기판 적재대(212)의 내부에 매립된 각 히터(213)에 전력을 공급하여, 웨이퍼(100)의 표면이 소정의 온도가 되도록 제어된다. 웨이퍼(100)의 온도는, 예를 들어 실온 이상 800℃ 이하이며, 바람직하게는 실온 이상이며 700℃ 이하이다. 이때, 히터(213)의 온도는, 도시하지 않은 온도 센서에 의해 검출된 온도 정보에 기초하여 컨트롤러(280)가 제어값을 추출하여, 도시하지 않은 온도 제어부에 의해 히터(213)에의 통전 정도를 제어함으로써 조정된다.
(선택 성장)
그 후, 다음의 스텝 A, B를 순차 실행한다.
[스텝 A(흡착 저해제 공급 공정)]
이 스텝에서는, 처리실(201) 내의 웨이퍼(100), 즉, 도 10의 (a)에 도시하는 바와 같이, 표면에 한 부위의 일례로서의 하지(100a)와, 다른 부위의 일례로서의 하지(100b)가 노출된 웨이퍼(100)에 대하여 흡착 저해제로서의 ClF3 가스를 공급한다.
본 스텝에서의 처리 조건으로서는,
ClF3 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 1 내지 500sccm
ClF3 가스 공급 시간: 1초 내지 60분
N2 가스 공급 유량(가스 공급관마다): 0 내지 10000sccm
처리 온도: 실온(25℃) 내지 300℃, 바람직하게는 실온 내지 200℃
처리 압력: 1 내지 2000Pa, 바람직하게는 1 내지 1000Pa(일례로서, 대기압 미만)이 예시된다.
여기에서 설명한 조건은 일례이며, 필요에 따라서 적절히 변경되지만, 후술하는 바와 같이 하지(100a)의 표면을 F 종단시키도록 개질(모디피케이션)시키는 것이 가능한 조건이다.
본 실시 형태에서는, 처리 온도를 제1 온도로서의 100℃로 하고 있다.
또한, 여기에서 설명한 조건은 일례이며, 필요에 따라서 적절히 변경된다.
또한, 본 명세서에서의 「1 내지 2000Pa」과 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「1 내지 2000Pa」이란 「1Pa 이상 2000Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
본 스텝에서의 처리 온도가 실온(25℃) 미만인 경우, 하지(100a)의 표면의 개질이 불충분해지는 경우가 있다. 처리 온도를 실온 이상의 온도로 함으로써, 하지(100a)의 표면의 개질을 충분히 행하는 것이 가능하게 된다. 처리 온도가 300℃를 초과하면, 하지(100a, 100b) 중 적어도 어느 것, 특히 하지(100b)의 표면이 에칭되어, 에칭 대미지를 받는 경우가 있다. 처리 온도를 300℃ 이하의 온도로 함으로써, 하지(100a, 100b) 중 적어도 어느 것, 특히 하지(100b)의 표면의 에칭을 억제할 수 있어, 하지(100b)의 표면에의 에칭 대미지를 억제하는 것이 가능하게 된다. 처리 온도를 200℃ 이하의 온도로 함으로써, 이 효과를 확실하게 얻는 것이 가능하게 된다.
상술한 조건 하에서 웨이퍼(100)에 대하여 ClF3 가스를 공급함으로써, ClF3 가스로부터 F 함유 라디칼을 발생시켜, 하지(100a)의 표면과 F 함유 라디칼을 반응시키는 것이 가능하게 된다. F 함유 라디칼로서는, F, ClF2, ClF 등을 들 수 있다. 본 스텝에서는, ClF3 가스로부터 발생시킨 F 함유 라디칼의 작용에 의해, 하지(100a)의 표면을, 에칭하지 않고 F 종단시키도록 개질시키는 것이 가능하게 된다. 개질 후의 하지(100a)는 F 종단된 표면을 갖게 된다. 구체적으로는, 하지(100a)의 표면에서의 OH기(도 11 참조)가, 도 12의 (a)에 예시한 바와 같이 F 등의 F 함유 물질에 의해 치환되어, 그 표면이 F 종단되게 된다. 하지(100a)의 표면이 F 종단됨으로써, 하지(100a)의 표면에서는, 후술하는 스텝 B에서 성막 반응이 진행되기 어려워진다. 정확하게는, 성막 반응이 생길 때까지의 시간, 즉, 인큐베이션 타임을 장기화하는 것이 가능하게 된다. 또한, F 종단된 하지(100a)의 표면은, 유기 성분을 실질적으로 포함하지 않는 면이 된다.
도 10의 (b)에 도시하는 바와 같이, 본 스텝에서는, 하지(100b)의 표면의 개질을 억제하면서, 하지(100a)의 표면을 선택적(우선적)으로 개질시키는 것이 가능하게 된다. 이때, 하지(100b)의 표면의 일부가 개질되는 경우도 있지만, 그 개질량은, 하지(100a)의 표면의 개질량보다도 소량이 된다. 이러한 선택적(우선적)인 개질이 가능하게 되는 것은, 스텝 A를 개시하기 전의 하지(100b)의 표면의 많은 영역이 OH 종단되어 있지 않은 것에 반해, 하지(100a)의 표면 전역이 OH 종단되어 있기 때문이다. 하지(100b)의 표면의 많은 영역에는 OH 종단이 형성되어 있지 않으므로, 그 많은 영역에는 F 종단이 형성되지 않는다. 단, 상술한 바와 같이, 하지(100b)의 표면의 일부 영역에 OH 종단이 형성되어 있는 경우도 있으며, 그 경우, 그 일부 영역에, F 함유 라디칼의 작용에 의해 F 종단이 형성되는 경우도 있다. 이에 반해, 하지(100a)의 표면에서는, 그 표면 전역에 OH 종단이 형성되어 있으므로, F 함유 라디칼의 작용에 의해, 표면 전역에 매우 안정된 F 종단이 형성된다.
이와 같이 하여 하지(100a, 100b) 중 하지(100a)의 표면을 선택적으로 개질시킨 후, 처리실(201) 내에의 ClF3 가스의 공급을 정지한다. 그리고, 처리실(201) 내에 N2 가스를 공급하여, 처리실(201) 내에 잔류하는 ClF3 가스 등을 처리실(201) 내로부터 배제한다.
F 함유 가스로서는, ClF3 가스 외에, 불소(F2) 가스, 불화염소(ClF) 가스, F2+일산화질소(NO) 가스, ClF3+NO 가스, ClF+NO 가스, 삼불화질소(NF3) 가스, 불화니트로실(FNO) 가스, 육불화텅스텐(WF6) 가스, 혹은 이들의 혼합 가스를 사용할 수 있다.
[스텝 B(처리 가스 공급 공정)]
이 스텝 B에서는, 스텝 B1, B2를 순차 실행한다.
〔스텝 B1〕
이 스텝에서는, 처리실(201) 내의 웨이퍼(100), 즉, 하지(100a, 100b) 중 하지(100a)의 표면을 선택적으로 개질시킨 후의 웨이퍼(100)에 대하여 SiCl4 가스(전구체)를 공급한다.
본 스텝에서의 처리 조건으로서는,
SiCl4 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm
SiCl4 가스 공급 시간: 1 내지 180초, 바람직하게는 1 내지 120초
처리 온도: 350 내지 600℃, 바람직하게는 400 내지 550℃
처리 압력: 1 내지 2000Pa, 바람직하게는 10 내지 1333Pa이 예시된다. 다른 처리 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다.
본 실시 형태에서는, 처리 온도를 제2 온도로서의 400℃로 하고 있다.
또한, 여기에서 설명한 조건은 일례이며, 필요에 따라서 적절히 변경된다.
상술한 조건 하에서 웨이퍼(100)에 대하여 SiCl4 가스를 공급함으로써, 하지(100a, 100b) 중 개질되지 않은 영역을 포함하는 하지(100b)의 표면 상에, Cl을 포함하는 Si 함유층이 형성된다. 즉, 하지(100b) 중 개질되지 않은 영역, 즉, 흡착 사이트가 유지된 영역을 기점으로 하여, Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, 하지(100b)의 표면에의, SiCl4의 화학 흡착이나 물리 흡착, SiCl4의 일부가 분해한 물질(SiClx)의 화학 흡착, SiCl4의 열분해에 의한 Si의 퇴적 등에 의해 형성된다. Cl을 포함하는 Si 함유층은, SiCl4나 SiClx의 흡착층(물리 흡착층이나 화학 흡착층)이어도 되고, Cl을 포함하는 Si의 퇴적층이어도 된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을, 단순히 Si 함유층이라고도 칭한다.
본 스텝에서는, 하지(100a)의 표면 상에의 Si 함유층의 형성을 억제하면서, 하지(100b)의 표면 상에 Si 함유층을 선택적으로 형성하는 것이 가능하다. 이러한 Si 함유층의 선택적인 형성이 가능하게 되는 것은, 하지(100a)의 표면에 존재하는 F 종단이, 하지(100a)의 표면 상에의 Si 함유층의 형성(Si의 흡착)을 저해하는 요인, 즉, 인히비터(inhibitor)로서 작용하기 때문이다.
하지(100b)의 표면 상에 Si 함유층이 형성된 후, 처리실(201) 내에의 SiCl4 가스의 공급을 정지한다. 그리고, 스텝 A에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(배큠/퍼지).
원료 가스(성막 가스)로서는, SiCl4 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스나, 테트라브로모실란(SiBr4) 가스 등의 브로모실란계 가스나, 테트라요오도실란(SiI4) 가스 등의 요오도실란계 가스를 사용할 수 있다.
〔스텝 B2〕
이 스텝에서는, 처리실(201) 내의 웨이퍼(100), 즉, 하지(100b) 상에 형성된 Si 함유층에 대하여 NH3 가스(리액턴트)를 공급한다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 10 내지 10000sccm
NH3 가스 공급 시간: 1 내지 60초, 바람직하게는 5 내지 50초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 1333Pa이 예시된다. 다른 처리 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다. 또한, 여기에서 설명한 조건은 일례이며, 필요에 따라서 적절히 변경된다.
상술한 조건 하에서 웨이퍼(100)에 대하여 NH3 가스를 공급함으로써, 하지(100b)의 표면 상에 형성된 Si 함유층의 적어도 일부가 질화(개질)된다. Si 함유층이 개질됨으로써, 하지(100b)의 표면 상에, Si 및 N을 포함하는 층, 즉, 실리콘 질화층(SiN층)이 형성된다(도 10의 (c) 참조). SiN층을 형성할 때, Si 함유층에 포함되어 있었던 Cl 등의 불순물은, NH3 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiN층은, 스텝 B1에서 형성된 Si 함유층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
하지(100b)의 표면 상에 SiN층이 형성된 후, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 스텝 A에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(성막 가스)로서는, NH3 가스 외에, 예를 들어 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다.
〔소정 횟수 실시〕
상술한 스텝 B1, B2를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 도 10의 (c)에 도시하는 바와 같이, 웨이퍼(100)의 표면에 노출된 하지(100a, 100b) 중 하지(100b)의 표면 상에 SiN막을 선택적으로 성장시켜서 형성할 수 있다.
상술한 사이클은 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성되는 SiN층의 두께를 원하는 막 두께보다도 얇게 하여, SiN층을 적층함으로써 형성되는 막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는(사이클릭 처리) 것이 바람직하다.
그런데, 스텝 B1, B2를 실시할 때, 웨이퍼(100)가 계속해서 가열됨으로써, 하지(100a)의 표면에 존재하는 F 종단이, 시간의 경과와 함께 서서히 이탈(바꾸어 말하면 박리)되는 경우가 있다. F 종단의 이탈이 많아지면, 선택성이 저하되어 하지(100a)의 표면에 불필요한 SiN막이 형성되는 경우가 있다.
그 때문에, 본 실시 형태에서는, 하지(100a)의 표면 상의 F 종단이 소정량 이탈되어 하지(100a)의 표면 상에 불필요한 SiN막이 형성되지 않을 동안에, 스텝 B1, B2를 일시적으로 정지하여, SiN막의 성장을 일시적으로 정지한다. 즉, 스텝 B1, B2를 비동시에, 즉, 동기시키지 않고 행하는 사이클의 소정 횟수(n회, n은 1 이상의 정수)는, 제1 흡착 저해제(예를 들어, F 종단)가 소정량, 탈리될 때까지의 처리에 대응해서 설정하는 것이 바람직하다.
(흡착 저해제 제거 공정)
그리고, 스텝 B1, B2를 정지한 후, 웨이퍼(100)를 성막 시의 제2 온도(400℃)보다도 높은 온도, 일례로서, 제3 온도로서의 600℃로 가열하여, 하지(100a)의 표면 상에 있는 F 종단을 모두 소멸시킨다. 바꿔 말하면, 하지(100a)의 표면을, 일단 F 종단이 없는 생지로 되돌린다. 이에 의해, 그 후의 성막의 선택성을 향상시킬 수 있다.
이와 같이, 소정의 온도에서 웨이퍼(100)를 가열하는 것만으로, 표면의 F 종단을 간편하게, 단시간에, 확실하게 제거할 수 있다.
본 실시 형태와 같이, 하지(100a)의 표면 상의 F 종단이 소정량 이탈되어 하지(100a)의 표면 상에 불필요한 SiN막이 형성되지 않을 동안에, 스텝 B1, B2를 일시적으로 정지하여, SiN막의 성장을 일시적으로 정지함으로써, 선택성이 깨진 상태에서의 성막을 억제할 수 있다. 또한, F 종단을 유지한 상태에서 사이클릭 처리를 행함으로써, 품질이 좋은 SiN층을 형성할 수 있다.
(냉각 공정)
최종의 스텝 B2가 종료된 후, 계속해서 처리실(201) 내에 N2 가스를 공급하여, 처리실(201) 내에서 웨이퍼(100)의 냉각을 행한다.
웨이퍼(100)를 냉각할 때는, 회전 트레이(222)를 하강시켜, 웨이퍼(100)를 기판 적재부(210)로부터 뜨게 하여, 웨이퍼(100)의 하면을 리프트 핀(207)으로 지지한다. 그 후, 처리실(201) 내에 N2 가스(웨이퍼(100)보다도 저온)를 공급하여, 기판 적재부(210)로부터 뜨게 한 웨이퍼(100)의 냉각을 행한다.
웨이퍼(100)를 리프트 핀(207)으로 지지해서 기판 적재부(210)로부터 뜨게 해서 냉각을 행하므로, 기판 적재부(210)에 탑재한 상태에서 냉각하는 경우에 비교하여 단시간에 효율적으로 웨이퍼(100)를 냉각할 수 있다. 또한, 웨이퍼(100)를 리프트 핀(207)으로 지지해서 기판 적재부(210)로부터 뜨게 해서 냉각을 행하므로, 웨이퍼 면내 온도를 균일한 상태를 유지한 채 웨이퍼(100)를 냉각할 수 있어, 웨이퍼(100)의 변형(휨 등)을 억제할 수 있다.
또한, 처리실(201) 내의 압력을, SiN막의 형성 시보다도 높게 함(예를 들어, 부압보다도 열전도가 높은 대기압 정도)으로써, 단시간에 효율적으로 웨이퍼(100)를 냉각할 수 있다. 바꿔 말하면, 웨이퍼(100)의 냉각 시간을 단축할 수 있다.
이렇게 처리실(201) 내에 N2 가스(웨이퍼(100)보다도 저온)를 공급함으로써, 처리실(201) 내의 부재(예를 들어, 샤워 헤드(230)의 표면, 처리실(201)의 벽 표면 등)를 냉각할 수도 있다. 덧붙여서 말하면, 샤워 헤드(230)의 표면 온도가 높은 경우에는, 흡착 저해제(예를 들어, ClF3 가스)나, 처리 가스의 반응 특성에 영향을 미칠 가능성이 있다.
또한, 웨이퍼(100)의 온도는, 컨트롤러(280)에 접속된 도시하지 않은 온도 센서에 의해 측정할 수 있으며, 냉각용 N2 가스의 공급, 정지는, 측정된 웨이퍼(100)의 온도에 따라서 컨트롤러(280)의 지시에 의해 행하여진다.
냉각된 웨이퍼(100)는, 그 후, 기판 처리 장치(200a)로부터 취출해서 인접하는 기판 처리 장치(200b)에서, 상술한 기판 처리 장치(200a)와 마찬가지로 하여 스텝 A 및 스텝 B를 행하기 위해서, 기판 처리 장치(200b)에서 스텝 A를 행하는데 적합한 소정의 온도, 즉, 본 실시 형태에서는, 100℃ 정도로 냉각하는 것이 바람직하다. 100℃ 정도란, 일례로서 100±10℃이다.
이와 같이, 웨이퍼(100)를 소정의 온도까지 냉각한 후, 냉각한 웨이퍼(100)를 진공 반송 로봇(170)의 핸드로 인접하는 기판 처리 장치(200b)에 반송한다.
이 기판 처리 장치(200b)에서는, 상술한 기판 처리 장치(200a)와 마찬가지로 하여 스텝 A, 스텝 B를 행하므로, 웨이퍼(100)를 반입하기 전의 기판 적재부(210)의 온도는, 미리 100℃로 설정된다.
기판 처리 장치(200b)에 반입된 웨이퍼(100)의 온도는, 적재하는 기판 적재부(210)의 온도와 동일하거나, 또는 근사하므로, 웨이퍼(100)를 기판 적재부(210)에 적재했을 때, 웨이퍼(100)의 표면(상면)과 이면(기판 적재부(210)와 접하는 하면)의 사이에 큰 온도 차가 생기지 않는다. 따라서, 기판 적재부(210)에 적재된 웨이퍼(100)에 온도 차에 의한 내부 응력이 발생하는 것이 억제되어, 내부 응력에 기인하는 변형(휨 등)이 억제된다.
또한, 기판 적재부(210) 상에서 웨이퍼(100)가 가령 변형하면, 변형하는 과정에서 기판 적재부(210)에 적재한 웨이퍼(100)가 위치 어긋나는 경우가 있지만, 웨이퍼(100)의 온도를 기판 적재부(210)의 온도와 동일하거나 또는 근사하게 하면, 웨이퍼(100)의 변형이 억제되므로, 기판 적재부(210) 상에서 웨이퍼(100)가 위치 어긋나는 것은 억제된다.
또한, 기판 적재부(210)에 적재한 웨이퍼(100)가 도중에 위치 어긋나지 않으므로, 예를 들어 기판 처리 장치(200b)로부터 웨이퍼(100)를 취출할 때 등에, 진공 반송 로봇(170)의 핸드로 웨이퍼(100)를 적정하면서 또한 확실하게 파지할 수 있다.
기판 처리 장치(200b)에 반입된 웨이퍼(100)에 대해서는, 기판 처리 장치(200a)와 마찬가지의 처리를 행하므로, 선택성을 유지하면서, 실리콘 질화층(SiN층)의 막 두께를 더욱 증가시킬 수 있다. 여기서, 마찬가지의 처리란, 상술한 기판 처리 공정의 각 공정을 의미한다.
또한, 본 실시 형태의 기판 처리 시스템(10)에서는, 기판 처리 장치(200a)와 마찬가지의 처리를, 기판 처리 장치(200b) 내지 기판 처리 장치(200d)에서 순번대로 행함으로써, 선택성을 유지하면서 실리콘 질화층(SiN층)의 막 두께를 소정의 두께까지 증가시킬 수 있다.
이와 같이 하여, 본 실시 형태의 기판 처리 시스템(10)을 사용해서 웨이퍼(100)의 처리를 행함으로써, 선택적으로 원하는 막을 성장시킬 수 있어, 고품질의 반도체 장치를 얻을 수 있다.
[그 밖의 실시 형태]
이상, 본 개시의 일 실시 형태에 대해서 설명했지만, 본 개시는, 상기에 한정되는 것은 아니며, 상기 이외에도, 그 주지를 일탈하지 않는 범위 내에서 다양하게 변형하여 실시 가능한 것은 물론이다.
본 실시 형태의 기판 처리 시스템(10)에서는, 기판 처리 장치(200)가 4개 마련되어 있었지만, 기판 처리 장치(200)의 수는 필요에 따라서 증감할 수 있다.
상기 실시 형태에서는, 기판 처리 장치(200a)의 최종 공정에서 웨이퍼(100)의 냉각을 행하고, 그 후, 냉각한 웨이퍼(100)를 기판 처리 장치(200b)에 반송했지만, 기판 처리 장치(200a)에서 웨이퍼(100)의 냉각을 행하지 않고, 웨이퍼(100)를 기판 처리 장치(200a)로부터 기판 처리 장치(200b)에 반송하는 도중(예를 들어, 진공 반송실(140)의 내부)에 웨이퍼(100)의 냉각을 행해도 된다.
상기 실시 형태에서는, 기판 처리 장치(200a)의 흡착 저해제와 기판 처리 장치(200b)의 흡착 저해제가 동일한 가스(ClF3 가스)이었지만, 기판 처리 장치(200a)에 제1 흡착 저해제를 사용하고, 기판 처리 장치(200b)에 제1 흡착 저해제와는 다른 제2 흡착 저해제를 사용해도 된다.
이 경우, 제2 흡착 저해제에 의한 처리는, 제4 온도에서 가열한 상태에서 행할 수 있다. 또한, 제4 온도는, 제1 흡착 저해제로 처리하는 경우의 제1 온도와 동일한 온도이어도 되고, 다른 온도이어도 된다. 제4 온도는, 제1 온도보다도 높은 온도이어도 되고, 제1 온도보다도 낮은 온도이어도 된다.
제4 온도를, 제2 흡착 저해제에 적합한 온도로 설정함으로써, 제1 흡착 저해제를 이탈시킨 후에 있어서, 제2 흡착 저해제의 흡착성을 향상시킬 수 있다.
또한, 제4 온도를 제1 온도보다도 낮은 온도로 설정함으로써, 일부 성막된 개소에도 흡착 저해제가 흡착되는 것을 촉진시킬 수 있어, 선택성을 향상시킬 수 있다. 또한, 제4 온도를 제1 온도보다도 높은 온도로 설정함으로써, 제1 흡착 저해제의 온도(예를 들어, 600℃)로부터 냉각하는 시간을 단축할 수 있다. 또한, 제4 온도를 제1 온도와 동일한 온도로 설정함으로써, 전의 처리를 계속해서 행할 수 있다.
이와 같이, 제1 흡착 저해제와 제2 흡착 저해제를 사용해서 다른 조건에서 처리를 행함으로써, 선택 성막의 선택성을 향상시키는 것이 가능하게 된다. 또한, 제1 온도, 제2 온도, 제3 온도 각각의 온도 조정 시간을 단축할 수 있어, 반도체 제조의 스루풋을 향상시킬 수 있다.
상기 실시 형태에서는, 하나의 용기(202) 내에 기판 적재대(212)가 4개 마련되어 있었지만, 하나의 용기(202) 내에 마련하는 기판 적재대(212)의 수는 4개에 한하지 않고, 1 내지 3개 또는 5개 이상이어도 되며, 개수에 제한은 없다.
상기 실시 형태에서는, 하나의 기판 처리 장치(200) 내에서 4매의 웨이퍼(100)를 동시에 동일한 처리를 행하는 예를 나타냈지만, 예를 들어 도 13에 도시하는 바와 같이, 기판 처리 장치(200)의 내부에 흡착 저해제를 흡착시키기 위한 기판 적재부(210A)와, 성막을 행하기 위한 기판 처리 적재부(210B)와, 흡착 저해제를 이탈(박리)시키기 위한 기판 처리 적재부(210C)를 마련하고, 회전 트레이(222)를 회전시켜서 웨이퍼(100)를 각각의 기판 처리 적재부(210A 내지 C)에 순번대로 이동해서 각 처리를 행할 수도 있다.
이에 의해, 웨이퍼(100)를 복수의 기판 처리 장치(200)를 순차 반송할 필요가 없어지고, 하나의 기판 처리 장치(200) 내에서 각 처리를 행할 수 있으므로, 웨이퍼(100)의 반송 시간을 단축할 수 있다.
또한, 흡착 저해제의 흡착 처리, 성막 처리 및 흡착 저해제의 이탈 처리는, 각각의 처리 온도가 다르기 때문에, 인접하는 다른 처리에 영향이 미치지 않도록, 각 기판 처리 적재부의 사이에 격벽(열 차폐판) 등을 마련하는 것이 바람직하다.
또한, 흡착 저해제로서, 할로겐 원소(예를 들어, 불소(F))를 포함하는 가스를 사용하는 예에 대해서 설명했지만, 본 개시의 기술은 이것에 한정하는 것이 아니다. 흡착 저해제로서, 유기물(탄화수소(CH-) 리간드)을 포함하는 재료를 사용해도 된다. 유기물의 흡착 저해제로서는, 예를 들어 HMDSN(헥사메틸디실라잔)이 있다.
본 실시 형태의 반도체 장치의 제조 방법에서는, 웨이퍼(100)의 표면에 SiN층을 성장시키는 예를 나타냈지만, 가스의 종류를 변경하여, 웨이퍼(100)의 표면에 SiN층 이외의 막을 성장시키는 경우에도 본 실시 형태의 반도체 장치의 제조 방법은 적용할 수 있다.
10: 기판 처리 시스템
100: 웨이퍼(기판)
100a: 하지(한 부위)
100b: 하지(다른 부위)
200: 기판 처리 장치
201: 처리실
213: 히터(가열 장치)
280: 컨트롤러(제어 장치)
300: 처리 가스 공급부(처리 가스 공급 장치)
340: 흡착 저해제 공급부(흡착 저해제 공급 장치)

Claims (18)

  1. a) 제1 처리실 내의 기판을 제1 온도로 가열해서 제1 흡착 저해제를 공급하여, 상기 기판의 한 부위에 상기 제1 흡착 저해제를 흡착시키는 공정과,
    b) a) 후에, 상기 기판을 상기 제1 온도보다도 높은 제2 온도로 가열하고, 처리 가스를 공급하여, 상기 기판에서의 상기 제1 흡착 저해제가 흡착되어 있지 않은 다른 부위에 막을 형성하는 공정과,
    c) b) 후에, 상기 기판을 상기 제2 온도보다도 높은 제3 온도로 가열해서 상기 기판에 흡착된 상기 제1 흡착 저해제를 제거하는 공정
    을 갖는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, b)에서는, 상기 기판에, 상기 처리 가스로서 제1 가스와 제2 가스를 교대로 소정 횟수 공급하여, 상기 기판에 상기 막을 형성하는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서, b)에서는, 상기 소정 횟수는, 상기 기판 상에 흡착된 상기 제1 흡착 저해제가 소정양 탈리될 때까지의 처리에 대응해서 설정되는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, d) c) 후에, 상기 기판을 제4 온도로 가열하여 제2 흡착 저해제를 공급하는 공정과,
    e) d) 후에, 상기 기판을 상기 제4 온도보다도 높은 상기 제2 온도로 가열하여 상기 처리 가스를 공급하는 공정과,
    f) e) 후에, 상기 기판을 상기 제2 온도보다도 높은 상기 제3 온도로 가열하여 상기 기판에 흡착된 상기 제2 흡착 저해제를 제거하는 공정
    을 갖는, 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 제4 온도는, 상기 제1 온도와 다른 온도인, 반도체 장치의 제조 방법.
  6. 제4항에 있어서, 상기 제4 온도는, 상기 제1 온도보다도 낮은 온도인, 반도체 장치의 제조 방법.
  7. 제4항에 있어서, 상기 제4 온도는, 상기 제1 온도보다도 높은 온도인, 반도체 장치의 제조 방법.
  8. 제4항에 있어서, 상기 제4 온도는, 상기 제1 온도와 동일한 온도인, 반도체 장치의 제조 방법.
  9. 제6항에 있어서, g) c)와 d)의 사이에서, 상기 기판을 상기 제3 온도에서 상기 제4 온도로 냉각하는 공정을 갖는, 반도체 장치의 제조 방법.
  10. 제9항에 있어서, g)는 상기 기판에 불활성 가스를 공급해서 행하는, 반도체 장치의 제조 방법.
  11. 제9항에 있어서, g)는, 상기 제1 처리실 내에서, 상기 기판과 상기 기판이 적재되는 기판 적재대가 이격된 상태에서 행하는, 반도체 장치의 제조 방법.
  12. 제9항에 있어서, g)는, 상기 제1 온도±10℃의 온도로 조정한 기판 적재대에 상기 기판을 적재하여 상기 기판을 냉각하는, 반도체 장치의 제조 방법.
  13. 제4항에 있어서, f) 후,
    a), b), c)와,
    d), e), f)
    중 어느 한쪽, 또는 양쪽을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  14. 제4항에 있어서, d), e), f)는 제2 처리실에서 행하여지고,
    d), e), f)를 행하고 있는 동안에, 상기 제1 처리실에 마련된 부재를 냉각하는 공정을 갖는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서, a)는, 상기 기판을 상기 제1 처리실 내에 마련된 제1 기판 적재대에 적재한 상태에서 행하여지고,
    b)는, 상기 기판을 상기 제1 처리실 내에 마련된 제2 기판 적재대에 적재한 상태에서 행하여지고,
    c)는, 상기 기판을 상기 제1 처리실 내에 마련된 제3 기판 적재대에 적재한 상태에서 행하여지는, 반도체 장치의 제조 방법.
  16. 제15항에 있어서, h) c) 후에, 상기 기판을 상기 제3 기판 적재대로부터 상기 제1 기판 적재대로 이동하는 공정과,
    i) h) 후에, 상기 기판을 상기 제1 기판 적재대에 적재하여, 제4 온도로 가열해서 제2 흡착 저해제를 공급하는 공정과,
    j) i) 후에, 상기 기판을 제2 기판 적재대에 적재하여, 상기 제4 온도보다도 높은 상기 제2 온도로 가열해서 상기 처리 가스를 공급하는 공정과,
    k) j) 후에, 상기 기판을 상기 제3 기판 적재대에 적재하여, 상기 제2 온도보다도 높은 상기 제3 온도로 가열해서 상기 기판에 흡착된 상기 제2 흡착 저해제를 제거하는 공정을 갖는, 반도체 장치의 제조 방법.
  17. 기판을 처리하는 처리실과,
    상기 처리실에 반입한 상기 기판을 가열하는 가열 장치와,
    상기 처리실에 반입한 상기 기판에 흡착 저해제를 공급하는 흡착 저해제 공급 장치와,
    상기 처리실에 반입한 상기 기판에 처리 가스를 공급하는 처리 가스 공급 장치와,
    상기 가열 장치, 상기 흡착 저해제 공급 장치 및 상기 처리 가스 공급 장치를 제어하는 것이 가능하게 구성된 제어 장치
    를 구비하고,
    상기 제어 장치는,
    a) 처리실 내의 기판을 제1 온도로 가열해서 흡착 저해제를 공급하여, 상기 기판의 한 부위에 상기 흡착 저해제를 흡착시키는 처리와,
    b) a) 후에, 상기 기판을 상기 제1 온도보다도 높은 제2 온도로 가열하고, 처리 가스를 공급하여, 상기 기판에서의 상기 흡착 저해제가 흡착되어 있지 않은 다른 부위에 막을 형성하는 처리와,
    c) b) 후에, 상기 기판을 상기 제2 온도보다도 높은 제3 온도로 가열해서 상기 기판에 흡착된 상기 흡착 저해제를 제거하는 처리
    를 상기 기판에 대하여 복수회 반복해서 상기 막의 형성을 복수회 행하도록, 상기 가열 장치, 상기 흡착 저해제 공급 장치 및 처리 가스 공급 장치를 제어하는 것이 가능하게 구성되는,
    기판 처리 장치.
  18. a) 제1 처리실 내의 기판을 제1 온도로 가열해서 제1 흡착 저해제를 공급하여, 상기 기판의 한 부위에 상기 제1 흡착 저해제를 흡착시키는 수순과,
    b) a) 후에, 상기 기판을 상기 제1 온도보다도 높은 제2 온도로 가열하고, 처리 가스를 공급하여, 상기 기판에서의 상기 제1 흡착 저해제가 흡착되어 있지 않은 다른 부위에 막을 형성시키는 수순과,
    c) b) 후에, 상기 기판을 상기 제2 온도보다도 높은 제3 온도로 가열해서 상기 기판에 흡착된 상기 제1 흡착 저해제를 제거시키는 수순
    을 컴퓨터에 의해 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020210125254A 2021-03-18 2021-09-17 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR20220130558A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-045271 2021-03-18
JP2021045271A JP7339975B2 (ja) 2021-03-18 2021-03-18 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム

Publications (1)

Publication Number Publication Date
KR20220130558A true KR20220130558A (ko) 2022-09-27

Family

ID=83284160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210125254A KR20220130558A (ko) 2021-03-18 2021-09-17 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (2) US11521848B2 (ko)
JP (1) JP7339975B2 (ko)
KR (1) KR20220130558A (ko)
CN (1) CN115116824A (ko)
TW (1) TW202301423A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486069B2 (ja) * 1997-03-14 2004-01-13 株式会社東芝 半導体装置の製造方法
KR20170125876A (ko) 2015-02-26 2017-11-15 어플라이드 머티어리얼스, 인코포레이티드 자기-조립 단분자층들을 사용하는 선택적인 유전체 증착을 위한 방법들
CN113936994A (zh) 2015-05-01 2022-01-14 应用材料公司 使用表面封端化学性质的薄膜电介质的选择性沉积
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
TWI700750B (zh) 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
US11094535B2 (en) * 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
WO2019229785A1 (ja) * 2018-05-28 2019-12-05 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7101551B2 (ja) * 2018-07-02 2022-07-15 東京エレクトロン株式会社 選択的に対象膜を形成する方法およびシステム
JP2020056104A (ja) * 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP6960953B2 (ja) 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US11521848B2 (en) 2022-12-06
JP7339975B2 (ja) 2023-09-06
US20230104882A1 (en) 2023-04-06
JP2022144328A (ja) 2022-10-03
US20220301864A1 (en) 2022-09-22
CN115116824A (zh) 2022-09-27
TW202301423A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US10304676B2 (en) Method and apparatus for forming nitride film
JP5632687B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
US11972934B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
US11814725B2 (en) Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102297247B1 (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP7296806B2 (ja) ＲｕＳｉ膜の形成方法及び基板処理システム
JP2019029576A (ja) シリコン膜の形成方法および形成装置
JP7012563B2 (ja) 成膜方法および成膜装置
JP7114763B1 (ja) 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法
US20230377953A1 (en) Substrate processing method and substrate processing apparatus
KR20220130558A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW202017666A (zh) 清潔方法、半導體裝置之製造方法、基板處理裝置及記錄媒體
US20240052483A1 (en) Film forming method and film forming apparatus
CN109891555B (zh) 低温外延层形成方法
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
US20210217608A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
WO2022059325A1 (ja) 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2022147091A (ja) 成膜装置および成膜方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal