JPS59186331A - 半導体基質及び製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路のようなエレクトロニツクデバイスの
製造に関する。特に、本発明は集積回路デバイスの製造
に使用されるシリコンウエノ・一のような改良された半
導体基質材料に関する。特に、不発明はデバイス形成の
領域からデ／ぐイス製造中有害な不純物、汚染物及び欠
陥をデツタリ７グ除去する高い能力を有する半導体基質
材料を目的とする。

シリコンウエノ・一上の集積回路デ７々イスの製造にお
いて、ウエノ・一のデバイス形成表面の上でかつ近くで
欠陥、汚染物及び不純物の存在と導入は過度の電流漏れ
を．生じ、これは得られる使用町能デバイスの収率に大
きく影響する。この有害な欠陥、汚染物及び不純物はあ
る程度デ／々イス形成領域から基質材料中の無害な領域
に再配置できることが技術上認識されている。デバイス
形成の前にかつ形成中の両方で活性デバイス領域からこ
の欠陥、汚染物及び不純物を拡散しかつトラツゾする方
法と工程をエレクトロニクス工業技術においてケゞソタ
リング（ｇｅｔｔｅｒｉｎｇ）と称する，デバイス収率
を改良するため半導体材料でピッタリングのだめの幾つ
かの技術と方法が当業者に開示されている。半導体材料
のだめの公知のピッタリング技術と方法は一般に外部又
は内部十段に基づくものとして分類できる。

外部ケゞツタリングは欠陥、汚染物及び不純物が引伺け
られる場所を供するようにウエハーの裏面を変更するこ
とを含む。現在工業上使用される外部ケゞソタリノグ技
術はウエハーの裏側に機械的損傷を導くことである。研
摩手段によって表面を引っかき、研摩し又は研削するこ
とによってウエノ・一の裏側に機械的損傷を与えて結晶
構造を変えかつ不完全さを与え、これがウエハーの活性
デバイス領域から欠陥、汚染物及び不純物を引付けかつ
トラツプする。裏側損傷ウエハーはデツタリングを供す
るが、ウエハーへの損傷はもろさ、取扱い及び形成され
た粒子を除去する洗浄の点で別の問題を生じそして損傷
した区域はデバイス製造工程で使用する流体と材料を保
持する潜在的トラツゾを供し、これが別のウエハー汚染
を生ずることがある。米国特許第４，１４４，０９９号
は裏側機械的損傷を使用することによるウエハーデツタ
リングを記載する。

外部ｒツタリングの別の例は米国特許第３，９９７，３
６８号に記載され、ここではウエハーの裏側に窒化ケイ
素又は酸化アルミニウムの応力をかけた層を形成し、こ
れを次にア二一ルして積層欠陥核生成サイトを引起こし
裏側へ拡散させる。

なお別の例は米国特許第５，９２９．５２９号に記載さ
れ、ここではウエハーの表面が陽極処理されて多孔性シ
リコ／の増を形成し、汚染物がウエノ・一の本体から多
孔性シリコンに拡散しそして次にこの多孔性シリコン層
を二酸化ケイ素に酸化する。

米国特許第４，０５３，３３５号はウエハーの裏側上に
ポリシリコノの層を供することによる半導体材料に外部
ケゞツクリングの手段を記載する。ポリシリコンの結晶
粒界は基質から不純物の偏析サイトを供する。このポリ
シリコン結晶粒界は高温でア二一ルされないので、その
ゲッタリング性能はデバイス製造に使用される高温処理
を通して有効々ままである。

他の通常に使用される外部型式ケゞツタリング手段はホ
ウ素又はリノドーゾ半導体材料、イオ／イ／プラノテー
ショ／、例えばアルゴン、又は基質材料の中にホウ素又
はリンのような不純物の重拡散を利用する。米国特許第
６，８７４，９３６号は後者の技術を記載する。

更に最近では、基質材料に含まれる酸素のケゞツタリン
グ効果が”Ｓｏｌ１ｄＳｔａｔｅＴｅｃｈｎｏ’ｌｏｇ
ｙ”１９８１年７月、第５５−６１頁に記載され、そし
て内部ケゝツタリ／グと称される。結晶引上げ中にケイ
索溶融物を保持するため使用した石英るっほの溶解から
結晶から導入されて酸素がチョクラルスキー成長ケイ素
に存在する。基質材料に含まれる酸素の析出が有害な欠
陥、汚染物及び不純物を除去するための有用なサイトを
形成できるっ何れのケゝツタリング手段に関しても、デ
バイスが形成される基質材料の活性領域はケゞツタリン
グサイトを含んではならない。かくして、デッタリノグ
サイトが含まれていないウエハーのデバイス面から深さ
で約５〜２５ミクロンそして好捷しくけ約１０〜２０ミ
クロンのゾーンを作って欠陥妨害からデバイス収率損失
を阻止しなければならない。基質材料中の酸素濃度はデ
バイス製造で使用する工程熱条件で外方拡散を介して表
面近くで減ずることができる。

急速に進歩するデバイス製造技術に関してそして特に複
雑で長い処理工程及びウエハー上の増大した回路密度と
全回路寸法に関して、増大する要求に対処するようにそ
してウエハー当シ良好なデバイスの容認し得る収率を得
るためにデバイス処理工程を通して有効なｒソタリノグ
を供するように基質のケゞツタリング性能に改良が必要
であることは明らかになった。

本発明の代表的な目的は次のものを供することにある： 土改良したデツタリノグ性能を有する半導体基質、 ２．内部及び外部の両方のピッタリング性能を供する半
導体基質。

ろ．デバイス処理サイクルを通して高められだケゝツタ
リ／グ性能を示す半導体基質、及び４活性デバイス領域
で減少した欠陥形成を示しかつ増大した少数キャリア寿
命を供する半導体基質。

本発明の他の目的、特性及び利点はこの説明と特許請求
の範囲から当業者に明らかになろう。

不発明に従って、デバイス製造サイクルを通して高めら
れたケ８ツタリング性能を示し、改良された少数キャリ
ア寿命を付与しそして有害な欠陥、汚染物及び不純物に
より作られるデバイスの収率損失を減ずる改良された半
導体基質が供される。

この高められたゲツタリング性能は内部手段、即ちウエ
ハー中の酸素含量及び外部手段、即ちウエハーの裏側に
ポリシリコノの層を適用すること、の両方を介して半導
体ウエハーに付与されるーウエハーの裏側上のポリシリ
コンの層がドープされる時には半導体ウェハーの高めら
れたゲッタリ／グ性能は更に改良される。本発明に従っ
てポリシリコンに１一ノするため任意の元素を使用でき
るが、これはウエハーのデバイス領域に容易に拡散しな
い。好適な元素の非限定例は酸素、窒素、ケゞルマニウ
ム、スズ及び炭素である。これらの元素はポリシリコン
と共に単一で又は元素の二つ又はそれ以上の組合わせで
使用できる。

ウエハー中の内部酸累によってそしてデバイス製造サイ
クル中ウエハーが受ける処理温度の関数としでポリシリ
コンの裏側層によってｒツタリング性能の相乗的組合わ
せが得られる。

ウエハーに得られる酸素が含まれない即ち裸の（ｄｅｎ
ｕｄｅｄ）ゾーンの深さを減ずるけれども、この外部ポ
リシリコ７層が酸素析出を高めて不純物のゲツタリ／グ
のためのサイトの予想外の増加と特定のデバイス製造工
程に使用する温度の関数として少数キャリア寿命の予想
外の増加を供することが判明した。このポリシリコ７層
の厚さは形成された酸素が裸のゾーンの深さとウエノ・
一に析出した酸素の程度を有効に調節する。かくして、
ポリシリコノ層の厚さは十分に深い酸素が含まれないゾ
ーン及びデバイス製造工程で使用する温度の関数として
有効なｒツタリングのため増大した酸素析出を供するだ
めの決定要因となり、その結果デバイス収率を増加する
。

所望の酸素が裸のテー／が酸素をからにするまで十分な
時間デバイス処理温度が約１０２５゜Ｃを越えない時又
は少なくとも約１０２５゜Ｃである時にポリシリコン層
によ９供される相乗的ｒツタリング効果が得られる。１
０２５℃以上の処理温度では、一般にウエノ・一中の酸
素は溶液に留まシそして析出する傾向を示さない。

酸素をドープしたポリシリコンをエレクトロニクス工業
ではｓ工ｐｏｓ（半絶縁性多結晶性ケイ素（ｓｅｍｉ−
ｉｎｓｕｌａ．ｔｉｎｇｐｏｌｙｃｒｙｓｔａｌｌｉｎ
ｅ−ｓｉｌｉｃｏｎ））と称する。熱で溶着したＩＥＩ
ＰＯｓはデバイス上で不動態化したフイルムとして使用
されそして文献でかな９の注目を受けだ。初期の論文”
ｓθｍｉ−ＩｎｅｕｌａｔｉｎｇＰｏｌｙｃｒｙｅｔａ
ｌｌｉｎｅ−Ｓｉｌｉｃｏｎ（Ｓ工ＰＯＳ）Ｆ工１ｍｓ
ＡｐｐｌｉｅｄＴｏＭＯＳＩｎｔｅｇｒａｔｅａＯｉｒ
ｃｕ］．ｔｅ”Ｈ．ｌｖｌｏｃｈｉｚｕｋｉ等著、Ｊａ
ｐａ．ｎｅＳｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅａＰｈ
ｙｓｉｃｓａＳｕｐｐｌｅｍｅｎｔ，第１５巻）１９７
６年第４１−４８頁は集積回路の表面不動態化のための
Ｓ工Ｆｏｅフイノレムの使用を論ずる。

Ｓ工ＰＯＳの二つの相（シリコンマイクロ結晶と酸化ケ
イ素）を論ずる別の論文”ＯｒｙｓｔａｌｌＯｇｒａｐ
ｈｉｃＥｌｔｕａｙｏｆＳｅｍｉ−■ｎｓｕｌａｔｉｎ
ｇＰｏｌｙｃｒｙｓｔａｌｌｉｎｅＳｉｌｉｃｏｎ（Ｓ
工ＰＯＳ）ＤｏｐｅｄＷｉｔｈＯｘｙｇｅｎＡｔｏｍｓ
”，Ｍ．Ｈａｍａｓａｋｉ等著、はＪ．Ａｐｐｌ．Ｐｈ
ｙｓ．＋４９（７）、１９７８年７月第３９８７−３９
９２頁に見られる。論文”ＡＭｏａｅｌｏｆＳ工ＦｏＳ
ＤｅｐｏＳｉｔｉｏｎＢａｓｅｄＯｎ工ｎｆｒａｒｅｄ
ＳｐｅｃｔｒｏｓｃｏｐｉｃＡｎａｌｙｓｉｓ″，Ｗ．
Ｒ．：Ｒｎｏｌｌθ等著、Ｊ．Ｆｉｌθｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，Ｓｏｌｉｄ−Ｓｔａｔｅｓｃｉ．ｅｎｃ
ｅａｎａＴｅＣｈｒｌ．０１０ｇ７＋１９８０年１０月
、は大気圧及び低圧でＳＩＰＯＳの溶看を論する。

Ｓ工ｐｏｓは半導体基質材料例えはシリコンウエ・・一
上に周知の化学蒸！（ＯＶＤ）技術によシ溶着《刊４［
有］→一・Ｉ−に一トヂ靜奮し、ここでは蒸気形の反応
体が熱分解され又は水素又は他の公知の還元剤を使用し
て還元される。ケイ素含有材料、例えばシラノ又は塩素
化ケイ素、例えばトリクロロシラノ、及び酸素含有材料
を使用してＳ工ＰＯＥＩを溶着する。この酸素含有材料
は非金属酸素含有複合体、例えば窒素、炭素及び水素の
酸化物、及び酸化剤、例えばホスデノ並びに酸素自体で
よい。溶着しだＳ工ＰＯＳ７イルムの酸素含量は反応体
ガス中のケイ素及び酸素の比率を調節することによって
調整できる。

ウエハー上のポリシリコノ（１−ノした又はドープしな
い）層はウエハーにある程度の弓形又はゆがみを生ずる
ひずみを発生する。導かれたひずみのレベルは一部には
ポリシリコン層が適用される温度、この層の酸素含量、
及び溶着圧力と速度によシ異なる。本発明の目的のため
に適したポリシリコン層は一般に６０［）から８００℃
の範囲内の温度でウエハー上に溶着できる。ポリゾリコ
ン溶着はより低い温度、約６口Ｏ′Ｃで起こるが、この
溶着はあまシに遅く経済上実際的でなく、約８００゜Ｃ
ではポリシリコ／の粒径は有効なデッタリングのため大
きくなりすぎる傾向を示し、又は特に反応体としてシラ
ノを使用する時に調節の問題が起こる。導かれるひずみ
と結果の弓形ゆがみに関してポリシリコン層の酸素ドー
ピノグのレベルの効果は使用する溶着条件によって異な
る。約６８０°Ｃ〜７００℃の範囲内の温度がウェハー
に最小のひずみを導くことが判明した。ウエハーに導か
れたこのひずみが弓形とゆがみを生ずる。ウエハーの弓
形とゆがみはまたポリシリコ７層の厚さに比例している
。

本発明に従って、基質材料の裏側上に種々の厚さのドー
プした又はドープしないポリシリコン層をオリ用して有
効なデッタリ／グが得られる。一般に、この層の厚さは
広＜Ｏ．．０５から５．０ミクロ／、好ましくは０．２
から２．０ミクロン、更に特に０．６から１．０ミクロ
ンの範囲に及ぶ。この層甲のドーパノト濃度はケゝツタ
リ／グ性能を得る一方広い範囲で変えることができる。

一般にドーパノト濃度は広＜０．１から４０Ｎ量係、好
ましくは２から２０重量係、そして更に特に４から１０
重量％の範囲に及ぶ。

下記の例では、米国特許第４，３０９，２４０号記載の
型式の低圧化学蒸着（ＬＰＣＶＤ）反応器を使用してポ
リシリコン層を溶着する。反応器を通して長く伸びかつ
ウエハーキャリアの下に配置される単一フイードガス分
布マニホールドを使用する。

使用したウエハーキャリアは米国特許第４，３０９，２
４０号に記載されたものとは、それが外方に傾斜し横に
溝切りした側部を有し、縁で複数のウエ・・一を保持す
るため底部で開き、そしてウエハー間に約４．７６ｍｍ
の間隔を有して互いに平行な細長いボートデバイスであ
る点で異なる。特記しない限シこの反応器を６９０’Ｇ
で操作する。

フイードはシラノであシそして３００ｓｅｃＭ（分当９
標準立方セノチメートル）の一定速度で導入する。２６
．８０ＦＭボノプを使用してシステムを真空に吸引する
ことによって約５５０ミリトルの圧力で反応器を操作す
る。Ｍ．Ｌ．Ｈｉｔｃｈｍａｎ及びＪ．Ｋａｎｅ著、Ｊ
．ｏｆＣｒｙｓｔａｌＧｒｏｗｔｈ．＋５５＋４８５（
１９８１）、及びＭ．Ｌ．Ｈｉｔｃｈｍａｎ，Ｊ．Ｋａ
ｎｅ及びＡ．Ｅ．Ｗｉａｍｓｒ著、ＴｈｉｎＳｏｌｉａ
Ｆｉｌｍ５９＋２３（１９７９）の論文に記載される型
式の低圧化学蒸着（ＬＰＯＶＤ）反応器を使用して酸素
ドープボリシラ７層を溶着する。使用したウエノ・−キ
ャリアは外方に傾斜し横に溝切シした側部を有し、縁で
複数のウエノ・一を保持するため底部で翔きそしてウエ
ハー間に約４．７６ｍｍの間隔を有して互いに平行な細
長いボートデバイスである。この反応器を特記しない限
り６８０℃で操作する。このフイードはシラ／とＮ２０
でありそして指示した速度で導入する。２６．８Ｃ！Ｆ
Ｍボノフ０を使用してシステムを真空に吸引することに
よシこの反応器を指示圧力で操作する。従来の工某技術
によシ粗研摩寧れかつ化学的に腐食妊れだシリコンウエ
ノ・一を使用する。ポリシリコノ又はＳＩｐｏｓ層を前
記の反応器中で候補のウエハーの両側上に溶着する。し
かしウエハーの片側上のみドープした又はげ−プし７Ｉ
いボリンリコノの溶漸が本発明の目的のために十分であ
ることは了解されるべきである。ウェハー上に溶着した
ドープした又はドープしないポリシリコン層の厚さは反
応器中の溶着時間を調節することにより調整される。７
−６２ｃｙｎウェハーを使用して用いた条件下では０．
８ミクロン厚のポリシリコン層を６５分で溶着し、１．
５ミクロン厚の層を６５分で溶着し、０．８ミクロン厚
のｓＩＰＯＳ４を４８分で溶着し、そして１．５ミクロ
／厚の層を９１分で溶着するっ炉から除去後従来技術を
使用してこのウェハーを更に処理する。溶着したドーゾ
又は非ドーノボリシリコン層をウェハーの前面から研摩
してウェハーの裏側上にドープ又は非ドー７０ポリンリ
コ７層を残す。

約１１の長さの試験表面を供するように約１１°１９′
の浅い角度でウェハーの縁を粗研摩しかつ研摩すること
によって、類似のデバイス温度サイクルを行なった後に
ウェハーに形成された酸素が裸のデーノの深さを測定す
る。次にこの研摩表面をライト（Ｗｒｉｇｈｔ）腐食す
る。１００倍の顕微鏡ト調製した表面のトップレベルか
ら最も近い析出物までの距離Ｌを測定する。裸の・グー
７深さ（ＤＺ）をＬｓｉｍφ十ｄに等しいとして計算し
、ここでφはベベルの角度であシそしてｄはライト腐食
により除去したトップ表面の厚さである。

標準技術によシ洗浄した候補のウェハー上にＭＯＳコノ
デ／サを調製する。Ｎ２＋１０％Ｏ２５Ｊ−囲気中で分
当，９１５．２４ｃＩｎで８［１０’Ｃで炉の中にウエ
ハーを入れ、温度を分当ｉｏ’でｉ，ｏｏｏ℃に上け、
１３０分間閏ライ酸素で酸化し、６０分間窒素でア二一
ルし、窒累雰囲気中６００’Ｃに分当９１℃で温度を下
げ、６ｏｏ’ｃで６ｏ分間形成ガスの存在でアニールし
そして分ｄｌｌ５．２４術で炉から取出すことによって
各ウェハー上に厚さ１口ｏｏＮの酸化物表面層を形欣テ
る。従来のアルミニウム蒸発及び写真平版技術にょシコ
ンデ／＋｝を形成する。Ｍ．ＺＬ３ｒｂｅｓｔの周知の
方法〔ｚ．ＡｇｕｅｗＰｈｙｓｉｃｓ，２２ｒ３０（１
９６６），］を使用して電気パルスでデバイスを減損す
ること（ｄｅｐｌｅｔｉｎｇ）の後に時間の関数として
ＭＯＳ寿命をチヤパンタノス測定から決定する。

例Ｉ ３０．２ｐｐ１ａＡ（ＡｓＴＭＦ−１２１−７９）の酸
素濃度と前記のように調製した裏側上のポリシリコン層
を有する多数のシリコンウエノ・一及び対照として標準
ウエノ・一に下記の模擬のデバイス製造温度／雰囲気サ
イクルを行なう。

押出し温度時間雰囲気引上げ ℃分 Ｘ９００４５０２ ９００５Ｎ２Ｘ Ｘ８００４５Ｎ２Ｘ ×１口００２００Ｎ２× ｘ９００１０ＤＨ２＋０２ ９００１０Ｎ２ｘ ｘＩＩＬＩＯ１８−５０２ １１［Ｊ０１０Ｎ２× 各試験ウエ・・一の表面近くに形成された裸のデーンの
深さを前記のように測定し、そして類似の試験ウエハー
に対する結果の平均を第１表に報告する。

第１表 ウエハーポリシリコン厚さ裸のゾーン （ミクロン）深さ（ミクロン） Ａ（対照）０３４ ＢＯ．３２７．２ ００．８８２１．２ ＤＩ．６４１０．５ 前記のデータから使用した処理条件で形成された裸のゾ
ーン深さはポリシリコン層が増加するにつれて減少しそ
して最犬の厚さで酸素の析出と活性デバイス領域で欠陥
形成を阻止する最小の一般に望まれる深さに達すること
が判る。

例■ 前記のように調製した裏側上のボリシラン層を有する多
数のシリコンウエハー及び対照として標準ウエハー上に
ＭＯＳコンデンサを形成する。前記のようにＭＯＳ発注
寿命を決定しそして類似の試験ウエハーに対する結果の
平均を第２表に報告する。

第２表 ウエハーポリシリコン厚さ発生寿命 （ミクロン）（ミリ秒） Ａ（対照）００．５ ＢＯ．４２．８ ｃＯ．８３．１ ＤＩ．５５．２ 前記のデータからポリシリコン層の厚さが増加するにつ
れて発生寿命が増加することが判る。

例■ 例Ｉにおけるように処理した多数のウエノ・一を析出密
度に関して試験した。このウエノ・一を裂開して断面図
を供しそして顕微鏡を使用して析出物をカウントする。

類似の試験ウエハーに対して精果の平均を第６表に示す
。

第５表 ウエハーポリシリコン析出密度 厚さ（ミクロン）（ｃｍ’） Ａ（対照）０２．２ｘ１０’ ＢＯ．３１．３ｘ１０５ ｃＯ．８．８Ｌ６ｘ１０５ Ｄ１．６４１．１８ｘ１０６ 前記のデータから使用した処理条件でポリシリコン層及
びその厚さがウエハー中の酸素の析出に劇的な効果を有
することが判る。

半導体基質の酸素含量は本発明で限界の効呆を有する。

高い酸素含量、即ち約３６．２ＰＰＭＡ（ＡＳＴＭＦ−
１２１−７９）を有する基質をポリシリコン表側層に適
用するために使用しそして例■及ひ■に従って試験した
時に、有効な裸のゾーンが得られず、かつ活性基質表面
近くで酸素析出があまシに大きすぎる。従って本発明で
有用な半導体基質材料は約３４ＰＰＭＡ以下の酸素含量
を有す＼ る。

例■ 種々の酸素含量と前記のように調製した裏側上のポリシ
リコン層を有する多数のシリコンウエハーと対照として
標準のウエ・・−を６回繰返した下記の温度／雰囲気条
件に受けさせる。

押出し温度℃時間雰囲気引上け ×８００ １０５０４時間Ｎ２＋１０％０２ ８００× ウエハーの表面近くに形成された裸のゾーンの深さを前
記のように決定しそして類似の試験ウエハーに対する結
果を第４表に示す。

第４表 ウエハー０２含量ポリシリコン厚さ裸のゾーンＰＰＭＡ
＊（ミ゛クロン）深さ（ミクロン）Ａ（対照）３６．７
０４：１．３ Ｂ３６．７０．３５．３ ｃ３６．７０．８７５．４ Ｄ３６．７１．６２５．０ Ｅ３０．３０６．７ ｈ゛６０．５０．２８７．０ Ｇ３０．５０．８５７．９ Ｈ３０．３１．６６．５ ＊ＡＳＴＭＦ−１２１−７９ 前記のデータからポリシリコン層の厚さが高温度デバイ
ス製造工程で使用されるように処理温度が約１０２５℃
以上である時に酸素が裸のゾーンの深さを変えることに
殆ど効果がないことが判る。

例Ｖ 第１表に記載した条件下で記載したように調製した裏側
上にポリシリコン又はＳ工ｐｏｓ層の何れかを有する多
数のシリコンウエノ・一及び対照として標準ウエ・・−
の上にＭＯＳコンデンザを形成する。ＭＯ１３発生寿命
を前記のように決定しかつ類似の試験ウエハーに対する
結果の平均を第１衣に報告する。

第１表発生 溶着条件寿６ ウエハＳｉＨ４Ｎ２０温度圧力時間厚さ（ミリ抄）−（
ＣＣ／分）（工／分）（’Ｃ）（Ｈｇ朋）（分）（ミク
ロン）Ａ（対照）−０．７ Ｂ５５−６８０３００９０１．５４１．８０５５１．９
６８０３００８０１．４５６．４Ｄ５５８．５６８０３
２０１１０１．８２６．０前記のデータからＳＩＰＯＳ
層の厚さ及び酸素含量が増加するにつれて発生寿命が増
加しそしてポリシリコン層のみで得られるものより２倍
以上であることが判る。

例■ 裏側に適用した種々の酸素含量ＥＩ■ＰＯＳ層を有する
ウエハーを調製してＳ工ＰＯＳ層中の酸素の量が弓形と
して知られるウェハー変形に効呆を肩しかつこれを調節
するために使用できる。弓形は単に真空チャンク（ｃｈ
ｕｎｋ）でウェハーを保持することなく、クランゾしな
い状態で千面度からのウエハーの偏向である。裏側の縁
近くの６点でウェハーを支持するととそしてウェハーの
前面中心の位置を測定することにより弓形を測定する。

次にこのウエハーをひつくりかえし、ウェハーの中心の
垂直の変化を調べる。２で割った変化の数値がウエハー
の弓形として知られる。研摩した側が凹形である場合に
は、このウェハーは皿形であり、そして凸形である場合
にはこのウェハーは弓形であると称されるう 前記に使用した反応器を使用してシリコンウェハーにＳ
工ＰＯＳ層を適用する。反応器に沿った温度は６２４℃
に、ドアでは６５５℃に、中心では６５５℃に、そして
ポンプ端部では６９５℃に及ぶ。シランに対して亜酸化
窒素の酸素取上げが異なるので種々の酸素組成を得るた
めに前記の温度が測定される位置に試料ウエハーを配置
した。シランの８０ｃｃ／分の一定速度がフィードであ
る。

シランと亜酸化窒素は異なる速度で減損するので酸累取
上けの差が生ずる。試料を電子線で励起した時に放出さ
れるＸ線を測定することにょシ電子マイクローグを使用
して実際の層組成を分析的に決定した。分析を通して、
電子透過がＳＩＰＯＳ溶着層に限られるように電子線の
エネルギーを低く保った。使用した条件とこれらの工程
の結果を第■表に示す。

この結果はウエノ・一に弓形を導く酸素含量の効果並び
に弓形の型式に関する酸素の量を示す。かくして、酸素
の含量はウエハーの弓形をコントロールするように調節
できる。

前記の例は標準ｐ＜１００＞型シリコンウエノ・ーを使
用した。しかしながら、何れの結晶性Ｐ又はＮ型ウエハ
ー上のポリシリコン層が有害な欠陥、汚染物及び不純物
の改良されたデツタリングを供する。発生寿命により示
されるようにポリシリコン裏側層から代表的なピックリ
ング改良は標準ｐ（１００＞型ウエハーのものの少なく
とも約４倍、そして標準Ｐ＜１１１＞型ウエ／・一のも
のの少なくとも約１．５倍である。

本発明はエレクトロニクス工業に改良された半導体基質
を供する外に、特定のデバイス要件及び処理温度のよう
な下方流必要性と製造条件によｐ示される特定要件に関
してポリシリコン裏側層の厚さを介して裸のゾーンの深
さと酸素析出のような半導体基質特性を調節することが
できる。

前記の説明は特定の具体例に関して、ケ８ソタリング改
良を強調したが、半導体基質の裏側上にドーゾした又は
ドーゾしないポリシリコン層の使用が半導体基質の上に
ケイ素のようなコーティングのエビタキシャル浴着に有
用な、表面欠陥、汚染物及び不純物を含まない改良され
た基質を供する。

それ故に本発明の形と詳細で変更と修正及びその特定の
利用は本発明の精神と範囲及び特許蹟求の範囲から逸脱
することなく行なうことができることは了解されるべき
である。例えば、デバイス形成の前に又は間に基質の裏
側に１一ノした又はドープしないポリシリコン層を適用
できる。丑だ無定形一、エレクトロ二ックスデバイス形
成に使用する温度で結晶形に答易に変換ずるのでＰ−ゾ
した又はドープしないポリシリコン層の代りにドーゾし
た又はドーゾしない無定形シリコン層を使用できる。

Claims (1)

1. 【特許請求の範囲】 （１）デバイス領域から裏側上に厚さ０．０５から５．
   ０ミクロンのポリシリコン層を有する半導体材料からな
   る、活性デバイス領域から一つの領域へエレクトロ二ッ
   クデバイスに対して有害な欠陥、汚染物及び不純物を除
   去するだめの性能を有する半導体基質。 （２）前記のポリシリコン層の厚さが０．２から２．０
   ミクロンである特許請求の範囲第１項に記載の基質。 （３）前記の層が酸素でドープされる特許請求の範囲第
   １項に記載の基質。 （４）前記の層が窒素でドーゾされる特許請求の範囲第
   １項に記載の基質。 （５）ドーパント元素が前記の層の約０．１から４０重
   量弼で前記の層に存在する特許請求の範囲第１項に記載
   の基質。 （６）ドーパント元素が前記の層の約２から２０重量係
   で前記の層に存在する特許請求の範囲第１項に記載の基
   質。 （７）半導体材料がケイ素である特許請求の範囲第１項
   に記載の基質。 （８）前記のポリシリコン層がケイ素含有材別の化学蒸
   着によシ前記の半導体材料に適用される特許請求の範囲
   第１項に記載の基質。 （９）前記のケイ素含有材料がシランである特許請求の
   範囲第８項に記載の基質。 α０ドーパント材料が存在する特許請求の範囲第８項に
   記載の基質。 αυ前記のケイ素含有材料がシランであシそして前記の
   ドーパント材料が酸化窒素である特許請求の範囲第１０
   項に記載の基質。 αり一つの鏡状表面と他の表面を覆う厚さ０．５から５
   ．０ミクロンのポリシリコン層を有するシリコンウエハ
   ーからなる、活性デバイス領域から一つの領域へエレク
   トロ二ソクデバイスに有害な欠陥、汚染物及び不純物を
   除去するだめの性能を有する半導体基質。 （６）前記のポリシリコンが０．１から４０重量係の酸
   素を含有する特許請求の範囲第１２項に記載の基質。 α→前記の層が厚さ０．６から１．０ミクロンである特
   許請求の範囲第１２項に記載の基質。 αＱデバイスが厚さ０．０５から５．０ミクロンの裏側
   ホリシリコン層の一表面上に形成される、熱処理条件を
   使用するエレクトロニツクデノぐイスを製造する方法。 αＱ前記の厚さが０．２から２，０ミクロンでおる特許
   請求の範囲第１５項に記載の方法。 αカ前記の半導体材料がケイ素である特許請求の範囲第
   １５項に記載の方法。 翰前記の層が０．１から４０重量係の酸素でドープされ
   る特許請求の範囲第１５項に記載の方法。 （至）デバイスが他の表面上にポリシリコンの層を有す
   るプリコンウエノ・一の一表面の上に又は近くに熱条件
   下形成され、ポリシリコンの層が厚さ０．５から５．０
   ミクロンを有する、エレクトロニクスデバイスを製造す
   る方法。 （７）前記のポリシリコンが０．１から４０重量係の酸
   素含量を有する特許請求の範囲第１９項にｉ己載の方法
   。