JPH0646634B2 - シリコンウエ−ハの製造方法 - Google Patents
シリコンウエ−ハの製造方法Info
- Publication number
- JPH0646634B2 JPH0646634B2 JP61049706A JP4970686A JPH0646634B2 JP H0646634 B2 JPH0646634 B2 JP H0646634B2 JP 61049706 A JP61049706 A JP 61049706A JP 4970686 A JP4970686 A JP 4970686A JP H0646634 B2 JPH0646634 B2 JP H0646634B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- silicon
- silicon wafer
- annealing
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコンウェーハの製造方法に関する。
従来、半導体装置の製造プロセス中に導入される汚染物
質をゲッタリングする方法として、シリコン基板に内在
する酸素により析出したシリコン酸化物および、それに
よって誘起された微小欠陥などをゲッタリングのシンク
として利用するイントリンシック・ゲッタリング法（以
下ＩＧ法という）や、シリコン基板の裏面に多結晶シリ
コンを成長させ、その粒界における歪場をシンクとして
利用するエクストリンシック・ゲッタリング法（以下Ｅ
Ｇ法という）がよく知られている。
質をゲッタリングする方法として、シリコン基板に内在
する酸素により析出したシリコン酸化物および、それに
よって誘起された微小欠陥などをゲッタリングのシンク
として利用するイントリンシック・ゲッタリング法（以
下ＩＧ法という）や、シリコン基板の裏面に多結晶シリ
コンを成長させ、その粒界における歪場をシンクとして
利用するエクストリンシック・ゲッタリング法（以下Ｅ
Ｇ法という）がよく知られている。
しかしながら、上述した従来のＩＧ法では、半導体装置
あるいは半導体素子を形成する以前のシリコン基板中の
酸素濃度や素子形成時の熱処理の選択を誤ると、内部欠
陥が形成されない為ゲッタリング不足となり、半導体素
子の特性が劣化し、半導体装置の製造上の歩留りと品質
が低下するという問題がある。
あるいは半導体素子を形成する以前のシリコン基板中の
酸素濃度や素子形成時の熱処理の選択を誤ると、内部欠
陥が形成されない為ゲッタリング不足となり、半導体素
子の特性が劣化し、半導体装置の製造上の歩留りと品質
が低下するという問題がある。
また、最初に高温熱処理を行ないシリコン基板表面の酸
素を外方拡散することによって無欠陥層を作る方法で
は、高温熱処理による処理時間が長く、シリコンウェー
ハの量産性が劣る。
素を外方拡散することによって無欠陥層を作る方法で
は、高温熱処理による処理時間が長く、シリコンウェー
ハの量産性が劣る。
さらに、シリコン基板に被着した多結晶シリコンの粒界
を利用した従来のＥＧ法では、多結晶シリコンの成長時
に低温（６００〜７００℃）且つ数時間の熱処理が行な
われるために、シリコン基板中に酸素の析出による内部
欠陥が数多く成長し、シリコン基板表面にまで到達す
る。
を利用した従来のＥＧ法では、多結晶シリコンの成長時
に低温（６００〜７００℃）且つ数時間の熱処理が行な
われるために、シリコン基板中に酸素の析出による内部
欠陥が数多く成長し、シリコン基板表面にまで到達す
る。
このように、従来のゲッタリング方法ではシリコン基板
中の酸素濃度及び半導体素子形成のための熱処理工程に
制約があり、極く僅かでも最適値をはずれると、内部欠
陥が形成されなかったり、内部欠陥がシリコン基板表面
にまで到達したりして、半導体素子特性を劣化させ、歩
留りの低下，品質の低下を招くという問題があった。
中の酸素濃度及び半導体素子形成のための熱処理工程に
制約があり、極く僅かでも最適値をはずれると、内部欠
陥が形成されなかったり、内部欠陥がシリコン基板表面
にまで到達したりして、半導体素子特性を劣化させ、歩
留りの低下，品質の低下を招くという問題があった。
本発明の目的は、内部欠陥が少く、高品質の半導体装置
を高歩留りで製造することのできるシリコンウェーハの
製造方法を提供することにある。
を高歩留りで製造することのできるシリコンウェーハの
製造方法を提供することにある。
本発明のシリコンウェーハの製造方法は、酸素濃度が１
×１０18〜２×１０18個／cm3のシリコン基板表面を高
温・短時間ランプアニールする工程と、アニールされた
シリコン基板の裏面に多結晶シリコン層を形成する工程
とを含んで構成される。
×１０18〜２×１０18個／cm3のシリコン基板表面を高
温・短時間ランプアニールする工程と、アニールされた
シリコン基板の裏面に多結晶シリコン層を形成する工程
とを含んで構成される。
短時間のランプアニールはラピッドサーマルアニーリン
グ(rapid thermal annealing)等と呼ばれ、例えばハロ
ゲンランプにより秒単位で加熱処理するものであり、急
加熱・急冷却ができ、加熱・冷却の速度を制御できると
いう特長を有するものである。
グ(rapid thermal annealing)等と呼ばれ、例えばハロ
ゲンランプにより秒単位で加熱処理するものであり、急
加熱・急冷却ができ、加熱・冷却の速度を制御できると
いう特長を有するものである。
酸素濃度が１×１０18〜２×１０18個／cm3のシリコン
基板を高温・短時間ランプアニールすることにより、そ
の裏面に多結晶シリコン層を形成した場合、多結晶シリ
コン成長時の低温，長時間の熱処理にも拘らず、シリコ
ン基板内の微小欠陥の発生は大幅に抑制される。
基板を高温・短時間ランプアニールすることにより、そ
の裏面に多結晶シリコン層を形成した場合、多結晶シリ
コン成長時の低温，長時間の熱処理にも拘らず、シリコ
ン基板内の微小欠陥の発生は大幅に抑制される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図(a)，(b)は本発明の一実施例を説明する為の工程
順に示したシリコンウェーハの断面図である。
順に示したシリコンウェーハの断面図である。
まず第１図(a)に示すように、酸素濃度が１×１０18〜
２×１０18個／cm3のシリコン基板１をハロゲンランプ
の赤外線３により１１００℃，３秒間アニールする。ラ
ンプアニールの温度が１１００℃以上であれば時間は１
〜１０秒間でよい。
２×１０18個／cm3のシリコン基板１をハロゲンランプ
の赤外線３により１１００℃，３秒間アニールする。ラ
ンプアニールの温度が１１００℃以上であれば時間は１
〜１０秒間でよい。
次に第１図(b)に示すように、アニールされたシリコン
基板１の裏面に多結晶シリコン層を1.0μｍの厚さに形
成する。
基板１の裏面に多結晶シリコン層を1.0μｍの厚さに形
成する。
このようにシリコン基板１を高温・短時間ランプアニー
ルした後、その裏面に多結晶シリコン層を形成すること
により、微小欠陥の少いシリコンウェーハが得られる。
ルした後、その裏面に多結晶シリコン層を形成すること
により、微小欠陥の少いシリコンウェーハが得られる。
シリコン基板に含まれる酸素濃度の上限を２×１０18個
／cm3としたのは、半導体装置の製造に用いられる、Ｃ
Ｚ法により製造されるシリコン基板中の酸素濃度の上限
が２×１０18個／cm3であるからである。
／cm3としたのは、半導体装置の製造に用いられる、Ｃ
Ｚ法により製造されるシリコン基板中の酸素濃度の上限
が２×１０18個／cm3であるからである。
一方、シリコン基板を６００〜７００℃で数時間加熱す
ると第２図に示すように酸素濃度の低い領域では多くの
スリップが発生する。従ってシリコン基板中の酸素濃度
の下限は１×１０18個／cm3と定めた。
ると第２図に示すように酸素濃度の低い領域では多くの
スリップが発生する。従ってシリコン基板中の酸素濃度
の下限は１×１０18個／cm3と定めた。
次にシリコン基板１の高温・短時間ランプアニールの望
ましい条件及び被着する多結晶シリコン層の厚さについ
て説明する。
ましい条件及び被着する多結晶シリコン層の厚さについ
て説明する。
第３図は第１図(a)，(b)で説明したのと同様に、シリコ
ン基板を温度を変えて１０秒間ランプアニールした後そ
の裏面に厚さ１μｍの多結晶シリコン層を形成した後10
00℃で１６時間熱処理した場合のシリコンウェーハ中の
内部欠陥密度とアニール温度との関係を示す図である。
内部欠陥の観察は発生した微小欠陥を選択エッチング法
により露出させて行なった。
ン基板を温度を変えて１０秒間ランプアニールした後そ
の裏面に厚さ１μｍの多結晶シリコン層を形成した後10
00℃で１６時間熱処理した場合のシリコンウェーハ中の
内部欠陥密度とアニール温度との関係を示す図である。
内部欠陥の観察は発生した微小欠陥を選択エッチング法
により露出させて行なった。
第３図に示したように、1100℃以上のアニール温度での
内部欠陥密度は、従来のランプアニールを行わないＥＧ
法でのものに比べ２桁以上減少しており、1100℃以上の
アニール温度が適切であることが分る。
内部欠陥密度は、従来のランプアニールを行わないＥＧ
法でのものに比べ２桁以上減少しており、1100℃以上の
アニール温度が適切であることが分る。
第４図はシリコンウェーハ中の内部欠陥密度とアニール
時間との関係を示す図である。すなわち第３図の場合と
同様に、1100℃でランプアニールを行ない、そのアニー
ル時間を変えた場合の内部欠陥密度を調べたものであ
る。第４図から明らかなように、アニール時間は１秒〜
５分の間が適しているが、シリコンウェーハの製造時間
を考慮すれば１〜１０秒程度が望ましいと云える。
時間との関係を示す図である。すなわち第３図の場合と
同様に、1100℃でランプアニールを行ない、そのアニー
ル時間を変えた場合の内部欠陥密度を調べたものであ
る。第４図から明らかなように、アニール時間は１秒〜
５分の間が適しているが、シリコンウェーハの製造時間
を考慮すれば１〜１０秒程度が望ましいと云える。
シリコン基板の裏面に形成する多結晶シリコンの膜厚と
しては、膜厚が0.5μｍ以下の場合は半導体装置製造プ
ロセス中の熱酸化等により、多結晶シリコンがなくな
り、ゲッタリング作用が低下する。一方、膜厚が2.0μ
ｍ以上の場合は、ウェーハを反らせ過ぎてスリップの発
生の原因となる。従って、多結晶シリコンの膜厚は0.5
〜2.0μｍが最適である。
しては、膜厚が0.5μｍ以下の場合は半導体装置製造プ
ロセス中の熱酸化等により、多結晶シリコンがなくな
り、ゲッタリング作用が低下する。一方、膜厚が2.0μ
ｍ以上の場合は、ウェーハを反らせ過ぎてスリップの発
生の原因となる。従って、多結晶シリコンの膜厚は0.5
〜2.0μｍが最適である。
以上説明したように本発明によれば、多結晶シリコン成
長時の、低温且つ長時間の熱処理にも拘らず、シリコン
基板内部の微小欠陥の発生が抑制され、シリコン基板表
面への微小欠陥の突き抜けを防止できるために、高品質
・高歩留りの半導体装置を製造できるシリコンウェーハ
が得られる効果がある。
長時の、低温且つ長時間の熱処理にも拘らず、シリコン
基板内部の微小欠陥の発生が抑制され、シリコン基板表
面への微小欠陥の突き抜けを防止できるために、高品質
・高歩留りの半導体装置を製造できるシリコンウェーハ
が得られる効果がある。
第１図(a)，(b)は本発明の一実施例を説明する為の工程
順に示したシリコンウェーハの断面図、第２図はシリコ
ン基板中の酸素濃度とスリップ発生率との関係を示す
図、第３図はアニール温度とシリコンウェーハ中の内部
欠陥密度との関係を示す図、第４図はアニール時間とシ
リコンウェーハ中の内部欠陥密度との関係を示す図であ
る。 １……シリコン基板、２……多結晶シリコン層、３……
赤外線。
順に示したシリコンウェーハの断面図、第２図はシリコ
ン基板中の酸素濃度とスリップ発生率との関係を示す
図、第３図はアニール温度とシリコンウェーハ中の内部
欠陥密度との関係を示す図、第４図はアニール時間とシ
リコンウェーハ中の内部欠陥密度との関係を示す図であ
る。 １……シリコン基板、２……多結晶シリコン層、３……
赤外線。
Claims (1)
- 【請求項１】酸素濃度が１×１０18〜２×１０18個／cm
3のシリコン基板表面を高温・短時間ランプアニールす
る工程と、アニールされた前記シリコン基板の裏面に多
結晶シリコン層を形成する工程とを含むことを特徴とす
るシリコンウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61049706A JPH0646634B2 (ja) | 1986-03-06 | 1986-03-06 | シリコンウエ−ハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61049706A JPH0646634B2 (ja) | 1986-03-06 | 1986-03-06 | シリコンウエ−ハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62206838A JPS62206838A (ja) | 1987-09-11 |
| JPH0646634B2 true JPH0646634B2 (ja) | 1994-06-15 |
Family
ID=12838633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61049706A Expired - Lifetime JPH0646634B2 (ja) | 1986-03-06 | 1986-03-06 | シリコンウエ−ハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646634B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232535A (ja) * | 1988-07-21 | 1990-02-02 | Kyushu Electron Metal Co Ltd | 半導体デバイス用シリコン基板の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917253A (ja) * | 1982-07-21 | 1984-01-28 | Hitachi Ltd | 半導体ウエハの熱処理方法 |
| JPS59181608A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | ム−ビングラインアニ−ル方法 |
| JPS59186331A (ja) * | 1983-04-04 | 1984-10-23 | モンサント・コンパニ− | 半導体基質及び製法 |
| JPS60137026A (ja) * | 1983-12-26 | 1985-07-20 | Ushio Inc | 光照射加熱方法 |
-
1986
- 1986-03-06 JP JP61049706A patent/JPH0646634B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917253A (ja) * | 1982-07-21 | 1984-01-28 | Hitachi Ltd | 半導体ウエハの熱処理方法 |
| JPS59181608A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | ム−ビングラインアニ−ル方法 |
| JPS59186331A (ja) * | 1983-04-04 | 1984-10-23 | モンサント・コンパニ− | 半導体基質及び製法 |
| JPS60137026A (ja) * | 1983-12-26 | 1985-07-20 | Ushio Inc | 光照射加熱方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62206838A (ja) | 1987-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144631B2 (ja) | シリコン半導体基板の熱処理方法 | |
| JPH11150119A (ja) | シリコン半導体基板の熱処理方法とその装置 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JPH0518254B2 (ja) | ||
| JP3144378B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0646634B2 (ja) | シリコンウエ−ハの製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| JPS6326541B2 (ja) | ||
| JPH0119265B2 (ja) | ||
| JPS58138034A (ja) | 半導体装置の製造方法 | |
| JPH023539B2 (ja) | ||
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JPS5887833A (ja) | 半導体装置の製造方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH03166733A (ja) | 半導体装置の製造方法 | |
| JPS6344720B2 (ja) | ||
| JP2004056132A (ja) | 半導体ウェーハの製造方法 |