CN103328696B - 单晶硅晶片的制造方法及退火晶片 - Google Patents

单晶硅晶片的制造方法及退火晶片 Download PDF

Info

Publication number
CN103328696B
CN103328696B CN201280006313.7A CN201280006313A CN103328696B CN 103328696 B CN103328696 B CN 103328696B CN 201280006313 A CN201280006313 A CN 201280006313A CN 103328696 B CN103328696 B CN 103328696B
Authority
CN
China
Prior art keywords
wafer
single crystal
silicon single
crystal wafer
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280006313.7A
Other languages
English (en)
Other versions
CN103328696A (zh
Inventor
曲伟峰
田原史夫
大井裕喜
杉泽修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN103328696A publication Critical patent/CN103328696A/zh
Application granted granted Critical
Publication of CN103328696B publication Critical patent/CN103328696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明是一种单晶硅晶片的制造方法，其是在非氮化性环境下，以1150～1300℃，对单晶硅晶片进行1～120分钟的热处理，其中，所述单晶硅晶片是利用以直拉法培育而成的V区域的单晶硅棒而得，并且氧浓度不足7ppma，氮浓度为1×1013～1×1014atoms/cm3。由此，提供一种单晶硅晶片的制造方法，其使用以能够对应大口径的CZ法制造而成的V区域的晶片，消除主体中的缺陷，并且即使不进行中子照射，面内电阻率分布也与进行中子照射时为相同水平，由此，制造一种可以应用于IGBT的低成本的单晶硅晶片。

Description

单晶硅晶片的制造方法及退火晶片
技术领域
本发明涉及一种例如IGBT用单晶硅晶片的制造方法。
背景技术
作为适合像绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，IGBT)这种垂直型硅器件的晶片(wafer)，通常使用以悬浮区熔法(FloatingZoneMethod，FZ法)制造而成的导电型为N型的晶片。IGBT由于是纵向地使用晶片的元件，因而受到晶片主体(bulk)的质量的影响。因此，一直使用容易获得缺陷较少的晶片的FZ法。
但是，利用FZ法的晶片难以大口径化，不适于大量生产。因此，已经提出利用直拉法（CzochralskiMethod，CZ法）制造而成的以下晶片：缺陷区域为N区域、掺杂氮且氧浓度较低的晶片（专利文献1）；或，N区域、氧浓度较低且经过快速热退火(RapidThermalAnnealing，RTA)处理的晶片（专利文献2）。
另外，CZ法中的晶片的缺陷区域，显著依存于单晶硅棒的提拉速度而变化。生长(growin)缺陷被认为是在提拉速度较高的区域中，称作空位(Vacancy)的点缺陷即电洞集聚的空隙，该缺陷高密度地存在于结晶直径方向的大致全部区域上，存在这些缺陷的区域则称为V区域。并且，如果放慢提拉速度，那么结晶周边部所产生的氧化诱生层错(Oxidation-InducedStackingFaults，OSF)环将朝向结晶内部收缩，最终消失。如果进一步放慢提拉速度，那么将出现空位和晶格间硅(InterstitialSilicon)并无过多或过少(较为平均)的N(Neutral)区域(中性区域)。
由于用以获得此N区域的单晶硅的提拉速度的范围较窄，且产率较差，因而晶片的成本较高，但由于结晶中几乎无缺陷，因此而被用作IGBT用晶片。
对于IGBT用晶片，如果晶片面内和纵向的电阻率的偏差较大，那么在元件之间将产生电阻率差，而导致破损。
因此，作为IGBT用晶片，还提出一种面内电阻率分布为5%以下的晶片（专利文献3、专利文献4）。
现有技术文献
专利文献
专利文献1：WO2009/025337
专利文献2：WO2009/025342
专利文献3：日本特开2010-62466号公报
专利文献4：WO2009/028658
发明内容
发明所要解决的课题
但是，上述晶片是通过对N区域、氧浓度较低的晶片进行掺杂氮、RTA处理、及中子照射，以消除主体中的缺陷，并改善面内电阻率分布，因而前提是使用N区域的晶片。因此，成本较高，产率较差。
本发明是鉴于上述问题而完成的，其目的在于提供一种方法，所述方法是使用以能够对应大口径的CZ法制造而成的V区域的晶片，消除主体中的缺陷，并且即使不进行中子照射，面内电阻率分布也与进行中子照射时为相同水平，由此，制造一种可以应用于IGBT的低成本的单晶硅晶片。
解决课题的方法
为了实现上述目的，本发明提供一种单晶硅晶片的制造方法，其特征在于，其是在非氮化性环境下，以1150～1300℃对单晶硅晶片进行1～120分钟的热处理，其中，所述单晶硅晶片是利用以直拉法培育而成的V区域的单晶硅棒而得，并且氧浓度不足7ppma（使用日本电子工业发展协会(JapanElectronicIndustryDevelopmentAssociation，JEIDA)的换算系数），氮浓度为1×1013～1×1014原子/cm3（atoms/cm3）。
如果为上述单晶硅晶片，那么即便使用V区域的单晶硅，通过在非氮化性环境下，以1150～1300℃进行1～120分钟的热处理，也可以有效地降低表层中的结晶缺陷，继而降低主体中的结晶缺陷，并且还可以改善晶片的电阻率的面内偏差。因此，在本发明的制造方法中，由于是使用生产率良好的V区域的单晶硅晶片，并且在不进行中子照射的前提下，电阻率的面内偏差也得以改善，可以制造适合于IGBT的晶片，因此，可以提高IGBT用晶片制造的生产率，并降低成本。
此时，优选为，通过进行前述热处理，使前述单晶硅晶片的主体中的缺陷尺寸为15nm以上的结晶缺陷的密度为2×106/cm3以下。
通过如此地设定结晶缺陷的密度，可以使晶片适合于IGBT等，且质量较高。
此时，优选为，通过进行前述热处理，使前述单晶硅晶片的电阻率的面内偏差为5%以下。
这样一来，如果是本发明的方法，那么可以在不进行中子照射的前提下，以热处理来改善电阻率的面内偏差，可以使晶片的成本较低且质量较高。
此时，优选为，使前述单晶硅晶片，以导电型为N型的方式用于IGBT用途的器件。
如果为本发明的制造方法，那么能以低成本、且生产率良好地制造此种用作IGBT用途的器件的晶片。
并且，本发明提供一种退火晶片，特征在于：是将单晶硅晶片热处理制造而成，其中，所述单晶硅晶片是利用以直拉法培育而成的V区域的单晶硅棒而得，并且氧浓度不足7ppma，氮浓度为1×1013～1×1014原子/cm3，并且，该退火晶片的主体中的缺陷尺寸为15nm以上的结晶缺陷的密度为2×106/cm3以下。
如果为此种退火晶片，那么由于是由可以产率良好地培育的V区域的单晶硅棒而得，因此成本较低，由于主体中的结晶缺陷非常少，因此适合作为IGBT用晶片。
此时，优选为，前述退火晶片的电阻率的面内偏差为5%以下。
如果为此种晶片，那么当制作元件时，就可以防止发生故障，并提高晶片的产率。
此时，优选为，前述退火晶片，是以导电型为N型的方式用于IGBT用途的器件。
这样一来，本发明的退火晶片适合用于IGBT用途的器件。
发明的效果
如上所述，根据本发明，可以使用V区域的单晶硅晶片，以低成本、且生产率良好地制造一种适合IGBT的退火晶片。
附图说明
图1是表示在实施例1、比较例1中经过热处理的晶片的缺陷的评估结果的图。
图2(a)是表示在晶片面内的缺陷尺寸的图表，图2(b)是表示根据氮浓度的缺陷区域的图。
具体实施方式
以下，作为实施方式的一个实例，详细地说明本发明，但是本发明并不限定于这些例子。
首先，本发明的退火晶片是将单晶硅晶片热处理制造而成，其中，所述单晶硅晶片是利用以直拉法培育而成的V区域的单晶硅棒而得，并且氧浓度不足7ppma，氮浓度为1×1013～1×1014原子/cm3；并且，该退火晶片的主体中的缺陷尺寸为15nm以上的结晶缺陷的密度为2×106/cm3以下。
如果为此种退火晶片，那么由于成为问题的大小的结晶缺陷在主体中非常少，因此，作为例如在晶片的纵向（厚度方向）上形成有元件的适合IGBT的晶片，较为适宜。并且，由于是由V区域的单晶硅棒而得，因此可以生产率良好地制造。
此时，优选为，本发明的退火晶片的电阻率的面内偏差为5%以下。
如果为此种在不使用中子照射的前提下、利用热处理使电阻率的均匀性提高到上述范围的晶片，那么就可以作为质量高且价格低的IGBT用晶片。
如果此种本发明的退火晶片的导电型为N型，那么就适合作为用于IGBT用途的器件的晶片。
作为制造如上所述的本发明的退火晶片的方法的一例，以下，说明本发明的单晶硅晶片的制造方法。
在本发明的单晶硅晶片的制造方法中，是在非氮化性环境下，以1150～1300℃，对单晶硅晶片进行1～120分钟的热处理，其中，所述单晶硅晶片是利用以直拉法培育而成的V区域的单晶硅棒而得，并且氧浓度不足7ppma，氮浓度为1×1013～1×1014原子/cm3。
在本发明中，利用例如，磁控直拉(MagneticCzochralski，MCZ)法，一边控制提拉速度等以便使缺陷区域成为V区域，并且一边培育单晶硅棒，使氧浓度为不足7ppma。此时，掺杂氮气，使氮浓度为1×1013～1×1014原子/cm3。并且，例如当使导电型为N型时，作为掺杂剂，还可以掺杂磷(P)、砷(As)、及锑(Sb)等。
并且，通过将这样培育的单晶硅棒切片，并进行研磨等，可以制作一种单晶硅晶片，所述单晶硅晶片的氧浓度不足7ppma，氮浓度为1×1013～1×1014原子/cm3，且整面为V区域。
这样一来，以往是使用N区域的晶片来用于IGBT，但在本发明中，由于可以使用V区域的晶片，因此，可以扩大培育硅棒时的提拉速度的裕度(margin)，并提高晶片制造的生产率。并且，由于使用CZ法，因此容易获得大口径的晶片。
此时，如果氮浓度不足1×1013原子/cm3，晶片的氧析出物的尺寸将增大，主体内部的缺陷难以通过后续工序的热处理而消失。当氮浓度大于1×1014原子/cm3时，晶片外周形成有OSF区域。
并且，本发明的单晶硅晶片的氧浓度不足7ppma，优选为5ppma以下，如果为此种极低的氧浓度，晶片中的缺陷就可以通过热处理而充分消失，另一方面，如果氧浓度为7ppma以上，那么缺陷将难以通过热处理而消失，尤其是主体中的缺陷将大量残留。
这样一来，在本发明中，通过使氧浓度与氮浓度为上述范围，当利用MO601（三井金属(MITSUIMINING&SMELTINGCO.,LTD.)制造），以红外线的散射强度来评估晶片中的氧析出物尺寸时，减小为250a.u.以下，容易通过后续热处理而使缺陷消失。
然后，对此种单晶硅晶片，例如利用立式热处理炉，在Ar、H2、Ar＋O2等非氮化性环境下，以1150～1300℃进行1～120分钟的热处理。
在此热处理中，表层的氧向外扩散，并且，主体中的生长缺陷的内壁的氧化膜溶解，且空洞缩小，进一步空洞被填埋，由此，可以使主体中的缺陷尺寸为15nm以上的结晶缺陷的密度为2×106/cm3以下。
此时，如果在NH3、N2等氮化性环境下进行热处理，那么在晶片表面将形成氮化膜，阻碍氧向外扩散，而无法使缺陷充分消失。
并且，热处理温度如果不足1150℃，缺陷的消失就不充分，如果超过1300℃，就可能会产生滑动错位。并且，此热处理温度为1200℃以下，由于可以确实地防止产生滑动错位，因而优选。热处理时间如果为1分钟以上，就可以有效地实现缺陷的消失，如果为120分钟以下，则充分，并且可以抑制滑动错位的产生。
通过此热处理，可以使晶片的电阻率的面内偏差为5%以下。
以往，为了获得此种面内均匀的电阻率，需要中子照射，而此处理将导致成本增高。但是，本发明人等根据如下见解，发现了一种由热处理所实施的电阻率均匀化的方法。
磷(P)等掺杂物的扩散并非是在掺杂物单体中扩散，而是在成对的掺杂物与I(Si)（晶格间硅）中扩散。尤其，当存在空位时，将促进掺杂物＋I(Si)的扩散。
因此，当对本发明的掺杂氮＋低氧晶片进行上述高温热处理时，由于将引起氮气的向外扩散，并且氧较少，因此，将产生过量的空位。发现由于产生此大量的空位，而使掺杂物＋I(Si)的扩散得以被促进，电阻率向均匀方向变化。
通过此种本发明的热处理，可以获得与中子照射同等以上的电阻率均匀化，从而可以有效地降低IGBT用晶片的制造成本。
如果为如上所述的本发明的单晶硅晶片的制造方法，就能以低成本、且生产率良好地制造一种晶片，所述晶片是以使导电型为N型的方式，用于适合IGBT用途的器件中。
但是，本发明的退火晶片及利用单晶硅晶片的制造方法制造而成的晶片，也可以用于IGBT以外的元件。
[实施例]
以下，示出实施例和比较例，更为具体地说明本发明，但是本发明并不限定于这些例子。
（实施例1、比较例1）
（氧浓度的临界性意义的证明）
将利用直拉法而得的氮浓度为5×1013原子/cm3且为V区域的单晶硅晶片，准备氧浓度为4ppma、6ppma、及8ppma(JEIDA)这三种，在Ar环境下，以1170℃进行1小时的热处理。
对于此经过热处理的晶片，使用MO601（三井金属制造），评估尺寸为15nm以上的结晶缺陷的密度。MO601可以评估表层5μm附近的缺陷。
在评估时，主体中的缺陷评估，是进行深度方向研磨（目标为50μm、100μm），并以MO601进行评估。此评估方法可以评估研磨面的整面。
评估结果示于图1、及表1。
表1
如图1、表1所示，当氧浓度为8ppma时，即使进行热处理，尤其在主体中仍残留缺陷，无法使主体中的缺陷密度为2×106/cm3以下。另一方面，为4～6ppma时，缺陷密度为2×106/cm3以下，尤其为5ppma以下时，主体中也未检测出缺陷。因此，可知，氧浓度优选为不足7ppma，尤其优选为5ppma以下。
（实施例2、比较例2）
（氮浓度的临界性意义的证明）
将利用直拉法而得的氧浓度为4ppma(JEIDA)且为V区域的单晶硅晶片，准备氮浓度不足1×1013原子/cm3、2×1013原子/cm3、5×1013原子/cm3、及2×1014原子/cm3这四种，在Ar环境下，以1170℃进行1小时的热处理。
利用与实施例1、比较例1相同的方法，进行缺陷评估，结果示于表2。
表2
由表2可知，氮浓度不足1×1013原子/cm3时，中心部分的缺陷的尺寸较大，即使在热处理后，表层和主体仍残留缺陷。
图2(a)是表示热处理前的单晶硅中的缺陷尺寸的图表，图2(b)表示以MO601测定单晶硅表面的缺陷区域的结果。如图2(a)所示，如果氮浓度增高，中心部分的缺陷尺寸将减小，如图2(b)所示，虽然是由以相同条件提拉而成的单晶所获得的晶片，但是，氮浓度为2×1014原子/cm3的晶片的氮浓度过量，在V区域的外周形成OSF区域。这样一来，如果氮浓度超过1×1014原子/cm3，将在外周形成OSF区域。
（实施例3、比较例3）
准备利用直拉法而得的氮浓度为5×1013原子/cm3、氧浓度为4ppma(JEIDA)且为V区域的单晶硅晶片，在Ar环境下，进行1小时的热处理。热处理温度是分别以1130℃、1150℃、1170℃、1200℃、及高于1300℃的温度(＞1300℃)进行。
利用与实施例1、比较例1相同的方法，进行缺陷评估。并且，利用平面同步辐射(synchrotronradiation，SR)，测定面内电阻率分布。结果示于表3。
表3
热处理温度(℃) 1130 1150 1170 1200 ＞1300
表层缺陷(/cm2) 1.5 0.008 0.001 0.00 0.004
主体中缺陷(/cm3) 5E6 0 0 0 0
滑动错位 无 无 无 无 有
面内电阻率分布(％) ＜7 ＜5 ＜5 ＜5 ＜5
如表3所示，如果热处理温度为1130℃，将残留有缺陷，并且，电阻率的均匀化也不充分。另一方面，如果为1150～1200℃，缺陷将消失，电阻率均匀。并且，如果热处理温度高于1300℃，将产生滑动错位。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有和本发明的权利要求书中记载的技术思想实质上相同的构成、且起到同样的作用效果的技术方案，均包含在本发明的技术范围内。

Claims (3)

1.一种单晶硅晶片的制造方法，其特征在于，其是在非氮化性环境下，以1150～1300℃，对单晶硅晶片进行1～120分钟的热处理，并且，所述单晶硅晶片是利用以直拉法培育而成的V区域的单晶硅棒而获得，并且氧浓度不足7ppma，氮浓度为1×1013～1×1014原子/cm3，并且，通过进行前述热处理，使前述单晶硅晶片的主体中的缺陷尺寸为15nm以上的结晶缺陷的密度为2×106/cm3以下。
2.如权利要求1所述的单晶硅晶片的制造方法，其中，通过进行前述热处理，使前述单晶硅晶片的电阻率的面内偏差为5％以下。
3.如权利要求1或2所述的单晶硅晶片的制造方法，其中，使前述单晶硅晶片以导电型为N型的方式用于绝缘栅双极型晶体管用途的器件。
CN201280006313.7A 2011-01-24 2012-01-06 单晶硅晶片的制造方法及退火晶片 Active CN103328696B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011011790A JP5764937B2 (ja) 2011-01-24 2011-01-24 シリコン単結晶ウェーハの製造方法
JP2011-011790 2011-01-24
PCT/JP2012/000053 WO2012101957A1 (ja) 2011-01-24 2012-01-06 シリコン単結晶ウェーハの製造方法及びアニールウェーハ

Publications (2)

Publication Number Publication Date
CN103328696A CN103328696A (zh) 2013-09-25
CN103328696B true CN103328696B (zh) 2016-05-11

Family

ID=46580538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280006313.7A Active CN103328696B (zh) 2011-01-24 2012-01-06 单晶硅晶片的制造方法及退火晶片

Country Status (6)

Country Link
US (1) US8916953B2 (zh)
JP (1) JP5764937B2 (zh)
KR (1) KR101750688B1 (zh)
CN (1) CN103328696B (zh)
DE (1) DE112012000306B4 (zh)
WO (1) WO2012101957A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
JP2014082316A (ja) * 2012-10-16 2014-05-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP5928363B2 (ja) * 2013-02-01 2016-06-01 信越半導体株式会社 シリコン単結晶ウエーハの評価方法
JP6052188B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
DE102016209008B4 (de) * 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
KR102092358B1 (ko) 2018-06-22 2020-03-23 울산과학기술원 바륨지르코늄 산화물을 이용한 단결정 잉곳 및 그 제조 방법
JP7099175B2 (ja) * 2018-08-27 2022-07-12 株式会社Sumco シリコン単結晶の製造方法及びシリコンウェーハ
CN114990693A (zh) * 2022-04-02 2022-09-02 天津中环领先材料技术有限公司 一种ntd单晶硅退火工艺

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
TW546422B (en) * 2000-09-20 2003-08-11 Shinetsu Handotai Kk Method of producing silicon wafer and silicon wafer
CN1840749A (zh) * 2005-03-24 2006-10-04 硅电子股份公司 硅晶片及硅晶片的热处理方法
CN1881547A (zh) * 2005-06-09 2006-12-20 株式会社上睦可 Igbt用硅晶片及其制备方法
CN101187058A (zh) * 2006-09-20 2008-05-28 硅电子股份公司 硅半导体晶片及其制造方法
CN101361171A (zh) * 2006-01-17 2009-02-04 信越半导体股份有限公司 单晶硅晶片的制造方法
WO2009025342A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025337A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
WO2009025338A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321460B2 (zh) * 1974-06-06 1978-07-03
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2000020399A (ja) * 1998-06-30 2000-01-21 Hitachi Ltd 仮想計算機システム
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JPWO2003003441A1 (ja) * 2001-06-28 2004-10-21 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
JP4633977B2 (ja) 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4703934B2 (ja) * 2002-02-26 2011-06-15 信越半導体株式会社 アニールウエーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
EP2144280B1 (en) * 2007-05-02 2010-12-29 Siltronic AG Silicon wafer and method for manufacturing the same
JP5278324B2 (ja) 2007-08-29 2013-09-04 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2010062466A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
TW546422B (en) * 2000-09-20 2003-08-11 Shinetsu Handotai Kk Method of producing silicon wafer and silicon wafer
CN1840749A (zh) * 2005-03-24 2006-10-04 硅电子股份公司 硅晶片及硅晶片的热处理方法
CN1881547A (zh) * 2005-06-09 2006-12-20 株式会社上睦可 Igbt用硅晶片及其制备方法
CN101361171A (zh) * 2006-01-17 2009-02-04 信越半导体股份有限公司 单晶硅晶片的制造方法
CN101187058A (zh) * 2006-09-20 2008-05-28 硅电子股份公司 硅半导体晶片及其制造方法
WO2009025342A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025337A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
WO2009025338A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Also Published As

Publication number Publication date
DE112012000306T5 (de) 2013-09-26
CN103328696A (zh) 2013-09-25
JP5764937B2 (ja) 2015-08-19
US20130264685A1 (en) 2013-10-10
JP2012153548A (ja) 2012-08-16
DE112012000306B4 (de) 2021-03-18
WO2012101957A1 (ja) 2012-08-02
KR101750688B1 (ko) 2017-06-26
KR20140016255A (ko) 2014-02-07
US8916953B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
CN103328696B (zh) 单晶硅晶片的制造方法及退火晶片
TWI527121B (zh) Method for manufacturing single crystal silicon wafers
JP5845143B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
CN107533959A (zh) 外延硅晶片的制造方法
CN105900219B (zh) 硅晶片及其制备方法
TW201107544A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
TW201440121A (zh) 磊晶矽晶圓及其製造方法
Kivambe et al. Minority-carrier lifetime and defect content of n-type silicon grown by the noncontact crucible method
US10066322B2 (en) Method for heat treatment of silicon single crystal wafer
CN105297140B (zh) 硅片及退火处理方法
CN104347395A (zh) 硅晶片及其制造方法
CN107532325B (zh) 硅外延晶圆及其制造方法
Su et al. Numerical and experimental studies on the Black Periphery Wafer in CZ Si growth
CN105900220B (zh) 单晶硅晶圆的热处理方法
CN106048734A (zh) 一种多晶硅铸锭快速退火冷却工艺
Schmid et al. Investigation of dislocation structures in ribbon-and ingot-grown multicrystalline silicon
US9793138B2 (en) Thermal processing method for wafer
US9779964B2 (en) Thermal processing method for wafer
CN105316767B (zh) 超大规模集成电路用硅片及其制造方法、应用
WO2018051728A1 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法
TW552661B (en) Gettering method of silicon wafer by using very high energy blanket implant
CN109841513A (zh) 一种晶片及其制造方法、电子装置
TW201723240A (zh) 單晶矽錠及晶圓的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant