CN1881547A - Igbt用硅晶片及其制备方法 - Google Patents

Igbt用硅晶片及其制备方法 Download PDF

Info

Publication number
CN1881547A
CN1881547A CNA2006101055416A CN200610105541A CN1881547A CN 1881547 A CN1881547 A CN 1881547A CN A2006101055416 A CNA2006101055416 A CN A2006101055416A CN 200610105541 A CN200610105541 A CN 200610105541A CN 1881547 A CN1881547 A CN 1881547A
Authority
CN
China
Prior art keywords
wafer
igbt
silicon
silicon wafer
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101055416A
Other languages
English (en)
Other versions
CN100527369C (zh
Inventor
梅野繁
大浦康浩
加藤浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of CN1881547A publication Critical patent/CN1881547A/zh
Application granted granted Critical
Publication of CN100527369C publication Critical patent/CN100527369C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

一种IGBT用硅晶片的制造方法，通过直拉法形成晶格间的氧浓度为7.0×1017原子/cm3或以下的硅锭，对该硅锭照射中子束掺杂磷后，切取晶片，在至少含有氧的氛围气中、在满足指定的式子的温度下，对该晶片进行氧化氛围气退火处理，并在前述晶片的一面侧上具有多晶硅层或应变层。

Description

IGBT用硅晶片及其制备方法
技术领域
本发明涉及适合用作绝缘栅型双极晶体管(IGBT)基板的硅晶片及其制备方法，特别是涉及通过直拉法(CZ法)形成的IGBT用硅晶片及其制备方法。
本申请要求享有于2005年6月9日申请的日本专利申请第2005-169929号的优先权，并且其内容在此引用。
背景技术
绝缘栅型双极晶体管(IGBT)的构成是在MOS电场效应晶体管(MOSFET)上附加空穴注入用PN结形成的结构，是在高电阻的n-型硅层表面侧面形成栅极和发射极，在背面侧面上经由PN结形成集电极的结构。IGBT是通过在介由硅氧化膜的栅上施加电压而控制发射极-集电极之间的电流的元件。IGBT具备的特征是，通过从集电极侧对位于栅以及发射极和集电极之间的n-型硅晶片注入空穴，从而能够降低导通电阻，并且即使在大电流流过的情况下也难以损坏。
如上所述，IGBT由于通过介由氧化膜的栅来控制电流，因而希望栅氧化膜没有缺陷。此外，由于电流在元件表面的发射极和背面的集电极之间流过，晶片内部的缺陷可以较大地影响IGBT的特性。因此，以前用于IGBT的硅层可以使用外延晶片或从通过FZ法(悬浮区熔法)形成的硅结晶切取的硅晶片。
然而，构成高耐压IGBT的n-型硅层的厚度必须为100μm左右，为了实现外延层的此厚度，外延生长过程需要很长时间，导致生产成本大幅增加。
此外，从通过FZ法形成的结晶得到的硅层，由于生产过程中掺杂的杂质量少，与用CZ法形成的晶体得到的硅晶片(CZ晶片)相比是缺陷较少的晶片，另一方面，用FZ法难以将晶片大口径化，存在晶片不适合大量生产的问题。
另一方面，从通过CZ法形成的结晶得到的硅晶片存在0.1～0.3μm大小的微小空洞这类缺陷。如果在晶片表面上该缺陷被暴露出来，则表现为凹坑。这些缺陷通常被称为COP(晶体取向粒子)，存在此COP的晶片不能直接用于IGBT。所以，最近，例如根据在国际公开第04/073057号小册子(专利文献1)中的记载，开发了对通过CZ法得到的晶片进行热处理而减少COP的晶片的制造方法。
在CZ法中由于能够拉出大直径的结晶，因而大口径晶片的制造容易，可以大量生产直径为300mm的晶片，适合于LSI的基板。然而，基于如下理由，CZ晶片(由CZ法形成的结晶得到的晶片)到目前为止还不能用于IGBT的基板。
首先，存在GOI(栅氧化膜完整性)合格率的问题。在单结晶培养时，过剩的空孔凝集，形成0.2～0.3μm大小的空隙缺陷，即COP。COP在表面暴露出来，形成凹坑，或者存在于表面附近的COP经热氧化进入氧化膜，从而导致GOI特性恶化，为了避免影响GOI特性，需要消减COP。
其次，存在电阻率变动的问题。用CZ法形成的硅结晶(CZ硅)含有1×1018原子/cm3左右的过剩的氧，如果受到450℃左右的低温热处理，则产生供氧体，基板的电阻率会发生变化，因而必需进行控制以免生成供氧体。
第三，存在电阻率均一性的问题。CZ硅的电阻率虽然能够通过添加到多结晶硅的掺杂剂的量来控制，但在IGBT基板上使用的磷(P)由于偏析系数小，所以在单结晶锭的长度方向上浓度变化大。因此，在一块单结晶硅锭中，得到电阻率合乎规格的晶片的范围很小。
第四，存在复合寿命降低的问题。如前所述，通常在CZ硅中含有1×1018原子/cm3左右的氧。因此，在设备工艺的热处理过程中，晶片中过剩的氧变成SiO2析出，导致复合寿命降低。
专利文献1中公开的技术由于能够消除使GOI特性降低的因素COP，因而能适用作为生产IGBT用硅晶片的技术。但是，在特许文献1中记载的方法还存在如下问题。即，即使在能够消除COP的氧浓度下，当其浓度高的情况下，会产生由于生成上述供氧体所导致的电阻率变化问题以及由于过剩氧的析出所导致的复合寿命恶化的问题。特别是，该复合寿命的恶化是IGBT用硅晶片中致命的缺点，如果包括重金属污染导致的寿命恶化的因素，而没有有效地防止，则可能无法用作IGBT用硅晶片。
本发明是根据上述问题而提出的，其目的在于提供一种从通过CZ法形成的硅锭得到的硅晶片，该硅晶片适用于IGBT，并提供该硅晶片的制造方法。
发明内容
为了实现上述目的，本发明采用以下结构。
本发明的IGBT用硅晶片的制造方法是：通过直拉法(CZ法)形成晶格间的氧浓度[Oi]为7.0×1017原子/cm3或以下的硅锭，对该硅锭照射中子束，掺杂磷后，切取晶片，在至少含有氧气的氛围气中、在满足下式(1)的温度T(℃)下，对该晶片进行氧化氛围气退火处理，在前述晶片的一面侧上形成多晶硅层或应变层。
[Oi]≤2.123×1021exp(-1.035/k(T+273))    (1)
其中，[Oi]是根据ASTM F-121(1979)标准的傅立叶变换红外分光光度法的测定值，k是波尔兹曼常数(8.617×10-5(eV/K))。
在上述IGBT用硅晶片的制造方法中，在形成前述硅锭时，优选掺杂氮，以形成氮浓度为2×1013原子/cm3～5×1015原子/cm3的硅锭。
在上述IGBT用硅晶片的制造方法中，在前述氧化氛围气退火后，优选对硅晶片表面进行抛光。
根据上述硅晶片的制造方法，通过使用晶格间的氧浓度为7×1017原子/cm3或以下的硅锭，可以提供一种优异的硅晶片，该硅晶片能防止由于在IGBT制造工序中生成氧析出物(BMD)而导致的复合寿命低下，以及防止形成供氧体所导致的电阻率变化。
另外，通过对硅锭照射中子，将一部分硅原子转换为磷，由此，能在硅锭中均匀地掺杂磷，得到电阻率均匀的晶片。此外，通过在上式(1)的条件下，在氧氛围气中，对晶片进行退火处理，可以在硅晶片表面形成氧化硅层，同时，晶格间的硅被注入到位于晶片内部的COP内部，从而完全填埋COP，从而可以完全消除COP。
这样得到的硅晶片其内部几乎不存在COP缺陷，而且从晶片面内以及同一锭中切取的晶片间的电阻率偏差变小。另外，也几乎不产生在IGBT制造工序中生成的BMD(体微缺陷)和电阻率的变化。由此，本发明的晶片适合用作绝缘栅型双极晶体管(IGBT)的基板。
另外，由于在一面侧上形成作为吸杂层的多晶硅层或应变层，所以可以除去IGBT制造工序中的重金属污染。
另外，根据上述硅晶片的制造方法，向硅锭掺杂氮，由此可以大幅度地减小锭中的COP的大小。通过在上述热处理条件下，对该锭进行退火处理，几乎可以完全消除COP。另外，通过在硅结晶中掺杂氮，还可以抑制滑动位错的产生。
另外，根据上述硅晶片的制造方法，通过在氧化氛围气中退火后，对晶片表面进行抛光，可以除去氧化氛围气退火后残留在表面附近的COP。如此，通过除去表面附近的COP，可以提高栅氧化膜的可靠性。
本发明的IGBT用硅晶片是通过前述任一项记载的制造方法得到的硅晶片。
另外，本发明的IGBT用硅晶片是从通过直拉法制造的硅锭切取的硅晶片，晶格间的氧浓度[Oi]为7.0×1017原子/cm3或以下且掺杂磷而形成的，在一面侧上形成多晶硅层或应变层，且晶片内部的COP密度为1×105个/cm3或以下，在800℃下进行4小时和在1000℃下进行16小时的2阶段的热处理后，结晶缺陷密度为5×107个/cm3或以下。更优选的是COP密度为1.0×104个/cm3或以下。
另外，在上述IGBT用硅晶片中，氮浓度优选为2×1013原子/cm3～5×1015原子/cm3。
上述硅晶片由于通过上述任一项记载的制造方法制造，所以在其内部几乎不存在有COP缺陷，而且从晶片面内以及同一锭中切取的晶片间的电阻率偏差变小。另外，在IGBT制造工序中，也几乎没有产生BMD和供氧体。由此，没有产生由COP缺陷引起的栅氧化膜的绝缘击穿，也没有产生由于生成BMD产生的复合寿命变差以及由供氧体引起的电阻率变化。因此，本发明的晶片适合用作绝缘栅型双极晶体管(IGBT)基板。
另外，上述硅晶片由于是掺杂磷的高电阻晶片，所以可适合用作IGBT的基板。另外，由于在一面侧上形成作为吸杂层的多晶硅层或应变层，所以可以除去IGBT制造工序中的重金属污染。
另外，上述硅晶片由于氮浓度为2×1013原子/cm3～5×1015原子/cm3，并且使用COP尺寸小的锭得到的晶片，所以可以几乎完全消除COP，适合作为IGBT的基板使用。另外，通过掺杂氮，还可以防止滑动位错，提高晶片的品质。
另外，在IGBT的制造工序中，存在各种加热工序，IGBT用硅晶片当然会接受到这些热量。本发明的硅晶片即使是在受到相当于IGBT的制造工序中的各种加热工序的热历史的情况下，电阻率也没有变化，而且也不会缩短寿命，可适合用作以IGBT为代表的各种器件的基板。
如上所述，根据本发明的硅晶片的制造方法，通过将晶格间的氧浓度极低的CZ硅锭在氧氛围气下退火，可以消除COP。另外，通过对硅锭照射中子，将一部分硅原子转换为磷，可得到电阻率均匀的晶片。
如此得到的硅晶片几乎不存在COP缺陷，而且电阻率均匀。由此，本发明晶片可适合用作绝缘栅型双极晶体管(IGBT)的基板。
附图说明
图1是表示晶片中的晶格间的氧浓度、退火温度和晶片中的COP可否消除的关系的图。
图2A和图2B是实施例1的晶片的X射线形貌照片。
图3A～图3D是实施例2和实施例3的晶片的X射线形貌照片。
图4A和图4B是表示实施例2的晶片的热处理前后的复合寿命的分布的分布图。
图5A和图5B是表示实施例3的晶片的热处理前后的复合寿命的分布的分布图。
图6A和图6B是表示实施例2的晶片的电阻率分布的图。
图7A和图7B是表示实施例3的晶片的电阻率分布的图。
具体实施方式
以下，对作为本发明的实施方案的IGBT用硅晶片的制造方法进行详细说明。
本实施方案的IGBT用硅晶片的制造方法是通过直拉法形成晶格间的氧浓度[Oi]为7.0×1017原子/cm3或以下的硅锭。接着，对该硅锭照射中子束，掺杂磷后，切取晶片。接着，在至少含有氧的氛围气中、满足下式(1)的温度T(℃)下，对该晶片进行退火处理。然后，在前述晶片的一面侧上形成多晶硅层或应变层。大致包括这些步骤。
[Oi]≤2.123×1021exp(-1.035/k(T+273))  (1)
其中，在上式(1)中，[Oi]是根据ASTM F-121(1979)的傅立叶变换红外分光光度法的测定值，k是波尔兹曼常数(8.617×10-5(eV/K))。
另外，在本实施方案的硅晶片的制造方法中，在形成硅锭时，优选掺杂氮，以形成氮浓度为2×1013原子/cm3～5×1015原子/cm3的硅锭。
氮浓度的测定可以使用二次离子质量分析法(简称为SIMS)。虽然在1×1013原子/cm3的台子上，难以用SIMS进行测量，但是可以从形成硅锭时添加的掺杂剂的量和氮的偏析系数计算硅锭的氮浓度。
另外，在本实施方案的硅晶片的制造方法中，在氧化氛围气退火处理前，通过喷砂法等在晶片背面也可形成应变层。
以下，对各工序进行详细说明。
晶格间的氧浓度[Oi]为7.0×1017原子/cm3或以下的硅锭可以通过直拉法(CZ法)制造。通过CZ法制造硅锭可以通过如下工序进行。首先，在拉晶装置的石英坩埚中投入多晶硅块，在氩氛围气中加热多晶硅块，形成硅熔液。接着，将种晶浸入硅熔液中，再边使种晶和石英坩埚旋转，边缓慢地将种晶缓慢向上提拉，在种晶之下生长单晶。作为此时的制造条件可以例示：以单晶成长速度为V(mm/分)，从单晶成长时的熔点到1350℃的温度梯度为G(℃/mm)时，将比值V/G控制在0.22～0.27左右。另外，作为其它条件可以例示：以石英坩埚的转数为0.05～0.5rpm，以氩氛围气的压力为30Torr，以及磁场强度为3500Gauss。通过使硅锭的晶格间的氧浓度[Oi]为7×1017原子/cm3或以下，可以防止在IGBT制造工序中产生供氧体。如果晶格间的氧浓度[Oi]超过7×1017原子/cm3，则在IGBT的制造工序中产生供氧体，改变IGBT的性质，所以不优选。
另外，通过掺杂氮而减小COP的大小，可以通过更短时间的退火消除COP。进而，通过掺杂氮，可以显现出氮产生的位错钉扎效果，可以抑制高温热处理产生的滑动位错。掺杂氮的方法可以是已知的方法等。例如，可将带有氮化膜的硅晶片和硅多晶原料一起熔解而掺杂。
接着，对制造的硅锭照射中子束。通过该照射中子束，将一部分硅原子转换为磷，由此将磷均匀地掺杂入硅锭，得到电阻率均匀的锭。在硅中存在有同位素硅Si(30Si)。通过中子照射，30Si转变为同位素31Si，然后核变换为稳定的同位素磷31(31P)。对n型的单晶硅来说，如果通过在提拉时往硅熔液中添加磷的方式掺杂磷，则锭的电阻率会沿着提拉方向变化。该电阻率的变化会导致IGBT性质变化。因此，在本发明中，必须是可以使锭整体的掺杂物浓度均匀的中子照射法。中子束的照射条件例如在3.0×1012个/cm2/s的中子束的位置中，在结晶转数约为2rpm下，照射约80小时即可。
这样照射了中子束的硅锭的电阻率为48Ω·cm～52Ω·cm左右。
接着，从硅锭切取晶片，根据需要进行抛光或蚀刻等后，根据需要通过喷砂法等形成应变层。
接着，在氧化氛围气中，对晶片进行退火处理。退火处理的氛围气可以至少含有氧。例如，可以是氮、氩等和氧的混和气。但是，为了缩短消除COP所需要的时间，优选为100％的氧气或氧气和水蒸气的混和气体。
另外，退火温度必须在满足下式(1)的温度T(℃)下进行。
[Oi]≤2.123×1021exp(-1.035/k(T+273))    (1)
在上式(1)中，[Oi]是晶片中的晶格间的氧浓度，是根据ASTM F-121(1979)的傅立叶变换红外分光光度法的测定值。另外，k是波尔兹曼常数(8.617×10-5(eV/K))。
上式(1)是实验求得的式子，通过在该式(1)的条件下退火，可以几乎完全消除晶片中的COP。更具体地，在晶格间的氧浓度[Oi]为7.0×1017原子/cm3时，退火温度T(℃)必须为1230℃或以上、且硅的熔点以下。如果温度相同，则必须是COP的大小越大，退火时间越长，所以不能一律规定退火时间。例如，在1150C下消除0.17μm的COP时，需要约2小时。如果结晶提拉时掺杂氮，则COP的大小变小，可以缩短退火所需要的时间。
另外，还可以改变升温时的氛围气和退火温度下退火时的氛围气。例如，在升温时，制成含有一部分氧的氛围气，在退火温度下退火时，可以是100％的氧氛围气。
接着，在晶片的一面上形成多晶硅层。本实施方案的硅晶片由于晶格间的氧浓度极低，所以无法期待氧产生的吸杂效果。因此，在氧化氛围气中退火后，必须在一面上形成作为吸杂层的多晶硅层，除去IGBT制造工序中的重金属污染。多晶硅层的厚度优选为0.5μm～2μm。如果厚度为0.5μm或以上，则可以充分发挥出吸杂效果；如果厚度为2μm或以下，则可以防止晶片翘曲。
如上制造的硅晶片的晶格间的氧浓度[Oi]为7×1017原子/cm3或以下，掺杂磷，在一面侧形成多晶硅层或应变层。另外，在晶片内部几乎不存在COP。另外，优选氮浓度为2×1013原子/cm3～5×1015原子/cm3，更优选的是磷浓度为4.3×1013原子/cm3～2.2×1014原子/cm3，电阻率为20Ω·cm～100Ω·cm左右。这种硅晶片可适合作为用于IGBT的基板。
另外，本实施方案的硅晶片适合用于IGBT，但是在IGBT的制造工序中存在各种加热工序，硅晶片当然会受到这些热。本实施方案的硅晶片即使是在受到相当于IGBT的制造工序中的各种加热工序的热历史的情况下，电阻率也没有变化，而且也不会缩短寿命，可适合用作以IGBT为代表的各种装置的基板。具体地，在接受800℃下4小时、1000℃下16小时的2阶段的热处理时，加热处理前后的寿命减少率在20％左右以内；即使在450℃下接受1小时的加热处理，电阻率为50Ω·cm时，电阻率的降低达到8％左右。
实施例
以下，通过实施例对本发明进行更详细地说明。
实施例1
首先，通过CZ法制造具有各种晶格间氧浓度的硅锭。具体地，将多晶硅块投入石英坩埚，在氩氛围气中，加热多晶硅块，成为硅熔液。接着，将种晶浸入硅熔液中，再边使种晶和石英坩埚旋转，边缓慢地将种晶提拉，使在种晶下方成长单晶。另外，以单晶成长速度为V(mm/分)，从单晶成长时的熔点到1350℃的温度梯度为G(℃/分)时，将比值V/G控制在0.27左右。如此制造由单晶形成的硅锭。硅锭的晶格间的氧浓度通过调节石英坩埚的转数和氩氛围气的压力控制。通过降低石英坩埚的转数，可以降低氧浓度，而且通过降低氩氛围气的压力也可以降低氧浓度。另外，通过采用MCZ法(施加磁场)，更简单、有效地制造低氧浓度的硅锭。如此，制造晶格间的氧浓度为3×1017原子/cm3～6×1017原子/cm3的硅锭。将所得的硅锭切片，切取晶片，进行蚀刻处理除去加工应变后，测定晶片中的COP密度，为3×106个/cm3～6×106个/cm3。COP密度使用Accent Optical Technologies公司的OPP(Optical PrecipitateProfiler)测定。
接着，对在和上述培育条件相同的条件下得到的硅锭照射中子束，掺杂磷。中子束是用射束3.0×1012个/cm2/s照射80小时。之后，切片硅锭，切取硅晶片。对切取的硅晶片进行磨擦、蚀刻等表面处理。
接着，将晶片装入退火装置，在氧化氛围气中进行退火处理。退火温度T(℃)设定为1050℃～1200℃之间。另外，退火的氛围气为100％的氧氛围气。如此，得到具有各种晶格间的氧浓度且在各种退火温度下热处理的直径为150mm的硅晶片。
对所得的硅晶片用OPP测定晶片中的COP密度。另外，为了避免硅晶片的一面和另一面的凹凸的影响，OPP进行的缺陷评价使用将两面抛光为镜面的晶片，将检测下限的大小设定为30nm。而且，在缺陷密度为4.4×104个/cm3或以下时，判断为消除了COP。
另外，晶片的晶格间的氧浓度是以ASTM F-121(1979)规定的傅立叶变换红外分光光度法为基准测定。结果如图1所示。在图1中，纵轴是晶片中的晶格间的氧浓度，横轴是退火温度。○标记是认为消除了COP的晶片，×标记是认为残留COP的晶片。
如图1所示，可以知道以虚线所示的边界线为界，在氧浓度高的一侧残留COP；在氧浓度低的一侧消除了COP。求得该边界线的近似方程为：
[Oi]≤2.123×1021exp(-1.035/k(T+273))    (2)
由此，判断退火温度的最佳范围是满足下式的温度。
[Oi]≤2.123×1021exp(-1.035/k(T+273))    (3)
接着，对通过热处理消除COP的晶片，使用X射线形貌法，确认有无滑动位错。对氧浓度为5.5×1017原子/cm3、热处理温度为1200℃的晶片，确认有无滑动时，如图2A和图2B所示，判断没有发现有滑动。
接着，在栅氧化膜厚度25nm、电极面积8mm2、判定电场强度11MV/cm下，评价GOI合格率，为100％。
实施例2
通过CZ法制造具有各种晶格间的氧浓度且掺杂氮的硅锭。具体地，在石英坩锅中投入多晶硅块，在氩氛围气中，加热多晶硅块，成为硅熔液。在该硅熔液中投入具有氮化膜的硅晶片作为氮源。接着，将种晶浸入硅熔液中，然后一边使种晶和石英坩埚旋转，一边缓慢地将种晶拉提，使在种晶之下成长单晶。另外，将单晶成长速度设定为1.2(mm/分)左右。如此，制造晶格间的氧浓度为3.5×1017原子/cm3、氮浓度为2.5×1014原子/cm3的硅锭。
对所得的硅锭测定COP密度，为2.0×107个/cm3。
接着，与实施例1同样地对硅锭照射中子束，掺杂磷。之后，切片硅锭，切取晶片。对切取的晶片进行磨擦、蚀刻等表面处理。
接着，将晶片装入退火装置，在氧化氛围气中进行退火处理。退火的温度条件是以5℃/分钟的升温速度，升温到1100℃，再以1℃/分钟的升温速度升温到1150℃，在1150℃的退火温度下保持3.5小时，再以2℃/分钟的降温速度降温到900℃。另外，退火温度满足上式(3)。另外，退火的氛围气是：在升温时为氧浓度3％的氮氛围气，达到退火温度后，为100％的氧氛围气。从投入炉子中到取出所需的时间为11.4小时。如此，得到直径为200mm的实施例2的硅晶片。
实施例3
除了没有在硅熔液中投入带有氮化膜的晶片以外，和实施例2同样地制造直径200mm的实施例3的硅晶片。该硅晶片的晶格间的氧浓度和实施例2相同。
实施例2和实施例3的评价
对实施例2和实施例3的硅晶片测定晶片中的COP密度。测定方法和测定条件与实施例1的情形相同。实施例2和实施例3的晶片的COP密度为4.4×104个/cm3或以下。因此，判断实施例2和实施例3在氧化氛围气中进行退火处理时消除了COP。
接着，针对实施例2和实施例3的晶片，通过X射线形貌法，观察滑动位错的产生情况。X射线形貌图像如图3A～图3D所示。如图3A～图3D所示，在各实施例的晶片的右斜下方产生滑动位错，但是在掺杂氮的实施例2中，滑动位错的长度为0.3～0.8cm左右；另一方面，在没有掺杂氮的实施例3中，滑动位错的长度为0.8～1.5cm左右，和实施例2相比，滑动位错略长。实施例2和实施例3相比，滑动位错更短，这认为是掺杂氮所表现出来的效果。
接着，在栅氧化膜厚度25nm、电极面积8mm2、判定电场强度11MV/cm下，评价GOI合格率，为95％或以上。
接着，对实施例2和实施例3的晶片测定复合寿命。测定复合寿命是针对实施例3和4的晶片以及对这些晶片进行指定的热处理的热处理后晶片进行的。复合寿命是通过μ-PCD法测定的。另外，热处理条件是模拟最低温度为350℃、最高温度为1150℃的IGBT的制造工序的热处理。图4A和图4B表示热处理前后的实施例2的晶片的寿命分布，图5A和图5B表示热处理前后的实施例3的晶片的寿命分布。另外，在表1中表示热处理前后的实施例2和3的寿命分布宽度和晶片总体的平均值。
                          表1
    热处理前           寿命(μ秒)
    平均值   分布宽度
  实施例2(掺杂氮)     热处理前     2242   1362～3021
    热处理后     1869   271～2688
  实施例3(未掺杂氮)     热处理前     2186   1792～2980
    热处理后     1832   1265～2463
如图4A、图4B和图5A、图5B以及表1所示，知道热处理会稍微缩短寿命，但是热处理后的寿命程度仍然是作为用于IGBT的基板足够的值。
然后，在从晶片至形成IGBT期间，对晶片进行各种加热处理。上述热处理条件是为了模拟直至IGBT制造之前晶片受到的热历史而确定的条件，进行该热处理的晶片可以看作是与IGBT基板受到几乎相同的热历史的基板。
如上所述，知道实施例2和3的晶片即使在加工为IGBT时，也有足够的寿命，适合作为IGBT等装置的基板使用。
接着，对加热处理前后的实施例2和实施例3的晶片测定电阻率。实施例2的结果如图6A和图6B所示，实施例3的结果如图7A和图7B所示。图6A和图7A是表示电阻率和电阻率测定部位的关系的图，图6B和图7B是表示晶片上的电阻率的测定部位的图。电阻率的测定部位如图6B和图7B所示，是晶片的中心点(1)、相对晶片的半径描绘1/2半径的圆时的假想线上的8个点(2～9)以及描绘比晶片的半径小5mm的半径圆时的假想线上的8个点(10～17)，一共17个位置。
如图6A、B和图7A、B所示，知道即使进行热处理，电阻率也几乎没有变化。另外，还知道掺杂氮的实施例2和没有掺杂氮的实施例3之间几乎没有发现电阻率差。这些结果表示由于结晶的氧浓度足够低，抑制供热体和N-O供体(氮和氧的复合体)的产生。另外，如果将中心点(1)以及1/2半径测定点(2～9)和外缘部测定点(10～17)相比较，知道电阻率出现2～3Ω·cm的差。该差如果考虑到晶片整体的电阻率有60～64Ω·cm，则在品质上没有特别的问题，适合作为用于IGBT的基板使用。
实施例4
通过调节石英坩锅的转数和氩氛围气的压力，在氧浓度5.6×1017原子/cm3(样品No.1)、7.0×1017原子/cm3(样品No.2)、8.1×1017原子/cm3(样品No.3)、9.5×1017原子/cm3(样品No.4)下，提拉出掺杂约3×1014原子/cm3的氮的4个等级的硅单晶。对这些锭照射中子，使电阻率为50Ω·cm。从这些锭切取直径为150mm的晶片，在100％氧氛围气中、1200℃下进行1小时退火，将表面镜面抛光，制造样品晶片No.1～No.4。
在和实施例1相同的条件下，对各样品晶片评价GOI合格率。另外，对各样品晶片进行800℃下4小时、1000℃下16小时的2阶段的热处理，调查2阶段热处理前后的寿命变化。另外，对各样品在450℃下进行1小时热处理，调查热处理前后的结晶缺陷密度和2阶段热处理前后的寿命变化。另外，对各样品晶片在450℃下进行1小时热处理，调查热处理前后的电阻率变化。这里，在800℃下进行4小时和1000℃下进行16小时2阶段热处理使为了评价氧析出性质而进行的典型的热处理，在450℃下进行1小时的热处理是假设IGBT制造工序的后半部分中进行的铝布线的烧结处理的热处理。对IGBT基板要求的电阻率的公差典型地为8％左右，本实施例的电阻率的目标值为50Ω·cm，所以允许的范围是46～54Ω·cm。评价结果如表2所示。
                                        表2
  样品No.     No.1   No.2   No.3   No.4
  [Oi](原子/cm3)     5.6×1017   7.0×1017   8.1×1017   9.5×1017
  GOI合格率(％)     99.1   27.0   26.6   24.9
  结晶缺陷密度(个/cm3)     4.4×104以下   5.0×107   2.2×108   7.2×108
  寿命(μs)   热处理前     2095   1986   2024   1956
  热处理后     2056   1932   97   56
  电阻率(Ω·cm)   热处理前     50.1   50.2   49.9   50.3
  热处理后     48.0   46.4   25.8   23.8
首先，对GOI合格率进行说明。只有No.1样品晶片几乎为100％，这是因为在退火温度1200℃下，只有No.1样品的氧浓度满足式(1)的条件。同时，为了消除No.2、3、4各样品晶片的COP，必须分别在1226℃或以上、1253℃或以上、1285℃或以上的温度下进行退火。
接着，在800℃下进行4小时和在1000℃下进行16小时的2阶段热处理后，对通过OPP测定的结晶缺陷密度和寿命进行叙述。No.1没有检测出缺陷，这是因为通过氧退火消除COP，且在2阶段热处理中，没有产生氧析出物(BMD)。由于没有产生BMD，所以寿命也没有降低。No.2检测出5.0×1017个/cm3的缺陷，但是考虑到其密度，检测出的缺陷大部分是COP。因此，寿命几乎不会降低。
No.3和No.4由于通过2阶段热处理产生BMD，所以寿命降低。
最后，对电阻率进行说明。在450℃下进行1小时热处理产生的供氧体浓度随晶片氧浓度的增加一起增加，所以依照No.1、No.2、No.3、No.4的顺序，电阻率下降。因此，No.1和No.2以外的样品晶片偏离允许范围50Ω·cm±8％(46～54Ω·cm)的规格。
知道如果仅仅是只消除了COP，可以提高氧化氛围气中的退火温度，但是为了防止BMD产生导致的寿命降低，防止电阻率降低，氧浓度必须为7×1017原子/cm3或以下。
以上，对本发明优选的实施例进行说明，但是本发明并不限于这些实施例。在不脱离本发明的宗旨的范围内，可以进行结构添加、省略、替换和其它改变。本发明不受到前述说明的限定，只受附加的权利要求的范围的限定。

Claims (7)

1、一种IGBT用硅晶片的制造方法，其特征在于通过直拉法形成晶格间的氧浓度[Oi]为7.0×1017原子/cm3或以下的硅锭，对前述硅锭照射中子束，掺杂磷后，切取晶片，在至少含有氧的氛围气中、在满足下式(1)的温度T(℃)下，对该晶片进行氧化氛围气退火处理，并在前述晶片的一面侧上形成多晶硅层或应变层，
[Oi]≤2.123×1021exp(-1.035/k(T+273))    (1)
其中，[Oi]是根据ASTM F-121(1979)规定的傅立叶变换红外分光光度法的测定值，k是波尔兹曼常数(8.617×10-5(eV/K))。
2、根据权利要求1所记载的IGBT用硅晶片的制造方法，其中在形成前述硅锭时，掺杂氮，形成氮浓度为2×1013原子/cm3～5×1015原子/cm3的硅锭。
3、根据权利要求1或2所记载的IGBT用硅晶片的制造方法，其特征在于：在前述氧化氛围气退火后，对晶片表面进行抛光。
4、一种IGBT用硅晶片，其特征在于：该硅晶片是通过权利要求1或2所记载的制造方法得到的。
5、一种IGBT用硅晶片，其特征在于：该硅晶片是通过权利要求3所记载的制造方法得到的。
6、一种IGBT用硅晶片，它是从通过直拉法制造的硅锭切取的IGBT用硅晶片，其中晶格间的氧浓度[Oi]为7.0×1017原子/cm3或以下且掺杂磷，在一面侧形成多晶硅层或应变层，而且晶片内部的COP密度为4.4×104个/cm3或以下，在800℃下进行4小时和在1000℃下进行16小时的2阶段的热处理后，结晶缺陷密度为5×107个/cm3或以下。
7、根据权利要求6所记载的IGBT用硅晶片，其中氮浓度为2×1013原子/cm3～5×1015原子/cm3。
CNB2006101055416A 2005-06-09 2006-06-07 Igbt用硅晶片及其制备方法 Active CN100527369C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005169929A JP5188673B2 (ja) 2005-06-09 2005-06-09 Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2005169929 2005-06-09

Publications (2)

Publication Number Publication Date
CN1881547A true CN1881547A (zh) 2006-12-20
CN100527369C CN100527369C (zh) 2009-08-12

Family

ID=36888973

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101055416A Active CN100527369C (zh) 2005-06-09 2006-06-07 Igbt用硅晶片及其制备方法

Country Status (5)

Country Link
US (2) US7344689B2 (zh)
EP (1) EP1732114B1 (zh)
JP (1) JP5188673B2 (zh)
KR (1) KR100724329B1 (zh)
CN (1) CN100527369C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
CN101908486B (zh) * 2009-06-08 2012-05-23 刘有 将中子嬗变掺杂横向磁场直拉硅用于半导体器件的方法
CN101638807B (zh) * 2008-07-31 2012-12-12 科发伦材料株式会社 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
CN103328696A (zh) * 2011-01-24 2013-09-25 信越半导体股份有限公司 单晶硅晶片的制造方法及退火晶片
CN106591948A (zh) * 2017-01-21 2017-04-26 台州市能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
DE102007009281B4 (de) * 2007-02-26 2013-03-14 Infineon Technologies Austria Ag Verfahren zum Erzeugen von Materialausscheidungen und Halbleitermaterialscheibe sowie Halbleiterbauelemente
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JPWO2009025339A1 (ja) * 2007-08-21 2010-11-25 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5387408B2 (ja) * 2007-08-21 2014-01-15 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) * 2007-08-21 2010-11-25 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) * 2007-08-21 2013-10-02 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
EP2112254A3 (en) * 2008-03-05 2011-06-01 Sumco Corporation Silicon substrate and manufacturing method thereof
JP5560546B2 (ja) * 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5434239B2 (ja) * 2009-04-30 2014-03-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5515406B2 (ja) 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5906006B2 (ja) * 2010-05-21 2016-04-20 株式会社Sumco シリコンウェーハの製造方法
JP2013030723A (ja) * 2011-06-24 2013-02-07 Covalent Materials Corp シリコンウェーハの製造方法
JP2013048137A (ja) * 2011-08-29 2013-03-07 Covalent Silicon Co Ltd シリコンウェーハの製造方法
JP5590002B2 (ja) * 2011-10-12 2014-09-17 信越半導体株式会社 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP5965607B2 (ja) * 2011-10-19 2016-08-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8941161B2 (en) * 2013-05-07 2015-01-27 International Business Machines Corporation Semiconductor device including finFET and diode having reduced defects in depletion region
US9911563B2 (en) 2013-07-31 2018-03-06 Analog Devices Global MEMS switch device and method of fabrication
JP6268948B2 (ja) * 2013-11-07 2018-01-31 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
US20150170911A1 (en) * 2013-12-16 2015-06-18 Analog Devices Technology Silicon substrate suitable for use with an rf component, and an rf component formed on such a silicon substrate
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052189B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6428945B2 (ja) 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1261715A (en) 1984-07-06 1989-09-26 General Signal Corporation Apparatus and process for growing monocrystals of semiconductor materials from shallow crucibles by czochralski technique
JPS6124240A (ja) * 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
JPS61114537A (ja) * 1984-11-09 1986-06-02 Nec Corp シリコン半導体基板
JPS62202528A (ja) * 1986-03-03 1987-09-07 Toshiba Corp 半導体基板の製造方法
JPS62257723A (ja) * 1986-04-30 1987-11-10 Toshiba Ceramics Co Ltd シリコンウエ−ハの製造方法
JPH0543384A (ja) 1991-06-03 1993-02-23 Sumitomo Metal Ind Ltd 結晶成長方法
JP2762183B2 (ja) * 1991-09-17 1998-06-04 三菱マテリアル株式会社 シリコン基板の製造方法
JPH0738102A (ja) * 1993-07-20 1995-02-07 Fuji Electric Co Ltd 高耐圧半導体装置の製造方法
JP3310127B2 (ja) * 1995-01-31 2002-07-29 株式会社日立製作所 半導体装置及びその製造方法
EP0889510B1 (en) * 1996-06-28 2007-08-15 Sumco Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
WO1998005063A1 (fr) * 1996-07-29 1998-02-05 Sumitomo Sitix Corporation Plaquette epitaxiale en silicium et son procede de fabrication
JPH1055975A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置用シリコン結晶体
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10275812A (ja) * 1997-03-28 1998-10-13 Toyota Central Res & Dev Lab Inc 半導体装置
JP3165071B2 (ja) 1997-05-09 2001-05-14 日本電気株式会社 半導体基板及びその製造方法
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
EP1035235A4 (en) 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP3770013B2 (ja) 1999-11-16 2006-04-26 株式会社Ｓｕｍｃｏ 単結晶引上方法
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
EP1295324A1 (en) * 2000-06-30 2003-03-26 MEMC Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6893499B2 (en) * 2000-06-30 2005-05-17 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and method for manufacturing the same
JP2002029891A (ja) 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法
DE60141611D1 (de) * 2000-09-19 2010-04-29 Memc Electronic Materials Mit stickstoff dotiertes silizium das im wesentlichen frei von oxidationsinduzierten stapelfehlern ist
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
US6682597B2 (en) * 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
DE10052411B4 (de) * 2000-10-23 2008-07-31 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer
JP4723071B2 (ja) * 2000-10-24 2011-07-13 信越半導体株式会社 シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
JP2004073057A (ja) 2002-08-14 2004-03-11 Ito En Ltd 茶飲料の加温劣化抑制方法及び茶飲料
KR100486877B1 (ko) * 2002-10-15 2005-05-03 주식회사 실트론 저융점 도판트 주입관이 설치된 실리콘 단결정 성장 장치및 저융점 도판트 주입 방법
EP1513193A4 (en) 2003-02-14 2007-02-28 Sumco Corp PROCESS FOR PRODUCING A SILICON WAFER
US7704318B2 (en) * 2003-02-25 2010-04-27 Sumco Corporation Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2005322712A (ja) * 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板，半導体装置，およびそれらの製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US7214267B2 (en) * 2004-05-12 2007-05-08 Sumitomo Mitsubishi Silicon Silicon single crystal and method for growing silicon single crystal
WO2006003812A1 (ja) * 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
US7067005B2 (en) * 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4720163B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7306676B2 (en) * 2005-06-20 2007-12-11 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
US7384480B2 (en) * 2005-06-20 2008-06-10 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007022864A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の製造方法
US7300517B2 (en) * 2005-08-02 2007-11-27 Sumco Corporation Manufacturing method of hydrogen-doped silicon single crystal
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101638807B (zh) * 2008-07-31 2012-12-12 科发伦材料株式会社 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
CN101908486B (zh) * 2009-06-08 2012-05-23 刘有 将中子嬗变掺杂横向磁场直拉硅用于半导体器件的方法
CN103328696A (zh) * 2011-01-24 2013-09-25 信越半导体股份有限公司 单晶硅晶片的制造方法及退火晶片
CN103328696B (zh) * 2011-01-24 2016-05-11 信越半导体股份有限公司 单晶硅晶片的制造方法及退火晶片
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
CN106591948A (zh) * 2017-01-21 2017-04-26 台州市能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法

Also Published As

Publication number Publication date
JP5188673B2 (ja) 2013-04-24
EP1732114B1 (en) 2018-12-05
EP1732114A3 (en) 2009-09-23
US20080102287A1 (en) 2008-05-01
US20070000427A1 (en) 2007-01-04
EP1732114A2 (en) 2006-12-13
US7846252B2 (en) 2010-12-07
US7344689B2 (en) 2008-03-18
KR100724329B1 (ko) 2007-06-04
CN100527369C (zh) 2009-08-12
KR20060128662A (ko) 2006-12-14
JP2006344823A (ja) 2006-12-21

Similar Documents

Publication Publication Date Title
CN1881547A (zh) Igbt用硅晶片及其制备方法
KR100928885B1 (ko) Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
CN1155074C (zh) 从低缺陷密度的单晶硅上制备硅-绝缘体结构
US8231852B2 (en) Silicon wafer and method for producing the same
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
US8920560B2 (en) Method for manufacturing epitaxial wafer
CN1692482A (zh) 硅片的制造方法
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
CN1697130A (zh) 硅晶片以及用于制造硅晶片的方法
CN101187058A (zh) 硅半导体晶片及其制造方法
CN100342503C (zh) 退火晶片及退火晶片的制造方法
CN101080515A (zh) 单晶的制造方法及退火晶片的制造方法
CN1110838C (zh) 硅基片及其制造方法
KR102057086B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
KR100959624B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
CN110730831A (zh) 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
CN1668786A (zh) 外延生长用硅晶片及外延晶片及其制造方法
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
CN1289720C (zh) 具有受控缺陷分布的硅晶片及其制法
EP2159828B1 (en) Silicon wafer and method for producing the same
CN112176414A (zh) 碳掺杂单晶硅晶圆及其制造方法
JP4609029B2 (ja) アニールウェーハの製造方法
JP2004158526A (ja) ディスクリート素子用基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant