JP2004158526A - ディスクリート素子用基板およびその製造方法 - Google Patents
ディスクリート素子用基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004158526A JP2004158526A JP2002320866A JP2002320866A JP2004158526A JP 2004158526 A JP2004158526 A JP 2004158526A JP 2002320866 A JP2002320866 A JP 2002320866A JP 2002320866 A JP2002320866 A JP 2002320866A JP 2004158526 A JP2004158526 A JP 2004158526A
- Authority
- JP
- Japan
- Prior art keywords
- concentration impurity
- diffusion layer
- substrate
- impurity diffusion
- discrete element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】基板の面内比抵抗の均一性に優れ、ディスクリート素子の諸特性および歩留の向上を図ることができるディスクリート素子用基板を提供する。また、前記ディスクリート素子用基板を、効率的に、かつ、低コストで得ることができる製造方法を提供する。
【解決手段】半導体ウエハの両表面に高濃度不純物拡散層を形成する工程と、前記ウエハを厚さ半分の位置で切断し、該切断面を研削および鏡面加工する工程と、前記鏡面加工面に低濃度不純物拡散層を形成する工程とを備えている製造方法を用いて、低濃度不純物半導体ウエハの両面に、不純物が拡散された基板であって、片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板を得る。
【選択図】 なし
【解決手段】半導体ウエハの両表面に高濃度不純物拡散層を形成する工程と、前記ウエハを厚さ半分の位置で切断し、該切断面を研削および鏡面加工する工程と、前記鏡面加工面に低濃度不純物拡散層を形成する工程とを備えている製造方法を用いて、低濃度不純物半導体ウエハの両面に、不純物が拡散された基板であって、片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板を得る。
【選択図】 なし
Description
【０００１】
【発明の属する技術分野】
本発明は、トランジスタ、ダイオード、サイリスタ等のディスクリート（個別）素子用基板およびその製造方法に関し、より詳細には、高濃度不純物拡散層および低濃度不純物拡散層の２層構造からなるディスクリート素子用基板およびその製造方法に関する。
【０００２】
【従来の技術】
半導体は、ＩＣ（集積回路）と、トランジスタ、ダイオード、サイリスタ等のディスクリート素子とに大別される。
いずれも、主に、シリコン単結晶ウエハを基板材料として製造されるが、ＩＣの場合には、その作業領域は基板の極表面に限られるのに対して、ディスクリート素子の場合には、その基板自体の構造が、該素子の特性に大きな影響を及ぼす点で相違する。このため、ＩＣおよびディスクリート素子に用いられる基板は、通常、それぞれ異なる方法により製造される。
【０００３】
前記ディスクリート素子用基板としては、不純物が拡散された半導体ウエハ、いわゆる拡散ウエハが、多く用いられている。その不純物濃度は、比抵抗を決定する要素であり、ディスクリート素子の用途、要求される特性等に応じて精密に調整される。
【０００４】
ディスクリート素子用基板（拡散ウエハ）は、従来は、特許文献１または２に記載されたような方法により製造されていた。従来の拡散ウエハの製造工程を具体的に図３に示す。
まず、リン（Ｐ）ドープＮ型シリコン単結晶ウエハ５（図３（ａ））に、その両面から、不純物としてリンをより高濃度で拡散させた後、該ウエハを厚さ半分の位置で切断し、２枚のウエハとする（図３（ｂ））。
次に、切断面を研削加工した後（図３（ｃ））、さらに、鏡面加工を施して、Ｎ型拡散ウエハに仕上げる（図３（ｄ））。
なお、図３においては、リンドープＮ型拡散ウエハについて示したが、ヒ素（Ａｓ）もしくはその他の不純物ドープの場合、ホウ素（Ｂ）、ガリウム（Ｇａ）等をドープしたＰ型拡散ウエハの場合も、同様の工程により製造される。
【０００５】
上記のように製造された拡散ウエハは、ディスクリート素子、例えば、図４に示すようなトランジスタに適用される。
図４に示すトランジスタは、前記Ｎ型拡散ウエハの高濃度不純物拡散層（コレクタ）４および、前記Ｎ型拡散ウエハの低濃度不純物拡散層５に、さらに形成されたＰＮ接合、すなわち、Ｐ型拡散層（ベース）６およびＮ型高濃度不純物拡散層（エミッタ）７により構成されている。
【０００６】
図４に示したようなトランジスタ等のディスクリート素子においては、低濃度不純物拡散層５の抵抗特性が、該素子の諸特性にとって重要な要素であり、特に、基板の面内比抵抗の均一性が重要である。すなわち、素子形成層における面内比抵抗のバラツキは１０％以下とすることが求められていた。
【０００７】
これに対しては、例えば、Ｎ型拡散ウエハ製造の際、中性子を照射することによって、抵抗均一性に優れたシリコン単結晶が得られることが知られており、該シリコン単結晶の製造方法によれば、中性子照射後の面内比抵抗のバラツキは、５％程度となる。
【０００８】
しかしながら、中性子照射を行うためには、原子炉が必要であり、長い照射時間を必要とする低抵抗シリコン単結晶は、製造コストが非常に高くなり、また、残留放射能の影響も大きく、実用化に際しては大きな課題を有していた。
したがって、中性子照射により、比抵抗２０Ω・ｃｍ以下のシリコン単結晶を製造することは、実際上、困難であった。
【０００９】
そこで、約２０Ω・ｃｍ以下の比抵抗が要求されるディスクリート素子に用いられるシリコン単結晶には、前記中性子照射されたシリコン単結晶の代わりに、チョクラルスキー（ＣＺ）法またはフロートゾーン（ＦＺ）法により得られたシリコン単結晶を用いることが求められた。
【００１０】
【特許文献１】
特許第２８３２１８４号公報
【特許文献２】
特開平１−２９３６１３号公報
【００１１】
【発明が解決しようとする課題】
上記ＣＺ法は、石英るつぼ中のシリコン原料融液に種結晶を浸して、回転させながらシリコン単結晶を成長させて、引上げる方法であるが、この方法は、不純物の偏析現象により、比抵抗分布が引上げ方向に沿って変化するため、求められる比抵抗を有する部分を得るためには、製造コストが高いものとなっていた。
特に、ディスクリート素子用のシリコン単結晶の規格比抵抗は、許容範囲が非常に狭く、従来のディスクリート素子用基板の製造方法で、基板材料として用いることができるシリコン単結晶の収率も非常に低いものであった。例えば、規格比抵抗８〜１２Ω・ｃｍのＮ型シリコン単結晶の場合には、原料のシリコン融液に対して高々４０％程度の収率でしか得ることができなかった。
しかも、ウエハの面内比抵抗のバラツキは５〜１０％であり、中性子照射の場合は約５％であるのと比較して、均一性に劣るものであった。
【００１２】
一方、ＦＺ法は、表面張力により支えられた溶融帯を上方に移動させて、単結晶を成長させる方法であり、ＣＺ法と比較して、製造コストも低く、結晶成長時の軸方向における比抵抗の均一性には優れているが、結晶径方向、すなわち、ウエハの面内比抵抗の均一性に劣っている。これも、ＣＺ法の場合と同様に、不純物の偏析現象に起因するものである。
最近のＦＺ法の技術進歩により、ウエハの面内比抵抗のバラツキは１２％近くにまで抑制されたが、それでもなお、中性子照射の場合と比較して約倍と劣るものであった。
【００１３】
近年、ディスクリート素子に要求される抵抗特性等の規格は、ますます厳しくなってきており、その基板材料としては、従来のＣＺ法およびＦＺ法により製造されたシリコン単結晶では、要求に応じることができるディスクリート素子用基板の製造は困難な状況となってきた。
【００１４】
上記のように、ディスクリート素子用基板には、より厳格かつ均一性に優れた抵抗特性が要求されるようになってきたが、基板材料となるシリコン単結晶の製造の観点からは、コスト面、実用面等において、限界に達していた。
【００１５】
本発明は、上記技術的課題を解決するためになされたものであり、シリコン単結晶ウエハからディスクリート素子用基板を製造する工程自体に着目し、基板の面内比抵抗の均一性に優れており、ディスクリート素子の諸特性および歩留の向上を図ることができるディスクリート素子用基板を提供することを目的とするものである。
また、前記ディスクリート素子用基板を、効率的に、かつ、低コストで得ることができる製造方法を提供することも目的とする。
【００１６】
【課題を解決するための手段】
本発明に係るディスクリート素子用基板は、低濃度不純物半導体ウエハの両面に、不純物が拡散された基板であって、片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなることを特徴とする。
このように、低濃度不純物半導体ウエハの両面のそれぞれに、異なる濃度の不純物拡散層、すなわち、高濃度不純物拡散層と、前記ディスクリート素子に要求される比抵抗となるように制御された低濃度不純物拡散層との２層を形成することにより、ディスクリート素子の諸特性および歩留の向上を図ることができる。
【００１７】
前記ディスクリート素子用基板は、前記低濃度不純物拡散層の面内比抵抗のバラツキが１０％以下であることが好ましい。
ディスクリート素子の諸特性および歩留の向上の観点から、上記のように、素子形成層である低濃度不純物拡散層の面内比抵抗の均一性に優れたものであることが好ましい。
【００１８】
前記ディスクリート素子用基板においては、前記低濃度不純物拡散層の表面比抵抗が２０Ω・ｃｍ以下であることが好ましい。
このような表面比抵抗を有するディスクリート基板は、中性子照射による方法では得ることが困難であるのに対して、上記本発明に係るディスクリート基板は、コスト、品質において、より優れた効果を奏するものである。
【００１９】
本発明に係るディスクリート素子用基板の製造方法は、半導体ウエハの片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板の製造方法において、半導体ウエハの両表面に高濃度不純物拡散層を形成する工程と、前記ウエハを厚さ半分の位置で切断し、該切断面を研削および鏡面加工する工程と、前記鏡面加工面に低濃度不純物拡散層を形成する工程とを備えていることを特徴とする。
上記製造方法によれば、面内比抵抗の均一性に優れた素子形成層を備えたディスクリート素子用基板を、効率的に、かつ、低コストで得ることができる。
【００２０】
また、本発明に係るディスクリート素子用基板の製造方法は、半導体ウエハの片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板の製造方法において、前記ウエハの両面に、異なる濃度で不純物を導入した後、前記不純物を厚さ方向に同時に拡散させることにより、高濃度不純物拡散層および低濃度不純物拡散層を形成させることを特徴とする。
このように、低濃度不純物拡散層および高濃度不純物拡散層を、高温拡散等により同時に形成することにより、製造工程の簡略化、効率化を図ることができる。
【００２１】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
本発明に係るディスクリート素子用基板は、低濃度不純物半導体ウエハの両面に、不純物が拡散された基板であって、片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなることを特徴とするものである。
すなわち、ディスクリート素子に要求される比抵抗よりも高抵抗の半導体ウエハに、高濃度不純物拡散層と、前記ディスクリート素子に要求される比抵抗となるように制御された低濃度不純物拡散層との２層の拡散層が形成されているものである。
【００２２】
前記ディスクリート素子用基板においては、前記低濃度不純物拡散層の面内比抵抗のバラツキが１０％以下であることが好ましい。
ディスクリート素子は、低濃度不純物拡散層側に形成され、比抵抗は、拡散不純物量により制御されることから、ディスクリート素子の諸特性および歩留の向上の観点から、上記のように、該低濃度不純物拡散層の面内比抵抗は、均一性に優れたものであること、すなわち、バラツキが１０％以下であることが好ましい。
【００２３】
また、前記低濃度不純物拡散層の表面比抵抗は、上述した中性子照射による方法によっては、２０Ω・ｃｍ以下のものを得ることは困難であるが、本発明に係るディスクリート基板は、コスト、品質において、より優れた効果が得られるものであり、その表面比抵抗は２０Ω・ｃｍ以下であることが好ましい。
【００２４】
なお、本発明において用いられる前記低濃度不純物半導体ウエハは、その半導体単結晶の製造方法については、特に限定されないが、単結晶育成時に、より高抵抗の半導体単結晶が得られることが好ましく、例えば、磁場印加チョクラルスキー（ＭＣＺ）法により製造されたものが好適である。
【００２５】
上記のような本発明に係るディスクリート素子用基板は、本発明に係る製造方法により、効率的に、かつ、低コストで得ることができる。
本発明に係るディスクリート素子用基板は、半導体ウエハの片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板の製造方法において、半導体ウエハの両表面に高濃度不純物拡散層を形成する工程と、前記ウエハを厚さ半分の位置で切断し、該切断面を研削および鏡面加工する工程と、前記鏡面加工面に低濃度不純物拡散層を形成する工程とを備えていることを特徴とするものである。
上記のように、ディスクリート素子は、低濃度不純物拡散層側に形成され、その不純物拡散濃度により、比抵抗が変動する。本発明においては、切断により露出した非拡散層側に、新たに低濃度不純物を導入して拡散層を形成することにより、基板材料である単結晶成長時の偏析現象の影響を受けることなく、面内比抵抗の均一性に優れた素子形成層を得ることができる。
【００２６】
また、基板材料としては、従来は、予め素子形成面に要求される比抵抗となるように不純物をドープした高価なシリコン単結晶を用いていたが、本発明においては、比抵抗の調整を後工程で行うことができるため、基板材料の比抵抗値は、前記低濃度不純物拡散層に求められる比抵抗値の約１０倍以上であれば十分である。このため、従来のような高価なシリコン単結晶を用いる必要はなく、原料コストの削減を図ることもできる。
例えば、従来のＣＺ法により製造されたシリコン単結晶を基板材料とした場合と比較して、約１０％のコスト削減が可能となり、また、ＦＺ法により製造されたシリコン単結晶を基板材料とした場合と比較して、低濃度不純物拡散層の面内比抵抗は約１／２のバラツキとすることができる。
【００２７】
なお、前記シリコン単結晶の比抵抗値は、上記のように、形成される低濃度不純物拡散層に要求される面内比抵抗値の約１０倍以上であることが好ましいが、該低濃度不純物拡散層の面内比抵抗のバラツキが１０％以下となるのであれば、低濃度不純物拡散層に要求される面内比抵抗値の５倍程度でも十分である。
例えば、比抵抗１０Ω・ｃｍの低濃度不純物拡散層を形成する場合、ウエハの面内比抵抗５０Ω・ｃｍ、バラツキ２０％のシリコン単結晶ウエハを用いたとしても、本発明に係る製造方法によれば、拡散層形成後の面内比抵抗のバラツキは２〜３％程度となり、面内比抵抗の均一性に優れたディスクリート素子用基板が得られる。
【００２８】
具体的には、図１に示すような製造工程を経て、本発明に係るディスクリート素子用基板を製造することができる。
例えば、ＭＣＺ法により製造されたシリコン単結晶ウエハ１（図１（ａ））を、酸素、窒素およびＰＯＣｌ３雰囲気下、１０００〜１５００℃程度で熱処理して、ウエハの両面に、高濃度の不純物（リン）含有層２’を形成する（図１（ｂ））。
次に、前記ウエハ両面に生成したリンガラスを除去した後、Ａｒ雰囲気下、１０００〜１５００℃程度で、数日〜数週間熱処理し、厚さ数十〜数百μｍの高濃度不純物（リン）拡散層２を形成する（図１（ｃ））。
このウエハを厚さ１／２の位置で切断し、切断面を研削後、鏡面加工した後（図１（ｄ））、該鏡面加工面側から、イオン注入Ｉにより、所定濃度の不純物（リン）を導入する（図１（ｅ））。
この不純物（リン）を導入したウエハを、酸素／Ａｒ混合雰囲気下、１０００〜１５００℃で熱処理し、所定厚さの低濃度不純物（リン）拡散層３を形成することにより、ディスクリート素子用基板が得られる（図１（ｆ））。
【００２９】
また、本発明に係るディスクリート素子用基板の製造方法は、半導体ウエハの両面に、異なる濃度で不純物を導入した後、前記不純物を厚さ方向に同時に拡散させて、高濃度不純物拡散層および低濃度不純物拡散層を形成させることにより、上記のような２層構造からなるディスクリート素子用基板を得るものである。このように、低濃度不純物拡散層および高濃度不純物拡散層を、高温拡散等により同時に形成することにより、長時間を要する拡散工程を短縮化することができ、製造工程の簡略化、効率化を図ることができる。
【００３０】
具体的には、図２に示すような製造工程を経て、本発明に係るディスクリート素子用基板を製造することができる。
まず、上記図１に示した製造工程と同様にして、シリコン単結晶ウエハ１（図２（ａ））の両面に、高濃度の不純物（リン）含有層２’を形成する（図２（ｂ））。
次に、前記ウエハ両面に生成したリンガラスを除去した後、このウエハを厚さ１／２の位置で切断し、切断面を研削後、鏡面加工する（図２（ｃ））。
そして、前記鏡面加工面側から、イオン注入Ｉにより、所定濃度の不純物（リン）を導入する（図２（ｄ））。
このウエハを、酸素／Ａｒ混合雰囲気下、１０００〜１５００℃程度で、数日〜数週間熱処理し、リンをウエハ両面から同時に拡散させ、鏡面加工面側に所定濃度の低濃度不純物（リン）拡散層３、裏面側に高濃度不純物（リン）拡散層２を形成することにより、ディスクリート素子用基板が得られる（図２（ｅ））。
【００３１】
本発明においては、低濃度不純物拡散層を形成する際の不純物の導入方法は、不純物が均等に導入され、基板の面内比抵抗のバラツキを小さくすることができれば、特に制限されるものではないが、例えば、イオン注入法が好適である。
また、不純物の導入または拡散工程においては、シリコン単結晶ウエハの表面は、シリコンが露出した状態であっても差し支えないが、表面にシリコン酸化膜等の保護膜を形成しておいてもよい。
【００３２】
また、不純物拡散層を形成するために導入される不純物としては、通常用いられるドーパントを用いることができる。ディスクリート素子用基板を、Ｎ型拡散ウエハとして得る場合には、例えば、リン（Ｐ）、ヒ素（Ａｓ）等をドーパントとし、また、Ｐ型拡散ウエハとして得る場合には、ホウ素（Ｂ）、ガリウム（Ｇａ）等をドーパントとして用いることができる。
【００３３】
【実施例】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
［実施例１］
図１に示すような製造工程で、ディスクリート素子用基板を作製した。
まず、ＭＣＺ法により製造された口径１２５ｍｍ、比抵抗約１０００Ω・ｃｍ、厚さ１．１ｍｍの高抵抗シリコン単結晶ウエハ１（図１（ａ））を、酸素、窒素およびＰＯＣｌ３を導入した電気炉内で、１２００℃で１８０分間処理して、ウエハの両面に、高濃度の不純物（リン）含有層２’を形成した（図１（ｂ））。
次に、前記ウエハ両面に生成したリンガラスを除去した後、Ａｒ雰囲気下、１２９０℃で、３００時間熱処理し、厚さ２２０μｍの高濃度不純物（リン）拡散層２を形成した（図１（ｃ））。
このウエハを厚さ１／２の位置で切断し、切断面を研削後、鏡面加工した（図１（ｄ））。このときのリン非拡散層（Ｐ型シリコン単結晶）１は、厚さ４０μｍであった。
次に、前記鏡面加工面側から、加速電圧６０ｋｅＶ、２．５×１０１２ａｔｏｍｓ／ｃｍ３で、リンのイオン注入Ｉを行った（図１（ｅ））。
このウエハを、酸素／Ａｒ混合雰囲気下、１２９０℃で１５時間熱処理し、低濃度不純物（リン）拡散層３を形成した（図１（ｆ））。このときの低濃度不純物（リン）拡散層３の表面比抵抗は１０Ω・ｃｍ、面内比抵抗のバラツキは５％であった。
【００３４】
［実施例２］
図２に示すような製造工程で、ディスクリート素子用基板を作製した。
まず、実施例１と同様にして、高抵抗シリコン単結晶ウエハ１（図２（ａ））の両面に、高濃度の不純物（リン）含有層２’を形成した（図２（ｂ））。
次に、前記ウエハ両面に生成したリンガラスを除去した後、このウエハを厚さ１／２の位置で切断し、切断面を研削後、鏡面加工した（図２（ｃ））。
そして、前記鏡面加工面側から、加速電圧６０ｋｅＶ、１×１０１２ａｔｏｍｓ／ｃｍ３でリンのイオン注入Ｉを行った（図２（ｄ））。
このウエハを、酸素／Ａｒ混合雰囲気下、１２９０℃で３００時間熱処理し、リンをウエハ両面から同時に拡散させ、鏡面加工面側に低濃度不純物（リン）拡散層３、裏面側に高濃度不純物（リン）拡散層２を形成した（図２（ｅ））。このときの低濃度不純物（リン）拡散層３の表面比抵抗は１０Ω・ｃｍ、面内比抵抗のバラツキは５％であった。
【００３５】
【発明の効果】
以上のとおり、本発明に係るディスクリート素子用基板を用いれば、素子形成面の面内比抵抗の均一性に優れていることから、例えば、電流増幅率のバラツキを抑制することができ、ディスクリート素子の諸特性および歩留の向上に寄与することができる。
また、本発明に係る製造方法によれば、比抵抗２０Ω・ｃｍ以下の素子形成層が必要とされる従来高価であったディスクリート素子用基板を、効率的に、かつ、低コストで製造することができる。
【図面の簡単な説明】
【図１】本発明に係るディスクリート素子用基板の製造工程の一例を説明するための概略図である。
【図２】本発明に係るディスクリート素子用基板の製造工程の他の態様を説明するための概略図である。
【図３】従来の拡散ウエハの製造工程を説明するための概略図である。
【図４】拡散ウエハを用いたトランジスタの一例の模式図である。
【符号の説明】
１ シリコン単結晶ウエハ
２ 高濃度不純物拡散層
２’ 高濃度不純物含有層
３ 低濃度不純物拡散層
４ 高濃度不純物（リン）拡散層（コレクタ）
５ Ｎ型シリコン単結晶ウエハ（低濃度不純物（リン）拡散層）
６ Ｐ型不純物拡散層（ベース）
７ Ｎ型高濃度不純物拡散層（エミッタ）
【発明の属する技術分野】
本発明は、トランジスタ、ダイオード、サイリスタ等のディスクリート（個別）素子用基板およびその製造方法に関し、より詳細には、高濃度不純物拡散層および低濃度不純物拡散層の２層構造からなるディスクリート素子用基板およびその製造方法に関する。
【０００２】
【従来の技術】
半導体は、ＩＣ（集積回路）と、トランジスタ、ダイオード、サイリスタ等のディスクリート素子とに大別される。
いずれも、主に、シリコン単結晶ウエハを基板材料として製造されるが、ＩＣの場合には、その作業領域は基板の極表面に限られるのに対して、ディスクリート素子の場合には、その基板自体の構造が、該素子の特性に大きな影響を及ぼす点で相違する。このため、ＩＣおよびディスクリート素子に用いられる基板は、通常、それぞれ異なる方法により製造される。
【０００３】
前記ディスクリート素子用基板としては、不純物が拡散された半導体ウエハ、いわゆる拡散ウエハが、多く用いられている。その不純物濃度は、比抵抗を決定する要素であり、ディスクリート素子の用途、要求される特性等に応じて精密に調整される。
【０００４】
ディスクリート素子用基板（拡散ウエハ）は、従来は、特許文献１または２に記載されたような方法により製造されていた。従来の拡散ウエハの製造工程を具体的に図３に示す。
まず、リン（Ｐ）ドープＮ型シリコン単結晶ウエハ５（図３（ａ））に、その両面から、不純物としてリンをより高濃度で拡散させた後、該ウエハを厚さ半分の位置で切断し、２枚のウエハとする（図３（ｂ））。
次に、切断面を研削加工した後（図３（ｃ））、さらに、鏡面加工を施して、Ｎ型拡散ウエハに仕上げる（図３（ｄ））。
なお、図３においては、リンドープＮ型拡散ウエハについて示したが、ヒ素（Ａｓ）もしくはその他の不純物ドープの場合、ホウ素（Ｂ）、ガリウム（Ｇａ）等をドープしたＰ型拡散ウエハの場合も、同様の工程により製造される。
【０００５】
上記のように製造された拡散ウエハは、ディスクリート素子、例えば、図４に示すようなトランジスタに適用される。
図４に示すトランジスタは、前記Ｎ型拡散ウエハの高濃度不純物拡散層（コレクタ）４および、前記Ｎ型拡散ウエハの低濃度不純物拡散層５に、さらに形成されたＰＮ接合、すなわち、Ｐ型拡散層（ベース）６およびＮ型高濃度不純物拡散層（エミッタ）７により構成されている。
【０００６】
図４に示したようなトランジスタ等のディスクリート素子においては、低濃度不純物拡散層５の抵抗特性が、該素子の諸特性にとって重要な要素であり、特に、基板の面内比抵抗の均一性が重要である。すなわち、素子形成層における面内比抵抗のバラツキは１０％以下とすることが求められていた。
【０００７】
これに対しては、例えば、Ｎ型拡散ウエハ製造の際、中性子を照射することによって、抵抗均一性に優れたシリコン単結晶が得られることが知られており、該シリコン単結晶の製造方法によれば、中性子照射後の面内比抵抗のバラツキは、５％程度となる。
【０００８】
しかしながら、中性子照射を行うためには、原子炉が必要であり、長い照射時間を必要とする低抵抗シリコン単結晶は、製造コストが非常に高くなり、また、残留放射能の影響も大きく、実用化に際しては大きな課題を有していた。
したがって、中性子照射により、比抵抗２０Ω・ｃｍ以下のシリコン単結晶を製造することは、実際上、困難であった。
【０００９】
そこで、約２０Ω・ｃｍ以下の比抵抗が要求されるディスクリート素子に用いられるシリコン単結晶には、前記中性子照射されたシリコン単結晶の代わりに、チョクラルスキー（ＣＺ）法またはフロートゾーン（ＦＺ）法により得られたシリコン単結晶を用いることが求められた。
【００１０】
【特許文献１】
特許第２８３２１８４号公報
【特許文献２】
特開平１−２９３６１３号公報
【００１１】
【発明が解決しようとする課題】
上記ＣＺ法は、石英るつぼ中のシリコン原料融液に種結晶を浸して、回転させながらシリコン単結晶を成長させて、引上げる方法であるが、この方法は、不純物の偏析現象により、比抵抗分布が引上げ方向に沿って変化するため、求められる比抵抗を有する部分を得るためには、製造コストが高いものとなっていた。
特に、ディスクリート素子用のシリコン単結晶の規格比抵抗は、許容範囲が非常に狭く、従来のディスクリート素子用基板の製造方法で、基板材料として用いることができるシリコン単結晶の収率も非常に低いものであった。例えば、規格比抵抗８〜１２Ω・ｃｍのＮ型シリコン単結晶の場合には、原料のシリコン融液に対して高々４０％程度の収率でしか得ることができなかった。
しかも、ウエハの面内比抵抗のバラツキは５〜１０％であり、中性子照射の場合は約５％であるのと比較して、均一性に劣るものであった。
【００１２】
一方、ＦＺ法は、表面張力により支えられた溶融帯を上方に移動させて、単結晶を成長させる方法であり、ＣＺ法と比較して、製造コストも低く、結晶成長時の軸方向における比抵抗の均一性には優れているが、結晶径方向、すなわち、ウエハの面内比抵抗の均一性に劣っている。これも、ＣＺ法の場合と同様に、不純物の偏析現象に起因するものである。
最近のＦＺ法の技術進歩により、ウエハの面内比抵抗のバラツキは１２％近くにまで抑制されたが、それでもなお、中性子照射の場合と比較して約倍と劣るものであった。
【００１３】
近年、ディスクリート素子に要求される抵抗特性等の規格は、ますます厳しくなってきており、その基板材料としては、従来のＣＺ法およびＦＺ法により製造されたシリコン単結晶では、要求に応じることができるディスクリート素子用基板の製造は困難な状況となってきた。
【００１４】
上記のように、ディスクリート素子用基板には、より厳格かつ均一性に優れた抵抗特性が要求されるようになってきたが、基板材料となるシリコン単結晶の製造の観点からは、コスト面、実用面等において、限界に達していた。
【００１５】
本発明は、上記技術的課題を解決するためになされたものであり、シリコン単結晶ウエハからディスクリート素子用基板を製造する工程自体に着目し、基板の面内比抵抗の均一性に優れており、ディスクリート素子の諸特性および歩留の向上を図ることができるディスクリート素子用基板を提供することを目的とするものである。
また、前記ディスクリート素子用基板を、効率的に、かつ、低コストで得ることができる製造方法を提供することも目的とする。
【００１６】
【課題を解決するための手段】
本発明に係るディスクリート素子用基板は、低濃度不純物半導体ウエハの両面に、不純物が拡散された基板であって、片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなることを特徴とする。
このように、低濃度不純物半導体ウエハの両面のそれぞれに、異なる濃度の不純物拡散層、すなわち、高濃度不純物拡散層と、前記ディスクリート素子に要求される比抵抗となるように制御された低濃度不純物拡散層との２層を形成することにより、ディスクリート素子の諸特性および歩留の向上を図ることができる。
【００１７】
前記ディスクリート素子用基板は、前記低濃度不純物拡散層の面内比抵抗のバラツキが１０％以下であることが好ましい。
ディスクリート素子の諸特性および歩留の向上の観点から、上記のように、素子形成層である低濃度不純物拡散層の面内比抵抗の均一性に優れたものであることが好ましい。
【００１８】
前記ディスクリート素子用基板においては、前記低濃度不純物拡散層の表面比抵抗が２０Ω・ｃｍ以下であることが好ましい。
このような表面比抵抗を有するディスクリート基板は、中性子照射による方法では得ることが困難であるのに対して、上記本発明に係るディスクリート基板は、コスト、品質において、より優れた効果を奏するものである。
【００１９】
本発明に係るディスクリート素子用基板の製造方法は、半導体ウエハの片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板の製造方法において、半導体ウエハの両表面に高濃度不純物拡散層を形成する工程と、前記ウエハを厚さ半分の位置で切断し、該切断面を研削および鏡面加工する工程と、前記鏡面加工面に低濃度不純物拡散層を形成する工程とを備えていることを特徴とする。
上記製造方法によれば、面内比抵抗の均一性に優れた素子形成層を備えたディスクリート素子用基板を、効率的に、かつ、低コストで得ることができる。
【００２０】
また、本発明に係るディスクリート素子用基板の製造方法は、半導体ウエハの片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板の製造方法において、前記ウエハの両面に、異なる濃度で不純物を導入した後、前記不純物を厚さ方向に同時に拡散させることにより、高濃度不純物拡散層および低濃度不純物拡散層を形成させることを特徴とする。
このように、低濃度不純物拡散層および高濃度不純物拡散層を、高温拡散等により同時に形成することにより、製造工程の簡略化、効率化を図ることができる。
【００２１】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
本発明に係るディスクリート素子用基板は、低濃度不純物半導体ウエハの両面に、不純物が拡散された基板であって、片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなることを特徴とするものである。
すなわち、ディスクリート素子に要求される比抵抗よりも高抵抗の半導体ウエハに、高濃度不純物拡散層と、前記ディスクリート素子に要求される比抵抗となるように制御された低濃度不純物拡散層との２層の拡散層が形成されているものである。
【００２２】
前記ディスクリート素子用基板においては、前記低濃度不純物拡散層の面内比抵抗のバラツキが１０％以下であることが好ましい。
ディスクリート素子は、低濃度不純物拡散層側に形成され、比抵抗は、拡散不純物量により制御されることから、ディスクリート素子の諸特性および歩留の向上の観点から、上記のように、該低濃度不純物拡散層の面内比抵抗は、均一性に優れたものであること、すなわち、バラツキが１０％以下であることが好ましい。
【００２３】
また、前記低濃度不純物拡散層の表面比抵抗は、上述した中性子照射による方法によっては、２０Ω・ｃｍ以下のものを得ることは困難であるが、本発明に係るディスクリート基板は、コスト、品質において、より優れた効果が得られるものであり、その表面比抵抗は２０Ω・ｃｍ以下であることが好ましい。
【００２４】
なお、本発明において用いられる前記低濃度不純物半導体ウエハは、その半導体単結晶の製造方法については、特に限定されないが、単結晶育成時に、より高抵抗の半導体単結晶が得られることが好ましく、例えば、磁場印加チョクラルスキー（ＭＣＺ）法により製造されたものが好適である。
【００２５】
上記のような本発明に係るディスクリート素子用基板は、本発明に係る製造方法により、効率的に、かつ、低コストで得ることができる。
本発明に係るディスクリート素子用基板は、半導体ウエハの片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板の製造方法において、半導体ウエハの両表面に高濃度不純物拡散層を形成する工程と、前記ウエハを厚さ半分の位置で切断し、該切断面を研削および鏡面加工する工程と、前記鏡面加工面に低濃度不純物拡散層を形成する工程とを備えていることを特徴とするものである。
上記のように、ディスクリート素子は、低濃度不純物拡散層側に形成され、その不純物拡散濃度により、比抵抗が変動する。本発明においては、切断により露出した非拡散層側に、新たに低濃度不純物を導入して拡散層を形成することにより、基板材料である単結晶成長時の偏析現象の影響を受けることなく、面内比抵抗の均一性に優れた素子形成層を得ることができる。
【００２６】
また、基板材料としては、従来は、予め素子形成面に要求される比抵抗となるように不純物をドープした高価なシリコン単結晶を用いていたが、本発明においては、比抵抗の調整を後工程で行うことができるため、基板材料の比抵抗値は、前記低濃度不純物拡散層に求められる比抵抗値の約１０倍以上であれば十分である。このため、従来のような高価なシリコン単結晶を用いる必要はなく、原料コストの削減を図ることもできる。
例えば、従来のＣＺ法により製造されたシリコン単結晶を基板材料とした場合と比較して、約１０％のコスト削減が可能となり、また、ＦＺ法により製造されたシリコン単結晶を基板材料とした場合と比較して、低濃度不純物拡散層の面内比抵抗は約１／２のバラツキとすることができる。
【００２７】
なお、前記シリコン単結晶の比抵抗値は、上記のように、形成される低濃度不純物拡散層に要求される面内比抵抗値の約１０倍以上であることが好ましいが、該低濃度不純物拡散層の面内比抵抗のバラツキが１０％以下となるのであれば、低濃度不純物拡散層に要求される面内比抵抗値の５倍程度でも十分である。
例えば、比抵抗１０Ω・ｃｍの低濃度不純物拡散層を形成する場合、ウエハの面内比抵抗５０Ω・ｃｍ、バラツキ２０％のシリコン単結晶ウエハを用いたとしても、本発明に係る製造方法によれば、拡散層形成後の面内比抵抗のバラツキは２〜３％程度となり、面内比抵抗の均一性に優れたディスクリート素子用基板が得られる。
【００２８】
具体的には、図１に示すような製造工程を経て、本発明に係るディスクリート素子用基板を製造することができる。
例えば、ＭＣＺ法により製造されたシリコン単結晶ウエハ１（図１（ａ））を、酸素、窒素およびＰＯＣｌ３雰囲気下、１０００〜１５００℃程度で熱処理して、ウエハの両面に、高濃度の不純物（リン）含有層２’を形成する（図１（ｂ））。
次に、前記ウエハ両面に生成したリンガラスを除去した後、Ａｒ雰囲気下、１０００〜１５００℃程度で、数日〜数週間熱処理し、厚さ数十〜数百μｍの高濃度不純物（リン）拡散層２を形成する（図１（ｃ））。
このウエハを厚さ１／２の位置で切断し、切断面を研削後、鏡面加工した後（図１（ｄ））、該鏡面加工面側から、イオン注入Ｉにより、所定濃度の不純物（リン）を導入する（図１（ｅ））。
この不純物（リン）を導入したウエハを、酸素／Ａｒ混合雰囲気下、１０００〜１５００℃で熱処理し、所定厚さの低濃度不純物（リン）拡散層３を形成することにより、ディスクリート素子用基板が得られる（図１（ｆ））。
【００２９】
また、本発明に係るディスクリート素子用基板の製造方法は、半導体ウエハの両面に、異なる濃度で不純物を導入した後、前記不純物を厚さ方向に同時に拡散させて、高濃度不純物拡散層および低濃度不純物拡散層を形成させることにより、上記のような２層構造からなるディスクリート素子用基板を得るものである。このように、低濃度不純物拡散層および高濃度不純物拡散層を、高温拡散等により同時に形成することにより、長時間を要する拡散工程を短縮化することができ、製造工程の簡略化、効率化を図ることができる。
【００３０】
具体的には、図２に示すような製造工程を経て、本発明に係るディスクリート素子用基板を製造することができる。
まず、上記図１に示した製造工程と同様にして、シリコン単結晶ウエハ１（図２（ａ））の両面に、高濃度の不純物（リン）含有層２’を形成する（図２（ｂ））。
次に、前記ウエハ両面に生成したリンガラスを除去した後、このウエハを厚さ１／２の位置で切断し、切断面を研削後、鏡面加工する（図２（ｃ））。
そして、前記鏡面加工面側から、イオン注入Ｉにより、所定濃度の不純物（リン）を導入する（図２（ｄ））。
このウエハを、酸素／Ａｒ混合雰囲気下、１０００〜１５００℃程度で、数日〜数週間熱処理し、リンをウエハ両面から同時に拡散させ、鏡面加工面側に所定濃度の低濃度不純物（リン）拡散層３、裏面側に高濃度不純物（リン）拡散層２を形成することにより、ディスクリート素子用基板が得られる（図２（ｅ））。
【００３１】
本発明においては、低濃度不純物拡散層を形成する際の不純物の導入方法は、不純物が均等に導入され、基板の面内比抵抗のバラツキを小さくすることができれば、特に制限されるものではないが、例えば、イオン注入法が好適である。
また、不純物の導入または拡散工程においては、シリコン単結晶ウエハの表面は、シリコンが露出した状態であっても差し支えないが、表面にシリコン酸化膜等の保護膜を形成しておいてもよい。
【００３２】
また、不純物拡散層を形成するために導入される不純物としては、通常用いられるドーパントを用いることができる。ディスクリート素子用基板を、Ｎ型拡散ウエハとして得る場合には、例えば、リン（Ｐ）、ヒ素（Ａｓ）等をドーパントとし、また、Ｐ型拡散ウエハとして得る場合には、ホウ素（Ｂ）、ガリウム（Ｇａ）等をドーパントとして用いることができる。
【００３３】
【実施例】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
［実施例１］
図１に示すような製造工程で、ディスクリート素子用基板を作製した。
まず、ＭＣＺ法により製造された口径１２５ｍｍ、比抵抗約１０００Ω・ｃｍ、厚さ１．１ｍｍの高抵抗シリコン単結晶ウエハ１（図１（ａ））を、酸素、窒素およびＰＯＣｌ３を導入した電気炉内で、１２００℃で１８０分間処理して、ウエハの両面に、高濃度の不純物（リン）含有層２’を形成した（図１（ｂ））。
次に、前記ウエハ両面に生成したリンガラスを除去した後、Ａｒ雰囲気下、１２９０℃で、３００時間熱処理し、厚さ２２０μｍの高濃度不純物（リン）拡散層２を形成した（図１（ｃ））。
このウエハを厚さ１／２の位置で切断し、切断面を研削後、鏡面加工した（図１（ｄ））。このときのリン非拡散層（Ｐ型シリコン単結晶）１は、厚さ４０μｍであった。
次に、前記鏡面加工面側から、加速電圧６０ｋｅＶ、２．５×１０１２ａｔｏｍｓ／ｃｍ３で、リンのイオン注入Ｉを行った（図１（ｅ））。
このウエハを、酸素／Ａｒ混合雰囲気下、１２９０℃で１５時間熱処理し、低濃度不純物（リン）拡散層３を形成した（図１（ｆ））。このときの低濃度不純物（リン）拡散層３の表面比抵抗は１０Ω・ｃｍ、面内比抵抗のバラツキは５％であった。
【００３４】
［実施例２］
図２に示すような製造工程で、ディスクリート素子用基板を作製した。
まず、実施例１と同様にして、高抵抗シリコン単結晶ウエハ１（図２（ａ））の両面に、高濃度の不純物（リン）含有層２’を形成した（図２（ｂ））。
次に、前記ウエハ両面に生成したリンガラスを除去した後、このウエハを厚さ１／２の位置で切断し、切断面を研削後、鏡面加工した（図２（ｃ））。
そして、前記鏡面加工面側から、加速電圧６０ｋｅＶ、１×１０１２ａｔｏｍｓ／ｃｍ３でリンのイオン注入Ｉを行った（図２（ｄ））。
このウエハを、酸素／Ａｒ混合雰囲気下、１２９０℃で３００時間熱処理し、リンをウエハ両面から同時に拡散させ、鏡面加工面側に低濃度不純物（リン）拡散層３、裏面側に高濃度不純物（リン）拡散層２を形成した（図２（ｅ））。このときの低濃度不純物（リン）拡散層３の表面比抵抗は１０Ω・ｃｍ、面内比抵抗のバラツキは５％であった。
【００３５】
【発明の効果】
以上のとおり、本発明に係るディスクリート素子用基板を用いれば、素子形成面の面内比抵抗の均一性に優れていることから、例えば、電流増幅率のバラツキを抑制することができ、ディスクリート素子の諸特性および歩留の向上に寄与することができる。
また、本発明に係る製造方法によれば、比抵抗２０Ω・ｃｍ以下の素子形成層が必要とされる従来高価であったディスクリート素子用基板を、効率的に、かつ、低コストで製造することができる。
【図面の簡単な説明】
【図１】本発明に係るディスクリート素子用基板の製造工程の一例を説明するための概略図である。
【図２】本発明に係るディスクリート素子用基板の製造工程の他の態様を説明するための概略図である。
【図３】従来の拡散ウエハの製造工程を説明するための概略図である。
【図４】拡散ウエハを用いたトランジスタの一例の模式図である。
【符号の説明】
１ シリコン単結晶ウエハ
２ 高濃度不純物拡散層
２’ 高濃度不純物含有層
３ 低濃度不純物拡散層
４ 高濃度不純物（リン）拡散層（コレクタ）
５ Ｎ型シリコン単結晶ウエハ（低濃度不純物（リン）拡散層）
６ Ｐ型不純物拡散層（ベース）
７ Ｎ型高濃度不純物拡散層（エミッタ）
Claims (5)
- 低濃度不純物半導体ウエハの両面に、不純物が拡散された基板であって、片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなることを特徴とするディスクリート素子用基板。
- 前記低濃度不純物拡散層の面内比抵抗のバラツキが１０％以下であることを特徴とする請求項１記載のディスクリート素子用基板。
- 前記低濃度不純物拡散層の表面比抵抗が２０Ω・ｃｍ以下であることを特徴とする請求項１または請求項２記載のディスクリート素子用基板。
- 半導体ウエハの片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板の製造方法において、
半導体ウエハの両表面に高濃度不純物拡散層を形成する工程と、
前記ウエハを厚さ半分の位置で切断し、該切断面を研削および鏡面加工する工程と、
前記鏡面加工面に低濃度不純物拡散層を形成する工程とを備えていることを特徴とするディスクリート素子用基板の製造方法。 - 半導体ウエハの片面が高濃度不純物拡散層、他面が低濃度不純物拡散層である２層構造からなるディスクリート素子用基板の製造方法において、
前記ウエハの両面に、異なる濃度で不純物を導入した後、前記不純物を厚さ方向に同時に拡散させることにより、高濃度不純物拡散層および低濃度不純物拡散層を形成させることを特徴とするディスクリート素子用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320866A JP2004158526A (ja) | 2002-11-05 | 2002-11-05 | ディスクリート素子用基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320866A JP2004158526A (ja) | 2002-11-05 | 2002-11-05 | ディスクリート素子用基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158526A true JP2004158526A (ja) | 2004-06-03 |
Family
ID=32801584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002320866A Pending JP2004158526A (ja) | 2002-11-05 | 2002-11-05 | ディスクリート素子用基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158526A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019054175A1 (en) | 2017-09-15 | 2019-03-21 | L'oreal | DEVICE FOR MEASURING FRICTION PROPERTIES OF FIBERS |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62275099A (ja) * | 1986-05-20 | 1987-11-30 | Showa Denko Kk | 半絶縁性リン化インジウム単結晶 |
| JPH01114044A (ja) * | 1987-10-28 | 1989-05-02 | Toshiba Corp | 半導体基板の製造方法 |
| JPH01293613A (ja) * | 1988-05-23 | 1989-11-27 | Naoetsu Denshi Kogyo Kk | ディスクリート素子用基板及びその製造方法 |
| JPH04162609A (ja) * | 1990-10-25 | 1992-06-08 | Naoetsu Denshi Kogyo Kk | ディスクリート素子用基板の製造方法 |
| JPH05121345A (ja) * | 1991-10-28 | 1993-05-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07245279A (ja) * | 1994-03-04 | 1995-09-19 | Shin Etsu Handotai Co Ltd | シリコン半導体素子製造用基板の製造方法 |
| JPH11283891A (ja) * | 1998-03-26 | 1999-10-15 | Naoetsu Electronics Co Ltd | 拡散ウエーハの製造方法及びその拡散ウエーハ |
-
2002
- 2002-11-05 JP JP2002320866A patent/JP2004158526A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62275099A (ja) * | 1986-05-20 | 1987-11-30 | Showa Denko Kk | 半絶縁性リン化インジウム単結晶 |
| JPH01114044A (ja) * | 1987-10-28 | 1989-05-02 | Toshiba Corp | 半導体基板の製造方法 |
| JPH01293613A (ja) * | 1988-05-23 | 1989-11-27 | Naoetsu Denshi Kogyo Kk | ディスクリート素子用基板及びその製造方法 |
| JPH04162609A (ja) * | 1990-10-25 | 1992-06-08 | Naoetsu Denshi Kogyo Kk | ディスクリート素子用基板の製造方法 |
| JPH05121345A (ja) * | 1991-10-28 | 1993-05-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07245279A (ja) * | 1994-03-04 | 1995-09-19 | Shin Etsu Handotai Co Ltd | シリコン半導体素子製造用基板の製造方法 |
| JPH11283891A (ja) * | 1998-03-26 | 1999-10-15 | Naoetsu Electronics Co Ltd | 拡散ウエーハの製造方法及びその拡散ウエーハ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019054175A1 (en) | 2017-09-15 | 2019-03-21 | L'oreal | DEVICE FOR MEASURING FRICTION PROPERTIES OF FIBERS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527369C (zh) | Igbt用硅晶片及其制备方法 | |
| EP0201585B1 (en) | Semiconductors having shallow, hyperabrupt doped regions, and process for preparation thereof using ion implanted impurities | |
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| US20090252974A1 (en) | Epitaxial wafer having a heavily doped substrate and process for the preparation thereof | |
| US8449675B2 (en) | Semiconductor wafer with an epitaxially deposited layer, and process for producing the semiconductor wafer | |
| US8921979B2 (en) | Method for producing a semiconductor layer | |
| JP6142054B1 (ja) | 単結晶シリコンを成長させる方法 | |
| CN107564806A (zh) | 降低半导体本体中的杂质浓度 | |
| JP4972330B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2007207876A (ja) | 高周波ダイオードおよびその製造方法 | |
| US6776841B2 (en) | Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer | |
| CN1581430A (zh) | 硅晶圆及其制造方法 | |
| US20220181435A1 (en) | Semiconductor device and manufacturing method therefor | |
| US20080242067A1 (en) | Semiconductor substrate and method of manufacture thereof | |
| JP2004158526A (ja) | ディスクリート素子用基板およびその製造方法 | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JP6135666B2 (ja) | 半導体装置の製造方法 | |
| US10510830B2 (en) | N-type polysilicon crystal, manufacturing method thereof, and N-type polysilicon wafer | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| CN111512421A (zh) | 复合寿命的控制方法 | |
| US20230243062A1 (en) | Silicon wafer and method for producing silicon wafer | |
| JPH08148501A (ja) | シリコン半導体装置の製造方法 | |
| CN107154354B (zh) | 晶圆热处理的方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JP2005012090A (ja) | 半導体ウェーハの製造方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051014 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061109 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20091130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20100323 Free format text: JAPANESE INTERMEDIATE CODE: A02 |