CN1581430A - 硅晶圆及其制造方法 - Google Patents

硅晶圆及其制造方法 Download PDF

Info

Publication number
CN1581430A
CN1581430A CNA200410056554XA CN200410056554A CN1581430A CN 1581430 A CN1581430 A CN 1581430A CN A200410056554X A CNA200410056554X A CN A200410056554XA CN 200410056554 A CN200410056554 A CN 200410056554A CN 1581430 A CN1581430 A CN 1581430A
Authority
CN
China
Prior art keywords
silicon wafer
layer
silicon
wafer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410056554XA
Other languages
English (en)
Other versions
CN100394536C (zh
Inventor
克里斯托夫·佐伊林
罗伯特·赫茨尔
赖因霍尔德·瓦利希
维尔弗里德·冯·阿蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1581430A publication Critical patent/CN1581430A/zh
Application granted granted Critical
Publication of CN100394536C publication Critical patent/CN100394536C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y10T117/1008—Apparatus with means for measuring, testing, or sensing with responsive control means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y10T117/1012—Apparatus with means for measuring, testing, or sensing with a window or port for visual observation or examination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种制造单晶硅晶圆的方法，该方法包括下列步骤：通过外延沉积法在硅晶圆的正面上制造一薄层，或在该硅晶圆的正面上制造一薄层，其电阻与该硅晶圆其余部分的电阻不同，或在该硅晶圆的背面上制造一外杂质吸收剂层，及在选定满足上列不等式的温度下将该硅晶圆施以热处理，其中，[Oi]是硅晶圆内的氧浓度，[Oi] eq (T)是在T温度下硅内氧的溶解度极限，δSiO2是二氧化硅的表面能，Ω是沉积氧原子的体积，r是平均COP半径，及k是波兹曼常数，在实施热处理期间，至少该硅晶圆有时是曝露于含氧气体中。本发明还涉及一硅晶圆，该晶圆的正面或背面上载有上述的一种层且实质上无空位集块(COP)。

Description

硅晶圆及其制造方法
技术领域
本发明涉及一种硅晶圆及制造该硅晶圆的方法，该方法包括对硅晶圆的热处理。
背景技术
现有技术已公开多种硅晶圆，因用途不同，在其正面或背面上均设制若干薄层。举例来说，为形成一垂直电阻分布，在硅晶圆的正面上设置外延层，至少就掺质而言，该外延层的浓度与该硅晶圆的其余部分不同。例如，在氢气中，由于热处理作用，晶圆内所含掺质向外扩散，也可达到同样目的。尤其是作为各种杂质(例如：金属，在制作电子元件过程中，这种杂质污染硅晶圆)的外杂质吸收剂的多个层设置在晶圆背面。通过晶格失配，由(例如)氧化硅、氮化硅或多晶硅组成的薄层可产生一作为杂质吸收剂中心(即黏合杂质(bindsimpurities))的结构性扰动区。
硅晶圆是由硅单晶体制得，这种硅单晶体是经切割成晶圆并施以许多加工步骤，以(例如)获得预期的表面性质。
通常利用左科拉斯基(Czochralski)坩埚拉晶法或利用无坩埚浮游区域法制得的硅单晶体具有许多缺陷。若不采取预防措施：缺陷仍存在于晶圆表面上，这种缺陷对制作在晶圆表面上的电子元件的功能具有不良影响。
其中一种重大缺陷是公知的COPs(结晶起始微粒(crystaloriginated particle))，和结合起来可形成大小通常为50至150nm小空洞的空位群。这种缺陷可用许多方法量测。通过一种SCl溶液(NH3/H2O2/H2O)在约85℃温度下将该缺陷部分蚀刻20分钟，继之以光散射量测是测试晶圆表面COPs的一种可能选择。通过赛科蚀刻液(Secco etch)对缺陷实施30分钟的部分蚀刻，去掉约30μm的硅，然后计数，也可显示这种缺陷。若所计数的缺陷具有公知的标识，这种缺陷称之为FPDs(流型缺陷(flow pattern defect))。所得结果是每单位面积的FPD密度，将预蚀刻期间去掉的材料考虑在内，可将该单位面积的FPD密度转换成单位体积密度。这种同类缺陷也可通过IR-LST(红外光散射层析法)加以量测，其中Nd-YAG激光束在硅晶圆的缺陷处散射，经散射的光在与激光束成90°的方向被探测。依据其量测方法这种缺陷称为LSTD缺陷。
在半导体晶圆上制作元件时，许多元件参数受到结晶起始微粒的不良影响。所以，需要至少将对元件有源的硅晶圆层内的这种缺陷予以去掉。
欧洲专利EP 973190 A2中曾公开，在1150至1350℃温度下，在一个含氢的气体内，将背面载有多晶硅外杂质吸收剂层的单晶硅晶圆施以热处理，以去掉硅晶圆表面上的COP。
美国专利US 6,423,615中曾公开：在含氢气体内通过热处理作用改变近表面薄层内的掺质浓度，从而产生垂直电阻的分布。许多元件加工要求硅晶圆正面上具有一个此类掺质浓度改变的薄层。
另一已经公开的技术是：通过硅晶圆正面上的外延沉积作用，可产生一薄层，该薄层一方面具有不同掺质浓度，另一方面无COP。
所以，现有技术曾揭示若干硅晶圆，其正面或背面载有至少一个上述的薄层，而且其表面上，至少正面上基本上没有COP。但是，硅晶圆的其余部分(一般称为表体(bulk))并非没有结晶起始微粒COP。如果在该硅晶圆上制作要求表面上具有特别深无COP薄层的元件(例如：需要采用所谓深沟技术的元件)，这种情形特别不利。迄今，元件的最大深度限制在无COP薄层的厚度。而且，适于深沟技术的厚外延层的生长非常耗时，所以价格昂贵。
发明内容
本发明的基本目标包括提供一种正面或背面上具有若干已知薄层的硅晶圆，不仅其近表面的薄层而且在晶圆大部分厚度上均无COP。
通过一种制造单晶硅晶圆的方法可以实现此目标，该方法包括下列步骤：
通过外延沉积法，在硅晶圆的正面上制造一层薄层，或在该硅晶圆的正面上制造一薄层，其电阻与该硅晶圆其余部分的电阻不同，或在该硅晶圆的背面上制造一层外杂质吸收剂层，及
选择在满足下列不等式的温度下将该硅晶圆施以热处理
[ Oi ] < [ Oi ] eq ( T ) exp ( 2 &sigma; SiO 2 &Omega; rkT ) - - - - ( 1 )
在实施热处理期间，至少部分时间该硅晶圆是曝露于含氧气体中。
在该不等式内，[0i]代表硅晶圆中的氧浓度(更精确地说是间隙溶解氧浓度)，通常是由FTIR光谱法测定。[Oi]eq(T)是在给定温度T下氧的极限溶解度。举例来说，在Hull，R.所编“Properties ofCrystalline Silicon”(结晶硅的特性)，The Institution of ElectricalEngineer，London，1999，page 489ff(电机工程师学会出版，伦敦，1999，第489等页)，曾揭示一种这类函数。δsio2是二氧化硅(SiO2)的表面能，在Huff，H.R.，Fabry，L.，Kishino，S.所编的《Semiconductor Silicon2002》(《半导体硅2002》)的第二卷(The Electrochemical Society，Pennington，2002(电化学学会、本宁顿，2002))第545页上该值给定为310erg/cm2。Ω是沉积氧原子的体积，是利用Ω＝MSiO2/(2ρSiO2NA)的关系式，由二氧化硅的莫耳质量MSiO2及密度ρSiO2，及阿佛加德罗常数NA计算得来。r代表平均COP半径，k是波兹曼常数及T是绝对温度。
硅晶圆正面(即拟在上面制作元件的晶圆表面)上的该层通过本领域技术人员熟悉的若干方法中的一种方法制得。
举例来说，通过化学蒸气沉积法可将由硅组成的外延层沉积在表面上。在这种情况下，将一种合适的掺杂气体与一种加工气体混合，该掺杂气体可使搀杂剂以预期的浓度注入沉积硅晶格子内。这样，将电阻设定在预期值。外延层的电阻可与硅晶圆其余部分的电阻不同或相同。另外，通常外延沉积层的机械性质与该硅晶圆其余部分不同。由于外延层适宜的机械性质，可提高元件的制造率。
其他若干层(例如：硅—锗层或硅及硅锗的结合层，例如，应变硅)也可以外延沉积。同样地，通常这种薄层的电阻或机械性能与该硅晶圆其余部分(也称作基片)不相同。
作为外延层沉积的替换方法，可以在适当气体内通过热处理，在该硅晶圆的正面上，形成其电阻与待制硅晶圆其余部分不同的层，该热处理可导致该硅晶圆内所含掺杂物从表面向外扩散。若该硅晶圆是掺以硼、磷、砷、镓、铝或锑，所述方法可在例如含氢气体中通过热处理作用予以实施。
但是，也可使用任何其他希望的方法，这种方法可用预期的方式使晶圆正面的表层所获电阻的值与该晶圆的其余部分不同。
最好使用现有技术的适当化学蒸气沉积法在硅晶圆背面上形成一个外杂质吸收剂层，例如：含有氧化硅、氮化硅、氮氧化硅或多晶硅的薄层。在氧化硅的情况下，也可使用表面的热氧化或湿化学氧化。这里，外杂质吸收剂层一词是指所述晶圆背面上的一层，与正常硅晶体结构比较，该层显示出受到结构性干扰。晶圆背面所受机械损伤或离子植入背面表层(例如：氦离子植入及随后的植入退火)也可产生此类结构性干扰。
硅晶圆正面或背面上前述诸层的制造可在本发明的对应于不等式(1)的热处理作用之前或之后实施。
本发明方法的一项关键性因素是：热处理期间所选温度足够高，以使与COP表面氧化物表层达到平衡的氧浓度(也即不等式(1)的右方)超过间隙溶解氧原子的浓度[Oi]。因此，间隙氧的浓度低于饱和浓度，结果COP的氧化物表层可通过氧原子的扩散入晶格内而加以溶解。凡可满足上述温度条件的场合，因氧原子扩散入晶格内，由COP所形成的氧化物表层得以溶解。氧化物表层失去之后，经由空位或间隙硅原子的扩散作用，这种COP开始收缩，因而这种COP被溶解。
在对比下，现有技术的热处理作用是基于硅晶圆表面氧的向外扩散。间隙溶解氧在表面向外扩散。基于Le Chatelier原理，被厚约2nm薄氧化物表层覆盖的COP失去其氧化物表层。然后，以热力学观点而言，硅晶圆代表一开放系统，这种COP连续收缩，因此与COP达到平衡的空位可向外扩散至表面。在晶圆的体内，氧不能向外扩散。相反，在该区内这种COP开始被氧化物充满且随后变得更大。
与现有技术的热处理作用不同，由于本发明所选高温可导致氧的次饱和，因无需氧向外扩散，所以在本发明的方法中表体内的COP也溶解。所以，本发明的方法可在至少有时含有氧的气体中实施。结果，氧化物表层(作为防止金属污染扩散障碍层)仍保留下来，与现有技术的方法(必须在氢或氩的特别气体中实施)相比较，就金属污染而言，本发明具有重大优点。
本发明还涉及单晶硅晶圆，在对应于至少50％晶圆厚度的深处，该硅晶圆的COP密度低于10 000个/cm3，而且其背面上载有一层外杂质吸收剂层。
公知的外杂质吸收剂层含有(例如)氧化硅、氮化硅、氮氧化硅或多晶硅、通过离子植入作用引入的掺质原子或由机械损伤形成的薄层。
本发明还涉及一种单晶硅晶圆，在对应于至少50％晶圆厚度的深处，该硅晶圆的COP密度低于10 000个/cm3，而且其正面上载有一外延沉积层或该层的电阻与该硅晶圆其余部分的电阻不同。
该硅晶圆正面上的薄层最好是一层由硅组成或含有硅—锗的外延沉积层。若该层含有应变硅也是优选的。制造应变硅时，通常沉积一Si1-xGex层，其中x递增。如此则导致晶格膨胀。所沉积的最后层也是纯硅，该纯硅具有Si1-xGex层顶部的较高晶格常数，该纯硅就沉积在Si1-xGex层上面。该应变硅层的膨胀的晶格常数导致电子移动率增加，这对元件制作有利。
在适当气体(例如：含氢气体)内实施热处理作用，由掺质的向外扩散所制得的薄层也是优选的。
本发明硅晶圆相对于现有技术中相应晶圆的优点包括：由于COP基本上不存在，所以电子元件制作期间不发生GOI缺陷。若有与基片电阻不同的一层，则本发明硅晶圆的优点是：若该结构的垂直范围大于所加的薄层的范围(例如：深沟)，则不会发生沟渠至沟渠短路或漏电问题，若使用具有结晶缺陷(尤其如COP)的基片材料，这种短路线漏电问题可导致元件报废。
具体实施方式
以下所述是本发明方法各个步骤的优选具体实施例。
本发明方法所用起始材料最好是含氧浓度低的硅晶圆，如下表所示，在此情况下，满足不等式(1)所要求的温度因而降低。优选氧浓度[Oi]＜7×1017at/cm3。举例来说，在使用左科拉斯基法时，通过改变加工参数(例如：坩埚转速)可实现这一目标。硅晶体内的氧浓度愈低，本发明热处理方法所需的最低温度愈低。加工温度的降低进而减低装置的费用及加热及冷却所需时间，所以减低加工成本。
因溶解COP氧化物表层所需时间也视氧化物表层的厚度而定(请参阅下表)，就本发明方法的工艺而言，最好使用一种起始材料，其COP具有可能达到的最薄氧化物表层。该氧化物表层的厚度优选小于4nm，最好小于2nm。通过低氧浓度及在1200℃至600℃的温度范围内，拉晶期间的快速冷却速率可达到这一目的。
已经被去掉氧化物表层的COP，其溶解所需的时间主要依赖于这种COP的大小(请参阅下表)。所以，本发明热处理作用所用起始材料最好是由一种单晶体制得的硅晶圆，在制作期间，该单晶体的拉晶加工被加以适当控制，以形成高浓度的极小的COP。若硅晶体的直径为300mm，COP的平均直径应低于160nm，优选小于150nm，最好小于120nm。若硅晶体的直径为200mm，选择COP的大小为＜100nm，以＜80nm更佳，最好＜60nm。在拉晶加工中，在1200C至900℃温度范围内，将晶体尽快加以冷却可实现此目的。为实现该目的，在该温度范围内，冷却速率必须定为1至20K/分钟，但以2至15K/分钟更佳，最好是5至15K/分钟。除形成小粒径COP之外，这种拉晶加工的优点是拉晶速率相对较高，因而缩短了加工时间。另外，原则上，此种拉晶加工的产率高，进而增加经济效益。
为进一步减小平均COP直径，优选在拉晶期间添加氮。单晶体内或由该单晶体所制硅晶圆内的氮浓度最好为1×1013至7×1015at/cm3。文献美国专利US 6,228,164 B1及德国专利DE 199 41 902 A1中曾介绍该技术背景。
下面总结氧浓度[Oi]、COP直径2r及COP氧化物表层厚度d对本发明方法所需温度T及溶解这种COP所需时间t的影响。
    [Oi][1017at/cm3]     2r[nm]     d[nm]     T[℃]     t[sec]
    6.5     70     2     1300     122
    6.5     70     4     1300     133
    6.5     70     2     1350     41
    6.5     120     2     1350     366
    5.0     70     2     1220     714
    6.0     70     2     1220     797
    7.0     70     2     1220     1090
    8.0     70     2     1220     ∞
    5.0     70     2     1250     369
    6.0     70     2     1250     390
    7.0     70     2     1250     432
    8.0     70     2     1250     552
    9.0     70     2     1250     ∞
为进一步缩减溶解所述COP所需的时间，本发明方法所用起始材料最好是其COP形态具有大比值的面积/体积比的硅晶圆。通过将COP扁平化或拉长可满足此要求。举例来说，欧洲专利EP 1 087042 A1中曾述及制造这种起始材料的方法。
所用起始材料可以是所有导电型材料，优选为p-型及n-型导电材料，也可使用具有任何预期晶体取向的硅晶圆，最好是具有晶向111、110、115及113的晶向。另外，也可使用所谓环型晶圆作为起始材料。这种晶圆是仅在半径小于晶圆半径的区域内含有COP，该区域与称为OSF的(氧化引致叠层缺陷)环型区相邻。
就本发明方法的情形而言，依照现有技术，待处理的硅晶圆最好在RTA(快速加热退火)反应器内以预定的速率先予以加热直至到达不等式(1)所定的温度范围为止。然后将该硅晶圆保持在该温度范围内至预定时间，随后以预定的速率再将其加以冷却。硅晶圆在快速加热退火反应器内的加热可以通过电阻加热、灯光、以及感应方式或通过激光进行。
在加工室内堆放硅晶圆时，应确保在高加工温度下不可形成因重力而导致的任何滑动。为实现此目的，根据加工室的设计，可将晶圆置于一适当形状的支撑结构上，也可以垂直堆放在一容器内或可通过本领域技术人员熟悉的适当装置使其浮动于一气垫上。这种晶圆最好依照几何形状参数挠曲及弯曲加以预先分类，以与晶圆支撑结构特殊几何形状匹配。
通常，仅有一个硅晶圆在该快速加热退火反应器内接受热处理。但是，也可同时处理许多组硅晶圆(堆积快速加热退火)，其中一个晶圆的表面在另一个之上。这种方式的优点是：单位时间内晶圆的产量较高。为采用这一变通方法，最好使用热处理期间表面粗糙度足以防止晶圆胶黏在一起的硅晶圆。
也可以对一硅单晶体锭件实施热处理，因为采用满足不等式(1)的热处理，无需氧从表层向外扩散。经热处理之后，该锭件仅分成若干晶圆，随后再依照现有技术予以进一步加工。在这种情况下，其优点也是：每小时的硅晶圆产量较高。最好该锭件不直接置于晶圆支架上，而是置于业已放在硅晶圆支架上的厚硅晶圆上。这样可防止锭件的滑动，因为支架几何形状的不规则性所引起的应力是由该厚晶圆吸收。
为避免加热的不均匀(可能由加工室加热所引起)，也可将第二个硅晶圆置于一待加工的硅晶圆上，作为防止(例如)灯光直接照射的遮蔽以及作为热分配器。
热处理开始时，最好选择一个尽可能高的加热速率，以不让COP的氧化物表层在加热期间生成，即选择一个超过2K/s的加热速率，优选超过10K/s的加热速率，最好是50K/s或更高的加热速率。
将硅晶圆温度保持在不等式(1)预定范围内所经历的时间则依赖于所用起始材料。如表所示，通过使用COP小及COP氧化物表层薄的起始材料可缩减热处理的时间。通常热处理时间为10秒钟至15分钟，但以30秒至5分钟较佳，最好为30秒至4分钟。
在热处理期间加工室内的压力可低于大气压力，举例来说，为使表面平滑，在热处理期间也可使硅晶圆曝露于紫外线区内的电磁辐射、等离子及离子化辐射中。
待设定的冷却速率是由最终产品(也即热处理后的硅晶圆)的预期性能决定。若拟制造一种硅晶圆，该硅晶圆不另外具有任何内吸气性能(internal gettering)及在随后元件加工期间无任何氧沉淀作用，优选采用缓慢冷却操作。另一方面，若是制造具有优良内杂质吸收剂性能的硅晶圆，如专利WO 98/38675中所述，最好将冷却速率设定为足够高以发生快速加热退火效果。快速加热退火效果一词是指具有一限定的“无缺陷区域(denuded zone)”的限定的氧沉淀性状及该硅晶圆表体内对应沉淀性状的建立。
在热处理期间该硅晶圆至少有时曝露在含有氧的气体中。如此通过加工环境可减低晶圆金属污染的风险。该硅晶圆可在均匀气体中或在加工期间有所变化的气体中实施热处理。晶圆的正面及背面可曝露于同一气体中或不同的气体中。视最终产品之预期性能而定，可用惰性气体(以氩为佳)、氮、氧及含有所述元素的化合物以及可由这些气体(元素或化合物)制造的所有混合物。但是，不包括在所要求高温下其组成成分以无法控制方式相互反应的混合物。
在满足不等式(1)之本发明热处理期间，该硅晶圆最好曝露于一种气体中，在整个热处理过程中，该气体可导致该硅晶圆的表面覆以氧化物层。优选为含有氧及氩的气体。在这种情况下，COP从该硅晶圆的表体消除。但是，在此情况下，此种情形不适用于表面，因为氧在这里扩散进入该晶圆，结果氧化物表层未从这种近表面处的COP去掉，因此这些COP未溶解。但是，该表面随后可通过机械或化学方法(例如：通过研磨或化学机械抛光)予以去掉，以最终可再度制得无COP的硅晶圆。在满足不等式(1)的本发明热处理之后，该硅晶圆也可在还原(例如：含氢)气体中施以进一步热处理，以首先去掉该氧化物层及然后去掉近表面处的COP。该步骤可同时用于掺质的向外扩散，从而形成电阻不同的薄层。
以下所述是本发明整个方法的优选顺序及由其制造的优选产品。
在第一优选实施例中，在一个硅晶圆的正面及背面上首先制造一个外杂质吸收剂层，例如多晶硅、氮化硅、氮氧化硅、热氧化物或化学蒸气沉积氧化物层。优选设置含氧外杂质吸收剂层，因为在此情况下，除该层的外吸收剂作用之外，还形成防止金属污染的扩散障碍层，所以在热处理期间该硅晶圆对潜在金属污染的敏感度较低。之后对该硅晶圆施以满足不等式(1)的热处理。热处理之后，利用公知的方法将晶圆正面上的外杂质吸收剂层去掉。随后，利用形成部分现有技术的方法，在未经覆盖的晶圆正面上沉积一外延层(该层的厚度则视该硅晶圆的预定用途而定)。该层的厚度可以是0.1μm至10μm。在实施本发明热处理期间，该方法制造一种硅晶圆，该硅晶圆是由一扩散障碍层保护，且另外包含一层外杂质吸收剂层，该层黏合经由晶圆背面上外杂质吸收剂层内的扩散障碍层抵达晶圆表面的任何金属污染物，使之其远离与元件相关的薄层。
在本发明第二优选实施例中，将一未涂敷的空白硅晶圆施以本发明热处理，之后依照以上所述方法将其涂以外杂质吸收剂层。然后从该晶圆正面去掉外杂质吸收剂层并在晶圆正面上敷以预期厚度的外延层。
在本发明第三优选实施例中，将依照第一优选实施例完全供以外杂质吸收剂层的硅晶圆施以本发明热处理，然后在含氢气体中进一步施以热处理，以导致含氢气体溶解晶圆正面上的吸收剂层及去掉表面层内的COP。若晶圆支架选择适当，该含氢气体不能作用于晶圆背面，仅将吸收剂层从晶圆正面分开。之后，对如此在一个面上已经去掉外杂质吸收剂层的晶圆则提供外延层。
在第四优选实施例中，将依照第一优选实施例完全提供了外杂质吸收剂层的硅晶圆施以本发明热处理，然后在含氢气体中进一步施以热处理，以导致含氢气体溶解晶圆正面上的外杂质吸收剂层。若晶圆支架选择适当，该含氢气体不能作用在晶圆背面，仅将外杂质吸收剂层从晶圆正面分开。之后，硅晶圆的热处理继续在含氢气体中实施。结果，掺质的向外扩散在晶圆正面开始，形成一薄层，该薄层的电阻与基片的电阻不同，外杂质吸收剂层已经从该晶圆正面上去掉。
在本发明第五优选实施例中，通过本领域技术人员熟悉的一种方法，将依照第一优选实施例设置了外杂质吸收剂层的硅晶圆正面上的外杂质吸收剂层去掉，之后将该晶圆施以本发明的热处理。此后，将因热处理而在其正面上所形成的任何氧化物去掉，再将晶圆的正面施以外延沉积。
在本发明第六优选实施例中，通过本领域技术人员熟悉的一种方法，将依照第一优选实施例设置了外杂质吸收层硅晶圆正面上的外杂质吸收剂层去掉，之后将该晶圆施以本发明的热处理。然后在含氢气体中实施进一步的热处理，在该过程中，在本发明的热处理期间在晶圆正面上已经形成的任何表面氧化物被溶解，此后，可发生掺质从表面层向外扩散。所得最终产品是一具有外杂质吸收剂层以并具有一电阻与硅晶圆其余部分不同的元件相关层的晶圆。
在本发明第七优选实施例中，将一未经涂敷的硅晶圆施加本发明的热处理。通过本领域技术人员熟悉的一种方法，然后施加进一步处理，以在晶圆上沉积多晶硅作为一外杂质吸收剂层。通过机械或化学作用(例如：研磨或化学机械抛光)将如此制得的多晶硅层从硅晶圆正面去掉。之后，在正面沉积一层外延层。
在本发明第八优选实施例中，通过本领域技术人员熟悉的一种方法，对已经研麿及蚀刻的硅晶圆提供氧化物层作为扩散障碍层，之后将该晶圆施以本发明的热处理。随后通过一标准方法(例如：蚀刻)将晶圆上的氧化物去掉。然后，将该晶圆进行双面抛光。在进一步热处理中，在该抛光后的晶圆上沉积一层多晶硅层，并利用本领域技术人员熟悉的一种方法将该层自正面去掉。最终产品是一个晶圆，该晶圆已经过双面抛光，及(由于该双面抛光作用)具有经改进的毫微构形(nanotopology)，而且对该晶圆提供一层外杂质吸收剂层，以便在一远离相关元件薄层的区域内粘合金属污染物。
不论晶体直径或晶圆直径，本发明可应用于单晶硅晶圆。本发明最好应用于直径为15、20或30公分或更大的晶圆。因制作在大直径硅晶圆上的元件对有关硅内不含缺陷的要求特别高，优选将本发明应用在大直径硅晶圆上。
由于本发明的硅晶圆内无结晶缺陷，该晶圆特别适于制造公知的SOI(硅绝缘体)晶圆，在这种晶圆的上层(元件相关层)必须不含任何结晶缺陷，否则缺陷可继续进入下方的电绝缘层(氧化埋层)。本发明的硅晶圆特别适于作为施主晶圆(donor wafer)，以通过薄层转移技术制造硅绝缘体晶圆的薄的元件相关硅层。
由于其完全无缺陷，本发明的硅晶圆在作为部分薄层转移加工(硅绝缘体重新加工利用)去掉表面层之后也可重复许多次用作施主晶圆。
本发明的硅晶圆也可用作廉价微粒监控晶圆。该晶圆可再加以清洗，并且，如果适当，在已经发生微粒搭载之后再加以抛光，抛光作用不会导致结晶缺陷在晶圆表面上变得可以看到。
本发明硅晶圆的另一应用领域是公知的MEMS或RFID用途。这些通常是一次性物品(RFID：例如：光碟盒上的防窃安全特征)，这种物品必须由高品质的以硅为主要成分且无缺陷的材料制成。本发明提供一种用以制造起始材料的廉价方法。

Claims (25)

1、一种制造单晶硅晶圆的方法，该方法包括下列步骤：
通过外延沉积法，在硅晶圆的正面上制造一薄层，或在该硅晶圆的正面上制造一薄层，其电阻与该硅晶圆其余部分的电阴不同，或于该硅晶圆的背面上制造一外杂质吸收剂层，及
在所选满足下列不等式的温度下将该晶圆施以热处理
[ Oi ] < [ Oi ] eq ( T ) exp ( 2 &sigma; SiO 2 &Omega; rkT ) - - - ( 1 )
其中，[Oi]是硅晶圆内的氧浓度，[Oi]eq(T)是在T温度下硅内氧的溶解度极限，δsio2是二氧化硅的表面能，Ω是沉积氧原子的体积，r是平均COP半径及k是波兹曼常数，在实施热处理期间，至少部分时间该硅晶圆是曝露于含氧气体中。
2、如权利要求1所述的方法，其中该方法所用的起始材料是
氧浓度[Oi]＜7×1017at/cm3的硅晶圆。
3、如权利要求1或2所述的方法，其中该方法所用的起始材料是其中平均COP直径小于160nm的硅晶圆。
4、如权利要求1、2或3所述的方法，其中是以预定加热速率将该硅晶圆加热直至温度达到可满足不等式(1)的范围，之后将温度保持在该范围内经过预定的时间，然后以预定的冷却速率将该晶圆加以冷却。
5、如权利要求4所述的方法，其中温度保持在可满足不等式(1)范围内的时间为10秒种至15分钟。
6、如权利要求1、2、3、4或5所述的方法，其中通过外延沉积一层含硅层在该硅晶圆正面制得所述层。
7、如权利要求1、2、3、4或5所述的方法，其中是通过在一种气体中实施热处理而在该硅晶圆正面上制得所述层，所述热处理可导致至少一种掺质向外扩散。
8、如权利要求1至7中的任意一项所述的方法，其中通过沉积氧化硅，氮化硅或多晶硅而在该硅晶圆背面上制得所述层。
9、如权利要求1、2、3、4或5所述的方法，其中按下列给定顺序实施各步骤：
依照如权利要求8，将一外杂质吸收剂层施加在该硅晶圆的正面及背面上；
在一含氧气体中，将该硅晶圆加以热处理，以可满足不等式(1)，
将该硅晶圆正面上的外杂质吸收剂层去掉，及
在该硅晶圆的正面上外延沉积如权利要求6所述的层。
10、如权利要求1、2、3、4或5所述的方法，其中按下列
给定顺序实施各步骤：
在一含氧气体中，将该硅晶圆加以热处理，以满足不等式(1)，
在该硅晶圆的正面及背面上施加如权利要求8所述外杂质吸收剂层，
将该硅晶圆正面上的外杂质吸收层去掉，及
在该硅晶圆的正面上外延沉积如权利要求6所述的层。
11、如权利要求1、2、3、4或5所述的方法，其中按下列给定顺序实施各步骤：
将如权利要求8所述的外杂质吸收剂层施加在该硅晶圆的正面及背面上，
在一含氧气体中，将该硅晶圆加以热处理，以满足不等式(1)，
在一含氢气体中，将该硅晶圆加以热处理，以去掉该硅晶圆正面上的外杂质吸收剂层并溶解正面上的COP，及
在该硅晶圆的正面上外延沉积如权利要求6所述的层。
12、如权利要求1、2、3、4或5所述的方法，其中按下列给定顺序实施各步骤：
将如权利要求8项所述的外杂质吸收剂层施加在该硅晶圆的正面及背面上，
在一含氧气体中，将该硅晶圆加以热处理，以满足不等式(1)，
在一含氢气体中，将该硅晶圆加以热处理，以去掉该硅晶圆正面上的外杂质吸收剂层，溶解正面上的COP及在所述正面上制造如权利要求7所述的层。
13、如权利要求1、2、3、4或5所述的方法，其中按下列给定顺序实施各步骤：
将如权利要求8所述的外杂质吸收剂层施加在该硅晶圆的正面及背面上，
将该硅晶圆正面上的外杂质吸收剂层去掉，
在一含氧气体中，将该硅晶圆加以热处理，以满足不等式(1)，
将如权利要求6所述的层外延沉积在该硅晶圆的正面上。
14、如权利要求1、2、3、4或5所述的方法，其中按下列给定顺序实施各步骤：
将如权利要求8所述的外杂质吸收剂层施加在该硅晶圆的正面及背面上，
将该硅晶圆正面上的外杂质吸收剂层去掉，
在一含氧气体中，将该硅晶圆加以热处理，以满足不等式(1)，
在一含氢气体中，将该硅晶圆加以热处理，以去掉该硅晶圆正面上的外杂质吸收剂层，溶解正面上的COP，及如权利要求7所述，在正面制造所述层。
15、如权利要求1、2、3、4或5所述的方法，其中按下列给定顺序实施各步骤：
在一含氧气体中，将该硅晶圆加以热处理，以满足不等式(1)，
将如权利要求8所述的外杂质吸收剂层施加在该硅晶圆的正面及背面上，该外杂质吸收剂层是由多晶硅组成，
通过机械或化学作用将该硅晶圆正面上的外杂质吸收剂层去掉，及
将如权利要求6所述的层外延沉积在该硅晶圆的正面上。
16、如权利要求1、2、3、4或5所述的方法，其中按下列给定顺序实施各步骤：
将已经研磨及蚀刻的硅晶圆正面及背面加以氧化，以制造氧化硅层，
在一含氧气体中，将该硅晶圆加以热处理，以满足不等式(1)，
将氧化硅层去掉，
将该硅晶圆正面及背面同时抛光，
将如权利要求8所述的外杂质吸收剂层施加在该硅晶圆的正面及背面上，该外杂质吸收剂层是由多晶硅组成，及
通过机械或化学作用将该硅晶圆正面上的外杂质吸收剂层去掉。
17、一种单晶硅晶圆，在对应于至少50％晶圆厚度的深处，该单晶硅晶圆的COP密度低于10,000个/cm3，其背面载有一外杂质吸收剂层。
18、如权利要求17所述的硅晶圆，其中该外杂质吸收剂层是一含有氧化硅、氮化硅或多晶硅的层。
19、一种单晶硅晶圆，在对应于至少50％晶圆厚度的深处，该单晶硅晶圆的COP密度低于10,000个/cm3，其正面载有一层，该层通过外延沉积形成，或者该层的电阻与该硅晶圆其余部分的电阻不同。
20、如权利要求19所述的硅晶圆，其中所述层是一外延沉积的硅层。
21、如权利要求19所述的硅晶圆，其中该层含有硅-锗。
22、如权利要求19所述的硅晶圆，其中该层含有应变硅。
23、将如权利要求17、18、19、20、21或22所述的硅晶圆用作制造硅绝缘体晶圆的施主晶圆。
24、如权利要求1至16中的任意一项所述的方法，其中对多个硅晶圆进行满足不等式(1)的热处理，其中每个硅晶圆表面置于另一个硅晶圆表面之上。
25、如权利要求1至16中的任意一项所述的方法，其中对一硅单晶体锭件实施满足不等式(1)的热处理。
CNB200410056554XA 2003-08-07 2004-08-09 硅晶圆及其制造方法 Active CN100394536C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10336271A DE10336271B4 (de) 2003-08-07 2003-08-07 Siliciumscheibe und Verfahren zu deren Herstellung
DE10336271.1 2003-08-07

Publications (2)

Publication Number Publication Date
CN1581430A true CN1581430A (zh) 2005-02-16
CN100394536C CN100394536C (zh) 2008-06-11

Family

ID=34112006

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410056554XA Active CN100394536C (zh) 2003-08-07 2004-08-09 硅晶圆及其制造方法

Country Status (6)

Country Link
US (2) US7235863B2 (zh)
JP (1) JP5097332B2 (zh)
KR (1) KR100625822B1 (zh)
CN (1) CN100394536C (zh)
DE (1) DE10336271B4 (zh)
TW (1) TWI268555B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447559C (zh) * 2006-02-17 2008-12-31 无锡乐东微电子有限公司 一种利用Cu诱导硅片表面COP的测试方法
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
DE102007027111B4 (de) 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
US7816765B2 (en) * 2008-06-05 2010-10-19 Sumco Corporation Silicon epitaxial wafer and the production method thereof
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
KR101381537B1 (ko) * 2009-06-03 2014-04-04 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법
CN110627031A (zh) * 2019-09-25 2019-12-31 常熟理工学院 一种钼掺杂磷化钴碳珊瑚片复合材料的制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824698A (en) * 1987-12-23 1989-04-25 General Electric Company High temperature annealing to improve SIMOX characteristics
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3929557B2 (ja) * 1997-07-30 2007-06-13 三菱電機株式会社 半導体装置およびその製造方法
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
JP2000031153A (ja) * 1998-07-13 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｉウエーハ及びその製造方法
EP1035235A4 (en) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
JP4405083B2 (ja) * 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
JP4038910B2 (ja) * 1999-01-08 2008-01-30 株式会社Ｓｕｍｃｏ 半導体シリコンウェーハの製造方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6423625B1 (en) * 1999-08-30 2002-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of improving the bondability between Au wires and Cu bonding pads
DE19941902A1 (de) 1999-09-02 2001-03-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von mit Stickstoff dotierten Halbleiterscheiben
US6423615B1 (en) 1999-09-22 2002-07-23 Intel Corporation Silicon wafers for CMOS and other integrated circuits
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
JP4147758B2 (ja) * 2001-09-10 2008-09-10 株式会社Ｓｕｍｃｏ ウェーハの製造条件の決定方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
WO2003036698A2 (en) * 2001-10-26 2003-05-01 Sige Semiconductor Inc. Method of depositing high-quality sige on sige substrates
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447559C (zh) * 2006-02-17 2008-12-31 无锡乐东微电子有限公司 一种利用Cu诱导硅片表面COP的测试方法
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Also Published As

Publication number Publication date
US20050032376A1 (en) 2005-02-10
DE10336271B4 (de) 2008-02-07
DE10336271A1 (de) 2005-03-10
US7537657B2 (en) 2009-05-26
JP2005057295A (ja) 2005-03-03
TWI268555B (en) 2006-12-11
JP5097332B2 (ja) 2012-12-12
US20060278157A1 (en) 2006-12-14
TW200507115A (en) 2005-02-16
KR100625822B1 (ko) 2006-09-20
KR20050015983A (ko) 2005-02-21
US7235863B2 (en) 2007-06-26
CN100394536C (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
US7537657B2 (en) Silicon wafer and process for producing it
EP1513193A1 (en) Method for manufacturing silicon wafer
CN101351580A (zh) 具有本征吸杂的砷和磷掺杂的硅晶片衬底
KR20010071250A (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
CN111508819A (zh) 硅晶片及其制造方法
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
KR101856012B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JP5491783B2 (ja) 結晶性シリコン基板の精製方法および太陽電池の製造プロセス
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
CN1846017A (zh) 用于制备稳定的理想的氧沉淀硅片的方法
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
EP1298731B1 (en) Simox substrate production process
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP2004158526A (ja) ディスクリート素子用基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant