KR20060128662A - Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20060128662A
KR20060128662A KR1020060050257A KR20060050257A KR20060128662A KR 20060128662 A KR20060128662 A KR 20060128662A KR 1020060050257 A KR1020060050257 A KR 1020060050257A KR 20060050257 A KR20060050257 A KR 20060050257A KR 20060128662 A KR20060128662 A KR 20060128662A
Authority
KR
South Korea
Prior art keywords
wafer
silicon
igbt
silicon wafer
atoms
Prior art date
Application number
KR1020060050257A
Other languages
English (en)
Other versions
KR100724329B1 (ko
Inventor
시게루 우메노
야스히로 오우라
고지 가토
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20060128662A publication Critical patent/KR20060128662A/ko
Application granted granted Critical
Publication of KR100724329B1 publication Critical patent/KR100724329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

초크랄스키법에 의해 격자간 산소 농도가 7.0×1017atoms/㎤ 이하인 실리콘 잉곳을 형성하고, 그 실리콘 잉곳에 중성자선을 조사하여 인을 도핑한 후 웨이퍼를 잘라내고, 그 웨이퍼에 대해서 적어도 산소를 함유하는 분위기에서 소정의 식을 만족시키는 온도에서 산화 분위기 어닐링을 하며, 상기 웨이퍼의 일면측에 폴리실리콘층 또는 변형층을 갖는 IGBT 용 실리콘 웨이퍼를 제조한다.
IGBT 용 실리콘 웨이퍼

Description

ＩＧＢＴ 용 실리콘 웨이퍼 및 그 제조 방법 {SILICON WAFER FOR IGBT AND METHOD FOR PRODUCING SAME}
도 1 은 웨이퍼 중의 격자간 산소 농도, 어닐링 온도 및 웨이퍼 중의 C0P 의 소멸 가부의 관계를 나타내는 그래프.
도 2a 및 도 2b 는 실시예 1 에 있어서의 웨이퍼의 X 선 토포그래프 사진.
도 3a 내지 도 3d 는 실시예 2 및 3 의 웨이퍼의 X 선 토포그래프 사진.
도 4a 및 도 4b 는 실시예 2 의 웨이퍼에 있어서의, 열처리 전후에서의 재결합 라이프 타임의 분포를 나타내는 분포도.
도 5a 및 도 5b 는 실시예 3 의 웨이퍼에 있어서의, 열처리 전후에서의 재결합 라이프 타임의 분포를 나타내는 분포도.
도 6a 및 도 6b 는 실시예 2 의 웨이퍼에 있어서의 저항률의 분포를 나타내는 도면.
도 7a 및 도 7b 는 실시예 3 의 웨이퍼에 있어서의 저항률의 분포를 나타내는 도면.
본 발명은 절연 게이트형 바이폴라 트랜지스터 (IGBT) 의 기판으로서 적합하게 사용되는 실리콘 웨이퍼 및 그 제조 방법에 관한 것이고, 특히, 초크랄스키법 (CZ 법) 에 의해 형성되어 이루어지는 IGBT 용 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다.
본원은 2005 년 6 월 9 일에 출원된 일본국 특허출원 2005-169929호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
절연 게이트형 바이폴라 트랜지스터 (IGBT) 는 MOS 전계 효과 트랜지스터 (MOSFET) 에 정공 주입용 PN 접합이 부가된 구조로 이루어지고, 고저항의 n-형 실리콘층의 표면측에 게이트 및 이미터가 형성되며, 이면측에 PN 접합을 사이에 두고 콜렉터가 형성되어 구성된다. IGBT 는 이미터-콜렉터간의 전류를, 실리콘 산화막을 통해 게이트에 인가하는 전압으로 제어하는 소자이다. IGBT 는 게이트 및 이미터와 콜렉터 사이에 위치하는 n-형 실리콘 웨이퍼에 대하여 콜렉터측에서 정공이 주입됨으로써, 온 (ON) 저항을 낮출 수 있고, 또한 대전류를 흐르게 한 경우라도 파괴되기 어렵다는 특징을 구비하고 있다.
상기 기술한 바와 같이, IGBT 에서는 산화막을 통해 게이트에서 전류의 제어를 실시하기 때문에, 게이트 산화막에는 결함이 없는 것이 요구된다. 또한, 전류는 소자 표면의 이미터와 이면의 콜렉터 사이를 흐르기 때문에, 웨이퍼 내부의 결함은 IGBT 의 특성을 크게 좌우한다. 따라서, 종래의 IGBT 용 실리콘층에는 에피텍셜 웨이퍼나, FZ 법 (Floating-Zone Melting Method) 에 의해 형성된 실리콘 결정에서 잘라낸 실리콘 웨이퍼가 사용되어 왔다.
그러나, 고내압 IGBT 를 구성하는 n-형 실리콘층에는 100㎛ 전후의 두께가 필요해지고, 에피텍셜층에서 이 두께를 실현시키기 위해서는 에피텍셜 성장 공정에 장시간을 요하기 때문에, 제조 비용이 대폭으로 증가한다.
또한, FZ 법에 의해 형성된 결정에서 얻어지는 실리콘 웨이퍼는 제조 공정에 있어서 혼입하는 불순물량이 적고, CZ 법에서 형성된 결정에서 얻어지는 실리콘 웨이퍼 (CZ 웨이퍼) 와 비교하여 비교적 결함이 적은 웨이퍼가 얻어지는 한편, FZ 법에서는 웨이퍼의 대구경화가 어렵고, 웨이퍼의 대량 생산에 적합하지 않다는 문제가 있다.
한편, CZ 법에 의해 형성된 결정에서 얻어지는 실리콘 웨이퍼에는 0.1∼0. 3㎛ 정도의 미소 공동 (空洞) 으로 이루어지는 결함이 존재하고 있다. 웨이퍼 표면에 이 결함이 노출되면 피트로 되어 나타난다. 이들 결함은 일반적으로 COP (Crystal Originated Particle) 라고 지칭되고 있으며, 이 COP 가 존재하는 웨이퍼를 그대로 IGBT 용으로 사용하는 것은 불가능했다. 그래서 최근에는 예를 들어 국제공개 제04/073057호 팜플렛 (특허문헌 1) 에 기재되어 있는 바와 같이, CZ 법에 의해 얻어진 웨이퍼를 열처리하여 COP 를 적게 하는 웨이퍼의 제조 방법이 개발된다.
CZ 법에서는 대직경의 결정을 인상할 수 있기 때문에, 대구경 웨이퍼의 제조는 용이하고, 직경 300mm 의 웨이퍼도 양산되고 있어, LSI 의 기판에는 적합하다. 그러나, 다음과 같은 이유에서 지금까지 CZ 웨이퍼 (CZ 법으로 형성된 결정에서 얻어지는 웨이퍼) 는 IGBT 의 기판에는 사용되고 있지 않았다.
첫째, GOI (Gate 0xide Integrity) 수율의 문제가 있다. 단결정 육성시에 과잉 공공 (정공) 이 응집하여 0.2∼0.3㎛ 정도의 보이드 결함인 COP (Crystal Originated Particle) 가 발생한다. COP 가 표면에 노출하여 발생한 피트, 또는 표면 근방에 존재하는 COP 가 열산화에 의해서 산화막에 유입되며, GOI 특성을 열화시키기 때문에, GOI 특성에 영향을 주지 않도록 COP 를 소멸시킬 필요가 있다.
둘째, 저항률 변동의 문제가 있다. CZ 법에서 형성된 실리콘 결정 (CZ 실리콘) 에는 1×1018atoms/㎤ 정도의 과잉 산소가 포함되어 있고, 450℃ 정도의 저온 열처리를 받으면 산소 도너가 발생하여, 기판의 저항률이 변화해 버리기 때문에, 산소 도너가 발생하지 않도록 제어하는 것이 중요해졌다.
셋째, 저항률의 균일성 문제가 있다. CZ 실리콘 잉곳의 저항률은 다결정 실리콘 잉곳에 첨가하는 도펀트량에 의해서 제어할 수 있지만, IGBT 기판에 사용되는 인 (P) 은 편석 계수가 작기 때문에 단결정 잉곳의 길이 방향에서 농도가 크게 변화한다. 그 때문에, 하나의 단결정 실리콘 잉곳 중에서 사양에 맞는 저항률의 웨이퍼를 만들 수 있는 범위가 좁다.
넷째, 재결합 라이프 타임 열화의 문제가 있다. 앞서 언급한 바와 같이, 통상, CZ 실리콘 잉곳에는 1×1018atoms/㎤ 정도의 산소가 함유되어 있다. 그 때문에, 디바이스 프로세스의 열처리 과정에 있어서, 웨이퍼 중의 과잉 산소가 SiO2 가 되어 석출되고, 재결합 라이프 타임을 열화시켜 버린다.
특허문헌 1 에서 개시되는 기술은 GOI 특성을 열화시키는 인자인 COP 를 소멸시킬 수 있기 때문에, IGBT 용 실리콘 웨이퍼의 제조 기술로서 적용 가능한 기술이기는 하다. 그러나, 특허문헌 1 에 기재되어 있는 방법에서는 다음과 같은 문제가 있다. 즉, COP 소멸을 가능하게 하는 산소 농도라도, 그 농도가 높은 경우에는 상기 기술한 바와 같은 산소 도너 발생에 의한 저항률 변동의 문제나 과잉 산소 석출에 의한 재결합 라이프 타임의 열화를 발생시키게 된다. 특히, 이 재결합 라이프 타임의 열화는 IGBT 용 실리콘 웨이퍼에 있어서 치명적인 결점이고, 중금속 오염에 의한 라이프 타임 열화의 요인을 포함해서 확실하게 방지하지 않으면, IGBT 용 실리콘 웨이퍼로서 사용할 수 없다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, CZ 법에 의해 형성된 실리콘 잉곳에서 얻어지는 실리콘 웨이퍼로서, IGBT 에 적합하게 사용되는 실리콘 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해서, 본 발명은 이하의 구성을 채용하였다.
본 발명의 IGBT 용 실리콘 웨이퍼의 제조 방법은 초크랄스키법 (CZ 법) 에 의해 격자간 산소 농도 [Oi] 가 7.0×1017atoms/㎤ 이하인 실리콘 잉곳을 형성하고, 그 실리콘 잉곳에 중성자선을 조사하여 인을 도핑한 후 웨이퍼를 잘라내며, 그 웨 이퍼에 대하여 적어도 산소를 함유하는 분위기에 있어서 하기 식 (1) 을 만족시키는 온도 T(℃) 에서 산화 분위기 어닐링을 하고, 상기 웨이퍼의 일면측에 폴리실리콘층 또는 변형층을 형성하는 공정으로 개략 구성되어 있다.
[Oi]
Figure 112006039510176-PAT00001
2.123×1021exp(-1.035/k(T+273)) … (1)
단, [Oi] 은 ASTM F-121 (1979) 에 규격된 푸리에 변환 적외 분광 광도법에 의한 측정치이고, k 는 볼츠만 상수 (8.617×10-5(eV/K)) 이다.
상기 IGBT 용 실리콘 웨이퍼의 제조 방법에 있어서는 상기 실리콘 잉곳을 형성할 때에, 질소를 도핑하여 질소 농도가 2×1013atoms/㎤ 이상 5×1015atoms/㎤ 이하인 실리콘 잉곳을 형성하는 것이 바람직하다.
상기 IGBT 용 실리콘 웨이퍼의 제조 방법에 있어서는 상기 산화 분위기 어닐링 후에, 웨이퍼의 표면의 연마를 실시하는 것이 바람직하다.
상기의 실리콘 웨이퍼의 제조 방법에 의하면, 격자간 산소 농도가 7×1017 atoms/㎤ 이하의 실리콘 잉곳을 사용함으로써, IGBT 제조 공정에서의 산소 석출물 (BMD) 의 생성에 의한 재결합 라이프 타임의 저하, 및 산소 도너 형성에 의한 저항률 변화를 방지할 수 있는 우수한 실리콘 웨이퍼를 제공할 수 있다.
또한, 실리콘 잉곳에 중성자를 조사함으로써 실리콘 원자의 일부를 인으로 변환시키고, 이것에 의해 실리콘 잉곳에 인을 균일하게 도핑시키는 것이 가능해져, 저항률이 균일한 웨이퍼가 얻어진다. 또한, 웨이퍼에 대하여 상기 식 (1) 의 조건에서 산소 분위기 중 어닐링을 실시함으로써, 실리콘 웨이퍼의 표면에 산화 실리콘층을 형성시키고, 이렇게 함으로써 격자간 실리콘이 웨이퍼 내부에 있는 COP 내부에 주입되고 COP 를 완전히 매립하여, COP 를 완전히 소멸시키는 것이 가능해진다.
이렇게 해서 얻어진 실리콘 웨이퍼는 그 내부에 COP 결함이 거의 존재하지 않고, 또한, 웨이퍼 면내 및 동일한 잉곳으로부터 잘려진 웨이퍼 사이에서의 저항률의 편차가 작아진다. 또한, IGBT 제조 공정에서의 BMD (Bulk Micro Defect) 생성이나 저항률 변화가 거의 일어나지 않는다. 이렇게 함으로써, 본 발명의 웨이퍼를 절연 게이트형 바이폴라 트랜지스터 (IGBT) 의 기판으로서 적합하게 사용하는 것이 가능해진다.
또한, 일면측에 게터링층으로서의 폴리실리콘층 또는 변형층이 형성되어 있기 때문에, IGBT 제조 공정에서의 중금속 오염을 제거할 수 있다.
또한, 상기의 실리콘 웨이퍼의 제조 방법에 의하면, 실리콘 잉곳에 대하여 질소 도핑을 실시함으로써, 잉곳 중의 COP 의 사이즈를 대폭으로 작게 할 수 있다. 이 잉곳에 대하여 상기의 열처리 조건에서 어닐링함으로써, COP 를 거의 완전히 소멸시키는 것이 가능해진다. 또한 실리콘 결정 중에 질소를 도핑시킴으로써, 슬립 전위의 발생도 억제할 수 있다.
또한 상기의 실리콘 웨이퍼의 제조 방법에 의하면, 산화 분위기 어닐링 후에, 웨이퍼 표면의 연마를 실시함으로써, 산화 분위기 어닐링 후의 표면 근방에 잔류하고 있는 COP 를 제거할 수 있다. 이렇게 하여, 표면 근방의 COP 를 제거함 으로써, 게이트 산화막의 신뢰성을 높일 수 있다.
본 발명의 IGBT 용 실리콘 웨이퍼는 앞서 어느 하나에 기재된 제조 방법에 의해서 얻어지는 실리콘 웨이퍼이다.
또한 본 발명의 IGBT 용 실리콘 웨이퍼는 초크랄스키법으로 제조된 실리콘 잉곳에서 잘려진 실리콘 웨이퍼로서, 격자간 산소 농도 [Oi] 가 7.0×1017 atoms/㎤ 이하임과 동시에 인이 도핑되어 이루어지고, 일면측에 폴리실리콘층 또는 변형층이 형성되어 있으며, 웨이퍼 내부의 COP 밀도가 1×105 개/㎤ 이하이고, 80O℃ 에서 4 시간 및 1000℃ 에서 16 시간의 2 단 열처리를 행한 후의 결정 결함 밀도가 5×107 개/㎤ 이하여도 된다. 보다 바람직하게는 COP 밀도가 1.0×104 개/㎤ 이하이면 된다.
또한 상기 IGBT 용 실리콘 웨이퍼에 있어서는 질소 농도가 2×1013atoms/㎤ 이상 5×1015atoms/㎤ 이하인 것이 바람직하다.
상기의 실리콘 웨이퍼는 상기의 어느 하나에 기재된 제조 방법에 의해서 제조되어 있기 때문에, 그 내부에 COP 결함이 거의 존재하지 않고, 또한, 웨이퍼 면내 및 동일한 잉곳에서 잘려진 웨이퍼 사이에서의 저항률의 편차가 작아진다. 또한, IGBT 제조 공정에서의 BMD 및 산소 도너의 생성이 거의 일어나지 않는다. 이렇게 함으로써, COP 결함에 의한 게이트 산화막의 절연 파괴가 일어나지 않고, BMD 생성에 의한 재결합 라이프 타임의 열화나 산소 도너에 의한 저항률의 변화도 일어나지 않는다. 따라서 본 발명의 웨이퍼는 절연 게이트형 바이폴라 트랜지스터 (IGBT) 의 기판으로서 바람직하게 사용할 수 있게 된다.
또한 상기의 실리콘 웨이퍼는 인이 도핑된 고저항의 웨이퍼이기 때문에, IGBT 의 기판으로서 바람직하게 사용할 수 있다. 또한, 일면측에 게터링층으로서의 폴리실리콘층 또는 변형층이 형성되어 있기 때문에, IGBT 제조 공정에 있어서의 중금속 오염을 제거할 수 있다.
또한 상기의 실리콘 웨이퍼는 질소 농도가 2×1013atoms/㎤ 이상 5×1015a toms/㎤ 이하의 범위이고, COP 사이즈가 작은 잉곳을 사용하여 얻어진 웨이퍼이기때문에, COP 가 거의 완전히 소멸된 것이 되고, IGBT 의 기판으로서 바람직하게 사용할 수 있다. 또한 질소가 도핑됨으로써, 슬립 전위의 발생도 방지할 수 있고, 웨이퍼의 품질을 향상시킬 수 있다.
또한, IGBT 의 제조 공정에는 여러가지 가열 공정이 존재하고, IGBT 용 실리콘 웨이퍼는 당연히 이들 열을 받는다. 본 발명의 실리콘 웨이퍼에 의하면, IGBT 의 제조 공정에 있어서의 여러가지 가열 공정에 상당하는 열이력을 받은 경우라도, 저항률이 변화되지 않음과 함께 라이프 타임이 단축되지 않고, IGBT 를 비롯한 각종 디바이스의 기판으로서 바람직하게 사용할 수 있다.
바람직한 실시양태
이하, 본 발명의 실시형태인 IGBT 용 실리콘 웨이퍼의 제조 방법을 상세하게 설명한다.
본 실시형태의 IGBT 용 실리콘 웨이퍼의 제조 방법은 초크랄스키법에 의해 격자간 산소 농도 [Oi] 가 7.0×1017atoms/㎤ 이하인 실리콘 잉곳을 형성한다. 다음으로, 그 실리콘 잉곳에 중성자선을 조사하여 인을 도핑한 후 웨이퍼를 잘라낸다. 다음으로, 그 웨이퍼에 대하여 적어도 산소를 함유하는 분위기에 있어서 하기 식 (1) 을 만족시키는 온도 T(℃) 에서 어닐링을 한다. 그리고, 상기 웨이퍼의 일면측에 폴리실리콘층 또는 변형층을 형성 형성한다. 이와 같은 공정으로 개략 구성되어 있다.
[Oi]
Figure 112006039510176-PAT00002
2.123×1021exp(-1.035/k(T+273)) … (1)
단, 상기 식 (1) 중, [Oi] 은 ASTM F-121 (1979) 에 규격된 푸리에 변환 적외 분광 광도법에 의한 측정치이고, k 는 볼츠만 상수 (8.617×10-5(eV/K)) 이다.
또한 본 실시형태의 실리콘 웨이퍼의 제조 방법에 있어서는 실리콘 잉곳을 형성할 때에 질소를 도핑하여, 질소 농도가 2×1013atoms/㎤ 이상 5×1015atoms/㎤ 이하인 실리콘 잉곳을 형성하는 것이 바람직하다.
질소 농도의 측정시에는, 2차 이온 질량분석법 (Secondary Ion Mass Spectrometry, SIMS) 를 이용하여 측정할 수 있다. 1×1013atoms/㎤ 대에서는, SIMS 에 의한 측정이 곤란하므로, 실리콘 잉곳을 형성할 때 추가하는 도핑량과 질소의 편석 계수로부터, 실리콘 잉곳의 질소 농도를 계산할 수 있다.
또한 본 실시형태의 실리콘 웨이퍼의 제조 방법에 있어서는 산화 분위기 어닐링 전에, 샌드블라스트법 등에 의해서, 웨이퍼 이면에 변형층을 형성해도 된다.
이하, 각 공정에 대하여 상세하게 설명한다.
격자간 산소 농도 [Oi] 가 7.0×1017atoms/㎤ 이하인 실리콘은 초크랄스키법 (CZ 법) 에 의해 제조할 수 있다. CZ 법에 의한 실리콘의 제조는 다음의 공정으로 행해진다. 우선, 인상 장치의 석영 도가니에 다결정 실리콘 덩어리를 투입하고, 아르곤 분위기 중에서 다결정 실리콘 덩어리를 가열하여 실리콘 융액으로 한다. 다음으로 실리콘 융액에 종결정을 침지시키고, 다음으로 종결정 및 석영 도가니를 회전시키면서 종결정을 서서히 인상하여 종결정의 밑에 단결정을 성장시킨다. 이 경우의 제조 조건으로는 단결정의 성장 속도를 V (mm/분) 로 하고, 단결정 성장시의 융점에서 1350℃ 의 온도 구배 G (℃/mm) 로 했을 때의 비 V/G 를 0.22∼0.27 정도로 제어한다는 조건을 예시할 수 있다. 또한, 다른 조건으로는 석영 도가니의 회전수를 0.05∼0.5rpm 으로 하고, 아르곤 분위기의 압력을 30Torr 로 하여, 또한 자장 강도를 3500Gauss 로 하는 조건을 예시할 수 있다. 실리콘 잉곳의 격자간 산소 농도 [Oi] 를 7×1017atoms/㎤ 이하로 함으로써, IGBT 제조 공정에서의 산소 도너 발생을 방지할 수 있다. 격자간 산소 농도 [Oi] 가 7×1017atoms/㎤ 를 초과하면 IGBT 제조 공정에서 산소 도너가 발생하고, IGBT 의 특성을 변화시키기 때문에 바람직하지 않다.
또한, 질소 도핑에 의해서 COP 의 사이즈가 작아지고, 보다 단시간의 어닐링 로 COP 를 소멸시킬 수 있다. 또한 질소 도핑에 의해, 질소에 의한 전위의 핀닝 효과를 발현시킬 수 있고, 고온 열처리에 의한 슬립 전위의 발생을 억제시킬 수 있다. 질소 도핑 방법은 이미 알려져 있는 어떤 방법이어도 된다. 예를 들어, 질화막이 부착된 실리콘 웨이퍼를 실리콘 다결정 원료와 함께 융해함으로써 도핑할 수 있다.
다음으로, 제조된 실리콘 잉곳에 대하여 중성자선을 조사한다. 이 중성자선 조사에 의해서, 실리콘 원자의 일부를 인으로 변환시키고, 이것에 의해 실리콘 잉곳에 인을 균일하게 도핑시켜 저항률이 균일한 잉곳이 얻어진다. 실리콘 잉곳에는 동위체 실리콘 30 (30Si) 이 존재한다. 중성자 조사에 의해, 30Si 이 동위체 31Si 로 이행되고, 안정 동위체 인 (31P) 으로 핵변환된다. n 형의 단결정 실리콘에서는 인상시에 실리콘 융액에 인을 첨가하는 방식으로 인을 도핑시키면, 인상 방향을 따라 잉곳의 저항률이 변화해 버린다. 이 저항률의 변화는 IGBT 의 특성의 변화를 초래한다. 따라서 본 발명에서는 잉곳 전체의 도펀트 농도를 균일하게 할 수 있는 중성자 조사법이 필수이다. 중성자선의 조사 조건은 예를 들어, 3.0×1012 개/㎠/s 의 중성자 선속인 위치에 있어서, 결정 회전 약 2rpm 으로 약 80 시간의 조사로 하면 된다.
이렇게 해서 중성자선이 조사된 실리콘 잉곳은 저항률이 48Ω·cm∼52Ω·cm 정도가 된다.
다음으로, 실리콘 잉곳에서 웨이퍼를 잘라내고, 필요에 따라 랩핑이나 에칭 등을 실시한 후에, 필요에 따라, 샌드블라스트법 등에 의해 변형층을 형성한다.
다음으로, 웨이퍼를 산화 분위기 중에서 어닐링한다. 어닐링의 분위기는 적어도 산소가 함유되어 있으면 된다. 예를 들어, 질소, 아르곤 등과 산소의 혼합 가스여도 된다. 그러나, COP 소멸에 요하는 시간을 단축하기 위해서는 100% 산소 또는 산소와 수증기의 혼합 가스 쪽이 바람직하다.
또한, 어닐링 온도는 하기 식 (1) 을 만족시키는 온도 T(℃) 에서 실시해야만 한다.
[Oi]
Figure 112006039510176-PAT00003
2.123×1021exp(-1.035/k(T+273)) … (1)
상기 식 (1) 중, [Oi] 은 웨이퍼 중의 격자간 산소 농도로서, ASTM F-121 (1979) 로 규격된 푸리에 변환 적외 분광 광도법에 의한 측정치이다. 또한, k 는 볼츠만 상수 (8.617×10-5(eV/K)) 이다. 상기 (1) 은 실험에 의해 구해진 식이고, 이 식 (1) 의 조건에서 어닐링함으로써, 웨이퍼 중의 COP 를 거의 완전히 소멸시킬 수 있다. 보다 구체적으로는 격자간 산소 농도 [Oi] 가 7.0×1017atoms/㎤ 인 경우에는 어닐링 온도 T(℃) 는 1230℃ 이상이고, 실리콘의 융점 이하이어야 한다. 온도가 동일하면, COP 의 사이즈가 클수록, 어닐링 시간을 길게 할 필요가 있기 때문에, 일률적으로 어닐링 시간을 규정할 수는 없다. 예를 들어, 0.17㎛ 의 COP 를 1150℃ 에서 없애기 위해서는 약 2 시간 걸린다. 결정 인상시에 질소를 도핑하면, COP 사이즈가 작아져, 어닐링에 요하는 시간을 단축할 수 있다.
또한, 승온시의 분위기와, 어닐링 온도에서 어닐링할 때의 분위기를 바꾸어도 된다. 예를 들어, 승온시에 있어서는 산소가 일부 포함되는 분위기로 하고, 어닐링 온도에서의 어닐링시에는 100% 의 산소 분위기로 해도 된다.
다음으로, 웨이퍼의 일면측에 폴리실리콘층을 형성한다. 본 실시형태의 실리콘 웨이퍼는 격자간 산소 농도가 매우 낮기 때문에, 산소에 의한 게터링 효과는 기대할 수 없다. 그 때문에, 산화 분위기 중 어닐링 후에 일면측에 게터링층으로서의 폴리실리콘층을 형성하고, IGBT 제조 공정에 있어서의 중금속 오염을 제거할 필요가 있다. 폴리실리콘층의 두께는 0.5㎛ 이상 2㎛ 이하의 범위가 바람직하다. 두께가 0.5㎛ 이상이면 게터링 효과를 충분히 발휘시킬 수 있고, 두께가 2㎛ 이하이면, 웨이퍼의 휨을 방지할 수 있다.
이상과 같이 하여 제조된 실리콘 웨이퍼는 격자간 산소 농도 [Oi] 가 7×10 17atoms/㎤ 이하이고, 인이 도핑되어 이루어지고, 일면측에 폴리실리콘층 또는 변형층이 형성되어 있다. 또한 웨이퍼 내부에는 COP 가 거의 존재하지 않는다. 또한 바람직하게는 질소 농도가 2×1013atoms/㎤ 이상 5×1015atoms/㎤ 이하이다. 더욱 바람직하게는 인의 농도가 4.3×1013atoms/㎤ 이상 2.2×1014atoms/㎤ 이하이며, 저항률이 20Ω·cm∼100Ω·cm 정도이다. 이러한 실리콘 웨이퍼는 IGBT 용 기판으로서 적합하게 사용할 수 있다.
또한, 본 실시형태의 실리콘 웨이퍼는 IGBT 용으로서 적합하게 사용되지만, IGBT 의 제조 공정에는 여러가지 가열 공정이 존재하고, 실리콘 웨이퍼에는 당연히 이들의 열을 받는다. 본 실시형태의 실리콘 웨이퍼는 IGBT 의 제조 공정에 있어서의 여러 가지 가열 공정에 상당하는 열이력을 받은 경우라도, 저항률이 변화하지 않음과 함께 라이프 타임이 단축되지 않고, IGBT 를 비롯한 각종 디바이스의 기판으로서 적합하게 사용할 수 있다. 구체적으로는 800℃ 에서 4 시간과 1000℃ 에서 16 시간의 2 단 열처리를 받은 경우라도, 가열 처리 전후에서의 라이프 타임의 감소율이 20% 정도 이내가 되고, 450℃ 에서 1 시간의 가열 처리를 받은 경우라도, 저항률 50Ω·cm 의 경우, 저항률의 저하는 8% 정도가 된다.
실시예
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명한다.
실시예 1
우선 처음에, CZ 법에 의해, 여러가지 격자간 산소 농도를 갖는 실리콘 잉곳을 제조하였다. 구체적으로는 다결정 실리콘 덩어리를 석영 도가니에 투입하고, 아르곤 분위기 중에서 다결정 실리콘 덩어리를 가열하여 실리콘 융액으로 하였다. 다음으로, 실리콘 융액에 종결정을 침지시키고, 다음으로 종결정 및 석영 도가니를 회전시키면서 종결정을 서서히 인상하여 종결정의 밑에 단결정을 성장시켰다. 또한, 단결정의 성장 속도를 V (mm/분) 로 하고, 단결정 성장시의 융점에서 1350℃ 의 온도 구배 G (℃/분) 로 했을 때의 비 V/G 를 0.27 정도로 설정하였다. 이렇게 하여, 단결정으로 이루어지는 실리콘 잉곳을 제조하였다. 실리콘 잉곳에 있어서의 격자간 산소 농도는 석영 도가니의 회전수 및 아르곤 분위기의 압력을 조정함으로써 제어하였다. 석영 도가니의 회전수를 낮게 함으로써 산소 농도가 저감되고, 또한 아르곤 분위기의 압력을 낮게 함으로써도 산소 농도가 저감된다. 또한, MCZ 법 (자장 인가) 을 채용함으로써, 저산소 농도의 실리콘 잉곳의 제조가 보다 간편해지고 유효하다. 이렇게 하여, 격자간 산소 농도가 3×1017atoms/㎤∼6×1017atoms/㎤ 범위의 실리콘 잉곳을 제조하였다. 얻어진 실리콘 잉곳을 슬라이스하여 웨이퍼를 잘라내고, 가공 변형을 제거하기 위한 에칭 처리를 실시한 후, 웨이퍼 중의 COP 밀도를 측정한 결과, 3×106 개/㎤∼6×106 개/㎤ 의 범위였다. COP 밀도의 측정은 악센트 옵티컬 테크놀로지사의 OPP (Optical Precipitate Profiler) 를 사용하여 측정하였다.
다음으로, 상기 기술한 육성 조건과 동일 조건에서 얻어진 실리콘 잉곳에 대하여 중성자선을 조사하여 인을 도핑하였다. 중성자선은 선속 3.0×1012 개/㎠/s 에서 80 시간 조사하였다. 그 후, 실리콘 잉곳을 슬라이스하여 웨이퍼를 잘라내었다. 잘라진 웨이퍼에는 랩핑, 에칭 등의 표면 처리를 행하였다.
다음으로, 웨이퍼를 어닐링 장치에 도입하여 산화 분위기 중 어닐링을 실시하였다. 어닐링 온도 T(℃) 는 1050℃∼1200℃ 사이로 설정하였다. 또한, 어닐링의 분위기는 100% 산소 분위기로 하였다. 이렇게 하여, 여러가지 격자간 산소 농도를 갖음과 함께 여러 가지 어닐링 온도에서 열처리된 직경 150mm 의 실리콘 웨이퍼를 얻었다.
얻어진 실리콘 웨이퍼에 대하여, 웨이퍼 중의 COP 밀도를 0PP 로 측정하였다. 또, OPP 로의 결함 평가는 실리콘 웨이퍼의 일면 및 타면의 요철의 영향을 피하기 위해서, 양면을 경면 연마한 웨이퍼를 사용하고, 검출 하한 사이즈를 30nm 으로 하였다. 그리고, 결함 밀도가 4.4×104 개/㎤ 이하가 되었을 때에 COP 가 소멸했다고 판단하였다.
또한 웨이퍼의 격자간 산소 농도는 ASTM F-121 (1979) 로 규격된 푸리에 변환 적외 분광 광도법에 준하여 측정하였다. 결과를 도 1 에 나타낸다. 도 1 에 있어서, 세로축은 웨이퍼 중의 격자간 산소 농도이고, 가로축은 어닐링 온도이다. 또한, ○ 표시는 COP 가 소멸했다고 간주된 웨이퍼이고, × 표시는 COP 가 잔존했다고 간주된 웨이퍼이다.
도 1 에 나타내는 바와 같이, 파선으로 나타내는 어느 경계선을 경계로 하여, 산소 농도가 높은 측에서는 COP 가 잔존하고, 산소 농도가 낮은 측에서는 COP 가 소멸하고 있는 것을 알 수 있다. 이 경계선의 근사식을 구한 결과,
[Oi]= 2.123×1021exp(-1.035/k(T+273))···(2)
가 되었다. 이렇게 함으로써, 어닐링 온도의 최적 범위는
[Oi]
Figure 112006039510176-PAT00004
2.123×1021exp(-1.035/k(T+273))···(3)
을 만족하는 온도가 되는 것이 판명되었다.
다음으로, 열처리에 의해서 COP 가 소멸했다고 한 웨이퍼에 대하여, X 선 토포그래프에 의해 슬립 전위의 유무를 확인하였다. 산소 농도 5.5×1017atoms/㎤, 열처리 온도 1200℃ 의 웨이퍼에 대하여 슬립의 유무를 확인한 결과, 도 2a 및 도 2b 에 나타내는 바와 같이 슬립을 볼 수 없는 것이 판명되었다.
다음으로, 게이트 산화막 두께 25nm, 전극 면적 8㎟, 판정 전계 강도 11 MV/cm 에서 G0I (Gate 0xide Integrity) 수율을 평가한 결과, 100% 였다.
실시예 2
CZ 법에 의해, 여러 가지 격자간 산소 농도를 가짐과 함께 질소가 도핑되어 이루어지는 실리콘 잉곳을 제조하였다. 구체적으로는 다결정 실리콘 덩어리를 석영 도가니에 투입하고, 아르곤 분위기 중에서 다결정 실리콘 덩어리를 가열하여 실리콘 융액으로 하였다. 이 실리콘 융액에는 질소원으로서, 질화막을 갖는 실리콘 웨이퍼를 투입하였다. 다음으로, 실리콘 융액에 종결정을 침지시키고, 다음으로 종결정 및 석영 도가니를 회전시키면서 종결정을 서서히 인상하여 종결정의 밑에 단결정을 성장시켰다. 또한, 단결정의 성장 속도를 1.2 (mm/분) 정도로 설정하였다. 이렇게 하여, 격자간 산소 농도가 3.5×1017atoms/㎤ 이고, 질소 농도가 2.5×1014atoms/㎤ 인 실리콘 잉곳을 제조하였다.
얻어진 실리콘 잉곳에 대하여 COP 밀도를 측정한 결과, 2.0×107 개/㎤ 였다.
다음으로, 실시예 1 과 동일하게 하여 실리콘 잉곳에 대하여 중성자선을 조사하여 인을 도핑하였다. 그 후, 실리콘 잉곳을 슬라이스하여 웨이퍼를 잘라내었다. 잘라진 웨이퍼에는 랩핑, 에칭 등의 표면 처리를 행하였다.
다음으로, 웨이퍼를 어닐링 장치에 도입하여 산화 분위기 중에서 어닐링을 실시하였다. 어닐링의 온도 조건은 5℃/분의 승온 속도로 1100℃ 가 될 때까지 승온시키고, 다음으로 1℃/분의 승온 속도로 1150℃ 가 될 때까지 승온시키며, 1150℃ 의 어닐링 온도에서 3.5 시간 유지하고, 다음으로 2℃/분의 강온 속도로 900℃ 가 될 때까지 강온시켰다. 또한, 어닐링 온도는 상기 식 (3) 을 만족시키고 있다. 또한, 어닐링의 분위기는 승온 중에는 산소 농도 3% 의 질소 분위기로 하고, 어닐링 온도에 이르고 나서는 100% 산소 분위기로 하였다. 노에 투입하고 나서 꺼내기까지의 소요 시간은 11.4 시간으로 하였다. 이렇게 하여, 직경 200mm 의 실시예 2 의 실리콘 웨이퍼를 얻었다.
실시예 3
실리콘 융액에 질화막이 부착된 웨이퍼를 투입하지 않은 것 이외에는 실시예 2 와 동일하게 하여 직경 200mm 의 실시예 3 의 실리콘 웨이퍼를 제조하였다. 이 실리콘 웨이퍼의 격자간 산소 농도는 실시예 2 와 동일하다.
실시예 2 및 3 의 평가
실시예 2 및 3 의 실리콘 웨이퍼에 대하여, 웨이퍼 중의 COP 밀도를 측정하였다. 측정 방법 및 측정 조건은 실시예 1 의 경우와 동일하게 하였다. 실시예 2 및 3 의 웨이퍼의 COP 밀도는 4.4×104 개/㎤ 이하였다. 따라서 실시예 2 및 3 에 대해서는 산화 분위기 중에서 어닐링을 실시함으로써 COP 가 소멸된 것이 판명되었다.
다음으로, 실시예 2 및 실시예 3 의 웨이퍼에 대하여, X 선 토포그래프에 의 해 슬립 전위의 발생 상황을 관찰하였다. 토포그래프 이미지를 도 3a∼도 3d 에 나타낸다. 도 3a∼도 3d 에 나타내는 바와 같이, 각 실시예의 웨이퍼의 오른쪽 대각선 밑에 슬립 전위가 발생하고 있지만, 질소 도핑한 실시예 2 에서는 슬립 전위의 길이가 0.3∼0.8cm 정도가 되고, 한편, 질소 도핑을 하지 않은 실시예 3 에서는 슬립 전위의 길이가 0.8∼1.5cm 정도가 되어, 실시예 2 와 비교하여 슬립 전위가 약간 길어졌다. 실시예 2 에서는 실시예 3 보다도 슬립 전위가 짧아져 있고, 질소 도핑 효과가 나타나고 있는 것으로 생각된다.
다음으로, 게이트 산화막 두께 25nm, 전극 면적 8㎟, 판정 전계 강도 11 MV/cm 에서 GOI (Gate 0xide Integrity) 수율을 평가한 결과, 95% 이상이었다.
다음으로, 실시예 2 및 실시예 3 의 웨이퍼에 대해서, 재결합 라이프 타임을 측정하였다. 재결합 라이프 타임의 측정에 있어서는 실시예 3 및 4 의 웨이퍼와, 이들 웨이퍼에 대하여 소정의 열처리를 행한 열처리 후의 웨이퍼에 대하여 측정하였다. 재결합 라이프 타임의 측정은 μ-PCD 법에 의해 실시하였다. 또한, 열처리 조건은 최저 온도 350℃, 최고 온도 1150℃ 의 IGBT 의 제조 공정을 모의한 열처리로 하였다. 도 4a 및 도 4b 에, 열처리 전후의 실시예 2 의 웨이퍼에 있어서의 라이프 타임의 분포를 나타내고, 도 5a 및 도 5b 에는 열처리 전후의 실시예 3 의 웨이퍼에 있어서의 라이프 타임의 분포를 나타낸다. 또한, 표 1 에는 열처리 전후에 있어서의 실시예 2 및 3 의 라이프 타임의 분포 폭 및 웨이퍼 전체의 평균치를 나타낸다.
Figure 112006039510176-PAT00005
도 4a, 도 4b 및 도 5a, 도 5b 및 표 1 에 나타내는 바와 같이, 열처리에 의해서 라이프 타임이 약간 짧아지지만, 열처리 후의 라이프 타임의 수준은 IGBT 용 기판으로는 충분한 값이라는 것을 알 수 있다.
그런데, 웨이퍼로부터 IGBT 를 형성할 때까지는 웨이퍼에 여러가지 가열 처리가 실시된다. 상기의 열처리 조건은 IGBT 를 제조할 때까지 웨이퍼가 받는 열이력을 시뮬레이션하기 위해서 정한 조건이고, 이 열처리가 행해진 웨이퍼는 IGBT 의 기판과 거의 같은 열이력을 받았다고 할 수 있다.
상기 기술한 바와 같이, 실시예 2 및 3 의 웨이퍼는 IGBT 로 가공된 경우 라도 충분한 라이프 타임을 갖고 있고, IGBT 등의 디바이스의 기판으로서 적합하다는 것을 알 수 있다.
다음으로, 가열 처리 전후의 실시예 2 및 3 의 웨이퍼에 대하여, 저항률을 측정하였다. 실시예 2 의 결과를 도 6a 및 도 6b 에 나타내고, 실시예 3 의 결과를 도 7a 및 도 7b 에 나타낸다. 도 6a 및 도 7a 는 저항률과 저항률의 측정 개소의 관계를 나타내는 도면이고, 도 6b 및 도 7b 는 웨이퍼 상의 저항률의 측정 개소를 나타내는 도면이다. 저항률의 측정 개소는 도 6b 및 도 7b 에 나타내는 바와 같이, 웨이퍼의 중심점 (1), 웨이퍼의 반경에 대하여 1/2 반경의 원을 그린 가상선 상의 8 점 (2∼9) 및 웨이퍼의 반경보다도 5 밀리미터 작은 반경의 원을 그린 가상선 상의 8 점 (10∼17) 의 전부로 17 개소이다.
도 6a 및 6b 및 도 7a 및 7b 에 나타내는 바와 같이, 열처리를 행해도 저항률은 거의 변화되지 않고 있다는 것을 알 수 있다. 또한, 질소 도핑한 실시예 2 와 질소 도핑되지 않은 실시예 3 사이에는 저항률에 거의 차이를 볼 수 없다는 것을 알 수 있다. 이들 결과는 결정의 산소 농도가 충분히 낮기 때문에 써멀 도너 및 N-O 도너 (질소와 산소의 복합체) 의 발생이 억제된 것을 나타내고 있다. 또한, 중심점 (1) 및 1/2 반경의 측정점 (2∼9) 과, 외측 테두리부의 측정점 (10∼17) 을 비교하면, 저항률에 2∼3Ω·cm 의 차이를 볼 수 있다는 것을 알 수 있다. 이 차이는 웨이퍼 전체의 저항률이 60∼64Ω·cm 인 것을 감안하면, 품질상 특별히 문제가 되는 수준이 아니고, IGBT 용 기판으로서 적합한 것을 알 수 있다.
실시예 4
석영 도가니의 회전수 및 아르곤 분위기의 압력을 조정함으로써, 산소 농도가 5.6×1017atoms/㎤ (샘플 No.1), 7.0×1017atoms/㎤ (샘플 N0.2), 8.1×1017atoms/㎤ (샘플 No.3), 9.5×1017atoms/㎤ (샘플 No.4) 에서 약 3×1014atoms/㎤ 의 질소를 도핑한 4 수준의 실리콘 단결정을 인상하였다. 이들 잉곳에 중성자 조사를 실시하고, 저항률을 50Ω·cm 으로 하였다. 이들 잉곳에서 직경 150mm 의 웨이퍼를 잘라내고, 100% 산소 분위기 중에서 1200℃ 에서 1 시간의 어닐링을 행하며, 표면을 경면 연마하여 샘플 웨이퍼 No.1∼No.4 를 제작하였다.
각 샘플 웨이퍼에 대하여, 실시예 1 과 동일한 조건에서 GOI 수율을 평가하였다. 또한, 각 샘플 웨이퍼에 대하여 800℃ 에서 4 시간과 1000℃ 에서 16 시간의 2 단 열처리를 행하여, 2 단 열처리 후의 결정 결함 밀도 및 2 단 열처리 전후의 라이프 타임의 변화를 조사하였다. 또한, 각 샘플 웨이퍼에 대하여 450℃ 에서 1 시간의 열처리를 행하고, 열처리 전후의 저항률의 변화를 조사하였다. 여기에서, 800℃ 에서 4 시간과 1000℃ 에서 16 시간의 2 단 열처리는 산소 석출 특성을 평가하기 위하여 실시되는 전형적인 열처리이고, 450℃ 에서 1 시간의 열처리는 IGBT 제조 공정의 후반에서 실시되는 알루미늄 배선의 소결 (sintering) 처리를 상정한 열처리이다. IGBT 기판에 대하여 요구되는 저항률의 공차는 전형적으로는 ±8% 정도이고, 본 실시예의 저항률의 목적치는 50Ω·cm 이기 때문에, 허용 범위는 46∼54Ω·cm 이다. 평가 결과를 표 2 에 나타낸다.
Figure 112006039510176-PAT00006
우선, GOI 수율에 대하여 언급한다. No.1 의 샘플 웨이퍼만이 거의 100% 였던 것은 어닐링 온도 1200℃ 에서는 No.1 의 산소 농도만이 식 (1) 의 조건을 만족시키고 있었기 때문이다. 덧붙여서 말하면, No.2, 3, 4 의 각 샘플 웨이퍼의 COP 를 소멸시키기 위해서는 각각 1226℃ 이상, 1253℃ 이상, 1285℃ 이상에서의 어닐링을 행해야 한다.
다음으로, 800℃ 에서 4 시간과 1000℃ 에서 16 시간의 2 단 열처리 후에 OPP 로 측정한 결정 결함 밀도와 라이프 타임에 대해서 언급한다. No.1 에서 결함이 검출되지 않았던 것은 산소 어닐링에서 COP 가 소멸되고, 또한 2 단 열처리에서 산소 석출물 (BMD) 이 발생하지 않았기 때문이다. BMD 가 발생하지 않았기 때문에, 라이프 타임도 저하되지 않았던 것이다. No.2 에서는 5.0×1017 개/㎤ 의 결함이 검출되었지만, 그 밀도로부터 생각해서, 검출된 결함의 대부분은 COP 이다. 그 때문에, 라이프 타임이 거의 저하되지 않았다.
No.3 과 No.4 에서는 2 단 열처리에 의해서 BMD 가 발생하였기 때문에 라이프 타임이 저하되었다.
마지막으로, 저항률에 대하여 언급한다. 450℃ 에서 1 시간의 열처리에 의해 발생하는 산소 도너 농도는 웨이퍼의 산소 농도의 증가와 함께 증가하기 때문에, No.1, No.2, No.3, No.4 의 순서로 저항률이 떨어지고 있다. 이 때문에, No.1 과 No.2 이외의 샘플 웨이퍼는 허용 범위 50Ω·cm±8% (46∼54Ω·cm) 의 규격으로부터 벗어나 버린다.
단순히, COP 를 소멸시킬 뿐이라면, 산화 분위기에서의 어닐링 온도를 올리면 되지만, BMD 의 발생에 의한 라이프 타임의 저하를 방지하고, 저항률의 저하를 방지하기 위해서는 산소 농도를 7×1017atoms/㎤ 이하로 할 필요가 있다는 것을 알 수 있다.
이상, 본 발명의 바람직한 실시예를 설명하였지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 본 발명의 취지를 일탈하지 않는 범위에서, 구성의 부가, 생략, 치환, 및 그 밖의 변경이 가능하다. 본 발명은 상기 기술한 설명에 의해서 한정되지 않고, 첨부한 클레임 범위에 의해서만 한정된다.
이상 설명한 바와 같이, 본 발명의 실리콘 웨이퍼의 제조 방법에 의하면, 격자간 산소 농도가 매우 낮은 CZ 실리콘을 산소 분위기 중에서 어닐링함으로써, COP 를 소멸시킬 수 있다. 또한, 실리콘 잉곳에 중성자를 조사함으로써 실리콘 원자의 일부를 인으로 변환시킴으로써, 저항률이 균일한 웨이퍼를 얻을 수 있다.
이렇게 해서 얻어진 실리콘 웨이퍼는 COP 결함이 거의 존재하지 않고, 또한 저항률이 균일해진다. 이렇게 함으로써, 본 발명의 웨이퍼를 절연 게이트형 바이폴라 트랜지스터 (IGBT) 의 기판으로 적합하게 사용할 수 있다.

Claims (7)

  1. 초크랄스키법에 의해 격자간 산소 농도 [Oi] 가 7.0×1017atoms/㎤ 이하인 실리콘 잉곳을 형성하고,
    상기 실리콘 잉곳에 중성자선을 조사하여 인을 도핑한 후 웨이퍼를 잘라내고, 상기 웨이퍼에 대하여 적어도 산소를 함유하는 분위기에 있어서 하기 식 (1) 을 만족시키는 온도 T(℃) 에서 어닐링을 하며,
    [Oi]
    Figure 112006039510176-PAT00007
    2.123×1021exp(-1.035/k(T+273))···(1)
    단, 상기 [Oi] 은 ASTM F-121 (1979) 로 규격된 푸리에 변환 적외 분광 광도법에 의한 측정치이고, 상기 k 는 볼츠만 상수 (8.617×10-5(eV/K)) 이며,
    상기 웨이퍼의 일면측에 폴리실리콘층 또는 변형층을 형성하는, IGBT 용 실리콘 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 잉곳을 형성할 때에 질소를 도핑하여, 질소 농도가 2×1013atoms/㎤ 이상 5×1015atoms/㎤ 이하인 실리콘 잉곳을 형성하는, IGBT 용 실리콘 웨이퍼의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 산화 분위기 어닐링 후에, 웨이퍼 표면의 연마를 실시하는 것을 특징으로 하는, IGBT 용 실리콘 웨이퍼의 제조 방법.
  4. 제 1 항 또는 제 2 항에 기재된 IGBT 용 실리콘 웨이퍼의 제조 방법에 의해서 얻어지는 것을 특징으로 하는, IGBT 용 실리콘 웨이퍼.
  5. 제 3 항에 기재된 IGBT 용 실리콘 웨이퍼의 제조 방법에 의해서 얻어지는 것을 특징으로 하는, IGBT 용 실리콘 웨이퍼.
  6. 초크랄스키법으로 제조된 실리콘 잉곳에서 잘라진 IGBT 용 실리콘 웨이퍼로서,
    격자간 산소 농도 [Oi] 가 7.0×1017atoms/㎤ 이하인 것과 함께 인이 도핑되어 되어 이루어지고,
    일면측에 폴리실리콘층 또는 변형층이 형성되며,
    웨이퍼 내부의 COP 밀도가 4.4×104 개/㎤ 이하이고,
    800℃ 에서 4 시간 및 1000℃ 에서 16 시간의 2 단 열처리를 행한 후 결정 결함 밀도가 5×107 개/㎤ 이하인, IGBT 용 실리콘 웨이퍼.
  7. 제 6 항에 있어서,
    질소 농도가 2×1013atoms/㎤ 이상 5×1015atoms/㎤ 이하인, IGBT 용 실리콘 웨이퍼.
KR1020060050257A 2005-06-09 2006-06-05 Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법 KR100724329B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005169929A JP5188673B2 (ja) 2005-06-09 2005-06-09 Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JPJP-P-2005-00169929 2005-06-09

Publications (2)

Publication Number Publication Date
KR20060128662A true KR20060128662A (ko) 2006-12-14
KR100724329B1 KR100724329B1 (ko) 2007-06-04

Family

ID=36888973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050257A KR100724329B1 (ko) 2005-06-09 2006-06-05 Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7344689B2 (ko)
EP (1) EP1732114B1 (ko)
JP (1) JP5188673B2 (ko)
KR (1) KR100724329B1 (ko)
CN (1) CN100527369C (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4631717B2 (ja) 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
DE102007009281B4 (de) * 2007-02-26 2013-03-14 Infineon Technologies Austria Ag Verfahren zum Erzeugen von Materialausscheidungen und Halbleitermaterialscheibe sowie Halbleiterbauelemente
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
WO2009025339A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) * 2007-08-21 2013-10-02 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) * 2007-08-21 2010-11-25 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5387408B2 (ja) * 2007-08-21 2014-01-15 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
TWI442478B (zh) * 2008-03-05 2014-06-21 Sumco Corp 矽基板及其製造方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5560546B2 (ja) * 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5434239B2 (ja) * 2009-04-30 2014-03-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5515406B2 (ja) 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
CN101908486B (zh) * 2009-06-08 2012-05-23 刘有 将中子嬗变掺杂横向磁场直拉硅用于半导体器件的方法
JP5906006B2 (ja) * 2010-05-21 2016-04-20 株式会社Sumco シリコンウェーハの製造方法
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP2013030723A (ja) * 2011-06-24 2013-02-07 Covalent Materials Corp シリコンウェーハの製造方法
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
JP2013048137A (ja) * 2011-08-29 2013-03-07 Covalent Silicon Co Ltd シリコンウェーハの製造方法
JP5590002B2 (ja) * 2011-10-12 2014-09-17 信越半導体株式会社 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP5965607B2 (ja) * 2011-10-19 2016-08-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8941161B2 (en) 2013-05-07 2015-01-27 International Business Machines Corporation Semiconductor device including finFET and diode having reduced defects in depletion region
US9911563B2 (en) 2013-07-31 2018-03-06 Analog Devices Global MEMS switch device and method of fabrication
JP6268948B2 (ja) * 2013-11-07 2018-01-31 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
US20150170911A1 (en) * 2013-12-16 2015-06-18 Analog Devices Technology Silicon substrate suitable for use with an rf component, and an rf component formed on such a silicon substrate
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052189B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
JP6428945B2 (ja) 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
CN112366146A (zh) * 2020-11-05 2021-02-12 天津中环领先材料技术有限公司 一种晶圆片的寿命测试方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1261715A (en) 1984-07-06 1989-09-26 General Signal Corporation Apparatus and process for growing monocrystals of semiconductor materials from shallow crucibles by czochralski technique
JPS6124240A (ja) * 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
JPS61114537A (ja) * 1984-11-09 1986-06-02 Nec Corp シリコン半導体基板
JPS62202528A (ja) * 1986-03-03 1987-09-07 Toshiba Corp 半導体基板の製造方法
JPS62257723A (ja) * 1986-04-30 1987-11-10 Toshiba Ceramics Co Ltd シリコンウエ−ハの製造方法
JPH0543384A (ja) 1991-06-03 1993-02-23 Sumitomo Metal Ind Ltd 結晶成長方法
JP2762183B2 (ja) * 1991-09-17 1998-06-04 三菱マテリアル株式会社 シリコン基板の製造方法
JPH0738102A (ja) * 1993-07-20 1995-02-07 Fuji Electric Co Ltd 高耐圧半導体装置の製造方法
JP3310127B2 (ja) * 1995-01-31 2002-07-29 株式会社日立製作所 半導体装置及びその製造方法
DE69738020T2 (de) * 1996-06-28 2008-07-31 Sumco Corp. Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens
WO1998005063A1 (fr) 1996-07-29 1998-02-05 Sumitomo Sitix Corporation Plaquette epitaxiale en silicium et son procede de fabrication
JPH1055975A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置用シリコン結晶体
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10275812A (ja) * 1997-03-28 1998-10-13 Toyota Central Res & Dev Lab Inc 半導体装置
JP3165071B2 (ja) 1997-05-09 2001-05-14 日本電気株式会社 半導体基板及びその製造方法
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
JPH11314997A (ja) 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
WO2000012786A1 (fr) 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette de silicium monocristallin et plaquette de silicium monocristallin
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP3770013B2 (ja) 1999-11-16 2006-04-26 株式会社Ｓｕｍｃｏ 単結晶引上方法
EP1310583B1 (en) * 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
EP1295324A1 (en) 2000-06-30 2003-03-26 MEMC Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
JP2002029891A (ja) 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
US6663708B1 (en) 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
DE10052411B4 (de) * 2000-10-23 2008-07-31 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer
US6682597B2 (en) * 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
JP4723071B2 (ja) * 2000-10-24 2011-07-13 信越半導体株式会社 シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
KR100685161B1 (ko) 2002-07-17 2007-02-22 가부시키가이샤 섬코 고저항 실리콘 웨이퍼 및 이의 제조방법
KR100432496B1 (ko) 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
JP2004073057A (ja) 2002-08-14 2004-03-11 Ito En Ltd 茶飲料の加温劣化抑制方法及び茶飲料
KR100486877B1 (ko) 2002-10-15 2005-05-03 주식회사 실트론 저융점 도판트 주입관이 설치된 실리콘 단결정 성장 장치및 저융점 도판트 주입 방법
KR100766393B1 (ko) 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
JPWO2004083496A1 (ja) 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP4670224B2 (ja) 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2005322712A (ja) * 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板，半導体装置，およびそれらの製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US7214267B2 (en) 2004-05-12 2007-05-08 Sumitomo Mitsubishi Silicon Silicon single crystal and method for growing silicon single crystal
WO2006003812A1 (ja) 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
US7067005B2 (en) * 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
JP4982948B2 (ja) 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5023451B2 (ja) 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4720163B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP4604889B2 (ja) 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7384480B2 (en) 2005-06-20 2008-06-10 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
US7306676B2 (en) 2005-06-20 2007-12-11 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
JP2007022863A (ja) 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007022864A (ja) 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の製造方法
US7300517B2 (en) 2005-08-02 2007-11-27 Sumco Corporation Manufacturing method of hydrogen-doped silicon single crystal
JP2007045682A (ja) 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Also Published As

Publication number Publication date
US7846252B2 (en) 2010-12-07
JP5188673B2 (ja) 2013-04-24
US20080102287A1 (en) 2008-05-01
EP1732114A2 (en) 2006-12-13
US20070000427A1 (en) 2007-01-04
CN100527369C (zh) 2009-08-12
US7344689B2 (en) 2008-03-18
KR100724329B1 (ko) 2007-06-04
EP1732114A3 (en) 2009-09-23
EP1732114B1 (en) 2018-12-05
JP2006344823A (ja) 2006-12-21
CN1881547A (zh) 2006-12-20

Similar Documents

Publication Publication Date Title
KR100724329B1 (ko) Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법
EP1811065B1 (en) Use of a single crystal silicon wafer for insulated gate bipolar transistors
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
KR100758088B1 (ko) 실리콘 웨이퍼의 열처리 방법
EP1881093B1 (en) Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US8231852B2 (en) Silicon wafer and method for producing the same
KR20080026516A (ko) 반도체용 실리콘 웨이퍼 및 그 제조방법
TW201107544A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
KR20050052478A (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
US20110052923A1 (en) Method of producing epitaxial wafer as well as epitaxial wafer
US20100052103A1 (en) Silicon wafer and method for producing the same
JP2005142434A (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
KR100959624B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR102057086B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
EP2159828B1 (en) Silicon wafer and method for producing the same
JP2023070066A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN112176414A (zh) 碳掺杂单晶硅晶圆及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130521

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180523

Year of fee payment: 12