KR102057086B1 - 에피택셜 실리콘 웨이퍼의 제조 방법 - Google Patents

에피택셜 실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102057086B1
KR102057086B1 KR1020187000940A KR20187000940A KR102057086B1 KR 102057086 B1 KR102057086 B1 KR 102057086B1 KR 1020187000940 A KR1020187000940 A KR 1020187000940A KR 20187000940 A KR20187000940 A KR 20187000940A KR 102057086 B1 KR102057086 B1 KR 102057086B1
Authority
KR
South Korea
Prior art keywords
boron
silicon substrate
atoms
concentration
silicon
Prior art date
Application number
KR1020187000940A
Other languages
English (en)
Other versions
KR20180016580A (ko
Inventor
카즈히사 토리고에
토시아키 오노
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20180016580A publication Critical patent/KR20180016580A/ko
Application granted granted Critical
Publication of KR102057086B1 publication Critical patent/KR102057086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
    • C30B15/305—Stirring of the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Abstract

(과제)디바이스 공정에 있어서의 임의의 열처리에 의해 산소 석출물이 성장하는 경우라도 실리콘 기판 중의 붕소의 증속 확산을 억제하는 것이 가능한 에피택셜 실리콘 웨이퍼를 제공한다.
(해결수단)에피택셜 실리콘 웨이퍼(10)는, 붕소가 도프된 실리콘 기판(11)과, 실리콘 기판(11)의 표면에 형성된 에피택셜층(12)을 구비하고, 실리콘 기판 중의 붕소 농도가 2.7×1017atoms/㎤ 이상 또한 1.3×1019atoms/㎤ 이하이고, 실리콘 기판 중의 초기 산소 농도가 11×1017atoms/㎤ 이하이다. 이 에피택셜 실리콘 웨이퍼(10)는, 예를 들면 700℃에서 3시간의 열처리와 1000℃에서 16시간의 열처리를 순서로 행하는 산소 석출물 평가 열처리를 실시한 경우에, 실리콘 기판(11) 중의 산소 석출물 밀도가 1×1010개/㎤ 이하이다.

Description

에피택셜 실리콘 웨이퍼의 제조 방법{MANUFACTURING METHOD OF EPITAXIAL SILICON WAFER}
본 발명은, 에피택셜 실리콘 웨이퍼에 관한 것으로, 특히, 붕소가 도프된 p형 실리콘 기판의 표면에 에피택셜층이 형성된 에피택셜 실리콘 웨이퍼에 관한 것이다.
반도체 디바이스의 기판 재료로서 에피택셜 실리콘 웨이퍼가 널리 사용되고 있다. 에피택셜 실리콘 웨이퍼는, 벌크 실리콘 기판의 표면에 에피택셜층이 형성된 것이고, 결정의 완전성이 높기 때문에, 고품질로 신뢰성이 높은 반도체 디바이스를 제조하는 것이 가능하다.
고체 촬상 소자나 파워 반도체 디바이스 등의 용도로 이용되는 에피택셜 실리콘 웨이퍼에는 p형 또는 n형의 불순물을 고농도로 포함하는 실리콘 기판이 이용된다. 예를 들면 특허문헌 1에는, 질소 농도가 1×1012atoms/㎤ 이상, 또는, 붕소 도프에 의해 비(比)저항이 20mΩ·㎝ 이하로 설정된 웨이퍼와, 웨이퍼 표면에 형성된 에피택셜층을 구비하고, 웨이퍼의 초기 산소 농도가 14×1017atoms/㎤ 이하인 에피택셜 실리콘 웨이퍼가 기재되어 있다.
질소나 붕소는 산소 석출핵의 안정성을 증대시키기 때문에, 그들이 고농도로 도프된 실리콘 웨이퍼는, 통상의 웨이퍼와 비교하면 디바이스 공정에 있어서 산소 석출물이 형성되기 쉽고, 판 형상의 산소 석출물이 크게 성장한 상태로 LSA(Laser Spike Anneal)를 행한 경우에는 이 산소 석출물을 기점으로 하여 전위(轉位)가 발생하기 쉽다. 그러나 상기 에피택셜 실리콘 웨이퍼에 의하면, 디바이스 공정에 있어서 LSA를 행한 경우라도 산소 석출물을 기점으로 한 전위의 발생을 방지하는 것이 가능하다.
또한, 특허문헌 2에는, 탄소 및 질소가 첨가되고, 저항률이 100Ω·㎝ 미만인 p형 실리콘 기판과, p형 실리콘 기판 상의 p형 제1 에피택셜층과, p형 제1 에피택셜층 상의 p형 또는 n형 제2 에피택셜층을 갖고, p형 실리콘 기판 중의 격자간 산소 농도가 10×1017∼20×1017atoms/㎤이고, p형 실리콘 기판의 깊이 방향 중심부에 있어서의 석출물 밀도가 5×105/㎠ 이상 5×107/㎠ 이하인 이면 조사형 고체 촬상 소자용 에피택셜 웨이퍼가 기재되어 있다. 이 에피택셜 웨이퍼에 의하면, 이면 조사형 고체 촬상 소자를 보다 높은 수율로 제조하는 것이 가능하다.
일본공개특허공보 2011-228459호 일본공개특허공보 2012-138576호
고체 촬상 소자 등의 용도로 이용되는 에피택셜 웨이퍼에 있어서, 실리콘 기판 중의 붕소는 게터링 능력의 확보나 기판의 저(低)저항화를 위해 없으면 안 되는 것이다. 그러나, 실리콘 기판으로부터 에피택셜층측으로 다량의 붕소가 확산하면, 에피택셜층의 불순물 프로파일이 변화하고, 웨이퍼면 내에 있어서의 저항률의 균일성이 악화된다는 문제가 있다. 또한 실리콘 기판과의 경계 부근에 있어서의 에피택셜층 중의 붕소 농도의 전이 영역(저항 변동층)의 폭이 확대되고, 에피택셜층의 실효적인 두께가 얇아져, 반도체 디바이스의 특성이 악화될 우려가 있다. 그 때문에, 실리콘 기판 중의 붕소의 확산을 가능한 한 억제할 필요가 있다.
실리콘 기판 중의 붕소는, 산화성 분위기에서의 열처리에 의해 증속 확산하는 것이 알려져 있다. 실리콘 기판의 표면에 열 산화막이 형성될 때, SiO2에 공간을 점유당하여 있을 곳을 잃은 Si 원자가 결정 격자의 밖으로 밀려, 격자간 실리콘이 증가한다. 한편, 붕소는 격자간 실리콘과 교체되면서 킥아웃 확산하기 때문에, 격자간 실리콘의 증가에 의해 붕소는 증속 확산하게 된다. 그 때문에, 붕소의 증속 확산을 억제하는 하나의 방법은, 산화성 분위기에서의 열처리 공정을 가능한 한 행하지 않는 것이다.
그러나, 디바이스 공정에 산화성 분위기에서의 열처리가 포함되지 않는 경우라도 붕소의 확산에 의해 디바이스 특성이 악화되는 사태가 발생하고 있어, 붕소의 증속 확산을 억제하기 위한 더 한층의 개선이 요망된다.
본 발명은 상기 문제를 감안하여 이루어진 것으로, 실리콘 기판 중의 붕소의 증속 확산이 억제된 에피택셜 실리콘 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명 발명자들은, 실리콘 웨이퍼 중의 붕소가 확산하는 메커니즘에 대해서 예의 연구를 거듭한 결과, 산화성 분위기에서의 열처리에 한정하지 않고, 임의의 열처리에 의해 실리콘 기판 중의 산소 석출물이 성장할 때에도 격자간 실리콘이 방출되어, 이 격자간 실리콘을 통하여 붕소의 킥아웃 확산이 촉진되는 것이 밝혀졌다. 특히, 산소 석출물에 기인하는 붕소의 확산은, 실리콘 기판 중의 산소 석출물 밀도가 어느 문턱값 레벨을 초과한 때로부터 급격하게 진전하는 것에 착안하여 본 발명을 이루어낸 것이다.
본 발명은 이러한 기술적 지견에 기초하는 것이고, 본 발명에 의한 에피택셜 실리콘 웨이퍼는, 붕소가 도프된 실리콘 기판의 표면에 에피택셜층이 형성된 에피택셜 실리콘 웨이퍼로서, 상기 실리콘 기판 중의 붕소 농도가 2.7×1017atoms/㎤ 이상 또한 1.3×1019atoms/㎤ 이하이고, 상기 실리콘 기판 중의 초기 산소 농도가 11×1017atoms/㎤ 이하이고, 상기 에피택셜 실리콘 웨이퍼에 대하여 산소 석출물 평가 열처리를 실시한 경우에, 상기 실리콘 기판 중의 산소 석출물 밀도가 1×1010개/㎤ 이하인 것을 특징으로 한다.
본 발명에 의하면, 디바이스 공정에 있어서의 임의의 열처리에 의해 실리콘 기판 중의 산소 석출물이 성장한 경우라도, 실리콘 기판 중의 산소 석출물 밀도가 1×1010개/㎤ 이하이기 때문에, 산소 석출물 밀도의 증가에 수반하여 격자간 실리콘이 증가하고, 격자간 실리콘을 통하여 실리콘 기판 중의 붕소가 에피택셜층측으로 킥아웃 확산하는 것을 억제할 수 있고, 산소 석출물 밀도가 실질적으로 제로인 경우와 동등한 확산 레벨로 억제할 수 있다.
본 발명에 있어서, 상기 실리콘 기판 중의 붕소 농도는 2.7×1017atoms/㎤ 이상 또한 1.3×1019atoms/㎤ 이하인 것이 바람직하고, 상기 실리콘 기판 중의 초기 산소 농도는 11×1017atoms/㎤ 이하인 것이 바람직하다. 실리콘 기판 중의 초기 산소 농도가 11×1017atoms/㎤ 이하이면, 디바이스 공정에 있어서의 임의의 열처리에 의해 실리콘 기판 중의 산소 석출물이 성장한 경우라도 실리콘 기판 중의 산소 석출물 밀도를 1×1010개/㎤ 이하로 억제할 수 있다.
본 발명에 있어서, 상기 붕소 농도 Y(atoms/㎤) 및 상기 초기 산소 농도 X(×1017atoms/㎤)는, X≤－4.3×10－19Y＋16.3의 관계식을 충족하는 것이 바람직하다. 실리콘 기판 중의 붕소 농도 및 초기 산소 농도가 이 조건을 충족하는 경우에는, 실리콘 기판 중의 붕소 농도에 의존하지 않고 산소 석출물 밀도를 1×1010개/㎤ 이하로 억제할 수 있다. 따라서, 산소 석출물에 기인하는 붕소의 증속 확산을 억제할 수 있다.
이와 같이, 본 발명에 의하면, 디바이스 공정에 있어서의 임의의 열처리에 의해 산소 석출물이 성장한 경우라도 실리콘 기판 중의 붕소의 증속 확산을 억제하는 것이 가능한 에피택셜 실리콘 웨이퍼를 제공할 수 있다.
도 1은 본 발명의 실시 형태에 의한 에피택셜 실리콘 웨이퍼의 구조를 나타내는 대략 단면도이다.
도 2는 에피택셜 실리콘 웨이퍼의 제조 방법을 설명하기 위한 플로우 차트이다.
도 3은 산소 석출물 평가 열처리 전후의 에피택셜 실리콘 웨이퍼의 샘플 ＃1∼＃4의 붕소 농도의 깊이 분포를 나타내는 그래프이다.
도 4는 산소 석출물 밀도와 초기 산소 농도 및 붕소 농도의 관계를 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
이하, 첨부 도면을 참조하면서, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다.
도 1은, 본 발명의 실시 형태에 의한 에피택셜 실리콘 웨이퍼의 구조를 나타내는 대략 단면도이다.
도 1에 나타내는 바와 같이, 본 실시 형태에 의한 에피택셜 실리콘 웨이퍼(10)는, 실리콘 기판(11)과, 실리콘 기판(11)의 표면에 형성된 에피택셜층(12)에 의해 구성되어 있다. 실리콘 기판(11)은, 초크랄스키법(CZ법)에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내지고, 표면이 경면 연마된 폴리시드 웨이퍼이다. 실리콘 기판(11)은 에피택셜 실리콘 웨이퍼(10)의 기계적 강도를 확보함과 함께, 중금속을 포획하는 게터링 싱크로서의 역할을 다한다. 실리콘 기판(11)의 두께는 기계적 강도를 확보할 수 있는 한 특별히 한정되지 않지만, 예를 들면 725㎛로 할 수 있다.
실리콘 기판(11)은 붕소가 도프된 p형 실리콘 기판이다. 실리콘 기판(11) 중의 붕소 농도는 2.7×1017atoms/㎤ 이상 또한 1.3×1019atoms/㎤ 이하인 것이 바람직하고, 실리콘 기판(11)의 비저항은 20mΩ·㎝ 이하인 것이 바람직하다. 이와 같이 붕소가 고농도로 도프된 실리콘 기판(11)을 이용함으로써 실리콘 기판(11)의 저저항화를 도모할 수 있고, 또한 충분한 게터링 능력을 확보할 수 있다.
실리콘 기판(11)의 표면에는 에피택셜층(12)이 형성되어 있고, MOS 트랜지스터 등의 반도체 디바이스는 에피택셜층(12)에 형성된다. 에피택셜층(12)의 두께는 1∼10㎛인 것이 바람직하다. 에피택셜층(12)은 특성이 상이한 복수의 에피택셜층이 적층된 다층 구조라도 좋다. 통상, 에피택셜층(12)의 비저항은 실리콘 기판(11)보다도 높게 설정되고, p형 도펀트(붕소) 혹은 n형 도펀트(인, 비소, 안티몬)가 첨가된 것이다.
에피택셜 실리콘 웨이퍼(10)에 산소 석출물 평가 열처리를 실시한 경우, 실리콘 기판(11) 중의 산소 석출물 밀도는 1×1010개/㎤ 이하이다. 상세는 후술하지만, 산소 석출물 밀도가 1×1010개/㎤ 이하이면 실리콘 기판(11) 중의 산소 석출물이 붕소의 확산에 미치는 영향은 매우 작아, 산소 석출물 밀도가 실질적으로 제로인 경우와 동등한 확산 레벨로 억제할 수 있다.
산소 석출물 평가 열처리는, 예를 들면 700℃에서 3시간의 열처리(핵 형성 공정)와 1000℃에서 16시간의 열처리(핵 성장 공정)를 순서로 행하는 2단계의 열처리이고, 디바이스 공정을 모의한 열처리이다. 이들 열처리는 모두 산화성 분위기가 아니라 질소 분위기에서 행해지기 때문에, 열 산화막이 형성되는 일은 없고, 열 산화막의 발생에 의한 붕소의 증속 확산의 문제는 없다. 그러나, 실리콘 기판(11) 중의 산소 석출핵이 성장함으로써 산소 석출물 밀도가 높아져, 이것이 붕소 확산의 새로운 원인이 된다. 또한 실리콘 기판(11) 중의 붕소에는 산소 석출을 촉진시키는 작용이 있어, 붕소 농도가 높아질수록 실리콘 기판 중의 산소 석출물 밀도가 높아지는 것이 알려져 있다. 산소 석출물은 게터링 능력의 확보를 위해 어느 정도 필요하지만, 산소 석출량의 증가에 의해 붕소는 증속 확산한다.
실리콘 기판(11) 중의 산소 석출물 밀도를 1×1010개/㎤ 이하로 하기 위해서는, 실리콘 기판(11)의 격자간의 초기 산소 농도를 11×1017atoms/㎤ 이하로 할 필요가 있다. 초기 산소 농도가 11×1017atoms/㎤보다도 높은 경우에는, 산소 석출물 밀도의 증가와 함께 격자간 실리콘이 증가하여, 격자간 실리콘을 통하여 붕소가 증속 확산해 버린다. 또한, 초기 산소 농도는 낮으면 낮을수록 좋고, 특별히 하한값은 한정되지 않지만, 실상, CZ법에 의해 초기 산소 농도가 1×1017atoms/㎤보다도 낮은 실리콘 단결정을 육성하는 것은 제조상 곤란하다. 또한 본 명세서에서 기재하는 산소 농도는 모두 ASTM F-121(1979)에 규격된 푸리에 변환 적외 분광 광도법(FT-IR)에 의한 측정값이다.
실리콘 기판(11) 중의 초기 산소 농도의 바람직한 범위는 붕소 농도에 따라서 변화한다. 실리콘 기판(11) 중의 붕소 농도가 낮은 경우에는 초기 산소 농도가 다소 높아도 문제는 없지만, 붕소 농도가 높은 경우에는 산소 석출핵이 성장하기 쉽기 때문에 초기 산소 농도를 낮게 하지 않으면 발생하는 산소 석출물이 과다하게 되어, 산소 석출물 밀도를 1×1010개/㎤ 이하로 억제할 수 없기 때문이다. 실리콘 기판(11) 중의 초기 산소 농도 X(×1017atoms/㎤)라고 하고, 붕소 농도 Y(atoms/㎤)라고 할 때, 그들은, X≤－4.3×10－19Y＋16.3의 관계식을 충족하는 것이 바람직하다. 이 관계식을 충족하는 경우에는, 붕소 농도에 의존하지 않고 실리콘 기판(11) 중의 산소 석출물 밀도를 1×1010개/㎤ 이하로 억제할 수 있다.
도 2는, 에피택셜 실리콘 웨이퍼(10)의 제조 방법을 설명하기 위한 플로우 차트이다.
도 2에 나타내는 바와 같이, 에피택셜 실리콘 웨이퍼(10)의 제조에서는 우선 붕소가 도프된 실리콘 단결정 잉곳을 CZ법에 의해 육성한다(스텝 S1). 이때 실리콘 단결정에는 2.7×1017∼1.3×1019atoms/㎤의 붕소가 도프된다. 또한 실리콘 단결정에는 석영 도가니로부터 용출한 산소가 과포화로 포함되어 있지만, 인상 조건을 제어함으로써 실리콘 단결정 중의 산소 농도가 제어된다. 즉 상기와 같이, 실리콘 단결정 중의 산소 농도 X(×1017atoms/㎤) 및 붕소 농도 Y(atoms/㎤)가, X≤－4.3×10－19Y＋16.3의 관계식을 충족하도록 인상 조건이 제어된다.
단결정 중의 붕소는, 석영 도가니 내에 실리콘 원료를 넣을 때에, 실리콘 원료와 함께 소정량의 붕소를 충전함으로써 첨가된다. 붕소는 단결정의 톱의 위치에서 목표로 하는 저항률이 되는 양이 충전되고, 실리콘 원료와 함께 붕소를 융해함으로써, 붕소를 포함하는 실리콘 융액이 생성된다. 이 실리콘 융액으로부터 인상되는 단결정에는 붕소가 일정한 비율로 포함되지만, 붕소 농도는 편석에 의해 결정 성장이 진행됨에 따라 잉곳 인상 길이 방향으로 높아지기 때문에, 상기 관계식을 만족시키도록, 단결정 중의 산소 농도를 잉곳 인상 길이 방향으로 저하시킬 필요가 있다.
단결정 중의 산소 농도는, 석영 도가니의 회전 속도나 히터 파워를 조정함으로써 제어할 수 있다. 단결정 중의 산소 농도를 낮게 하는 경우, 석영 도가니를 저속 회전시키거나, 혹은 히터 파워를 저출력으로 설정하면 좋다. 이와 같이 인상 조건을 제어함으로써 단결정 중의 산소 농도를 낮게 억제할 수 있다.
단결정 중의 산소 농도를 낮게 하는 방법으로서는, 실리콘 융액에 자장(磁場)을 인가하면서 단결정을 인상하는 MCZ법도 매우 유효하다. MCZ 방법에 의하면 자장의 영향으로 융액 대류가 억제되기 때문에, 석영 도가니로부터 실리콘 융액으로의 산소의 용출을 억제할 수 있고, 실리콘 융액으로부터 인상되는 단결정 중의 산소 농도를 낮게 억제할 수 있다.
다음으로, 실리콘 단결정 잉곳을 가공하여 실리콘 기판(11)을 제작한다(스텝 S2). 상기와 같이, 실리콘 기판(11)은 실리콘 단결정 잉곳으로부터 잘라내지고, 표면이 경면 연마된 폴리시드 웨이퍼이다. 이 실리콘 기판(11)의 붕소 농도는 2.7×1017atoms/㎤ 이상 또한 1.3×1019atoms/㎤ 이하이고, 실리콘 기판(11) 중의 초기 산소 농도는 11×1017atoms/㎤ 이하이다.
다음으로, 이 실리콘 기판(11)의 표면에 에피택셜층(12)을 주지의 방법에 의해 형성한다(스텝 S3). 이상에 의해, 에피택셜 실리콘 웨이퍼(10)가 완성된다.
이렇게 하여 제조된 에피택셜 실리콘 웨이퍼(10)는 반도체 디바이스의 기판 재료로서 이용되고, 다양한 가공 공정을 거쳐 여러 가지의 반도체 디바이스가 된다. 가공 공정에는 다양한 열처리 공정이 포함되고, 이에 따라 실리콘 기판 중에 산소 석출핵이 형성되고, 산소 석출핵이 성장하여, 실리콘 기판 중의 산소 석출물 밀도가 증가한다. 그러나, 실리콘 기판 중의 산소 석출물 밀도는 1×1010개/㎤ 이하가 되기 때문에, 산소 석출물에 기인하는 붕소의 증속 확산을 방지할 수 있다.
실리콘 기판 중의 붕소 농도 및 초기 산소 농도를 알 수 있고, 또한 디바이스 공정에 있어서의 열처리 조건(열 이력)을 알 수 있으면, 그러한 에피택셜 실리콘 웨이퍼가 디바이스 공정에서 열처리된 때의, 실리콘 기판 중의 산소 석출물 밀도 및 붕소의 증속 확산량을 시뮬레이션으로 예측할 수 있다. 그리고 시뮬레이션의 결과, 붕소의 증속 확산에 의해 확산된 전이 영역의 폭이 허용 범위 내에 들어가지 않는 경우에는, 허용 범위 내에 들어가도록 초기 산소 농도를 조정하면 좋다. 이와 같이, 임의의 산소 석출물 밀도를 얻기 위해 필요한 실리콘 기판 중의 초기 산소 농도를 디바이스 공정에 있어서의 열처리 조건으로부터 예측할 수 있고, 이에 따라 붕소의 증속 확산을 허용 범위 내에 들어가게 할 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 의한 에피택셜 실리콘 웨이퍼(10)는, 붕소가 도프된 실리콘 기판(11)과, 실리콘 기판(11)의 표면에 형성된 에피택셜층(12)을 구비하고, 산소 석출물 평가 열처리를 실시한 경우에, 실리콘 기판(11) 중의 산소 석출물 밀도가 1×1010개/㎤ 이하이기 때문에, 산소 석출물 밀도의 증가에 수반하여 실리콘 기판(11) 중의 붕소가 에피택셜층(12)측으로 증속 확산하는 것을 억제할 수 있다.
본 실시 형태에 의한 에피택셜 실리콘 웨이퍼(10)는, 이면 조사형 고체 촬상 소자의 기판 재료로서 바람직하게 이용할 수 있다. 이면 조사형 고체 촬상 소자를 제조할 때, 실리콘 기판 중의 금속 불순물은 센서부의 암전류를 증가시켜, 백색흠(白傷) 결함이라고 칭해지는 결함을 발생시키는 요인이 된다. 그러나, 붕소가 고농도로 도프된 p형 실리콘 기판을 이용한 경우, 실리콘 기판이 게터링 싱크가 되기 때문에, 금속 불순물의 문제를 해결할 수 있다.
또한 이면 조사형 고체 촬상 소자는 배선층 등이 센서부보다도 하층에 배치되어 있기 때문에, 외부로부터의 빛을 센서부에 직접 맞댈 수 있고, 이에 따라 선명한 화상이나 동화상을 촬영할 수 있지만, 배선층 등을 센서부보다도 하층에 배치하기 위해 실리콘 기판(11)을 연삭에 의해 제거하고, 에피택셜층(12)만을 남기는 가공이 필요해진다. 여기에서, 붕소의 증속 확산에 의해 에피택셜층(12) 중의 전이 영역의 폭이 확대되고, 웨이퍼면 내에 있어서의 저항률의 균일성도 악화된 경우, 실리콘 기판(11)의 적절한 연삭량의 결정이 곤란해지고, 또한 에피택셜층(12)의 실효적인 두께가 얇아짐으로써 고체 촬상 소자의 특성이 악화될 우려가 있다. 그러나, 전이 영역의 폭이 좁고 에피택셜층(12)의 실효적인 두께가 충분히 두꺼운 경우에는 그러한 문제를 해결할 수 있고, 고품질인 이면 조사형 고체 촬상 소자를 제조하는 것이 가능하다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명했지만, 본 발명은, 상기의 실시 형태에 한정되는 일 없이, 본 발명의 주지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하고, 그들도 본 발명의 범위 내에 포함되는 것임은 말할 것도 없다.
실시예
CZ법에 의해 육성한 실리콘 단결정 잉곳으로부터 면방위(100)의 실리콘 기판을 잘라내고, 실리콘 기판의 표면을 경면 연마했다. 이 실리콘 기판은 1.0×1019atoms/㎤의 붕소가 첨가된 것이었다. 또한 실리콘 기판의 초기 산소 농도는 6×1017atoms/㎤였다. 이 실리콘 기판의 표면에 5㎛의 에피택셜층을 1150℃의 온도에서 기상 성장시켜, 에피택셜 실리콘 웨이퍼의 샘플 ＃1을 얻었다. 또한, 샘플 ＃1과는 초기 산소 농도가 상이한 에피택셜 실리콘 웨이퍼의 샘플 ＃2∼＃4를 샘플 ＃1과 동일하게 준비했다. 샘플 ＃2의 초기 산소 농도는 10×1017atoms/㎤, 샘플 ＃3의 초기 산소 농도는 11×1017atoms/㎤, 샘플 ＃4의 초기 산소 농도는 13×1017atoms/㎤였다.
다음으로, 에피택셜 실리콘 웨이퍼의 샘플 ＃1∼＃4에 대하여 산소 석출물 평가 열처리를 행했다. 산소 석출물 평가 열처리에서는, 700℃의 질소 분위기에서 3시간의 열처리를 행한 후, 1000℃의 질소 분위기에서 16시간의 열처리를 행했다. 또한, 산소 석출물 평가 열처리 전과 처리 후에 있어서의 샘플 ＃1∼＃4의 붕소 농도의 깊이 분포를 SIMS(Secondary Ion Mass Spectroscopy: 2차 이온 질량 분석법)에 의해 측정했다.
도 3은, 산소 석출물 평가 열처리 전후의 에피택셜 실리콘 웨이퍼의 샘플 ＃1∼＃4의 붕소 농도의 깊이 분포를 나타내는 그래프이고, 가로축은 웨이퍼의 최표면으로부터의 깊이(상대값), 세로축은 붕소 농도(상대값)를 각각 나타내고 있다.
도 3에 나타내는 바와 같이, 산소 석출물 평가 열처리 전의 웨이퍼의 샘플 ＃1∼＃4는 거의 동일한 붕소 농도 프로파일이 되고, 실리콘 기판과 에피택셜층의 경계 부근에서 가파르게 변화하고, 에피택셜층으로의 붕소 확산량은 모두 매우 적었다. 도면 중의 긴 파선 X는, 산소 석출물 평가 열처리 전의 샘플 ＃1∼＃4의 붕소 농도 프로파일을 공통의 선으로 나타낸 것이다.
한편, 산소 석출물 평가 열처리 후의 샘플 ＃1∼＃4는, 평가 열처리 전과 비교하여 농도 프로파일이 크게 변화하고, 에피택셜층으로의 붕소 확산량은 대폭으로 증가했다. 이와 같이 붕소 농도 프로파일이 크게 변화한 것은 평가 열처리에 의한 붕소의 열확산이 주된 원인이라고 생각된다.
이 중, "샘플 ＃1"의 붕소 농도 분포(실선)는, 에피택셜층의 표층 부근에 붕소가 실질적으로 존재하지 않아, 양호한 결과가 되었다. 붕소 농도는 깊이 0.7 정도부터 급격히 증가하기 시작하여, 깊이 0.8일 때의 붕소 농도는 0.015가 되고, 깊이 0.9일 때의 붕소 농도는 0.2가 되고, 깊이 1일 때의 붕소 농도는 0.5가 되었다. 또한, "샘플 ＃2"(짧은 파선) 및 "샘플 ＃3"(점선)의 붕소 농도 분포도 샘플 ＃1의 붕소 농도 분포와 거의 동일한 농도 분포였다.
"샘플 ＃4"의 붕소 농도 분포(일점쇄선)는, 샘플 ＃1∼＃3과 크게 상이하여, 에피택셜층의 표층 부근까지 붕소의 확산이 진전된 결과가 되었다. 즉, 붕소 농도는 깊이 0.6 정도부터 증가하기 시작하여, 깊이 0.7일 때의 붕소 농도는 0.004, 깊이 0.8일 때의 붕소 농도는 0.07, 깊이 0.9일 때의 붕소 농도는 0.25가 되었다. 깊이 1일 때의 붕소 농도는 샘플 ＃1∼＃3과 동일하게 0.5가 되었다.
이상의 결과로부터, 샘플 ＃1∼＃3에서는 붕소의 확산이 거의 보이지 않지만, 샘플 ＃4에서는 붕소가 매우 확산하는 것이 밝혀졌다. 샘플 ＃4의 붕소 농도 프로파일이 특히 크게 변화한 이유는 붕소의 증속 확산에 의한 것이라고 생각된다.
다음으로, 산소 석출물 평가 열처리 후의 에피택셜 실리콘 웨이퍼의 샘플 ＃1∼＃4를 두께 방향으로 벽개(劈開)하여, 벽개 단면을 라이트 에칭(Wright Etching)액을 이용하여 깊이 2㎛ 에칭하는 선택 에칭 처리를 행한 후, 실리콘 웨이퍼의 두께 중심부에 있어서의 벽개 단면을 광학 현미경으로 관찰하여, 100㎛×100㎛각(角) 에리어 내의 에치 피트를 산소 석출물 밀도로서 측정했다. 그 결과를 표 1에 나타낸다.
Figure 112018003318097-pct00001
표 1에 나타내는 바와 같이, 샘플 ＃1의 산소 석출물 밀도는 측정 한계 이하(1×107개/㎤ 미만)가 되었다. 또한 샘플 ＃2의 산소 석출물 밀도는 1×109개/㎤가 되고, 샘플 ＃3의 산소 석출물 밀도는 1×1010개/㎤가 되고, 샘플 ＃4의 산소 석출물 밀도는 3×1010개/㎤가 되었다. 그리고 표 1의 결과 및 도 3의 그래프로부터, 산소 석출물 밀도가 1×1010개/㎤ 이하인 샘플 ＃1∼＃3에서는 붕소의 증속 확산이 거의 보이지 않는 것을 알 수 있었다.
다음으로, 초기 산소 농도와 붕소 농도와 산소 석출물 밀도의 관계에 대해서 고찰하기 위해, 실리콘 기판 중의 초기 산소 농도와 붕소 농도를 파라미터로 한 다양한 에피택셜 실리콘 웨이퍼의 샘플 28매를 준비하고, 그들에 대하여 산소 석출물 평가 열처리를 행한 후, 산소 석출물의 밀도를 측정했다.
도 4는, 산소 석출물 밀도와 초기 산소 농도 및 붕소 농도의 관계를 나타내는 그래프이고, 가로축은 산소 농도(×1017atoms/㎤), 세로축은 붕소 농도(atoms/㎤)를 나타내고 있다. 그리고, 산소 석출물 밀도가 1×1010개/㎤ 이하였던 샘플의 플롯 마크를 「○」라고 하고, 1×1010개/㎤ 초과였던 샘플의 플롯 마크를 「×」라고 했다.
도 4로부터 분명한 바와 같이, 붕소 농도가 높을수록 초기 산소 농도를 낮게 하지 않으면, 1×1010개/㎤ 이하의 산소 석출물 밀도를 충족하지 못하는 것을 알 수 있었다. 예를 들면, 붕소 농도가 4.8×1018atoms/㎤로 낮을 때, 1×1010개/㎤ 이하의 산소 석출물 밀도를 충족할 수 있는 초기 산소 농도의 최댓값은 약 14×1017atoms/㎤였다. 또한, 붕소 농도가 1.6×1019atoms/㎤로 높을 때, 1×1010개/㎤ 이하의 산소 석출물 밀도를 충족할 수 있는 초기 산소 농도의 최댓값은 약 9×1017atoms/㎤였다.
그리고 플롯 마크 「○」와「×」의 경계선을 산소 농도와 붕소 농도의 일차함수로 나타내고, 플롯 마크 「○」의 영역을 정의했다. 이상의 결과로부터, 산소 농도 X(×1017atoms/㎤) 및 붕소 농도 Y(atoms/㎤)가, X≤－4.3×10－19Y＋16.3의 조건을 충족할 때에, 산소 석출물 밀도를 1×1010개/㎤ 이하로 할 수 있는 것이 밝혀졌다.
10 : 에피택셜 실리콘 웨이퍼
11 : 실리콘 기판
12 : 에피택셜층

Claims (2)

  1. 2.7×1017atoms/㎤ 이상 또한 1.3×1019atoms/㎤ 이하의 보론이 도프된 실리콘 단결정 잉곳을 CZ법에 의해 육성하는 스텝과,
    상기 실리콘 단결정 잉곳을 가공하여 실리콘 기판을 제작하는 스텝과,
    상기 실리콘 기판의 표면에 에피택셜층을 형성하는 스텝을 포함하고,
    상기 실리콘 단결정 잉곳을 육성하는 스텝은,
    실리콘 단결정 중의 초기 산소 농도 X(×1017atoms/㎤) 및 보론 농도 Y(atoms/㎤)가, X≤－4.3×10－19Y＋16.3의 관계식을 충족하도록, 상기 실리콘 단결정 잉곳의 인상 조건을 제어하는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 실리콘 단결정 잉곳을 육성하는 스텝은, 상기 초기 산소 농도 X(×1017atoms/㎤) 및 상기 보론 농도 Y(atoms/㎤)가 상기 관계식을 충족하고, 또한, 결정 성장이 진행됨에 따라 인상 길이 방향으로 높아지는 보론 농도에 맞추어, 상기 초기 산소 농도 X가 인상 길이 방향으로 저하하도록, 상기 실리콘 단결정 잉곳의 인상 조건을 제어하는 에피택셜 실리콘 웨이퍼의 제조 방법.
KR1020187000940A 2015-07-28 2016-07-06 에피택셜 실리콘 웨이퍼의 제조 방법 KR102057086B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-148558 2015-07-28
JP2015148558A JP6610056B2 (ja) 2015-07-28 2015-07-28 エピタキシャルシリコンウェーハの製造方法
PCT/JP2016/069980 WO2017018141A1 (ja) 2015-07-28 2016-07-06 エピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
KR20180016580A KR20180016580A (ko) 2018-02-14
KR102057086B1 true KR102057086B1 (ko) 2019-12-18

Family

ID=57884539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000940A KR102057086B1 (ko) 2015-07-28 2016-07-06 에피택셜 실리콘 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (2) US20180204960A1 (ko)
JP (1) JP6610056B2 (ko)
KR (1) KR102057086B1 (ko)
CN (1) CN107849731A (ko)
DE (1) DE112016003412T5 (ko)
TW (1) TWI605494B (ko)
WO (1) WO2017018141A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792462B (zh) * 2021-07-30 2023-02-11 合晶科技股份有限公司 供磊晶成長的複合基板及其製作方法
CN113782423B (zh) * 2021-08-25 2022-08-23 中国科学院宁波材料技术与工程研究所 杂质扩散方法和太阳能电池制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040972A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2007145692A (ja) 2005-10-24 2007-06-14 Sumco Corp シリコン半導体基板およびその製造方法
JP2008115050A (ja) 2006-11-06 2008-05-22 Sumco Corp エピタキシャルウェーハの製造方法
JP2010083712A (ja) 2008-09-30 2010-04-15 Sumco Corp 結晶欠陥状態予測方法、シリコンウェーハの製造方法
JP2010228924A (ja) 2009-03-25 2010-10-14 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2011021898A (ja) 2009-07-13 2011-02-03 Fujitsu Ltd 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331017B (en) * 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
JPH10303208A (ja) 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
DE19983188T1 (de) * 1998-05-01 2001-05-10 Nippon Steel Corp Siliziumhalbleitersubstrat und Verfahren zu dessen Herstellung
JP4510997B2 (ja) * 2000-01-18 2010-07-28 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
WO2004041819A1 (ja) * 2002-11-06 2004-05-21 Grelan Pharmaceutical Co., Ltd. ピラゾロナフチリジン誘導体
JP2010141272A (ja) * 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
EP2412849B1 (en) 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
JP2011228459A (ja) 2010-04-19 2011-11-10 Sumco Corp シリコンウェーハ及びその製造方法
TW201234570A (en) 2010-12-09 2012-08-16 Sumco Corp Epitaxial substrate for back-illuminated solid-state imaging device, and method of manufacturing the same
JP2012151458A (ja) * 2010-12-27 2012-08-09 Elpida Memory Inc 半導体装置及びその製造方法
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040972A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2007145692A (ja) 2005-10-24 2007-06-14 Sumco Corp シリコン半導体基板およびその製造方法
JP2008115050A (ja) 2006-11-06 2008-05-22 Sumco Corp エピタキシャルウェーハの製造方法
JP2010083712A (ja) 2008-09-30 2010-04-15 Sumco Corp 結晶欠陥状態予測方法、シリコンウェーハの製造方法
JP2010228924A (ja) 2009-03-25 2010-10-14 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2011021898A (ja) 2009-07-13 2011-02-03 Fujitsu Ltd 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物

Also Published As

Publication number Publication date
US20180204960A1 (en) 2018-07-19
US20200020817A1 (en) 2020-01-16
KR20180016580A (ko) 2018-02-14
JP2017024965A (ja) 2017-02-02
WO2017018141A1 (ja) 2017-02-02
TWI605494B (zh) 2017-11-11
US10861990B2 (en) 2020-12-08
JP6610056B2 (ja) 2019-11-27
TW201715579A (zh) 2017-05-01
CN107849731A (zh) 2018-03-27
DE112016003412T5 (de) 2018-04-19

Similar Documents

Publication Publication Date Title
KR100724329B1 (ko) Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법
KR100875228B1 (ko) 반도체용 실리콘 웨이퍼 및 그 제조방법
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
DE112014007334B3 (de) Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots
KR20100029778A (ko) 고농도로 도핑된 기판에서의 확산 제어
WO2011096489A1 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5343371B2 (ja) シリコン基板とその製造方法
KR20100039291A (ko) 고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제
JP6020342B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
KR20090095493A (ko) 실리콘 기판의 제조방법
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
KR102057086B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
KR100798585B1 (ko) 실리콘 웨이퍼의 제조 방법 및 이 방법에 의해 제조된실리콘 웨이퍼
CN112176414A (zh) 碳掺杂单晶硅晶圆及其制造方法
JP2019505472A (ja) Ｆｚシリコンおよびｆｚシリコンを準備する方法
CN107154354B (zh) 晶圆热处理的方法
CN107154353B (zh) 晶圆热处理的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant