KR20100039291A - 고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제 - Google Patents

고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제 Download PDF

Info

Publication number
KR20100039291A
KR20100039291A KR1020097027309A KR20097027309A KR20100039291A KR 20100039291 A KR20100039291 A KR 20100039291A KR 1020097027309 A KR1020097027309 A KR 1020097027309A KR 20097027309 A KR20097027309 A KR 20097027309A KR 20100039291 A KR20100039291 A KR 20100039291A
Authority
KR
South Korea
Prior art keywords
heavily doped
silicon substrate
temperature
oxygen
wafer
Prior art date
Application number
KR1020097027309A
Other languages
English (en)
Inventor
로버트 제이. 팰스터
루카 모이라그
동 면 이
찬래 조
마르코 라바니
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈, 인크. filed Critical 엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Publication of KR20100039291A publication Critical patent/KR20100039291A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Abstract

본 발명은 기판 내에 존재하는 산소 클러스터 및 침전을 제거하여, 고농도로 도핑된 실리콘 기판 및 저농도로 N- 도핑된 에피켁셜 층을 갖는 에피텍셜 실리콘 웨이퍼에서 산소 침전을 억제하는 공정과 관계된다. 또한, 후속하는 산소 침전 열 처리로서 산소 침전의 형성을 막는다.
산소 침입, 에피텍셜, 단결정 실리콘 기판, 산소 침전

Description

고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제 {SUPPRESSION OF OXYGEN PRECIPITATION IN HEAVILY DOPED SINGLE CRYSTAL SILICON SUBSTRATES}
본 발명은 일반적으로 에피텍셜 반도체 구조와 관련된 것이며, 특히 전자 구성요소의 제조에 사용되는 에피텍셜 실리콘 웨이퍼 및 이를 준비하는 방법과 관련된 것이다. 보다 구체적으로, 본 에피텍셜 구조는 N-형 도펀트(N+) 또는 P-형 도펀트(P+)의 고농도로 도핑된 단결정 실리콘 기판 및 N-형 도펀트(N-)의 저농도로 도핑된 에피텍셜 층을 포함하며, 기판에서 산소 침전이 억제된다.
대부분의 반도체 전자 구성요소의 제조 공정에서의 출발 물질인 단결정 실리콘은 일반적으로 초크랄스키 공정(Czochralski process)에 의해 준비되며, 단일의 시드 결정(seed crystal)을 용융 실리콘(molten silicon)에 침전하여(immersed), 이후 인상하며 성장시킨다. 용융 실리콘이 석영 도가니에 담기므로, 다양한 불순물에 의해 오염되는데, 그 중에서도 주가 되는 것은 산소다. 이와 같이, 산소는 이 방법에 의해 성장된 단결정 실리콘으로부터 분할된 웨이퍼에 과포화된 농축 상태로 존재한다.
전자 장치의 제조 공정에서 통상적으로 사용되는 열 처리 사이클 중에, 산소 침전 결정핵(oxygen precipitate nucleation center)이 형성되어 궁극적으로 거대 산소 클러스터(cluster) 또는 침전물로 성장할 수 있다. 이들의 위치에 따라 침전물은 이로울 수도, 해로울 수도 있다. 웨이퍼의 활성 장치 영역 내에 존재하는 경우, 이들은 장치의 동작에 손상을 줄 수 있다. 이 영역 밖에 존재하는 경우, 산소 침전물은 금속의 게터링(gettering) 사이트로서 기능할 수 있다.
웨이퍼 내 산소 침전 양태를 관리하기 위해 다양한 접근법이 사용되어 왔다. 예컨대, Falster 등이 발명자인 미국 특허 등록 번호 제5,994,761호에는 급속 열 어닐 러(thermal annealer)에서 웨이퍼에 비균일한 농도 분포의 베이컨시(vacancy)를 형성하여, 후속 산소 침전 열 처리에서 베이컨시 결핍 영역이 아닌 베이컨시 풍부 영역에는 산소 침전물이 형성되고 베이컨시 결핍 영역에는 형성되지 않게 하는 공정이 개시되어 있다. Falster가 발명자인 미국 특허 등록 번호 제6,336,968호는 산소 포함 분위기에서 웨이퍼를 급속하게 열 어닐링 처리하거나, 베이컨시가 비교적 유동적인 온도 범위에서 웨이퍼를 천천히 냉각하는 것에 의해 산소 침전이 없는 웨이퍼를 준비하는 공정을 개시하고 있다.
이러한 기술이 통상의 실리콘 웨이퍼에 대하여 현재까지 유용하다는 것은 증명되었지만, 고농도로 도핑된 기판을 포함하는 에피텍셜 웨이퍼 구조에는 다소 다른 과제가 있다. 예컨대, 고농도로 도핑된 기판의 제어되지 않는 산소 침전에 의해, 산소 침전물 성장 중에 실리콘 셀프-인터스티셜(self interstitial)이 격자로부터 방출되어서 고온에서 비교적 고농도의 셀프-인터스티셜이 생성될 수 있다. 비교적 고농도의 실리콘 셀프-인터스티셜은 고농도로 도핑된 기판에서 저농도로 도핑된 N- 장치 층으로 도펀트(또는 기타 불순물)의 확산을 촉진시키는 경향이 있어, 몇몇 전력 장치에서 애벌런치 붕괴 전압(avalanche breakdown voltage) 등의 임계 특성을 변경시킬 소지가 있다.
본 발명의 다양한 측면 중의 하나는 고농도로 도핑된 기판을 갖춘 에픽텍셜 실리콘 구조는 산소 침전 작용을 제어하기 위한 공정 및 이에 따른 구조이다.
따라서, 간략하게 본원 발명의 일 태양은 약 5mΩ*cm 미만의 저항을 갖는 고농도로 도핑된 실리콘 기판을 포함하며, 실질적으로 산소 침전 핵이 없는 에피텍셜 실리콘 웨이퍼에 관한 것이다. 웨이퍼는 또한 약 100mΩ*cm 보다 큰 저항을 갖는 N-실리콘 에피텍셜 층을 포함한다.
본 발명의 기타 목적 및 특징은 본 명세서에 기재된 사항에 기재되어 있거나, 이로부터 명백히 도출될 수 있을 것이다.
본원 발명의 일 실시예에 따르면, 산소 침전 양태가 개선되고, 이에 따라 고농도로 도핑된 기판으로부터 저농도로 도핑된 N-에피텍셜 층으로의 도펀트(및 기타 불순물) 확산을 상당한 정도로 제어할 수 있는, N-/N+ 또는 N-/P+ 에피텍셜 웨이퍼가 준비될 수 있다. 일 실시예에서, 그 결과물인 에피텍셜 웨이퍼는 후속하는 산소 침전 열 처리(예컨대 4시간 동안 800℃에서 웨이퍼를 어닐링한 후 16시간 동안 1000℃에서 어닐링하는 것) 동안에 산소 침전물을 생성하지 않을 것이다.
I. 실리콘 기판
본원 발명의 공정을 위한 출발 물질은 초크랄스키 결정 성장 법(Czochralski crystal growing method)에 따라 성장된 단결정 잉곳(ingot)으로부터 슬라이스된 단결정 실리콘 웨이퍼이다. 단결정 실리콘 웨이퍼는 중심 축, 대체로 중심 축에 수직인 전면과 후면, 원주 가장자리, 및 중심축으로부터 원주 가장자리로 연장되는 반지름을 포함한다. 웨이퍼는 연마된 것이거나, 혹은 연마되지는 않았지만 랩핑(lapping)되어 에칭된 것일 수 있다. 또한, 웨이퍼는 셀프-인터스티셜 점 결함(self-interstitial point defect) 또는 베이컨시 점 결함을 지배적인 고유 점 결함(predominant intrinsic point defect)으로 가질 수 있다. 예컨대, 웨이퍼는 중앙에서 가장자리까지 베이컨시가 지배적이거나, 중앙에서 가장자리까지 셀프-인터스티셜이 지배적일 수 있고, 또는 중심부에 베이컨시가 지배적인 물질을 포함하고 축방향으로 대칭인 고리 형상의 셀프-인터스티셜이 지배적인 물질이 이를 둘러싸는 형태일 수 있다.
초크랄스키 법으로 성장시킨 실리콘은 통상 약 5×1017에서 약 9×1017의 범위의 산소 농도를 가진다(ASTM 표준 F-121-83). 이 웨이퍼의 산소 침전 양태는 본원 발명의 공정에 의해 본질적으로 지워지기 때문에(즉, 비록 웨이퍼가 산소 침전 열 처리되더라도 웨이퍼는 본질적으로 산소 침전물이 형성되지 않음), 고농도로 도핑된 출발 웨이퍼는 초크랄스키 공정에 의해 통상적으로 얻을 수 있는 산소 농도 범위 내 또는 심지어 범위 밖의 농도를 가질 수 있다.
실리콘의 용융점(약 1410℃)으로부터 약 750℃의 범위를 통과하여 약 350℃ 의 단결정 실리콘 잉곳의 냉각 속도(cooling rate)에 따라, 단결정 실리콘 잉곳(이로부터 후에 고농도로 도핑된 웨이퍼가 슬라이스 됨)에 산소 침전 결정 핵 생성 중심이 형성될 수 있다. 출발 물질 내의 이러한 결정 핵 생성 중심의 존재 또는 부존재는 본원 발명에 중요한 요소가 아니다. 하지만, 이러한 중심은 본원 발명의 급속 열 어닐링 열처리(rapid thermal annealing heat-treatment)에 의해 용해(dissolve)될 수 있다.
실리콘 웨이퍼는 하나 이상의 N형 또는 P형 도펀트를 갖는 고농도로 도핑된 웨이퍼이다. 통상의 N-형 도펀트로는 인 또는 비소가 있다. 일 실시예에서, 도펀트는 인이다. 다른 실시예에서 도펀트는 비소이다. 다른 실시예에서 인과 비소 모두 도펀트로 사용될 수 있다. 통상적인 P형 도펀트로는 붕소, 알루미늄 및 갈륨이 있다. 일 실시예에서 도펀트는 붕소이다. 다른 실시예에서 도펀트는 알루미늄이고 또 다른 실시예에서 도펀트는 갈륨이다. 다른 실시예에서는 붕소, 알루미늄 및 갈륨의 임의의 조합이 도펀트로서 사용될 수 있다. 도펀트와는 상관없이 도펀트의 전체 농도는 웨이퍼가 약 5mΩ·cm 미만의 저항을 갖도록 하는데 이러한 웨이퍼는 통상적으로 N+ 또는 P+ 웨이퍼로 불린다. 일 실시예에서, 도펀트 농도는 약 3mΩ·cm 미만의 저항을 갖는 웨이퍼를 제공하는데 충분하다. 몇몇 특정 실시예들에서 약 2mΩ·cm 미만의 저항이 바람직할 수 있다. 바람직한 일 실시예에서는, 웨이퍼가 약 1mΩ·cm 미만의 저항을 갖기에 충분하도록 제공될 수 있다.
상기의 저항 값은 약 1.24×1019at/cm3 이상일 수 있는 N-형 도펀트 농도에 대응된다. 예컨대, 고농도로 도핑된 웨이퍼는 약 2.25×1019at/cm3 초과하는 농도로 N-형 도펀트를 갖는데, 그 값은 예컨대 3.4319at/cm3 보다 크다. 바람직한 일 실시예에서, 고농도로 도핑된 웨이퍼는 약 7.36×1019at/cm3 초과의 농도로 N-형 도펀트를 갖는다. 유사하게, 위 저항 값은 2.1×1019at/cm3 초과일 수 있는 P-형 도펀트 농도에 대응된다. 예컨대, 고농도로 도핑된 웨이퍼는, 약 3.7×1019at/cm3 이상의 농도인 P-형 도펀트를 가질 수 있는데, 그 값은 예컨대 약 5.7×1019at/cm3 보다 크다. 바람직한 일 실시예에서, 고농도로 도핑된 웨이퍼는 약 1.2×1020at/cm3 초과의 농도로 P형 도펀트를 가진다.
II. 어닐링 단계
고농도로 도핑된 웨이퍼는 선존재하는 모든 산소 클러스터 및 선존재하는 모든 산소 유도 적층 결함(OISF; Oxidation Induced Stacking Faults)을 제거하는 열 처리 단계를 거친다. 바람직하게, 이 열처리 단계는 급속 열 어닐러(RTA; Rapid Thermal Annealer)에서 수행되는데, 어닐러 내부에서 웨이퍼는 목표 온도까지 급속히 가열되어 목표 온도에서 상대적으로 짧은 시간 동안 어닐링된다. 일반적으로, 웨이퍼는 1150℃를 초과하는 온도, 바람직하게는 1175℃ 이상, 통상적으로는 약 1200℃ 이상, 그리고 일부 실시예에서는 약 1200℃내지 1275℃의 온도로 급속히 가 열된다. 선 존재하는 결함의 크기, 형태 및 농도에 따라, 웨이퍼는 일반적으로 일초 이상, 통상적으로는 수초(예컨대 3초 이상) 이상, 잠재적으로는 수십 초(예컨대 20, 30, 40 또는 50초와 같이 약 10 내지 60초) 동안 이 온도에서 유지될 수 있다.
급속한 열 어닐링은, 상업적으로 입수 가능한 다수의 RTA로(RTA爐; Rapid Thermal Anealing furnace) 중 임의의 RTA로에서 수행될 수 있는데, RTA로 내에서 웨이퍼들은 고전력 램프들에 의해 개별적으로 가열된다. RTA로는, 예컨대 웨이퍼를 수초만에 상온에서 1200℃까지 가열할 수 있는 등, 실리콘 웨이퍼를 급속히 가열할 수 있다. 이러한 상업적으로 가용한 RTA로 중 하나는 Mattson Technology(캘리포니어 프리몬트 소재)사의 3000 RTP이다.
III. 베이컨시 농도 및 프로파일(profile)의 제어
다양한 선존재하는 산소 클러스터 및 OISF 핵을 제거하는 것 외에도, 어닐링 단계는 고농도로 도핑된 웨이퍼의 결정 격자 베이컨시의 갯수 밀도(number density)를 증가시킨다. 현재까지 얻어진 정보에 의하면, 고리 형상의 OISF와 같은 특정 산소 관련 결함은 고농도의 베이컨시의 존재로 인해 촉진된 고온에서 핵 생성된 산소 응집체(nucleated oxygen agglomerates) 임을 시사한다. 더욱이, 산소 침전 핵생성 중심이 없는 영역과 더욱 유사한 양태를 보이는 저농도의 베이컨시 영역과 반대로, 고농도의 베이컨시 영역에서는 산소 클러스터링(oxygen clustering)이 고온에서 급속히 일어난다고 알려져 있다. 산소 침전 양태가 베이컨시 농도에 의해 영향을 받기 때문에, 본원발명의 공정에서 열처리된 웨이퍼의 베 이컨시의 밀도를 제어하여, 후속하는 산소 침전 열처리에서의 산소 침전을 회피하거나 제한한다. 바람직하게, 어닐링 온도로부터 냉각 속도를 조절하거나, 어닐링 분위기에 충분한 분압의 산소를 포함시킴으로써, 혹은 이 둘을 모두 행함으로써, 어닐링된 웨이퍼의 베이컨시 (갯수) 밀도를 제어할 수 있다.
A. 냉각 분위기(cooling atmosphere)의 제어
어닐링된 웨이퍼의 베이컨시 밀도는 열처리가 행해지는 분위기를 제어함으로써 적어도 일부 제어될 수 있다. 오늘날까지 얻어진 실험적인 증거에 따르면, 충분한 양의 산소가 존재하면 어닐링된 웨이퍼의 베이컨시 밀도가 억제되는 것을 시사하고 있다. 임의의 특정 이론에 얽매이지 않고, 산소의 존재 하에 급속 열 어닐링 처리를 하면 실리콘 표면이 산화되어, 그 결과, 실리콘 셀프-인터스티셜이 내부로 유동하게 되는 것으로 이해된다. 이러한 셀프-인터스티셜의 내부 방향으로의 유동에 따라, 프랜켈 쌍 재결합(frankel pair recombination)이 이루어져 베이컨시 밀도 프로파일을 점진적으로 변경하는데, 이러한 현상은 표면에서 시작되어 내부 방향으로 진행된다.
이러한 메커니즘과는 상관없이, 일 실시예에서 산소가 포함된 분위기에서 어닐링 단계가 행해진다. 즉, 어닐링은 노출된 실리콘 표면을 산화시킬 수 있는 산소 가스(O2), 수증기 또는 산소 포함 혼합물 가스를 포함하는 분위기에서 행해진다. 따라서 이 분위기는 순수한 산소 또는 산소 혼합 가스로 이루어지거나, 또는 아르곤과 같은 비 산화 가스를 추가적으로 포함할 수 있다. 하지만, 분위기가 산소로 만 구성되지 않는 경우, 분위기는 바람직하게 적어도 약 0.001 기압(atm) 또는 1000(ppma; parts per million atomic) 분압의 산소를 포함할 수 있다. 보다 바람직하게, 분위기 내의 산소의 분압은 적어도 약 0.002 atm (2,000 ppma), 또는 보다 바람직하게는 0.005 atm (5,000ppma), 또는 보다 바람직하게는 0.01 atm(10,000 ppma)일 수 있다.
B. 냉각 속도의 제어
고유 점 결함(베이컨시 및 실리콘 셀프-인터스티셜)은 온도에 의존하는 확산율로 단결정 실리콘을 통해 확산할 수 있다. 따라서 고유 점 결함의 밀도 프로파일은, 재결합율(온도의 함수임)과 고유 점 결함의 확산도(diffusivity)의 함수이다. 예컨대, 고유 점 결함은 급속한 열 어닐링 단계에서 웨이퍼가 어닐링되는 온도 부근에서 상대적으로 이동성을 갖는 반면, 700℃ 이하에서는 상업적으로 실용적인 임의의 기간 동안 본질적으로 이동적이지 않다. 현재까지 얻어진 실험상의 증거는 베이컨시의 유효 확산 속도가 상당히 느려져, 베이컨시가 약 700℃ 미만, 그리고 약 800℃, 900℃ 또는 심지어 1,000℃ 미만에서는 상업적으로 실용적인 임의의 기간 동안 이동성이 없는 것으로 간주될 수 있음을 시사한다.
따라서, 일 실시예에서 베이컨시가 상대적으로 이동성을 갖는 온도 범위에서의 웨이퍼의 냉각 속도를 제어함으로써 어닐링된 웨이퍼의 베이컨시의 밀도를 적어도 일부 제어할 수 있다. 베이컨시가 상대적으로 이동성을 갖는 온도 범위의 아래로 웨이퍼를 냉각시키기 전에 냉각된 웨이퍼에서의 결정 격자 베이컨시의 갯수 밀도를 줄이기에 충분한 시간 동안 이와 같은 제어가 행해진다. 어닐링된 웨이퍼의 온도가 이 범위를 통과하여 감소함에 따라, 베이컨시는 웨이퍼 표면으로 확산되고 소멸되어, 베이컨시 밀도 프로파일에 변화를 야기시킨다. 이러한 변화는 어닐링된 웨이퍼가 이 범위 내의 온도에서 유지되는 시간과 온도의 크기에 의존하는데, 온도가 높을수록 확산 시간이 길수록 대체로 확산이 증가된다. 일반적으로, 어닐링 온도로부터 베이컨시가 실질적으로 이동성을 갖지 않는 온도(예컨대 950℃)까지의 평균 냉각 속도는 바람직하게 20℃/초 이하이고, 보다 바람직하게 10℃/초 이하이고, 보다 바람직하게 5℃/초 이하이다.
대안적으로, 고온 어닐링 후 어닐링된 웨이퍼의 온도를 약 950℃ 이상에서 약 1150℃ 이하의 온도로 급속히 (예컨대, 약 20℃/초 초과의 속도로) 감소시킨 후, 유지될 온도에 맞게 일정 기간 유지할 수 있다. 예컨대, 베이컨시 농도를 충분히 감소시키는 데에는 1150℃ 근방의 온도에서는 수초(예컨대 적어도 2, 3, 4, 6초 또는 그 이상)면 충분하겠지만, 950℃ 근방의 온도에서는 수분(예컨대 2, 3, 4, 6분 또는 그 이상)이 필요할 수 있다.
어닐링된 웨이퍼가 일단 결정 격자 베이컨시가 상대적으로 이동성을 갖는 온도 범위 밖으로 냉각되면, 냉각 속도는 웨이퍼의 침전 특성에 현저하게 영향을 미치지 않는 것으로 보이며, 이에 따라 좁은 임계 특성을 나타내지 않는 것으로 보인다.
편리하게도, 냉각 단계는 가열 단계와 동일한 분위기에서 행해질 수 있다. 적절한 분위기에는 예컨대 질화 분위기(nitriding atmosphere; 즉, 질소 가스(N2) 또는 암모니아와 같이 노출된 실리콘 표면을 질화할 수 있는 질소 포함 혼합 가스), 산화(산소 포함) 분위기, 비 산화이면서 비 질화인 분위기(아르곤, 헬륨, 네온, 이산화탄소) 및 이들의 조합 등이 있다.
IV. 어닐링된 웨이퍼 산소 프로파일
본 명세서에서 사용하는 급속 열 처리에 의해, 웨이퍼의 전면 및 후면으로부터 작은 양의 산소를 외부 확산(out-diffusion)될 수 있으며, 그 결과 어닐링된 웨이퍼는 실리콘 표면으로부터의 거리의 함수로서, 실질적으로 균일한 인터스티셜 산소 농도를 갖는다. 예컨대, 어닐링된 웨이퍼는 웨이퍼의 중심으로부터 실리콘 표면의 약 15 마이크론 내의 웨이퍼 영역까지, 보다 바람직하게는 실리콘의 중심으로부터 실리콘 표면의 약 10 마이크론 내의 웨이퍼 영역까지, 보다 바람직하게는 실리콘의 중심으로부터 실리콘 표면의 약 5 마이크론 내의 웨이퍼 영역까지, 그리고 가장 바람직하게는 실리콘의 중심으로부터 실리콘 표면의 약 3 마이크론 내의 웨이퍼 영역까지, 실질적으로 균일한 농도의 인터스티셜 산소를 가질 것이다. 여기서, 실질적으로 균일한 산소 농도란 50% 이하의, 보다 바람직하게는 20% 이하, 보다 바람직하게는 10% 이하의 산소 농도의 변동을 의미한다.
V. 에피텍셜 성장
에피텍셜 층이 어닐링된 실리콘 웨이퍼의 표면 상에 당업계에 일반적으로 알려진 수단에 의해 적어도 약 5cm의 평균 두께로 피착되거나 성장되어 에피텍셜 실 리콘 웨이퍼를 형성한다. 통상적으로, 에피텍셜 성장은 화학 기상 증착법(chemical vapor deposition)에 의해 이루어지며, 반도체 상에 에피텍셜 층을 성장시키는데있어서 가장 유연하고도 비용 대비 효율적인 방법 중 하나이기 때문이다. 예컨대 미국 특허 등록번호 제5,789,309를 참조. 에피텍셜 층의 도핑은 성장 공정 중에 또는 후에 이루어질 수 있다. 도핑 방법과 무관하게, 결과적으로 에피텍셜 층은 적어도 약 10mΩ·cm(예컨대 적어도 약 100mΩ·cm)의 저항을 에피텍셜층이 갖게 하는 농도의 N-형 도펀트를 포함한다. 예컨대, 에피텍셜 층은 통상적으로 약 100mΩ·cm와 약 100Ω·cm 사이의 저항을 가질 것이다. 일 실시예에서 에피텍셜 층은 약 300mΩ·cm와 약 10Ω·cm사이의 저항을 가질 것이다.
N-도핑된 에피텍셜 층을 특성화하는 대안적인 수단으로서, 통상적으로 에피텍셜 층은 약 4.8×1018at/cm 미만의 도펀트 농도를 가지는데, 예컨대 약 4.3×1013at/cm와 약 7.8×1016at/cm 사이가 된다. 일 실시예에서, N-형 에피텍셜 층은 약 4.4×1014at/cm와 약 1.9×1016at/cm 사이의 도펀트 농도를 가진다.
상술한 바와 같이, 에피텍셜 층은 예컨대 인, 비소, 안티몬으로 이루어진 그룹 중 선택된 하나 이상의 N-형 도펀트로써 도핑된다. 통상적으로 N-형 도펀트는 인, 비소 또는 인과 비소 모두일 수 있다. 일 실시예에서 도펀트는 인이다. 다른 실시예에서 도펀트는 비소이다. 또 다른 실시예에서는 인과 비소가 함께 도펀트로서 사용된다.
에피텍셜 피착을 사용하는 장점 중 하나는 에피텍셜 성장 동안에 기존의 에 피텍셜 성장 반응 장치를 직접 도펀트 공급(feed)과 관련하여 사용할 수 있다는 점이다. 즉, 피착된 에피텍셜 층을 도핑하기 위해 N-형 도펀트를 캐리어 가스(carrier gas)와 혼합할 수 있다.
VI. 에피텍셜 후 냉각
일 실시예에서 에피텍셜 층은 전술한 어닐링 단계와 연관하여 형성될 수 있다. 본 실시예에서, 어닐링 단계의 지속 기간이 만족되도록 에피텍셜 층이 형성된다. 어닐링과 에피텍셜 형성이 완료되면, 냉각 분위기와 냉각 속도 또는 냉각 분위기와 냉각 속도 양자가 전술한 바와 같이 제어된다. 즉, 본 실시예의 일 변형예에서는, 어닐링과 에피텍셜 층 형성 이후의 분위기는 노출된 실리콘 표면을 산화할 수 있는 산소-포함 분위기이다. 특히, 분위기는 약 0.001 기압(atm) 이상 또는 1000ppma 이상의 산소 분압을 포함하는 것이 바람직하다. 보다 바람직하게, 분위기 내 산소 분압은 적어도 약 0.002 atm (2,000 ppma), 또는 보다 더 바람직하게 적어도 약 0.005 atm (5,000 ppma), 또는 보다 바람직하게 적어도 약 0.01 atm (10,000 ppma) 일 것이다.
본 실시예의 다른 변형예에서는, 냉각 분위기를 제어하거나 제어하지 않으면서 웨이퍼의 냉각 속도가 제어된다. 특히, 어닐링 온도로부터 베이컨시가 실질적으로 이동성이 없는 온도(예컨대 약 950℃)로의 평균 냉각 속도가 바람직하게 20℃/초 이하, 보다 바람직하게 약 10℃/이하, 보다 더 바람직하게는 약 5℃/초 이하가 되도록 냉각 속도를 제어한다. 대안으로, 약 950℃를 초과하면서 약 1150℃ 미만의 온도로 온도를 급속히 (예컨대 20℃/초 초과) 낮춘 후에 이후 유지 온도에 따라 수 초에서 수 분간 유지할 수 있다. 예컨대, 1150℃ 근방에서는 적어도 약 2, 3, 4, 6초 또는 그 이상이면 충분할 수 있지만, 950℃ 근방에서는 적어도 2, 3, 4, 6분 또는 그 이상이 필요할 수도 있다.
VII. 폴리실리콘 층
일 실시예에서 폴리실리콘층은 전술한 어닐링 단계 이전에 고농도로 도핑된 기판의 후면에 피착된다. 폴리실리콘 층의 결정립의 경계(grain boundary)가 도펀트의 게터링 사이트로 기능한다. 일반적으로, 폴리실리콘 층은 당업계에 이미 공지된 기술에 의해 피착될 수 있다. 예컨대, 미국 특허 등록 번호 제5,792,700호 또는 제5,310,698호에 상세히 기술된 바와 같이, 폴리실리콘 층은 시레인(SiH4) 가스 및 비소 도핑을 사용하는 화학적 증착에 의해 피착될 수 있다.
본 발명에 따르는 실리콘 구조는 다양한 기술에서 사용될 수 있다. 예컨대, 본 발명의 실리콘 구조는 전력 다이오드, 사이리스터(thristor) 및 특히 전력 MOSFET 및 JFET 등과 같은 전력 장치를 제조하는데 사용하기에 적합할 수 있다. 이러한 것은 단순한 예시이며 한정하기 위함이 아니다.
본 발명 또는 바람직한 실시예에서의 구성요소를 소개할 때, "상기(said)", "이(the)", "일(a, an)"이라는 어구는 하나 이상의 구성요소가 있다는 것을 의미한다. 용어 "포함한다", "갖는다"는 어떠한 것을 포함한다는 의미이고, 제시된 구성 요소 이외의 부가적인 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 본 명세서에서 명시적으로 제시되어 있지 아니한 이상, 고농도로 도핑된 기판을 "N+" 또는 "P+"로 나타낸 것은, 각각 "N++","N+++" 또는 "P++", "P+++"으로 통상 언급되는 도핑 레벨을 갖는 기판을 나타낼 수 있음을 이해해야 한다.
이와 같이, 본 발명의 일부 목적이 달성되었으며, 기타 유리한 결과가 얻어졌음을 알 수 있다.
본 발명의 범위를 벗어나지 않고 전술한 제품 또는 방법에 다양한 변경이 이루어질 수 있으며, 본 명세서에 포함된 모든 기재들은 예시적인 것으로 해석되어야 하며, 제한하기 위함이 아님에 유의해야 한다.

Claims (26)

  1. 에피텍셜 단결정 실리콘 웨이퍼를 준비하는 공정으로서,
    선 존재(pre-existing)하는 산소 침전물을 용해(dissolve)하기 위해 1150℃ 이상의 온도에서 고농도로 도핑된 단결정 실리콘 기판을 어닐링하는 단계 - 상기 고농도로 도핑된 실리콘 기판은 초크랄스키법에 의해 성장한 잉곳(ingot)의 슬라이스(slice)로서, 전면, 후면 및 상기 전면 및 상기 후면이 만나는 원주 가장자리를 포함하고, 5mΩ*cm 미만의 저항을 가짐 -;
    상기 에피텍셜 실리콘 웨이퍼를 형성하기 위하여, N- 실리콘 에피텍셜 층을 급속 가열된 상기 고농도로 도핑된 실리콘 기판의 상기 전면에 피착하는 단계 - 상기 에피텍셜 층은 N-형 도펀트(dopant)를 포함하고, 약 10mΩ*cm 보다 큰 저항을 가짐 -; 및
    상기 고농도로 도핑된 실리콘 기판을 상기 어닐링 온도에서 상온으로 냉각하는 단계를 포함하고,
    상기 고농도로 도핑된 단결정 실리콘 기판에 균일한 농도의 베이컨시(vacancy)가 형성되도록 상기 냉각 단계에서 (i) 상기 어닐링 단계의 분위기(atmosphere) 또는 (ii) 냉각 속도가 제어되며, 상기 균일한 농도는 산화 침전 열 처리에서 산소 침전을 촉진시키기에 불충분한, 공정.
  2. 제1항에 있어서,
    상기 냉각 단계는 상기 피착 단계 이전에 수행되는, 공정.
  3. 제2항에 있어서,
    상기 어닐링 단계가 수행되는 상기 분위기는 산소를 포함하는, 공정.
  4. 제3항에 있어서,
    상기 분위기는 약 1000 ppma 이상의 분압의 산소를 포함하는, 공정.
  5. 제2항에 있어서,
    상기 냉각 속도는 어닐링 온도에서 베이컨시가 실질적으로 이동성이 없는 온도까지 20℃/초 이하인, 공정.
  6. 제2항에 있어서,
    상기 냉각 속도는 어닐링 온도에서 베이컨시가 실질적으로 이동성이 없는 온도까지 5℃/초 이하인, 공정.
  7. 제1항에 있어서,
    상기 어닐링 단계 및 상기 피착 단계는 동일한 장치에서 수행되고, 상기 냉각 단계는 상기 피착 단계 이후에 수행되며, 상기 냉각 속도는 상기 어닐링 온도에서 베이컨시가 실질적으로 이동성이 없는 온도까지 20℃/초 이하인, 공정.
  8. 제1항에 있어서,
    상기 어닐링 단계 및 상기 피착 단계는 동일한 장치에서 수행되고, 상기 냉각 단계는 상기 피착 단계 이후에 수행되며, 상기 냉각 속도는 상기 어닐링 온도에서 베이컨시가 실질적으로 이동성이 없는 온도까지 5℃/초 이하인, 공정.
  9. 제2항에 있어서,
    상기 고농도로 도핑된 실리콘 기판을 냉각하는 단계는 상기 어닐링 온도에서 약 950℃를 초과하면서 1150℃ 미만인 온도까지 20℃/초 이상의 냉각 속도로 냉각한 후에, 상기 기판을 약 2초 이상 이 온도 범위 내에서 유지하는 단계를 포함하는, 공정.
  10. 제9항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 약 950℃의 온도로 냉각되고 이 온도에서 약 2분 이상 유지되는, 공정.
  11. 제1항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 N-형 도펀트를 포함하는, 공정.
  12. 제11항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 P, As 및 이들의 조합으로 구성된 그룹으로부터 선택된 도펀트를 포함하는, 공정.
  13. 제1항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 P-형 도펀트를 포함하는, 공정.
  14. 제13항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 B, Al, Ga 및 이들의 조합으로 구성된 그룹으로부터 선택된 도펀트를 포함하는, 공정.
  15. 제1항에 있어서,
    상기 N- 실리콘 에피텍셜 층은 약 5cm 이상의 두께로 피착되는, 공정.
  16. 제1항에 있어서,
    상기 어닐링 단계 이전에, 상기 고농도로 도핑된 단결정 실리콘 기판의 상기 후면 상에 폴리실리콘 층을 피착하는 단계를 더 포함하는 공정.
  17. 에피텍셜 실리콘 웨이퍼로서,
    전면, 후면 및 상기 전면과 상기 후면이 만나는 원주 가장자리를 포함하고, 5mΩ*cm 미만의 저항을 가지고, 산소 침전 핵(oxygen precipitate nuclei)이 실질 적으로 없는, 초크랄스키 법에 의해 성장된 잉곳의 슬라이스인, 고농도로 도핑된 단결정 실리콘 기판; 및
    상기 고농도로 도핑된 실리콘 기판의 상기 전면 상의 N- 실리콘 에피텍셜 층 - 상기 에피텍셜 층은 N-형 도펀트를 포함하고, 약 10mΩ*cm 보다 큰 저항을 가지는, 에피텍셜 실리콘 웨이퍼.
  18. 제17항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 N-형 도펀트를 포함하는, 에피텍셜 실리콘 웨이퍼.
  19. 제18항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 P, As 및 이들의 조합으로 이루어진 그룹으로부터 선택된 도펀트를 포함하는, 에피텍셜 실리콘 웨이퍼.
  20. 제17항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 P-형 도펀트를 포함하는, 에피텍셜 실리콘 웨이퍼.
  21. 제20항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은 B, Al, Ga 및 이들의 조합으로 이루어 진 그룹으로부터 선택된 도펀트를 포함하는, 에피텍셜 실리콘 웨이퍼.
  22. 제17항에 있어서,
    상기 N- 실리콘 에피텍셜 층은 약 5cm 이상의 두께를 갖는, 에피텍셜 실리콘 웨이퍼.
  23. 제17항에 있어서,
    상기 에피텍셜 층은 약 100 mΩ·cm와 약 100Ω·cm 사이의 저항을 갖는, 에피텍셜 실리콘 웨이퍼.
  24. 제17항에 있어서,
    상기 고농도로 도핑된 실리콘 기판은, 상기 웨이퍼의 중심으로부터 상기 웨이퍼 표면의 15마이크론 이내의 거리로 방사상으로 연장하는, 실질적으로 균일한 농도의 인터스티셜 산소 원자(oxygen interstitial atoms)를 갖는 영역을 포함하는, 에피텍셜 실리콘 웨이퍼.
  25. 제24항에 있어서,
    상기 실질적으로 균일한 영역은 약 50% 이하의 변동을 보이는 인터스티셜 산소 원자 농도를 갖는, 에피텍셜 실리콘 웨이퍼.
  26. 제24항에 있어서,
    상기 실질적으로 균일한 영역은 약 10% 이하의 변동을 보이는 인터스티셜 산소 원자 농도를 갖는, 에피텍셜 실리콘 웨이퍼.
KR1020097027309A 2007-06-29 2008-06-26 고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제 KR20100039291A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/771,667 US20090004426A1 (en) 2007-06-29 2007-06-29 Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US11/771,667 2007-06-29

Publications (1)

Publication Number Publication Date
KR20100039291A true KR20100039291A (ko) 2010-04-15

Family

ID=39672544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097027309A KR20100039291A (ko) 2007-06-29 2008-06-26 고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제

Country Status (7)

Country Link
US (2) US20090004426A1 (ko)
EP (1) EP2168150A1 (ko)
JP (1) JP2010532584A (ko)
KR (1) KR20100039291A (ko)
CN (1) CN101689504A (ko)
TW (1) TW200919585A (ko)
WO (1) WO2009006182A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076972A (ko) * 2016-11-15 2019-07-02 신에쯔 한도타이 가부시키가이샤 디바이스 형성 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US8627528B2 (en) * 2009-11-19 2014-01-14 Nike, Inc. Footwear customization kit
JP2011134830A (ja) * 2009-12-24 2011-07-07 Covalent Materials Corp エピタキシャルウェーハ
JP2011155130A (ja) * 2010-01-27 2011-08-11 Covalent Materials Tokuyama Corp エピタキシャルウェーハ及びその製造方法
US9483908B2 (en) 2010-08-20 2016-11-01 Micro-Gaming Ventures, LLC Methods and systems for conducting a competition within a gaming environment
FR2974180B1 (fr) * 2011-04-15 2013-04-26 Commissariat Energie Atomique Procede de determination de la concentration en oxygene interstitiel.
DE112014002133B4 (de) * 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20150132931A1 (en) * 2013-07-01 2015-05-14 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
EP3175021A1 (en) 2014-07-31 2017-06-07 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
WO2017214084A1 (en) * 2016-06-08 2017-12-14 Sunedison Semiconductor Limited High resistivity single crystal silicon ingot and wafer having improved mechanical strength
CN114121626A (zh) * 2020-08-27 2022-03-01 联华电子股份有限公司 一种制作半导体元件的方法

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
DE59010916D1 (de) * 1990-12-21 2000-11-30 Siemens Ag Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
US5137838A (en) * 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US5451806A (en) * 1994-03-03 1995-09-19 Motorola, Inc. Method and device for sensing a surface temperature of an insulated gate semiconductor device
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
US5792700A (en) * 1996-05-31 1998-08-11 Micron Technology, Inc. Semiconductor processing method for providing large grain polysilicon films
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5789309A (en) * 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
SG105513A1 (en) * 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
JPH1126390A (ja) * 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
EP1114454A2 (en) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
KR100816696B1 (ko) * 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
DE69933777T2 (de) * 1998-09-02 2007-09-13 Memc Electronic Materials, Inc. Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
WO2000039858A2 (en) * 1998-12-28 2000-07-06 Fairchild Semiconductor Corporation Metal gate double diffusion mosfet with improved switching speed and reduced gate tunnel leakage
EP1087041B1 (en) * 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
US6346460B1 (en) * 1999-03-30 2002-02-12 Seh-America Low cost silicon substrate with impurity gettering and latch up protection and method of manufacture
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6818197B2 (en) * 2000-09-25 2004-11-16 Mitsubishi Materials Silicon Corporation Epitaxial wafer
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
DE60210264T2 (de) * 2001-01-02 2006-08-24 Memc Electronic Materials, Inc. Verfahren zur herstellung von silizium einkristall mit verbesserter gate-oxid integrität
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
KR20040037031A (ko) * 2001-06-22 2004-05-04 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이온 주입에 의한 고유 게터링을 갖는 실리콘 온인슐레이터 구조 제조 방법
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6669777B2 (en) * 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
DE102004060624B4 (de) * 2004-12-16 2010-12-02 Siltronic Ag Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076972A (ko) * 2016-11-15 2019-07-02 신에쯔 한도타이 가부시키가이샤 디바이스 형성 방법

Also Published As

Publication number Publication date
US20090004426A1 (en) 2009-01-01
EP2168150A1 (en) 2010-03-31
WO2009006182A1 (en) 2009-01-08
CN101689504A (zh) 2010-03-31
US20110177682A1 (en) 2011-07-21
JP2010532584A (ja) 2010-10-07
TW200919585A (en) 2009-05-01

Similar Documents

Publication Publication Date Title
KR20100039291A (ko) 고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제
US20110250739A1 (en) Epitaxial wafer having a heavily doped substrate and process for the preparation thereof
JP5188673B2 (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
US20030054641A1 (en) Control of thermal donor formation in high resistivity CZ silicon
JP2010161393A (ja) 窒素／炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法
US7201800B2 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
EP1110236B1 (en) Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US20080006823A1 (en) High frequency diode and method for producing same
US6808781B2 (en) Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US9129919B2 (en) Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR20180115281A (ko) Fz 실리콘 및 fz 실리콘 준비 방법
JP2010205936A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP2005064405A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
EP1484789A1 (en) Non-uniform minority carrier lifetime distributions in high performance silicon power devices

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid