CN101689504A - 重掺杂的单晶硅衬底中的氧沉淀的抑制 - Google Patents

重掺杂的单晶硅衬底中的氧沉淀的抑制 Download PDF

Info

Publication number
CN101689504A
CN101689504A CN200880022738A CN200880022738A CN101689504A CN 101689504 A CN101689504 A CN 101689504A CN 200880022738 A CN200880022738 A CN 200880022738A CN 200880022738 A CN200880022738 A CN 200880022738A CN 101689504 A CN101689504 A CN 101689504A
Authority
CN
China
Prior art keywords
wafer
heavily doped
temperature
silicon substrate
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880022738A
Other languages
English (en)
Inventor
R·J·法尔斯特
L·莫伊拉吉
D·M·李
赵澯来
M·拉瓦尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN101689504A publication Critical patent/CN101689504A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明一般涉及一种通过分解衬底内存在的氧团簇和沉淀物来抑制外延硅晶片中的氧沉淀的方法，其中该外延硅晶片具有重掺杂的硅衬底和N轻掺杂的硅外延层。此外，还防止了在随后的氧沉淀热处理中形成氧沉淀。

Description

重掺杂的单晶硅衬底中的氧沉淀的抑制
技术领域
本发明一般涉及外延半导体结构，尤其是用于制造电子部件的外延硅晶片，还涉及其制备方法。更具体而言，该外延结构包括用N型掺杂剂(N+)或P型掺杂剂(P+)重掺杂的单晶硅衬底以及用N型掺杂剂(N-)轻掺杂的外延层，其中衬底中的氧沉淀受到抑制。
背景技术
通常通过直拉(Czochralski)法来制备单晶硅(其是用于制造半导体电子部件的大多数工艺的起始材料)，其中将单个的籽晶浸入到熔化的硅中，然后通过拉拔进行生长。由于熔化的硅被包含在石英坩埚中，因此熔化的硅会受到各种杂质(其中主要为氧)的污染。这样，在从通过该方法生长的单晶硅切割下来的晶片中存在过饱和浓度的氧。
在制造电子器件时所典型采用的热处理循环期间，氧沉淀成核中心形成并最终生长为大的氧团簇或沉淀物。根据其位置，这样的沉淀物可以是有利的也可以是有害的。当沉淀物位于晶片的有源器件区域中时，其会危害器件的操作。当沉淀物位于这些区域之外时，氧沉淀物用作金属的吸引位置。
已经将各种方法用于控制晶片中的氧沉淀物的特性。例如，Falster等的美国专利No.5,994,761中公开了这样的方法，在快速热退火装置中在晶片中引入浓度不均匀的空位，由此在随后的氧沉淀物热处理中，氧沉淀物形成在富空位区中而不形成在贫空位区中。在美国专利No.6,336,968中，Falster公开了这样的方法，其中，通过在含氧的气氛中快速热退火晶片，或者使晶片缓慢冷却经过空位相对可移动的温度范围，从而制备没有氧沉淀的晶片。
虽然已经证明这些技术是有用的，但目前对于典型的硅晶片而言，包括重掺杂衬底的外延晶片结构提出有些不同的挑战。例如，重掺杂衬底中的不受控制的氧沉淀会导致在高温下产生相对大浓度的硅自填隙子(self-interstitial)(由于其在氧沉淀物生长期间的发射)。相对大浓度的硅自填隙子反过来又倾向于促进掺杂剂(或其他杂质)从重掺杂的衬底扩散到较轻掺杂的N器件层，由此会潜在地改变某些功率器件中的关键特性，例如，雪崩击穿电压。
发明内容
本发明的各种方面涉及一种控制具有重掺杂的衬底的外延硅结构中的氧沉淀特性的方法以及所产生的结构本身。
因此，简要地，本发明的一个方面为一种外延硅晶片，其包括重掺杂的硅衬底，所述重掺杂的硅衬底具有小于约5mΩ·cm的电阻率并且基本上没有氧沉淀物核。所述晶片还包括具有大于约100mΩ·cm的电阻率的N硅外延层。
本发明的其他目的和特征将在下文中部分地显而易见并部分地指出。
具体实施方式
根据本发明的一个方面，N-/N+或N-/D+外延硅晶片可被制备为具有改善的氧沉淀特性，由此更大程度地控制掺杂剂(和其他杂质)从重掺杂的衬底向更轻掺杂的N外延层的扩散。在一个实施例中，在随后的氧沉淀热处理(例如，使晶片在800℃的温度下退火四小时，然后在1000℃的温度下退火十六小时)期间，所产生的外延晶片将不形成氧沉淀物。
I.硅衬底
用于本发明的方法的初始材料为从通过直拉晶体生长法生长的单晶锭切割下来的单晶硅晶片。该单晶硅晶片具有中心轴；通常垂直于中心轴的前表面和后表面；周边边缘；以及从中线轴延伸到周边边缘的半径。可以抛光该晶片，或可替代地，研磨且蚀刻该晶片而不抛光。此外，该晶片具有作为占支配地位的本征点缺陷的空位或自填隙子点缺陷。例如，该晶片可以从中心到边缘受到空位的支配，从中心到边缘受到自填隙子的支配，或者该晶片可包含受空位支配的材料的中心核，该受空位支配的材料的中心核被受自填隙子支配的材料的轴对称环所包围。
直拉生长的硅典型地具有在约5×1017到约9×1017原子/cm3范围内的氧浓度(ASTM标准F-121-83)。因为本发明的方法实质上消除了晶片的氧沉淀特性(即，即使对晶片进行氧沉淀热处理，该晶片也实质上不发生氧沉淀)，因此初始的重掺杂硅晶片的氧浓度落在通过直拉法可典型获得的范围之内的某处或者甚至在该范围之外。
根据单晶硅锭从硅的熔点(约1410℃)经过约750℃到约350℃的范围的冷却速率，在单晶硅锭(重掺杂晶片从其切割而成)中会形成氧沉淀成核中心。对于本发明而言，在初始材料中这些成核中心的存在与否并不是关键的。然而，优选地，这些中心能够通过本发明的快速热退火热处理而分解。
该硅晶片是用一种或多种N型或P型掺杂剂重掺杂的晶片。典型的N型掺杂剂包括磷和砷。在一个实施例中，掺杂剂为磷。在另一实施例中，掺杂剂是砷。在又一实施例中，磷和砷二者都被用作掺杂剂。典型的P型掺杂剂包括硼、铝、和镓。在一个实施例中，掺杂剂为硼。在另一实施例中，掺杂剂是铝，而在又一实施例中，掺杂剂是镓。在再一实施例中，使用硼、铝、和镓的任何组合作为掺杂剂。无论掺杂剂如何，总的掺杂剂浓度要使晶片具有小于约5mΩ·cm的电阻率，这样的晶片典型地被称为N+或P+晶片。在一个实施例中，掺杂剂浓度足以提供具有小于约3mΩ·cm的电阻率的晶片。在特定实施例中，小于约2mΩ·cm的电阻率是优选的。在一个优选实施例中，掺杂剂浓度足以提供具有小于约1mΩ·cm的电阻率的晶片。
上述电阻率值对应于大于约1.24×1019at/cm3的N型掺杂剂浓度。例如，重掺杂的晶片的N型掺杂剂的浓度可大于约2.25×1019at/cm3，例如，大于约3.43×1019at/cm3。在一个优选的实施例中，重掺杂的晶片具有浓度大于约7.36×1019at/cm3的N型掺杂剂。相似地，上述电阻率值对应于大于约2.1×1019at/cm3的P型掺杂剂浓度。例如，重掺杂的晶片的P型掺杂剂的浓度可大于约3.7×1019at/cm3，例如，大于约5.7×1019at/cm3。在一个优选的实施例中，重掺杂的晶片具有浓度大于约1.2×1020at/cm3的P型掺杂剂。
II.退火步骤
对重掺杂的晶片进行热处理步骤以使任何预先存在的氧团簇和任何预先存在的氧化诱导的堆垛层错(OISF)核分解。优选地，在快速热退火装置(RTA)中实施该热处理步骤，在该RTA中，晶片被快速加热到目标温度，然后在该温度下退火相对短的时间。通常，将晶片快速加热到超过1150℃的温度，优选地，至少1175℃，典型地，至少约1200℃，在一些实施例中，晶片被快速加热到约1200℃至1275℃的温度。根据任何预先存在的缺陷的浓度、类型和尺寸，通常将晶片保持在该温度下至少一秒，典型地，至少几秒(例如，至少3秒)，以及可能地几十秒(例如，在约10到约60秒之间，例如，20、30、40或50秒)。
可以在多种商业可得的RTA炉中的任何RTA炉中来进行快速热退火，在该RTA炉中，通过多组高功率灯来分别地加热晶片。快速热退火炉能够快速加热硅晶片，例如，其能够在数秒内将晶片从室温加热到1200℃。一种这样的商业可得的RTA炉为可以从Mattson Technology(Freemont，CA)可得的3000RTP。
III.控制空位浓度和分布
除了分解各种预先存在的氧团簇和OISF核，退火步骤还将增加重掺杂晶片中的晶格空位的数量密度。到目前为止所获得的信息表明，特定的与氧相关的缺陷(例如，环OISF)为由高浓度空位的存在所催化的高温成核的氧团块。此外，在高空位区域中，认为氧聚集在高温下快速发生，这与低空位浓度的区域相反，该低空位浓度的区域中的特性更类似于缺乏氧沉淀成核中心的区域。因为氧沉淀特性受空位浓度的影响，因此，在本发明的方法中控制热处理后的晶片中的空位密度限制或甚至避免了在随后的氧沉淀热处理中的氧沉淀。有利地，通过限制从退火温度的冷却速率，通过在退火气氛中包括足够的氧分压，或通过同时采用这两种方式，可以控制退火后的晶片中的空位的(数量)密度。
A.控制冷却气氛
通过控制在其中实施热处理的气氛，可以至少部分地控制退火后的晶片中的空位浓度。目前所获得的实验证据表明，大量的氧的存在可以抑制退火后的晶片中的空位浓度。不用依据任何特定的理论，人们相信，在氧存在的条件下的快速热退火处理会导致硅表面的氧化，由此用于产生硅自填隙子的向内通量。自填隙子的该向内通量具有通过在表面处开始然后向内移动而引起弗仑克耳对复合发生从而逐渐改变空位浓度分布的效果。
无论机制如何，在一个实施例中，在存在含氧气氛的条件下进行退火步骤。也就是，在能够使暴露的硅表面氧化的包含氧气(O2)、水蒸汽或含氧化合物气体的气氛中进行退火。该气氛由此可完全由氧构成或由氧化合物气体构成，或附加地包括非氧化气体，例如，氩。然而，当气氛不完全是氧时，该气氛优选包含至少约0.001大气压(atm.)或1000个每百万原子份(ppma)的氧分压。更优选地，在该气氛中的氧分压将至少为约0.002atm.(2000ppma)，更优选0.005atm.(5000ppma)，进一步更优选0.01atm.(10000ppma)。
B.控制冷却速率
本征点缺陷(空位和硅自填隙子)能够扩散穿过单晶硅，其中扩散速率是温度相关的。因此，本征点缺陷的浓度分布是作为温度的函数而随着本征点缺陷的扩散率和复合速率改变的。例如，本征点缺陷在快速热退火步骤中退火晶片的温度附近的温度下相对地可移动，而本征点缺陷在700℃之下或700℃时对于任何商业实践的时长都实质上不可移动。目前获得的实验证据表明，在低于约700℃以及可能地低于约800℃、低于900℃或甚至低于1000℃的温度下，空位的有效扩散速率显著减缓，因此，对于任何商业实践的时长而言，都可以认为空位是不可移动的。
因此，在一个实施例中，通过控制晶片的经过其中空位相对可移动的温度范围的冷却速率，至少部分地控制在退火后的晶片中的空位浓度。在将晶片冷却到低于其中空位相对可移动的温度范围之前，以足以降低冷却的晶片中的晶格空位的数量密度的时长来进行这样的控制。当退火的晶片的温度降低经过该范围时，空位扩散到晶片表面并被湮灭，导致空位浓度分布的改变。该改变的程度取决于退火的晶片在该范围内的温度下被保持的时间长度和温度的量值，较高的温度和较长的扩散时间通常导致扩散增加。通常，从退火温度到空位实际不可移动的温度(例如，约950℃)的平均冷却速率优选不大于20℃每秒，更优选不大于约10℃每秒，进一步更优选不大于约5℃每秒。
可替代地，可以在高温退火之后将退火的晶片的温度迅速(例如，以大于约20℃/秒的速率)降低到低于约1150℃但高于约950℃的温度，然后保持一段时长，该时长取决于保持温度。例如，为了充分降低空位浓度，对于在1150℃附近的温度，几秒(例如，至少约2、3、4、6秒或更大)是足够的，而对于950℃附近的温度，则需要几分钟(例如至少约2、3、4、6分钟或更大)。
一旦将退火的晶片冷却到晶格空位相对可移动的温度范围之外的温度，冷却速率便不会显著地影响晶片的沉淀特性，因此，冷却速率不再是严格的关键因素。
便利地，在与实施加热步骤的气氛相同的气氛中实施冷却步骤。合适的气氛包括，例如，氮化气氛(即，包含氮气(N2)或能够氮化暴露的硅表面的含氮的化合物气体(例如氨)的气氛)；氧化(含氧)的气氛；非氧化、非氮化气氛(例如，氩、氦、氖、二氧化碳)；及其组合。
IV.退火后的晶片氧分布
虽然这里采用的快速热处理会导致少量的氧从晶片的前和后表面的表面向外扩散，但产生的退火后的晶片具有作为与硅表面的距离的函数的基本上均匀的填隙子氧浓度。例如，从晶片的中心到晶片的位于硅表面的约15微米内的区域，更优选地从硅的中心到晶片的位于硅表面的约10微米内的区域，甚至更优选地从硅的中心到晶片的位于硅表面的约5微米内的区域，最优选地从硅的中心到晶片的位于硅表面的约3微米内的区域，退火后的晶片将具有基本上均匀的填隙子氧浓度。在该上下文中，基本上均匀的氧浓度应意味着氧浓度的变化不大于约50％，优选地不大于约20％，最优选地不大于约10％。
V.外延生长
通过本领域公知的方法在退火后的硅晶片的表面上沉积或生长外延层到至少约5cm的平均厚度。典型地，通过化学气相沉积实现外延生长，这是因为该方法是用于在半导体材料上生长外延层的最灵活且成本有效的方法之一；例如，参见美国专利No.5,789,309。在生长工艺之后或期间进行对外延层的掺杂。无论掺杂方法如何，所产生的外延层具有的N型掺杂剂浓度可以为外延层提供至少约10mΩ·cm(例如，至少约100mΩ·cm)的电阻率。例如，外延层将典型地具有在约100mΩ·cm到约100Ω·cm之间的电阻率。在一个应用中，外延层将具有在约300mΩ·cm到约10Ω·cm之间的电阻率。
作为表征N掺杂的外延层的替代方式，外延层的掺杂剂浓度典型地小于约4.8×1018at/cm3，例如，在约4.3×1013at/cm3到约7.8×1016at/cm3之间。在一个应用中，N型外延层具有在约4.4×1014at/cm3到约1.9×1016at/cm3之间的掺杂剂浓度。
如上所述，用选自例如磷、砷、和锑的一种或多种N型掺杂剂掺杂外延层。典型地，N型掺杂剂为磷、砷、或磷和砷二者。在一个实施例中，掺杂剂为磷。在另一实施例中，掺杂剂为砷。在又一实施例中，使用磷和砷二者作为掺杂剂。
使用外延沉积的一个优点为，在外延生长期间可以与直接的掺杂剂供给配合使用现有的外延生长反应器。也就是，为了掺杂沉积的外延层，N型掺杂剂可以与载体气体混合。
VI.外延后的冷却
在一个实施例中，结合在上面详述的退火步骤来形成外延层。在该实施例中，如此形成外延层，以满足退火步骤的持续时间。一旦完成了退火和外延形成，如上所述地控制冷却气氛、冷却速率、或控制冷却气氛和冷却速率二者。也就是，在该实施例的一个变体中，在退火和外延层形成之后的气氛为能够氧化暴露的硅表面的含氧气氛。具体地，该气氛优选包含至少约0.001大气压(atm)或1000个每百万原子份(ppma)的氧分压。更优选地，在该气氛中的氧分压将至少为约0.002atm(2000ppma)，进一步更优选0.005atm(5000ppma)，再进一步更优选0.01atm(10000ppma)。
在该实施例的其他变体中，在控制或不控制冷却气氛的情况下控制晶片的冷却速率。具体地，控制冷却速率，以便从退火温度到空位实际不可移动的温度(例如，约950℃)的平均冷却速率优选不大于20℃每秒，更优选不大于约10℃每秒，进一步更优选不大于约5℃每秒。可替代地，可以使温度迅速(例如，以大于约20℃/秒的速率)降低到低于约1150℃但高于约950℃的温度，然后根据保持温度，保持几秒到几分钟的时长。例如，对于在1150℃附近的温度，至少约2、3、4、6秒钟或更长是足够的，而对于950℃附近的温度，则需要至少约2、3、4、6分钟或更长。
VII.多晶硅层
在一个实施例中，在上述退火步骤之前，在高掺杂的衬底的背面上沉积多晶硅层。多晶硅层的晶粒间界用作掺杂剂的吸收(gettering)位置。通常，可以通过本领域公知的任何常规方法来沉积多晶硅层。例如，通过使用硅烷(SH4)气体和砷掺杂的化学气相沉积来沉积多晶硅层，在美国专利No.5,792,700或5,310,698中有更详细的描述。
根据本发明制造的硅结构可以用于各种技术。例如，本发明的硅结构适用于制造功率器件，例如，功率二极管、晶闸管，具体地，功率MOSFET和JFET。该名单决不是限制性的也不是全面的。
当引入本发明或其优选实施例的要素时，冠词“一个”、“一”、“该”、“所述”旨在表示存在一个或多个要素。术语“包括”、“包含”和“具有”旨在开放性的，即，表示除所列出的要素外还存在附加的要素。此外，除非另有明确声明，将重掺杂衬底表示为“N+”或“P+”应理解为还可以表示具有通常分别表示为N++和N+++或P++和P+++的掺杂水平的衬底。
鉴于以上说明，可以看出，本发明的几个目的得以实现，并且还获得了其他有利的结果。
由于可以在上述的产品和方法中做出各种改变而不背离本发明的范围，因此旨在将包含在上述描述中并通过附图示出的所有主旨理解为是示例性的而不是限制性的。

Claims (26)

1.一种制备外延单晶硅晶片的方法，所述方法包括以下步骤：
在至少1150℃的温度下退火重掺杂的单晶硅衬底以分解预先存在的氧沉淀物，所述重掺杂的硅衬底为通过直拉法生长的锭的切片，所述重掺杂的硅衬底具有前表面、后表面、以及连接所述前表面和后表面的周边边缘，并具有小于5mΩ·cm的电阻率；
在经过快速加热的重掺杂的硅衬底的所述前表面上沉积N硅外延层以形成外延硅晶片，所述外延层包括N型掺杂剂并具有大于约10mΩ·cm的电阻率；以及
将所述重掺杂的硅衬底从所述退火温度冷却到室温；
其中(i)控制所述退火步骤的气氛，或者(ii)在所述冷却步骤期间控制冷却速率，以在所述重掺杂的单晶硅衬底中设置均匀浓度的空位，所述均匀浓度不足以在氧化沉淀热处理中催化氧沉淀。
2.根据权利要求1的方法，其中在所述沉积步骤之前实施所述冷却步骤。
3.根据权利要求2的方法，其中实施所述退火步骤时的气氛包括氧。
4.根据权利要求3的方法，其中所述气氛包括至少约1000ppma的氧分压。
5.根据权利要求2的方法，其中在从所述退火温度到空位实际不可移动的温度期间所述冷却速率不大于20℃每秒。
6.根据权利要求2的方法，其中在从所述退火温度到空位实际不可移动的温度期间所述冷却速率不大于5℃每秒。
7.根据权利要求1的方法，其中在相同的设备中实施所述退火步骤和所述沉积步骤，在所述沉积步骤之后实施所述冷却步骤，并且在从所述退火温度到空位实际不可移动的温度期间所述冷却速率不大于20℃每秒。
8.根据权利要求1的方法，其中在相同的设备中实施所述退火步骤和所述沉积步骤，在所述沉积步骤之后实施所述冷却步骤，并且在从所述退火温度到空位实际不可移动的温度期间所述冷却速率不大于5℃每秒。
9.根据权利要求2的方法，其中冷却所述高掺杂的硅衬底包括以大于20℃每秒的冷却速率从所述退火温度冷却到低于约1150℃但高于约950℃的温度，然后将所述衬底保持在该温度范围内至少约2秒钟。
10.根据权利要求9的方法，其中将所述重掺杂的硅衬底冷却到约950℃的温度，并使其保持在该温度下至少约2分钟。
11.根据权利要求1的方法，其中所述重掺杂的硅衬底包括N型掺杂剂。
12.根据权利要求11的方法，其中所述重掺杂的硅衬底包括选自P、As、及其组合的掺杂剂。
13.根据权利要求1的方法，其中所述重掺杂的硅衬底包括P型掺杂剂。
14.根据权利要求13的方法，其中所述重掺杂的硅衬底包括选自B、Al、Ga、及其组合的掺杂剂。
15.根据权利要求1的方法，其中将所述N硅外延层沉积为至少约5cm的厚度。
16.根据权利要求1的方法，还包括在所述退火步骤之前在所述重掺杂的单晶硅衬底的所述后表面上沉积多晶硅的层。
17.一种外延硅晶片，包括：
重掺杂的单晶硅衬底，其是通过直拉法生长的锭的切片且具有前表面、后表面、以及连接所述前表面和后表面的周边边缘，并具有小于5mΩ·cm的电阻率，而且基本上没有氧沉淀物核；
N硅外延层，其位于所述重掺杂的硅衬底的所述前表面上，形成所述外延硅晶片，所述外延层包括N型掺杂剂并具有大于约10mΩ·cm的电阻率。
18.根据权利要求17的晶片，其中所述重掺杂的硅衬底包括N型掺杂剂。
19.根据权利要求18的晶片，其中所述重掺杂的硅衬底包括选自P、As、及其组合的掺杂剂。
20.根据权利要求17的晶片，其中所述重掺杂的硅衬底包括P型掺杂剂。
21.根据权利要求20的晶片，其中所述重掺杂的硅衬底包括选自B、Al、Ga、及其组合的掺杂剂。
22.根据权利要求17的晶片，其中所述N硅外延层具有至少约5cm的厚度。
23.根据权利要求17的晶片，其中所述外延层具有约100mΩ·cm到约100Ω·cm的电阻率。
24.根据权利要求17的晶片，其中所述重掺杂的硅衬底包括具有基本上均匀浓度的氧填隙原子的区域，该区域从所述晶片的中心径向延伸到所述晶片的表面的15微米内的距离。
25.根据权利要求24的晶片，其中所述基本上均匀的区域所具有的氧填隙原子的浓度具有不大于约50％的变化。
26.根据权利要求24的晶片，其中所述基本上均匀的区域所具有的氧填隙原子的浓度具有不大于约10％的变化。
CN200880022738A 2007-06-29 2008-06-26 重掺杂的单晶硅衬底中的氧沉淀的抑制 Pending CN101689504A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/771,667 2007-06-29
US11/771,667 US20090004426A1 (en) 2007-06-29 2007-06-29 Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
PCT/US2008/068284 WO2009006182A1 (en) 2007-06-29 2008-06-26 Suppression of oxygen precipitation in heavily doped single crystal silicon substrates

Publications (1)

Publication Number Publication Date
CN101689504A true CN101689504A (zh) 2010-03-31

Family

ID=39672544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880022738A Pending CN101689504A (zh) 2007-06-29 2008-06-26 重掺杂的单晶硅衬底中的氧沉淀的抑制

Country Status (7)

Country Link
US (2) US20090004426A1 (zh)
EP (1) EP2168150A1 (zh)
JP (1) JP2010532584A (zh)
KR (1) KR20100039291A (zh)
CN (1) CN101689504A (zh)
TW (1) TW200919585A (zh)
WO (1) WO2009006182A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620394A (zh) * 2011-04-15 2014-03-05 原子能和代替能源委员会 确定填隙氧浓度的方法
CN105121713A (zh) * 2013-04-24 2015-12-02 胜高科技股份有限公司 单晶的制造方法和硅晶片的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US8627528B2 (en) * 2009-11-19 2014-01-14 Nike, Inc. Footwear customization kit
JP2011134830A (ja) * 2009-12-24 2011-07-07 Covalent Materials Corp エピタキシャルウェーハ
JP2011155130A (ja) * 2010-01-27 2011-08-11 Covalent Materials Tokuyama Corp エピタキシャルウェーハ及びその製造方法
US9483908B2 (en) 2010-08-20 2016-11-01 Micro-Gaming Ventures, LLC Methods and systems for conducting a competition within a gaming environment
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
MY188961A (en) * 2013-07-01 2022-01-14 Solexel Inc High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
KR102175689B1 (ko) 2014-07-31 2020-11-09 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
EP3995608A1 (en) * 2016-06-08 2022-05-11 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
JP6579086B2 (ja) * 2016-11-15 2019-09-25 信越半導体株式会社 デバイス形成方法
CN114121626A (zh) * 2020-08-27 2022-03-01 联华电子股份有限公司 一种制作半导体元件的方法

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
DE59010916D1 (de) * 1990-12-21 2000-11-30 Siemens Ag Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
US5137838A (en) * 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US5451806A (en) * 1994-03-03 1995-09-19 Motorola, Inc. Method and device for sensing a surface temperature of an insulated gate semiconductor device
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
US5792700A (en) * 1996-05-31 1998-08-11 Micron Technology, Inc. Semiconductor processing method for providing large grain polysilicon films
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5789309A (en) * 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
JPH1126390A (ja) * 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
KR100957729B1 (ko) * 1998-09-02 2010-05-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
KR100816696B1 (ko) * 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
JP2002524845A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
WO2000039858A2 (en) * 1998-12-28 2000-07-06 Fairchild Semiconductor Corporation Metal gate double diffusion mosfet with improved switching speed and reduced gate tunnel leakage
KR100701341B1 (ko) * 1999-03-16 2007-03-29 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
US6346460B1 (en) * 1999-03-30 2002-02-12 Seh-America Low cost silicon substrate with impurity gettering and latch up protection and method of manufacture
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6818197B2 (en) * 2000-09-25 2004-11-16 Mitsubishi Materials Silicon Corporation Epitaxial wafer
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2004533125A (ja) * 2001-06-22 2004-10-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6669777B2 (en) * 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
DE102004060624B4 (de) * 2004-12-16 2010-12-02 Siltronic Ag Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620394A (zh) * 2011-04-15 2014-03-05 原子能和代替能源委员会 确定填隙氧浓度的方法
CN103620394B (zh) * 2011-04-15 2015-11-25 原子能和代替能源委员会 确定填隙氧浓度的方法
US9274072B2 (en) 2011-04-15 2016-03-01 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for determining interstitial oxygen concentration
CN105121713A (zh) * 2013-04-24 2015-12-02 胜高科技股份有限公司 单晶的制造方法和硅晶片的制造方法

Also Published As

Publication number Publication date
KR20100039291A (ko) 2010-04-15
US20110177682A1 (en) 2011-07-21
TW200919585A (en) 2009-05-01
US20090004426A1 (en) 2009-01-01
WO2009006182A1 (en) 2009-01-08
EP2168150A1 (en) 2010-03-31
JP2010532584A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
CN101689487B (zh) 重掺杂衬底中的扩散控制
CN101689504A (zh) 重掺杂的单晶硅衬底中的氧沉淀的抑制
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
US8642449B2 (en) Silicon wafer
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
CN101187058B (zh) 硅半导体晶片及其制造方法
TWI246543B (en) High resistant silicon wafer and manufacturing method thereof
US20020142171A1 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
SG189506A1 (en) Method of manufacturing silicon single crystal, silicon single crystal, and wafer
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
US20030175532A1 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
JPH09199416A (ja) 半導体基板とその製造方法
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
Kalejs Silicon ribbons for solar cells
CN1441961A (zh) 形成具有洁净区的硅片的方法和装置
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
TWI629384B (zh) Fz矽以及製備fz矽的方法
JP2010205936A (ja) 高抵抗シリコンウェーハおよびその製造方法
KR100734615B1 (ko) Ｎ-형 반도체 잉곳 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100331