JP2019505472A - Ｆｚシリコンおよびｆｚシリコンを準備する方法 - Google Patents

Ｆｚシリコンおよびｆｚシリコンを準備する方法 Download PDF

Info

Publication number
JP2019505472A
JP2019505472A JP2018543223A JP2018543223A JP2019505472A JP 2019505472 A JP2019505472 A JP 2019505472A JP 2018543223 A JP2018543223 A JP 2018543223A JP 2018543223 A JP2018543223 A JP 2018543223A JP 2019505472 A JP2019505472 A JP 2019505472A
Authority
JP
Japan
Prior art keywords
silicon
annealing
temperature
processing
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018543223A
Other languages
English (en)
Inventor
フーバー，アロイス
レンツ，アンドレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2019505472A publication Critical patent/JP2019505472A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ＦＺシリコンであって、当該ＦＺシリコンは、９００℃未満の加工温度での加工ステップの後、その少数キャリア寿命の減少を示さない。ＦＺシリコンを準備するための方法であって、当該方法は、９００℃以上のアニール温度でＦＺシリコンをアニールすることと、９００℃未満の加工温度でアニールされたＦＺシリコンを加工することとを備える。

Description

本発明は、以下でＦＺシリコンと呼ばれる、浮遊帯（float-zone）引上げされた単結晶シリコン、およびこのようなＦＺシリコンを準備する方法に関する。
シリコン単結晶は、多くの実施事例において、るつぼ引上げ法（チョクラルスキ法（Czochralski method）またはＣＺ法と呼ばれる）によって、またはるつぼなし引上げ法（帯域融解法（zone-melting method）またはＦＺ法と呼ばれる）によって作製される。典型的には１００から最大４５０ｍｍの直径を有する棒状形状の単結晶が、主としてウェハを作製するための基材として役立ち、そこから電子部品または太陽電池が順番に製造される。
ＣＺ法では、半導体材料の融解物が石英るつぼで準備され、種結晶が融解物表面と接触するようにされ、融解物からゆっくりと持ち上げられる。単結晶は、種結晶の底面上で成長を始める。他方では、ソーラ用途は、引抜きプロセスの間にシリコンで再充填されるるつぼから多数のインゴットが引かれる、いわゆる連続的チョクラルスキプロセスから経済的に役立ち得る。
ＦＺ法では、多結晶の棒材が、高周波コイルによって徐々に融解する。融解した材料は、単結晶の種結晶でシードすることによって、および後の再結晶化によって、単結晶へと変換される。再結晶化の間、結果として生じる単結晶の直径は、所定の最終直径に達するまで（ロッド形成）、まず円錐形状に広げられる（コーン形成）。コーン形成フェーズでは、単結晶はまた、薄い種結晶上への荷重を解放するために、機械的に支持される。ＦＺ法の原理は、たとえば、ＵＳ６，８４０，９９８Ｂ２に記載されている。
以下でＧＦＺ法と呼ばれる、ＦＺ法の１つの変形例は、送り棒の代わりに多結晶の粒状シリコンを用いる。ＦＺ法が送り棒を融解するために、および単結晶の制御された結晶化のために１つの誘導加熱コイルを用いる一方、ＧＺＦ法は、２つの誘導加熱コイルを用いる。多結晶の粒子は、プレート上の第１の誘導加熱コイルによって融解し、続いて成長する単結晶に対してプレートの中央部の穴を通って融解帯を形成する。単結晶の結晶化は、第１の誘導加熱コイルの下方に配置される第２の誘導加熱コイルによって制御される。ＧＦＺ法に関するさらなる詳細は、たとえば、ＵＳ２０１１／００９５０１８Ａ１に記載されている。
ＣＺプロセスによって作製されるすべての単結晶シリコンは、典型的にはシリコンに対して約２０ｐｐｍａ（パーツ・パー・ミリオン・アトミック；parts per million atomic）の濃度で、低いが有意水準の酸素をインゴットに含む。酸素は、主として石英るつぼに由来する。成長温度では、酸素の大部分は格子間原子、すなわち、結晶シリコン格子の隙間に存する単一の酸素原子である。しかしながら、一部の酸素は、クラスタまたは酸素凝集核とも呼ばれる様々な原子構成で集まる。
初期のクラスタまたは核は、「成長（Grown in）」欠陥とも呼ばれる。核および凝集体は、いずれも結晶体固体の電子および穴の再結合中心またはトラップとして作用することから少数キャリアの再結合寿命を減少させる、格子における欠陥であると考えられている。これらの酸素欠陥の除去または排出は、シリコンの少数キャリア寿命を増加させる。ＣＺ法については、インゴットの酸素濃度を１３ｐｐｍａ未満まで低減させるために様々な技術が適用されるが、当該技術は操業制約を導入し、完全には成功するものではない。多くの現代の集積回路（IC's）は、原ウェハ表面の約数ミクロン以内で表面領域に形成される能動半導体デバイスを有する。酸素環境において１１５０℃より高い温度の急速熱加工（ＲＴＰ;rapid thermal processing）室での急速アニールをシリコンウェハに施すことが提案されている。このような高温酸素アニールは、集積回路のために用いられる高温加工の間に、空孔を減少し、ひいては表面領域付近の析出を防止する。
石英るつぼを用いない浮遊帯（ＦＺ）プロセスによって作製される単結晶シリコンは、あったとしてもわずかしか酸素を含まない。ＦＺシリコンは、酸素欠陥がないことから生じる非常に高い少数キャリア寿命を示す。
ＵＳ６，８４０，９９８Ｂ２は、少なくとも２００ｍｍの長さにわたる少なくとも２００ｍｍの直径を有するシリコン単結晶を備え、前記長さの領域に転位のない、るつぼなしの浮遊帯引上げによって作製されるシリコン単結晶について言及する。
ＵＳ７，０２５，８２７Ｂ２は、単結晶の浮遊帯引上げによってドープされた半導体ウェハを作製し、単結晶シリコンを分割する方法を主張し、当該方法は、浮遊帯引上げの間に、誘導コイルを用いて作製される融解した材料がドーパントでドープされ、融解した材料を少なくとも１つの回転磁場に曝すことと、融解した材料を固体化して単結晶を作製することと、融解した材料の固体化の間に形成された単結晶を回転させることと、単結晶および磁場を反対方向の回転で回転させることとを備え、当該磁場は４００〜７００Ｈｚの周波数を有する。
中性子核変換ドープ（ＮＴＤ；Neutron Transmutation Doped）されたシリコンは、既知の結晶シリコン製品の最低の抵抗変化量を有する。中性子核変換ドーピングは、ドープされていないシリコン結晶を核反応装置のコアで好適な熱中性子束に曝すことによる、半導体材料原子のドーパントへの、すなわちシリコン原子のリンドーパント原子への核変換である。この技術の進歩は、従来のドーピング法によっては実現不可能である極端な均質性のＮ−ドープされたシリコンを製作する機会である。避けられない放射線により生じた欠陥は、約５００℃から半導体結晶材料の融点未満のより高い温度までの範囲内の温度における所定の時間長さの間の適切な加熱によるアニールを通して処理され得る。アニールは、中性子核変換によって作製された核種に対して影響を及ぼさないが、結晶対称および結晶秩序の回復を通して放射線障害欠陥の除去をもたらす。この回復手順は、ドーパント含有量に対応するレベルまで電気抵抗を回復させる。
ＵＳ４，１３５，９５１Ａは、中性子ドープされた半導体材料の抵抗を回復し、アニールを通して前記材料の少数キャリア寿命を増加させるための方法を主張し、当該方法は、４分の１時間〜５時間以上の期間に、約６００℃以上であるが材料融点未満であるアニール温度まで材料を加熱することと、毎分１／４℃〜約４℃の冷却速度で、アニール温度から約３００℃未満の環境温度まで加熱された材料を冷却することとを備える。
典型的には、ＦＺウェハは、半導体デバイス、たとえばパワーデバイスを加工するために用いられる。
しかしながら、より高い効率に対する要求は、太陽光発電開発を半導体デバイス作製について類似の品質レベルを提供する標準的な半導体法にも押し上げる。ＦＺ材料から作られる高効率シリコン太陽電池は、最高品質を有し、ＣＺ単結晶シリコンおよび多結晶シリコンよりも優れている。
パワーデバイスおよび太陽発電用途のための基板の重要なパラメータは、
・高い少数キャリア寿命
・低い酸素含有量
・低い抵抗変化量
である。
したがって、少数キャリア寿命は、上述された分野における多くの用途のためのＦＺウェハの安定性を特徴付ける１つの鍵となるパラメータである。
「成長したままの（as grown）」または「引き上げられたままの（as pulled）」ＦＺシリコンの少数キャリア寿命は、抵抗に依存し、約１００〜６０００μｓ以上に及ぶ。たとえば、２Ωｃｍではバルク寿命は１０００μｓを超え、３０Ωｃｍでは４０００μｓまで増加する。
しかしながら、少数キャリア寿命は、アニールプロセスへの強い依存も示す。９００℃未満の温度でのアニールは、「成長したままの」寿命を大幅に減少させる。これが酸化または非酸化炉雰囲気で行なわれるか否かは問題とならない。他方、９００℃以上の温度でのアニールは、寿命を減少させない。
したがって、本発明によって解決されるべき課題の１つは、「成長したままの」寿命のこのような減少を回避することであった。
この課題は、ＦＺシリコンを準備する方法によって解決され、当該方法は、
ａ）９００℃以上のアニール温度でＦＺシリコンをアニールすることと、
ｂ）９００℃未満の加工温度でアニールされたＦＺシリコンを加工することと、を備える。
本発明は、ＦＺシリコンにも係り、当該ＦＺシリコンは、９００℃未満の加工温度での加工ステップの後、その少数キャリア寿命の減少を示さない。
ＦＺシリコンが９００℃以上のアニール温度でアニールされる場合、ＦＺシリコンは、９００℃未満の加工温度での加工ステップの後、その少数キャリア寿命の減少を示さない。このようなアニールステップがない場合、低温の加工ステップの後、その少数キャリア寿命の大幅な減少があり得る。
１つの実施形態では、ＦＺシリコンを準備する方法は、浮遊帯引上げされたシリコンインゴットから複数のＦＺシリコンウェハを機械的に形成するステップを備え、少なくとも１つのＦＺウェハは、９００℃以上のアニール温度でアニールされ、その後、９００℃未満の加工温度で加工される。
さらなる実施形態では、浮遊帯引上げされたシリコンインゴットは、９００℃以上のアニール温度でアニールされる。アニールされた浮遊帯引上げされたシリコンインゴットから複数のアニールされたＦＺシリコンウェハを機械的に形成した後、少なくとも１つのアニールされたＦＺウェハが９００℃未満の加工温度で加工される。
９００℃未満の加工温度でのアニールされたＦＺシリコンの加工のための例は、ウェハ上への多結晶シリコン層の堆積である。このような多堆積は、通常、約６５０℃で行なわれる。９００℃以上での高温アニールがない場合、多層を有するこのようなウェハの寿命は減少し得る。
発明者らは、９００℃以上でのアニールが９００℃未満での先の熱処理によって減少したサンプルの元々高い寿命を再設定することができることも見出した。
このような高温アニールステップを経験するＦＺシリコンは、より低い温度での後のアニールステップに対して広く影響を受けないままである。したがって、それらの寿命は、著しく減少することはない。
これらの欠陥の原因を理解するために、ＤＬＴＳ調査が行なわれてきた。アニール温度に応じて、いくつかの深準位の形成または消滅が観察され得る。アニールの間のこれらのピークの出現および除去は、寿命減少挙動と相互に関連する。
本発明の実施形態では、７５ｍｍ、１２５ｍｍ、１５０ｍｍまたは２００ｍｍの直径を有するＦＺウェハが準備される。
さらなる実施形態では、ＦＺウェハは、結晶引上げの間に結晶欠陥の発生を抑制するために窒素共ドープされる。空孔およびＳｉ格子間欠陥は、いずれも低レベルの窒素ドーピング（約１０14ｃｍ-3）によって同時に抑制され得る。これは、ほぼ完全なＧＯＩ（ゲート酸化膜耐圧；gate oxide integrity）品質を与える。
さらなる実施形態では、ＦＺウェハの径方向の抵抗の変化量は、１２％以下、より好ましくは８％以下である。これは、ＦＺシリコンの成長の間のストリエーションの制御を通して達成された。
この発明のＦＺシリコンは、低レベルの酸素、好ましくは１ｐｐｍａ未満のシリコン格子に溶解された酸素を備える。
実施形態では、ＦＺウェハは、ｎ−またはｐ−タイプのドーパントを備える。
さらなる実施形態では、ＦＺシリコンは、ＧＦＺ法を用いて多結晶の粒状シリコンから成長する。
本発明に係るＦＺシリコンは、半導体デバイスのための、特にパワーＭＯＳＦＥＴ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ；insulated-gate bipolar transistor）、サイリスタおよびダイオードを備えるパワーデバイスのための基板として好適である。
本発明に係るＦＺシリコンは、高効率太陽電池のための基板としても好適である。
本発明に係るＦＺシリコンを準備する方法の上記に特定された実施形態に関して特定される特徴は、本発明に係るＦＺシリコンに対応して当てはまり得る。さらに、したがって、本発明に係るＦＺシリコンを準備する方法の実施形態に関連する上記に特定された利点は、本発明に係るＦＺシリコンの対応する実施形態にも関する。本発明の特定された実施形態のこれらのおよび他の特徴は、請求項および明細書に記載される。個々の特徴は、本発明の実施形態として単独または組み合わせのいずれかで実施されてもよく、または、本願の他の分野で実施されてもよい。さらに、それらは、提出時の出願において主張され、または本願および／もしくは継続出願の係属中に主張され得る保護について、それ自体で保護可能である有利な実施形態を表し得る。
本発明に係る例示の実施形態の詳細な説明
ＦＺ結晶が引き上げられた。引上げ装置の窒素レベルは、最終結晶で約１０14ｃｍ-3の範囲になるように選択された。窒素の役割を確認するために、いくつかの結晶は引上げ装置に窒素が加えられない状態で引き上げられた。
我々は、厚さ１ｍｍ＋／−５００μｍを有する様々なウェハを用いた。ウェハ直径は顕著な役割を果たさず、我々は、７５ｍｍ〜２００ｍｍ直径で記載された効果を確認することができた。
寿命は、セミラボ（Semilab）のμＰＣＤ−ツールを用いて測定された。
ロヂン−エタノール−不動態化が表面再結晶を抑制し、その後真のバルク寿命特性を明らかにするために用いられた。適度にドープされたＦＺウェハは、典型的にはこの測定条件設定で＞３ｍｓ寿命に達する。
アニールは、水平方向または垂直方向の炉において酸化雰囲気下で行なわれた。ホールド時間は、標準的なランプ速度を用いて、１時間に維持された。
図１は、多背面を有し、異なるアニールステップ後の引き上げられたままのｎ−ドープされたＦＺ２００ｍｍウェハの寿命を示す。述べられたように、多堆積前には約６５０℃の温度で行なわれた。したがって、寿命の減少がある。
熱処理なしで引き上げられたままのウェハについては、寿命は約３５００μｓである。多背面を有するウェハについては、寿命は約１００〜２００μｓに減少する。９００℃以上でのアニールステップの後、「引き上げられたままの」寿命は、多かれ少なかれ再設定される。ウェハが９００℃以上の前アニールを経験する場合、６５０℃での多堆積は寿命に影響を与えない。
したがって、結果は、以下に要約されることができる。
・９００℃未満の温度でのアニールは、「成長したままの」寿命を減少させる。これが酸化または非酸化炉雰囲気で行なわれるか否かは問題とならない。
・９００℃以上の温度でのアニールは、寿命を減少させない。
・９００℃以上の温度でのアニールは、９００℃未満の温度での前のアニールによって減少されたサンプルの元々高い寿命を再設定することができる。
・この高温アニールステップ（９００℃以上の温度）を経験したサンプルは、後の９００℃未満のより低い温度でのアニールに対して広く影響を受けないままである。それらの寿命は、著しく減少することはない。
後のこれらのサンプルに関するＤＬＴＳ（深準位過渡分光法；Deep-level transient spectroscopy）測定は、特徴的な欠陥準位を明らかにした。
図２は、測定されたＤＬＴＳ欠陥濃度を示す。
結果は、以下に要約されることができる。
・９００℃未満でのアニールは、２０５Ｋおよび１２７Ｋで準位を生成する。
・９００℃以上でのアニールは、これらの欠陥準位を「消去する」。
アニールの間のこれらの欠陥準位の出現および除去は寿命挙動と相互によく関連するため、欠陥準位は寿命への影響の根本原因であると考えられる。いかなる理論にも拘束されることを望むものではないが、空孔および窒素はこれらの欠陥準位において役割を果たすかもしれない。
好ましい実施形態の上記の説明は、例示として与えられている。与えられた開示から、当業者は、本発明およびその付随する利点を理解するだけでなく、開示された構造および方法に対する明らかな様々な変形および修正を見出すであろう。したがって、出願人は、本発明の精神および範囲内に属するとして、添付された請求項およびその等価物によって規定されるものとして、すべてのこのような変形および修正をカバーすることを求める。
多背面を有し、異なるアニールステップ後の引き上げられたままのｎ−ドープされたＦＺ２００ｍｍウェハの寿命を示す図である。 測定されたＤＬＴＳ欠陥濃度を示す図である。

Claims (14)

  1. ＦＺシリコンを準備する方法であって、
    ９００℃以上のアニール温度で前記ＦＺシリコンをアニールするステップと、
    ９００℃未満の加工温度で前記アニールされたＦＺシリコンを加工するステップとを備える、方法。
  2. ＦＺ引上げされたインゴットから複数のＦＺシリコンウェハを機械的に形成するステップを備える、請求項１に記載の方法。
  3. ９００℃以上のアニール温度でＦＺ引上げされたインゴットをアニールする、請求項１または請求項２に記載の方法。
  4. 酸素を含む環境で前記ＦＺシリコンをアニールするステップを備える、請求項１から請求項３のいずれか１項に記載の方法。
  5. ９００℃未満の加工温度で前記ＦＺシリコンから形成される少なくとも１つのＦＺウェハを加工する、請求項１から請求項４のいずれか１項に記載の方法。
  6. 前記アニールするステップは、急速熱加工室で行なわれる、請求項１から請求項５のいずれか１項に記載の方法。
  7. ９００℃未満の加工温度で前記アニールされたＦＺシリコンを加工するステップは、ＦＺウェハの表面上への多結晶シリコンの堆積ステップを備える、請求項１から請求項６のいずれか１項に記載の方法。
  8. 前記ＦＺシリコンは、窒素でドープされている、請求項１から請求項７のいずれか１項に記載の方法。
  9. ＦＺシリコンであって、
    前記ＦＺシリコンは、９００℃未満の加工温度での加工ステップ後に、その少数キャリア寿命の減少を示さない、ＦＺシリコン。
  10. 窒素でドープされた、請求項９に記載のＦＺシリコン。
  11. ７５ｍｍ、１２５ｍｍ、１５０ｍｍまたは２００ｍｍの直径を有するウェハを備える、請求項９または請求項１０に記載のＦＺシリコン。
  12. 前記ウェハは、多結晶シリコン表面層を含む、請求項１１に記載のＦＺシリコン。
  13. 半導体デバイスの製造のための、請求項９から請求項１２のいずれか１項に記載のＦＺシリコンの使用。
  14. 高効率太陽電池の製造のための、請求項９から請求項１２のいずれか１項に記載のＦＺシリコンの使用。
JP2018543223A 2016-02-16 2017-02-02 Ｆｚシリコンおよびｆｚシリコンを準備する方法 Pending JP2019505472A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16155959.6 2016-02-16
EP16155959.6A EP3208366A1 (en) 2016-02-16 2016-02-16 Fz silicon and method to prepare fz silicon
PCT/EP2017/052229 WO2017140507A1 (en) 2016-02-16 2017-02-02 Fz silicon and method to prepare fz silicon

Publications (1)

Publication Number Publication Date
JP2019505472A true JP2019505472A (ja) 2019-02-28

Family

ID=55404595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018543223A Pending JP2019505472A (ja) 2016-02-16 2017-02-02 Ｆｚシリコンおよびｆｚシリコンを準備する方法

Country Status (7)

Country Link
US (1) US20190006190A1 (ja)
EP (1) EP3208366A1 (ja)
JP (1) JP2019505472A (ja)
KR (1) KR20180115281A (ja)
CN (1) CN108699725A (ja)
TW (1) TWI629384B (ja)
WO (1) WO2017140507A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015905A (ja) * 2019-07-12 2021-02-12 信越半導体株式会社 シリコン単結晶基板中の炭素濃度評価方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106611A (ja) * 1993-09-29 1995-04-21 Tonen Corp Ｂｓｆ型太陽電池の製造方法
WO2005010243A1 (ja) * 2003-07-29 2005-02-03 Shin-Etsu Handotai Co., Ltd. シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
JP2011155258A (ja) * 2009-12-29 2011-08-11 Siltronic Ag シリコンウエハ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135951A (en) 1977-06-13 1979-01-23 Monsanto Company Annealing method to increase minority carrier life-time for neutron transmutation doped semiconductor materials
US4897360A (en) 1987-12-09 1990-01-30 Wisconsin Alumni Research Foundation Polysilicon thin film process
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
DE10137856B4 (de) 2001-08-02 2007-12-13 Siltronic Ag Durch tiegelloses Zonenziehen hergestellter Einkristall aus Silicium
DE10216609B4 (de) 2002-04-15 2005-04-07 Siltronic Ag Verfahren zur Herstellung der Halbleiterscheibe
US20060186509A1 (en) * 2005-02-24 2006-08-24 Honeywell International, Inc. Shallow trench isolation structure with active edge isolation
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2007176725A (ja) * 2005-12-27 2007-07-12 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の製造方法
US20080164572A1 (en) * 2006-12-21 2008-07-10 Covalent Materials Corporation Semiconductor substrate and manufacturing method thereof
EP2172967A1 (en) * 2008-08-04 2010-04-07 Siltronic AG Method for manufacturing silicon carbide
DE102009051010B4 (de) 2009-10-28 2012-02-23 Siltronic Ag Vorrichtung zur Herstellung eines Einkristalls aus Silizium durch Umschmelzen von Granulat
US9105786B2 (en) * 2011-04-18 2015-08-11 Cisco Technology, Inc. Thermal treatment of silicon wafers useful for photovoltaic applications
WO2012167104A1 (en) * 2011-06-03 2012-12-06 Memc Singapore Pte, Ltd. Processes for suppressing minority carrier lifetime degradation in silicon wafers
US10115587B2 (en) * 2012-02-23 2018-10-30 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106611A (ja) * 1993-09-29 1995-04-21 Tonen Corp Ｂｓｆ型太陽電池の製造方法
WO2005010243A1 (ja) * 2003-07-29 2005-02-03 Shin-Etsu Handotai Co., Ltd. シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
JP2011155258A (ja) * 2009-12-29 2011-08-11 Siltronic Ag シリコンウエハ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHOLAS E. GRANT, ET AL.: "Low temperature activation of grown-in defects limiting the lifetime of high purity n-type float-zon", SOLID STATE PHENOMENA, vol. 242, JPN6019026992, 15 June 2015 (2015-06-15), pages 120 - 125, XP055520021, ISSN: 0004182732 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015905A (ja) * 2019-07-12 2021-02-12 信越半導体株式会社 シリコン単結晶基板中の炭素濃度評価方法
JP7103314B2 (ja) 2019-07-12 2022-07-20 信越半導体株式会社 シリコン単結晶基板中の炭素濃度評価方法

Also Published As

Publication number Publication date
EP3208366A1 (en) 2017-08-23
TWI629384B (zh) 2018-07-11
WO2017140507A1 (en) 2017-08-24
TW201730387A (zh) 2017-09-01
KR20180115281A (ko) 2018-10-22
CN108699725A (zh) 2018-10-23
US20190006190A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
TW546422B (en) Method of producing silicon wafer and silicon wafer
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
JP4670224B2 (ja) シリコンウェーハの製造方法
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
KR20100029778A (ko) 고농도로 도핑된 기판에서의 확산 제어
US20090004426A1 (en) Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP6599009B2 (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
KR20010101189A (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
KR20200024918A (ko) 단결정 실리콘으로 제조된 반도체 웨이퍼 및 이를 생성하기 위한 프로세스
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
TWI629384B (zh) Fz矽以及製備fz矽的方法
JP5817542B2 (ja) シリコン基板の製造方法
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
WO2005053010A1 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
KR100977631B1 (ko) 고저항 실리콘 단결정과 그 제조방법 및 웨이퍼
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
CN107154354B (zh) 晶圆热处理的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107