JPH0738102A - 高耐圧半導体装置の製造方法 - Google Patents
高耐圧半導体装置の製造方法Info
- Publication number
- JPH0738102A JPH0738102A JP17840393A JP17840393A JPH0738102A JP H0738102 A JPH0738102 A JP H0738102A JP 17840393 A JP17840393 A JP 17840393A JP 17840393 A JP17840393 A JP 17840393A JP H0738102 A JPH0738102 A JP H0738102A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- layer
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】高耐圧化のために厚い高抵抗率層を必要とする
高耐圧半導体装置を、コストが高く、欠陥の多いエピタ
キシャルウエーハを用いないで製造する。 【構成】ＭＣＺ結晶のスライスドウエーハを用い、さら
にインターナル・ゲッタリングにより表面層に無欠陥領
域を形成したものを半導体基板として使用する。あるい
は、ＭＣＺ結晶やＦＺ結晶のスライスドウエーハを用
い、表面を多結晶シリコン層で覆うか、表面にサンドブ
ラストを当てて歪層を形成することによるエクストリン
シック・ゲッタリングにより欠陥を少なくしたものを半
導体基板として使用する。
高耐圧半導体装置を、コストが高く、欠陥の多いエピタ
キシャルウエーハを用いないで製造する。 【構成】ＭＣＺ結晶のスライスドウエーハを用い、さら
にインターナル・ゲッタリングにより表面層に無欠陥領
域を形成したものを半導体基板として使用する。あるい
は、ＭＣＺ結晶やＦＺ結晶のスライスドウエーハを用
い、表面を多結晶シリコン層で覆うか、表面にサンドブ
ラストを当てて歪層を形成することによるエクストリン
シック・ゲッタリングにより欠陥を少なくしたものを半
導体基板として使用する。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁ゲート型バイポー
ラトランジスタ (ＩＧＢＴ) のような電力用の高耐圧半
導体装置の製造方法に関する。
ラトランジスタ (ＩＧＢＴ) のような電力用の高耐圧半
導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置を高耐圧化するには、高抵抗
率の厚い層を有する半導体基板が必要となる。例えば、
高耐圧のＩＧＢＴで製造するには、図２に層構造および
それに対応する不純物濃度プロファイルを示すシリコン
基板を用いる。この基板には、一般に抵抗率0.01Ω・cm
以下のｐ+ サブストレート11の上にｎ+ 層12、およびｎ
- 層13をエピタキシャル法によって積層したものを用い
る。このＩＧＢＴの耐圧を2.５ｋＶにするためには、ｎ
- 層13が抵抗率200 Ω・cmで200 μｍの厚さが必要であ
る。
率の厚い層を有する半導体基板が必要となる。例えば、
高耐圧のＩＧＢＴで製造するには、図２に層構造および
それに対応する不純物濃度プロファイルを示すシリコン
基板を用いる。この基板には、一般に抵抗率0.01Ω・cm
以下のｐ+ サブストレート11の上にｎ+ 層12、およびｎ
- 層13をエピタキシャル法によって積層したものを用い
る。このＩＧＢＴの耐圧を2.５ｋＶにするためには、ｎ
- 層13が抵抗率200 Ω・cmで200 μｍの厚さが必要であ
る。
【０００３】
【発明が解決しようとする課題】ところが、エピタキシ
ャル成長でこのｎ- 層13を形成すると、転位、積層欠
陥、表面突起などが発生し、例えば電流・電圧特性不
良、ライフタイム短縮などの現象が起こる。このため、
満足すべき特性をもつＩＧＢＴの製造が困難である。ま
た、200 μｍ程度の厚さ層を形成するためにはエピタキ
シャル成長時間が10時間以上と長くなり、ウエーハのコ
ストが高くなるという問題もある。
ャル成長でこのｎ- 層13を形成すると、転位、積層欠
陥、表面突起などが発生し、例えば電流・電圧特性不
良、ライフタイム短縮などの現象が起こる。このため、
満足すべき特性をもつＩＧＢＴの製造が困難である。ま
た、200 μｍ程度の厚さ層を形成するためにはエピタキ
シャル成長時間が10時間以上と長くなり、ウエーハのコ
ストが高くなるという問題もある。
【０００４】そこで、エピタキシャル法で形成したウエ
ーハの代わりに、ＦＺ結晶ウエーハを用いる方法があ
る。すなわち、耐圧2.５ｋＶの高耐圧ＩＧＢＴの製造を
抵抗率200 Ω・cmで300 μｍ厚のＦＺ結晶ウエーハから
出発する。しかし、この場合は図２の濃度プロファイル
を得るためには、ｎ+ 層12、ｐ+ 層11を形成する必要が
ある。そのためには裏面側から二度の熱拡散を行わざる
を得ないが、ウエーハの表面側にＩＧＢＴ構造を形成す
るのに必要な熱拡散以外にこの熱拡散工程が入るため、
ＩＧＢＴ構造部に欠陥が生じやすく、エピタキシャル法
の場合と同様に電流・電圧特性不良やライフタイム短縮
の問題が生ずる。
ーハの代わりに、ＦＺ結晶ウエーハを用いる方法があ
る。すなわち、耐圧2.５ｋＶの高耐圧ＩＧＢＴの製造を
抵抗率200 Ω・cmで300 μｍ厚のＦＺ結晶ウエーハから
出発する。しかし、この場合は図２の濃度プロファイル
を得るためには、ｎ+ 層12、ｐ+ 層11を形成する必要が
ある。そのためには裏面側から二度の熱拡散を行わざる
を得ないが、ウエーハの表面側にＩＧＢＴ構造を形成す
るのに必要な熱拡散以外にこの熱拡散工程が入るため、
ＩＧＢＴ構造部に欠陥が生じやすく、エピタキシャル法
の場合と同様に電流・電圧特性不良やライフタイム短縮
の問題が生ずる。
【０００５】本発明の目的は、上述の問題を解決し、半
導体単結晶から切り出した半導体基板を用いて特性の不
良あるいは劣化の生じない低コストの高耐圧半導体装置
の製造方法を提供することにある。
導体単結晶から切り出した半導体基板を用いて特性の不
良あるいは劣化の生じない低コストの高耐圧半導体装置
の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の高耐圧半導体装置の製造方法は、酸素濃
度1017／cm3 以上の半導体単結晶をスライシングして得
たウエーハをインターナル・ゲッタリング (ＩＧ) 処理
したのち、不純物拡散により所定の導電形および不純物
濃度をもつ領域を形成するものとする。この場合、半導
体単結晶が磁場中引上法 (ＭＣＺ法) により得たシリコ
ン単結晶であることが有効である。あるいは、半導体単
結晶をスライシングして得たウエーハを用いエクストリ
ンシック・ゲッタリング (ＥＧ) 処理する工程を含むも
のとする。エクストリンシック・ゲッタリングを、ウエ
ーハの表面に多結晶シリコン層を形成したのち、不純物
拡散により所定の導電形、不純物濃度をもつ領域を形成
し、そのあと少なくとも多結晶シリコン層を除去するこ
とによっても、ウエーハの表面にサンドブラストをかけ
て歪層を形成したのち、不純物拡散により所定の導電
形、不純物濃度をもつ領域を形成し、そのあと少なくと
も歪層を除去することによってもよい。この場合、半導
体単結晶がＭＣＺ法あるいは浮遊帯域溶融法 (ＦＺ法)
により得たシリコン単結晶であることが有効である。
めに、本発明の高耐圧半導体装置の製造方法は、酸素濃
度1017／cm3 以上の半導体単結晶をスライシングして得
たウエーハをインターナル・ゲッタリング (ＩＧ) 処理
したのち、不純物拡散により所定の導電形および不純物
濃度をもつ領域を形成するものとする。この場合、半導
体単結晶が磁場中引上法 (ＭＣＺ法) により得たシリコ
ン単結晶であることが有効である。あるいは、半導体単
結晶をスライシングして得たウエーハを用いエクストリ
ンシック・ゲッタリング (ＥＧ) 処理する工程を含むも
のとする。エクストリンシック・ゲッタリングを、ウエ
ーハの表面に多結晶シリコン層を形成したのち、不純物
拡散により所定の導電形、不純物濃度をもつ領域を形成
し、そのあと少なくとも多結晶シリコン層を除去するこ
とによっても、ウエーハの表面にサンドブラストをかけ
て歪層を形成したのち、不純物拡散により所定の導電
形、不純物濃度をもつ領域を形成し、そのあと少なくと
も歪層を除去することによってもよい。この場合、半導
体単結晶がＭＣＺ法あるいは浮遊帯域溶融法 (ＦＺ法)
により得たシリコン単結晶であることが有効である。
【０００７】
【作用】ＭＣＺ法あるいはＦＺ法などで作られた半導体
単結晶をスライスして得たウエーハを基板とすることに
より、エピタキシャル成長の際に生ずる各種欠陥の問題
がない。その上酸素濃度の高い単結晶を用いてＩＧ処理
により、もしくは多結晶シリコン層のコーティングある
いはサンドブラストにより形成された歪層を用いてのＥ
Ｇ処理により、ウエーハ内の不純物の捕獲、固着、ある
いは点欠陥などの除去をすることにより、電流・電圧特
性不良やライフタイムの短縮などの品質不良を防止でき
る。
単結晶をスライスして得たウエーハを基板とすることに
より、エピタキシャル成長の際に生ずる各種欠陥の問題
がない。その上酸素濃度の高い単結晶を用いてＩＧ処理
により、もしくは多結晶シリコン層のコーティングある
いはサンドブラストにより形成された歪層を用いてのＥ
Ｇ処理により、ウエーハ内の不純物の捕獲、固着、ある
いは点欠陥などの除去をすることにより、電流・電圧特
性不良やライフタイムの短縮などの品質不良を防止でき
る。
【０００８】
【実施例】以下、図を引用して本発明の実施例について
述べる。 実施例１：図１(a) において、ＭＣＺ法によって作った
酸素濃度５×1017／cm3 のシリコン単結晶をスライスし
て厚さ約300 μｍのウエーハ１とし、Ｎ2 ふん囲気中で
100 ℃、60時間のアニールをすると、ウエーハ１の表面
近傍の酸素およびそれと結合した不純物が外部に拡散
し、微小欠陥の全く発生しない無欠陥領域２が形成され
る。次に図１(b) に示すように、このウエーハ１の一面
側に、不純物拡散により厚さ100 μｍのｐ+ コレクタ層
11を形成したものを基板として用い、他面側に不純物拡
散によりｐ層14、ｎ+ エミッタ層15を形成することは、
従来のエピタキシャルウエーハを用いたときと全く同様
である。このように無欠陥領域２を両面側に有するウエ
ーハ１を用いてＩＧＢＴを製造することにより、中間部
の転位、積層欠陥などの欠陥も工程中の加熱により無欠
陥領域に移って少なくなるため、特性の良好な耐圧2500
Ｖ以上のＩＧＢＴが得られた。なお、ＭＣＺ法の単結晶
を用いたのは、酸素濃度の制御が容易であるからであ
り、酸素濃度が1017／cm3 未満の結晶ではＩＧ効果は弱
い。 実施例２： シリコン単結晶は、ＦＺ法によって作られたものでも、
ＭＣＺ法で作られたものでもよいが、図３(a) に示すよ
うにスライスして得た厚さ約300 μｍのシリコン単結晶
ウエーハ３の一面からほう素を１×1015／cm2 のドーズ
量でイオン注入し、1100℃でアニールして約100 μｍの
深さのｐ+ コレクタ層11を形成した。次に、図３(b) に
示すように、ｐ+ 層11の上に厚さ１〜２μｍの多結晶シ
リコン層４を減圧ＣＶＤ法で形成した。このあと、図３
(c) に示すように、コレクタ層11の反対側に、従来のエ
ピタキシャルウエーハに対するのと同様にｐ層14、ｎ+
層15を形成したのち、多結晶シリコン層４を除去した。
ｐ層14、ｎ+ 層15の形成の際の加熱により、欠陥の多い
歪層である多結晶シリコン層４に汚染不純物や点欠陥が
捕獲されてＥＧが行われる。そして、そのように多結晶
シリコン層４は除去されるので、でき上がったＩＧＢＴ
の特性は良好である。 実施例３： この実施例でもＦＺ単結晶あるいはＭＣＺ単結晶からの
厚さ約300 μｍのスライスドウエーハを用い、図４(a)
に示すように実施例２と同様にこのウエーハ３の一面側
にｐ+ コレクタ層11を形成するが、このコレクタ層11
は、１×1015／cm 2 のドーズ量でのほう素イオンの打込
み、1150℃、２時間のアニールによって実施例１の場合
より約５μｍ深く形成した。次に、コレクタ層11の表面
にサンドブラストをかけ、図４(b) に示すように歪層５
を形成する。そのあと、図４(c) に示すようにｐ層14、
ｎ+ 層15を形成することは同じであり、最後にｐ+ 層11
の表面層を約５μｍだけ研磨し、歪層５を取り除く。こ
れにより、実施例１、２と同様の厚さのｐ+ コレクタ層
11が残る。サンドブラスト歪層５には、ｐ層14、ｎ+層1
5形成の際の加熱により、汚染不純物や点欠陥が捕獲さ
れてＥＧが行われており、その歪層５の除去により、特
性良好の耐圧2500Ｖ以上のＩＧＢＴが得られた。
述べる。 実施例１：図１(a) において、ＭＣＺ法によって作った
酸素濃度５×1017／cm3 のシリコン単結晶をスライスし
て厚さ約300 μｍのウエーハ１とし、Ｎ2 ふん囲気中で
100 ℃、60時間のアニールをすると、ウエーハ１の表面
近傍の酸素およびそれと結合した不純物が外部に拡散
し、微小欠陥の全く発生しない無欠陥領域２が形成され
る。次に図１(b) に示すように、このウエーハ１の一面
側に、不純物拡散により厚さ100 μｍのｐ+ コレクタ層
11を形成したものを基板として用い、他面側に不純物拡
散によりｐ層14、ｎ+ エミッタ層15を形成することは、
従来のエピタキシャルウエーハを用いたときと全く同様
である。このように無欠陥領域２を両面側に有するウエ
ーハ１を用いてＩＧＢＴを製造することにより、中間部
の転位、積層欠陥などの欠陥も工程中の加熱により無欠
陥領域に移って少なくなるため、特性の良好な耐圧2500
Ｖ以上のＩＧＢＴが得られた。なお、ＭＣＺ法の単結晶
を用いたのは、酸素濃度の制御が容易であるからであ
り、酸素濃度が1017／cm3 未満の結晶ではＩＧ効果は弱
い。 実施例２： シリコン単結晶は、ＦＺ法によって作られたものでも、
ＭＣＺ法で作られたものでもよいが、図３(a) に示すよ
うにスライスして得た厚さ約300 μｍのシリコン単結晶
ウエーハ３の一面からほう素を１×1015／cm2 のドーズ
量でイオン注入し、1100℃でアニールして約100 μｍの
深さのｐ+ コレクタ層11を形成した。次に、図３(b) に
示すように、ｐ+ 層11の上に厚さ１〜２μｍの多結晶シ
リコン層４を減圧ＣＶＤ法で形成した。このあと、図３
(c) に示すように、コレクタ層11の反対側に、従来のエ
ピタキシャルウエーハに対するのと同様にｐ層14、ｎ+
層15を形成したのち、多結晶シリコン層４を除去した。
ｐ層14、ｎ+ 層15の形成の際の加熱により、欠陥の多い
歪層である多結晶シリコン層４に汚染不純物や点欠陥が
捕獲されてＥＧが行われる。そして、そのように多結晶
シリコン層４は除去されるので、でき上がったＩＧＢＴ
の特性は良好である。 実施例３： この実施例でもＦＺ単結晶あるいはＭＣＺ単結晶からの
厚さ約300 μｍのスライスドウエーハを用い、図４(a)
に示すように実施例２と同様にこのウエーハ３の一面側
にｐ+ コレクタ層11を形成するが、このコレクタ層11
は、１×1015／cm 2 のドーズ量でのほう素イオンの打込
み、1150℃、２時間のアニールによって実施例１の場合
より約５μｍ深く形成した。次に、コレクタ層11の表面
にサンドブラストをかけ、図４(b) に示すように歪層５
を形成する。そのあと、図４(c) に示すようにｐ層14、
ｎ+ 層15を形成することは同じであり、最後にｐ+ 層11
の表面層を約５μｍだけ研磨し、歪層５を取り除く。こ
れにより、実施例１、２と同様の厚さのｐ+ コレクタ層
11が残る。サンドブラスト歪層５には、ｐ層14、ｎ+層1
5形成の際の加熱により、汚染不純物や点欠陥が捕獲さ
れてＥＧが行われており、その歪層５の除去により、特
性良好の耐圧2500Ｖ以上のＩＧＢＴが得られた。
【０００９】なお、以上の実施例で図２のｎ+ 12の形成
を省略したが、これを形成することも支障なくできる。
を省略したが、これを形成することも支障なくできる。
【００１０】
【発明の効果】本発明によれば、エピタキシャルウエー
ハに比して欠陥が少なく、ライフタイムが100 μｓ以上
と長く、しかもコストの安いスライスドウエーハを用
い、さらにＩＧもしくはＥＧのゲッタリング効果によっ
て欠陥を少なくすることにより、電流・電圧特性におけ
るもれ電流の増大、ライフタイムの短縮などの特性不良
が防止され、良好な特性をもつ高耐圧のＩＧＢＴなどの
半導体装置の製造が可能となった。
ハに比して欠陥が少なく、ライフタイムが100 μｓ以上
と長く、しかもコストの安いスライスドウエーハを用
い、さらにＩＧもしくはＥＧのゲッタリング効果によっ
て欠陥を少なくすることにより、電流・電圧特性におけ
るもれ電流の増大、ライフタイムの短縮などの特性不良
が防止され、良好な特性をもつ高耐圧のＩＧＢＴなどの
半導体装置の製造が可能となった。
【図１】本発明の第一の実施例のＩＧＢＴ製造工程を
(a) 、(b) の順に示す断面図
(a) 、(b) の順に示す断面図
【図２】従来のＩＧＢＴの製造に用いられた半導体基板
の層構造を不純物濃度プロファイルと併せて示す断面図
の層構造を不純物濃度プロファイルと併せて示す断面図
【図３】本発明の第二の実施例のＩＧＢＴ製造工程を
(a) 、(b) 、(c) の順に示す断面図
(a) 、(b) 、(c) の順に示す断面図
【図４】本発明の第三の実施例のＩＧＢＴ製造工程を
(a) 、(b) 、(c) の順に示す断面図
(a) 、(b) 、(c) の順に示す断面図
１ ＭＣＺ結晶シリコンウエーハ ２ 無欠陥領域 ３ 単結晶シリコンウエーハ ４ 多結晶シリコン層 ５ サンドブラスト歪層 １１ コレクタ層 １３ ｎ- 層 １４ ｐ層 １５ ｎ+ エミッタ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/322 Ｙ 8617−4Ｍ 21/336 9055−4Ｍ Ｈ０１Ｌ 29/78 ３２１ Ｙ
Claims (7)
- 【請求項１】酸素濃度1017／cm3 以上の半導体単結晶を
スラインシングして得たウエーハをインターナル・ゲッ
タリング処理したのち、不純物拡散により所定の導電形
および不純物濃度をもつ領域を形成することを特徴とす
る高耐圧半導体装置の製造方法。 - 【請求項２】半導体単結晶が磁場中引上法により得たシ
リコン単結晶である請求項１記載の高耐圧半導体装置の
製造方法。 - 【請求項３】半導体単結晶をスライシングして得たウエ
ーハ用い、そのウエーハをエクストリンシック・ゲッタ
リング処理する行程を含むことを特徴とする高耐圧半導
体装置の製造方法。 - 【請求項４】エクストリンシック・ゲッタリングを、ウ
エーハの表面に多結晶シリコン層を形成したのち不純物
拡散により所定の導電形および不純物拡散をもつ領域を
形成し、そのあと少なくとも多結晶シリコン層を除去す
ることによる請求項３記載の高耐圧半導体装置の製造方
法。 - 【請求項５】エクストリンシック・ゲッタリングを、ウ
エーハの表面にサンドブラストをかけて歪層を形成した
のち熱処理し、不純物拡散により所定の導電形および不
純物拡散をもつ領域を形成し、そのあと少なくとも歪層
を除去することによる請求項３記載の高耐圧半導体装置
の製造方法。 - 【請求項６】半導体単結晶が磁場引上法により得たシリ
コン単結晶である請求項４あるいは５記載の高耐圧半導
体装置の製造方法。 - 【請求項７】半導体単結晶が浮遊帯域溶融法により得た
シリコン単結晶である請求項４あるいは５記載の高耐圧
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17840393A JPH0738102A (ja) | 1993-07-20 | 1993-07-20 | 高耐圧半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17840393A JPH0738102A (ja) | 1993-07-20 | 1993-07-20 | 高耐圧半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738102A true JPH0738102A (ja) | 1995-02-07 |
Family
ID=16047893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17840393A Pending JPH0738102A (ja) | 1993-07-20 | 1993-07-20 | 高耐圧半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738102A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154519A (ja) * | 1997-07-30 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11168210A (ja) * | 1997-12-04 | 1999-06-22 | Denso Corp | 半導体装置の製造方法 |
| JP2001144273A (ja) * | 1999-11-17 | 2001-05-25 | Denso Corp | 半導体装置の製造方法 |
| JP2006140309A (ja) * | 2004-11-12 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2006344823A (ja) * | 2005-06-09 | 2006-12-21 | Sumco Corp | Ｉｇｂｔ用のシリコンウェーハ及びその製造方法 |
| WO2007096996A1 (ja) * | 2006-02-24 | 2007-08-30 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置及びその製造方法 |
| JP2007317875A (ja) * | 2006-05-25 | 2007-12-06 | Denso Corp | 半導体素子及びその製造方法 |
| JP2008177296A (ja) * | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法 |
| WO2011024358A1 (ja) * | 2009-08-24 | 2011-03-03 | 信越半導体株式会社 | 半導体装置の製造方法 |
| US8617311B2 (en) | 2006-02-21 | 2013-12-31 | Sumco Corporation | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT |
| JP2015122521A (ja) * | 2006-01-20 | 2015-07-02 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 半導体素子 |
| JP2016009868A (ja) * | 2014-06-24 | 2016-01-18 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体ウエハを処理するための方法 |
| JP2018117147A (ja) * | 2018-03-22 | 2018-07-26 | 三菱電機株式会社 | 半導体装置 |
| US10475663B2 (en) | 2012-10-02 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
-
1993
- 1993-07-20 JP JP17840393A patent/JPH0738102A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154519A (ja) * | 1997-07-30 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6229196B1 (en) | 1997-07-30 | 2001-05-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| JPH11168210A (ja) * | 1997-12-04 | 1999-06-22 | Denso Corp | 半導体装置の製造方法 |
| JP2001144273A (ja) * | 1999-11-17 | 2001-05-25 | Denso Corp | 半導体装置の製造方法 |
| JP2006140309A (ja) * | 2004-11-12 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2006344823A (ja) * | 2005-06-09 | 2006-12-21 | Sumco Corp | Ｉｇｂｔ用のシリコンウェーハ及びその製造方法 |
| JP2017224837A (ja) * | 2006-01-20 | 2017-12-21 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 半導体素子の製造方法 |
| JP2015122521A (ja) * | 2006-01-20 | 2015-07-02 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 半導体素子 |
| US8617311B2 (en) | 2006-02-21 | 2013-12-31 | Sumco Corporation | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT |
| KR101023666B1 (ko) * | 2006-02-24 | 2011-03-25 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 그 제조 방법 |
| US8329563B2 (en) | 2006-02-24 | 2012-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a gettering layer and manufacturing method therefor |
| JP5151975B2 (ja) * | 2006-02-24 | 2013-02-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2007096996A1 (ja) * | 2006-02-24 | 2007-08-30 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置及びその製造方法 |
| JP2007317875A (ja) * | 2006-05-25 | 2007-12-06 | Denso Corp | 半導体素子及びその製造方法 |
| JP2008177296A (ja) * | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法 |
| WO2011024358A1 (ja) * | 2009-08-24 | 2011-03-03 | 信越半導体株式会社 | 半導体装置の製造方法 |
| US10475663B2 (en) | 2012-10-02 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US10950461B2 (en) | 2012-10-02 | 2021-03-16 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| JP2016009868A (ja) * | 2014-06-24 | 2016-01-18 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体ウエハを処理するための方法 |
| US9754787B2 (en) | 2014-06-24 | 2017-09-05 | Infineon Technologies Ag | Method for treating a semiconductor wafer |
| JP2018117147A (ja) * | 2018-03-22 | 2018-07-26 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2006894B1 (en) | Method for producing a semiconductor device | |
| JP3929557B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0738102A (ja) | 高耐圧半導体装置の製造方法 | |
| JPH0469814B2 (ja) | ||
| JPS6031231A (ja) | 半導体基体の製造方法 | |
| JPH10256261A (ja) | 半導体装置の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH09232332A (ja) | 半導体装置 | |
| JPS6031232A (ja) | 半導体基体の製造方法 | |
| US4149915A (en) | Process for producing defect-free semiconductor devices having overlapping high conductivity impurity regions | |
| EP0206136B1 (en) | Semiconductor device manufacturing method | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JP2006140309A (ja) | 半導体装置の製造方法 | |
| JPH0658893B2 (ja) | 熱処理方法 | |
| US6297120B1 (en) | Method of manufacturing a semiconductor device | |
| JPH06177390A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| JPH1174275A (ja) | 半導体装置及びその製造方法 | |
| JP2002324807A (ja) | 半導体装置の製造方法 | |
| JPS6089939A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| KR960012288A (ko) | 반도체 소자 제조용 웨이퍼 및 그 제작방법 | |
| Schulze | Reduction of process-induced defects in power devices | |
| JPH098062A (ja) | 半導体装置の製造方法 | |
| JPH03136324A (ja) | 半導体装置の製造方法 |