JP5125095B2 - SiCエピタキシャル膜付き基板の製造方法及びSiCエピタキシャル膜付き基板の製造装置 - Google Patents

SiCエピタキシャル膜付き基板の製造方法及びSiCエピタキシャル膜付き基板の製造装置 Download PDF

Info

Publication number
JP5125095B2
JP5125095B2 JP2006345517A JP2006345517A JP5125095B2 JP 5125095 B2 JP5125095 B2 JP 5125095B2 JP 2006345517 A JP2006345517 A JP 2006345517A JP 2006345517 A JP2006345517 A JP 2006345517A JP 5125095 B2 JP5125095 B2 JP 5125095B2
Authority
JP
Japan
Prior art keywords
sic
substrate
temperature
top plate
epitaxial film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006345517A
Other languages
English (en)
Other versions
JP2008159740A (ja
Inventor
努 清澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006345517A priority Critical patent/JP5125095B2/ja
Publication of JP2008159740A publication Critical patent/JP2008159740A/ja
Application granted granted Critical
Publication of JP5125095B2 publication Critical patent/JP5125095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、SiC単結晶の製造方法及びその製造装置に関するもので、より詳細には、CVD(化学的気相成長)法を用いて、SiC基板上へのSiCエピタキシャル膜をエピタキシャル成長させるSiCエピタキシャル膜付き基板の製造技術に関するものである。
次世代パワーデバイス用半導体材料として期待されているSiC半導体のエピタキシャル成長には、一般的に熱CVD法が用いられている。これは、CVD装置の反応室を約1500〜1700℃で加熱しながらシランやプロパンなどの原料ガスを供給することで、SiC基板上にSiCエピタキシャル膜をエピタキシャル成長させる方法である。なお、SiC基板としては、安定したエピタキシャル成長を実現するため、意図的に(0001)結晶面から4〜8度程度傾けてスライスしたSiC基板が一般的に使用される。
このCVD装置を用いたSiCエピタキシャル膜のエピタキシャル成長において、CVD装置の反応室部材から発生したパーティクルがエピタキシャル成長前あるいはエピタキシャル成長中のSiC基板上に付着し、その後のSiCエピタキシャル膜のエピタキシャル成長を阻害して欠陥を発生させてしまうという問題がある。これを抑制する手段としては、例えば特許文献1においては、通常グファライトで構成される発塵性の高い反応室部材の表面を、高融点で発塵性の少ないTaCなどによりコーティングを施し、パーティクルの発生を低減する提案されている。
特開2003―234296号公報
しかしながら、前記手段に示すような構成において、反応室部材の材料そのものから発生するパーティクルに関しては抑制することは可能であるが、SiCエピタキシャル成長を繰り返すことで反応室部材の表面に堆積した発塵性の高い非晶質SiCや多結晶SiCなどから発生するSiCパーティクルについては改善されない。つまり、反応室のガス導入時や圧力変動時などにおいて反応室部材表面のSiC堆積物からSiCパーティクルが舞い上がり、このSiCパーティクルがSiC基板上に付着して、その後のエピタキシャル成長を阻害しエピ膜中に致命的な欠陥を発生させる要因となる。また、目視で確認可能な粒径が数百マイクロメートル以上のパーティクルであれば機械的に反応室を掃除することが可能であるが、目視が困難な数十マイクロメートル以下の細かいパーティクルに関しては機械的な掃除をするのは困難である。
本発明は、前記従来技術の課題を解決するもので、CVD装置の反応室部材から基板へのパーティクル付着を抑制し、高品質なSiCエピタキシャル膜付基板を製造する方法を提供することを目的とする。
従来の課題を解決するために、本発明のSiCエピタキシャル膜付き基板の製造方法は、
CVD(化学的気相成長)法を用いるSiCエピタキシャル膜付き基板の製造方法におい
て、SiC基板を載置するステージと当該SiC基板に対向する天板を昇温する工程、
SiCエピタキシャル膜の成膜工程前に天板温度を前記SiC基板がエッチングされる温
度より高い温度に一定時間保持するためのクリーニング工程、前記SiC基板が設置され
たステージと天板との間の空間を水素ガスと成膜原料ガスを導入して前記SiC基板上に
SiCエピタキシャル膜を成膜する成膜工程、とを有し、前記クリーニング工程は、前記
天板の温度を1400度C〜2000度C、前記ステージの温度を1400度を超えない
温度に設定し、水素ガスによるエッチング工程であることを特徴としたものである。
また、本発明のSiCエピタキシャル膜付き基板の製造装置は、CVD(化学的気相成
長)法を用いるSiCエピタキシャル膜付き基板の製造装置において、SiC単結晶から
なるSiC基板を載置するステージと、前記SiC基板に対向する天板と、前記天板の温
度を1400度C〜2000度Cの範囲で加熱する第1の加熱手段と、前記ステージを
400度を超えない温度で加熱する第2の加熱手段と、を備え、前記第1と第2の加熱手段により、前記SiC基板の成膜工程前に前記天板温度を前記SiC基板がエッチングされる温度より高い温度に一定時間保持し、前記天板またはこの天板に堆積したSiC堆積物に付着したSiCパーティクルを水素ガスエッチング処理してクリーニング処理することを特徴としたものである。
本発明のSiCエピタキシャル膜付き基板の製造方法によれば、水素のエッチング効果によりCVD装置の反応室部材に付着したパーティクルのみを選択的に除去することができ、高品質なSiCエピタキシャル膜付基板を製造することができる。
以下に、本発明のCVD(化学的気相成長)法を用いたエピタキシャル成長手法により、SiCエピタキシャル膜付き基板の製造方法の実施の形態を図面とともに詳細に説明する。
図1は、本発明で使用されるCVD装置の一例として、横型ホットウォールCVD装置の反応室の概略図を示したものである。
図1(a)は、エピタキシャル成長前の反応室の状態を示す。ガス導入口とガス排気口を備えた容器1の中に、SiC基板5を設置するためのステージ6と、ステージ6に対向した天板2とを備える。ステージ6と天板2は、それぞれ加熱手段10および加熱手段11を備え、ステージ6と天板2とその間の雰囲気を約1600℃まで加熱することが可能である。加熱手段10および加熱手段11は、抵抗加熱あるいは高周波コイルによる誘導加熱が用いられる。ステージ6と天板2に備え付けられた加熱手段はそれぞれ独立しており、ステージ6と天板2の温度は別々に制御することが可能である。ステージ6の上にはSiC基板5として8度オフ4H−SiC基板が設置されている。また、天板2の表面には今までエピタキシャル成長を繰り返し実施したことで発生したSiC堆積物3およびSiCパーティクル4が付着している。この天板2に付着したSiCパーティクル4は、反応室のガス導入時や圧力変動時などによりSiC基板5上に落下しエピタキシャル成長を妨げて、エピ膜中に欠陥発生させる要因となるため、除去される必要がある。
このパーティクル除去を目的としたクリーニング工程における温度制御について説明する。加熱手段10を用いて天板2を加熱するが、SiC結晶は、温度1400度C以上で、水素ガス雰囲気中で効率的にエッチングされるので、SiCパーティクル4を除去するために、加熱手段10により天板2の温度を1400度C以上に設定するとともに水素ガスを導入する。但し、SiC結晶自身は、2000度C以上になると昇華するため、SiC堆積物3がSiC基板5上に蒸着する恐れがある。よって天板2の温度は1400℃以上2000℃未満の範囲に設定する。
また、このクリーニング工程時のステージ6の温度は、加熱手段11により1400度C以上にならないように制御する必要がある。この理由は、SiC基板5にSiCエピタキシャル膜がすでに付いている場合にはクリーニング工程時にSiCエピタキシャル膜も一緒にエッチングされてしまうことを防止するためである。また、SiC基板5SiCエピタキシャル膜が付いていない場合においてもクリーニング工程時の温度によって、SiC基板5に三角形や線状のエッチングピットの発生やステップバンチングと呼ばれる大きなうねりの発生などによりSiC基板5の表面状態が悪化し、その後のエピタキシャル成長に悪影響を与えるためである。
なお、ステージ6の下限温度としては、加熱手段11によって加熱する必要はなく室温としても良いが、実際には天板2からの放射熱により数百度C程度には加熱される。しかしながら、クリーニング工程後の成膜工程への昇温時間短縮のためには、1000〜13度Cで加熱しておくのが良い。
図1(b)は、SiCエピタキシャル成長レシピにクリーニング工程を追加することによりSiCパーティクルを除去した後の反応室の様子を示す。このクリーニング工程は、ステージ6と天板2との隙間に水素を導入しながら、天板2を1400℃以上2000℃未満の温度範囲で加熱することで、天板2に付着したSiCパーティクル4と水素とを反応させて珪化水素ガスあるいは炭化水素ガスの状態として排気することで除去するものである。従って、天板2に堆積するSiC堆積物3に付着したSiCパーティクル4を、容器1内の温度を1400度Cを超える温度に設定し水素ガスと反応させてエッチングして除去するものである。
図1(c)は、成膜工程時の様子を示す。ステージ6と天板2とを加熱した状態で、ス
テージ6と天板2との隙間に、水素と一緒にSiCエピタキシャル膜の原料ガスであるシ
ランガスおよびプロパンガスなどを導入することで、原料ガスが熱分解されてSiC基板
5上にSiCエピタキシャル膜7がエピタキシャル成長される。もし、SiC基板5上に
SiCパーティクル4が付着していると、そのパーティクル付着部分ではエピタキシャル
成長が阻害されたり、SiCパーティクルがSiCエピタキシャル膜7中に取り込まれて
しまうことなどの欠陥が発生する。しかしながら、本発明においてはパーティクル除去す
るためクリーニング工程によってSiCパーティクル4が除去されるため、SiCパーテ
ィクルに起因した欠陥のない高品質なSiCエピタキシャル膜付基板を得ることができる。
以下、本実施形態における実施例について具体的に説明する。
(実施例1)
本発明のSiCエピタキシャル膜付き基板の製造方法の実施例1について説明する。図2は、SiC基板5が図1に示したCVD装置反応室内に設置されてから連続的に行われるエピタキシャル成長レシピを示したものであり、縦軸に温度、横軸に時間として、ステージおよび天板の設定温度、ガス導入タイミングについて示したものである。
このエピタキシャル成長レシピは、昇温工程、成膜前クリーニング工程、成膜工程、成膜後クリーニング工程、降温工程とから構成されている。
まず昇温工程として、反応室圧力を100Torr、水素流量を50slm(slm:
standard liter/minuteの略、つまり1atm、0℃ における 1分間辺りの流量)とし、天
板2とステージ6とをそれぞれ1600℃と1300℃まで昇温させる。昇温時間は30
分である。
次に、成膜前クリーニング工程として、天板2とステージ6とをそれぞれ1600℃と
1300℃とで30分間保持する。この工程により、成膜工程前に前回のエピタキシャル
成長によって天板2に付着しているSiCパーティクル4を水素により反応させエッチン
グ除去される。さらに、この時ステージ6の温度を1400℃未満に設定することでSi
C基板5に悪影響を与えずに、天板に付着したSiCパーティクルのみをエッチングする
ことが可能となる。
次に、成膜工程として、天板2とステージ6とを1550℃とし、原料ガスであるシランガスおよびプロパンガスをそれぞれ20sccm、25sccmずつ導入してSiCエピタキシャル膜7の成膜を開始する。このときの成膜速度は、4μm/hourである。成膜時間は、目標とする膜厚に合わせて設定される。例えば、8μmのSiCエピタキシャル膜7を得たければ、成膜時間は2時間である。成膜時間が経過した時点でシランガスおよびプロパンガスを止めて、成膜工程を終了する。
次に、成膜後クリーニング工程として、成膜前クリーニング工程と同様に天板2とステ
ージ6とを1600℃と1300℃とし30分間保持する。これは、今回の成膜工程によ
り天板に新たに付着したSiCパーティクル4を除去する工程であり、成膜後のSiC基
板5上にSiCパーティクル4が落下するのを防止すると共に、次回のエピタキシャル成
長に備える工程となる。
最後に、降温工程としてステージ6および天板2の加熱を停止し、水素を流し続けて基板が取出し可能な温度まで降温させる。1600度Cから100度Cまで降温するまでの時間は1時間程度である。
以上で、一連のエピタキシャル成長レシピが完了する。
なお、この実施例1において、クリーニング工程は、成膜工程前と成膜工程後の両方に実施しているが、どちらか一方にだけ実施しても良く、クリーニング工程を実施しない従来の方法と比較してパーティクルに起因した欠陥の低減効果が得られる。しかしながら、成膜工程前と成膜工程後の両方に実施することにより、パーティクルに起因した欠陥が少ないSiCエピタキシャル膜付基板を安定的に製造することができる。
(実施例2)
本発明のSiCエピタキシャル膜付き基板の製造方法の実施例2について説明する。それ以外は実施例1と同様に実施される。図3は、SiC基板5が図1に示すようなCVD装置反応室内に設置されてから連続的に行われるエピタキシャル成長レシピを、縦軸はステージおよび天板の温度、横軸は時間経過、さらにはガス導入タイミングについて示したものである。エピタキシャル成長レシピは、昇温工程、成膜前クリーニング工程、成膜1工程、中間クリーニング工程、成膜2工程、成膜後クリーニング工程、降温工程とから構成されている。
図3に示したエピタキシャル成長レシピの特徴として、成膜の途中に中間クリーニング工程を追加していることが特徴である。つまり、成膜工程の途中でシランガスとプロパンガスの供給を一時停止して再びクリーニング工程を実施し、その後シランガスとプロパンガスの供給を再開して成膜工程を再開するものである。このエピタキシャル成長レシピは成膜時間が長く目標とするエピタキシャル膜厚が厚い場合において適用される。この理由として、成膜前クリーニングが終了した時点でパーティクルが少なく良好な状態であるとしても、成膜時間が長い場合においては、再びSiC堆積物3およびSiCパーティクル4が多く発生してSiC基板5上に付着する可能性が高まる。よって、このエピタキシャル成長レシピを採用することで、成膜時間が長くともパーティクルに起因した欠陥が少ないSiCエピタキシャル膜付基板を安定的に製造することができる。
なお、実施例1〜2に示したエピタキシャル成長レシピを定常的に用いることで、高品質なSiCエピタキシャル膜付基板を繰り返し安定的に製造することが可能であり、且つ反応室の部品交換の頻度を低減することも可能となる。
図4は、水素エッチングにおける処理温度とSiCエッチングレートの関係を示した図であり、これを見てわかるように、SiCは、1400℃以上で加熱されることで水素によってエッチングされ始め、温度が高くなるほどエッチングレートは向上することがわかる。例えば、1600℃においては約2μm/hourであり、1時間のパーティクル除去するためクリーニング工程を実施することで、粒径が数μm以下のSiCパーティクル4の除去が可能である。なお、長時間クリーニングを実施することで、SiCパーティクル4のみならず、SiC堆積物3も除去することも可能である。
また、本発明で使用されるCVD装置の構成として、図1に示す装置の構成に限るものではなく縦型ホットウォールCVD装置などでも良い。また、加熱手段の設置箇所も天板とステージだけに限るものではなく、ガス導入口などにもSiC堆積物およびSiCパーティクルの付着が多い場合には、それらの箇所に適時加熱手段を設置してもよい。
本発明は、上記実施の形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の態様で実施し得ることはもちろんである。
本発明の実施の形態におけるSiC単結晶の製造装置の全体の概略構成を模式的に示す図 本発明の実施例1におけるSiC単結晶の製造方法のエピタキシャル成長レシピを説明するための図 本発明の実施例2におけるエピタキシャル成長レシピを説明するための図 本発明の実施の形態におけるSiC単結晶の製造方法の水素エッチングにおける処理温度とSiCエッチングレートの関係を示した図
符号の説明
1 容器
2 天板
3 SiC堆積物
4 SiCパーティクル
5 SiC基板
6 ステージ
7 SiCエピタキシャル膜
10、11 加熱手段

Claims (6)

  1. CVD(化学的気相成長)法を用いるSiCエピタキシャル膜付き基板の製造方法にお
    いて、
    SiC基板を載置するステージと当該SiC基板に対向する天板を昇温する工程、
    SiCエピタキシャル膜の成膜工程前に天板温度を前記SiC基板がエッチングされる温
    度より高い温度に一定時間保持するためのクリーニング工程
    前記SiC基板が設置されたステージと天板との間の空間を水素ガスと成膜原料ガスを導
    入して前記SiC基板上にSiCエピタキシャル膜を成膜する成膜工程
    とを有し、
    前記クリーニング工程は、前記天板の温度を1400度C〜2000度C、前記ステージ
    の温度を1400度を超えない温度に設定し、水素ガスによるエッチング工程であること
    を特徴とするSiCエピタキシャル膜付き基板の製造方法。
  2. 前記クリーニング工程中、前記天板温度を前記成膜工程時の温度より一定時間高く保持
    することを特徴とする請求項1に記載のSiCエピタキシャル膜付き基板の製造方法。
  3. 前記クリーニング工程中は、当該成膜原料ガスの導入を停止することを特長とする請求
    項2に記載のSiCエピタキシャル膜付き基板の製造方法。
  4. 前記成膜工程の途中に中間クリーニング工程を有することを特徴とする請求項1に記載
    SiCエピタキシャル膜付き基板の製造方法。
  5. CVD(化学的気相成長)法を用いるSiCエピタキシャル膜付き基板の製造装置において、
    SiC単結晶からなるSiC基板を載置するステージと、
    前記SiC基板に対向する天板と、
    前記天板の温度を1400度C〜2000度Cの範囲で加熱する第1の加熱手段と、
    前記ステージを1400度を超えない温度で加熱する第2の加熱手段と、
    を備え、
    前記第1と第2の加熱手段により、前記SiC基板の成膜工程前に前記天板温度を前記S
    iC基板がエッチングされる温度より高い温度に一定時間保持し、前記天板またはこの天
    板に堆積したSiC堆積物に付着したSiCパーティクルを水素ガスエッチング処理して
    クリーニング処理することを特徴とするSiCエピタキシャル膜付き基板の製造装置。
  6. 前記クリーニング処理は、当該成膜原料ガスの導入を停止することを特徴とする請求項
    に記載のSiCエピタキシャル膜付き基板の製造装置。
JP2006345517A 2006-12-22 2006-12-22 SiCエピタキシャル膜付き基板の製造方法及びSiCエピタキシャル膜付き基板の製造装置 Expired - Fee Related JP5125095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006345517A JP5125095B2 (ja) 2006-12-22 2006-12-22 SiCエピタキシャル膜付き基板の製造方法及びSiCエピタキシャル膜付き基板の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006345517A JP5125095B2 (ja) 2006-12-22 2006-12-22 SiCエピタキシャル膜付き基板の製造方法及びSiCエピタキシャル膜付き基板の製造装置

Publications (2)

Publication Number Publication Date
JP2008159740A JP2008159740A (ja) 2008-07-10
JP5125095B2 true JP5125095B2 (ja) 2013-01-23

Family

ID=39660349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345517A Expired - Fee Related JP5125095B2 (ja) 2006-12-22 2006-12-22 SiCエピタキシャル膜付き基板の製造方法及びSiCエピタキシャル膜付き基板の製造装置

Country Status (1)

Country Link
JP (1) JP5125095B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007457A1 (ja) 2009-07-17 2011-01-20 トヨタ自動車株式会社 SiC単結晶の製造方法
JP5429288B2 (ja) 2009-07-17 2014-02-26 トヨタ自動車株式会社 SiC単結晶の製造方法
KR101454978B1 (ko) * 2009-08-27 2014-10-27 신닛테츠스미킨 카부시키카이샤 SiC 단결정 웨이퍼와 그 제조 방법
CN102859654B (zh) * 2010-05-10 2016-01-13 三菱电机株式会社 碳化硅外延晶片及其制造方法、外延生长用碳化硅块状衬底及其制造方法
JP2012004269A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP5710382B2 (ja) * 2011-05-27 2015-04-30 トヨタ自動車株式会社 半導体装置の製造方法
JP5889125B2 (ja) * 2012-06-21 2016-03-22 三菱電機株式会社 SiCエピタキシャル基板の製造方法
JP5996406B2 (ja) * 2012-12-11 2016-09-21 新日鐵住金株式会社 炭化珪素エピタキシャルウェハの製造方法
JP2014189442A (ja) 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
CN103715069B (zh) * 2013-12-02 2016-09-21 中国电子科技集团公司第五十五研究所 一种减少碳化硅外延薄膜中缺陷的方法
JP6320831B2 (ja) * 2014-04-16 2018-05-09 株式会社ニューフレアテクノロジー サセプタ処理方法及びサセプタ処理用プレート
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 SiCエピタキシャルウェハの製造装置、およびSiCエピタキシャルウェハの製造方法
WO2016017502A1 (ja) * 2014-08-01 2016-02-04 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
CN104538296A (zh) * 2015-01-07 2015-04-22 西安电子科技大学 原位刻蚀方法
CN104576320A (zh) * 2015-01-07 2015-04-29 西安电子科技大学 用于SiC异质外延生长的原位刻蚀方法
JP6458677B2 (ja) 2015-08-05 2019-01-30 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法及び製造装置
JP6867221B2 (ja) * 2017-04-27 2021-04-28 大陽日酸株式会社 エピタキシャル成長装置及びエピタキシャル成長方法
JP7220647B2 (ja) * 2019-12-17 2023-02-10 クアーズテック株式会社 窒化物半導体基板及びその製造方法
DE102022002762A1 (de) 2022-07-29 2024-02-01 centrotherm international AG Reinigungsverfahren zum Reinigen eines Hochtemperaturofens

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201926A (ja) * 1988-02-05 1989-08-14 Fujitsu Ltd 気相エピタキシャル成長方法
JPH0547674A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 気相成長装置および気相成長方法
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd SiC結晶成長方法およびSiC半導体装置
JP2003234296A (ja) * 2002-02-07 2003-08-22 Denso Corp 炭化珪素単結晶の製造装置
EP1471168B2 (en) * 2003-04-24 2011-08-10 Norstel AB Device and method for producing single crystals by vapour deposition
ITMI20041677A1 (it) * 2004-08-30 2004-11-30 E T C Epitaxial Technology Ct Processo di pulitura e processo operativo per un reattore cvd.

Also Published As

Publication number Publication date
JP2008159740A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
JP5125095B2 (ja) SiCエピタキシャル膜付き基板の製造方法及びSiCエピタキシャル膜付き基板の製造装置
KR20130014488A (ko) 반도체 박막의 제조 방법, 반도체 박막의 제조 장치, 서셉터, 및 서셉터 유지구
WO2018193664A1 (ja) 成膜装置及びそのクリーニング方法
US11482416B2 (en) Vapor phase growth method
JP2010219494A (ja) 縦型熱処理装置及び熱処理方法
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2018186252A (ja) エピタキシャル成長装置及びエピタキシャル成長方法
TWI415170B (zh) 半導體製造裝置之保護方法、半導體製造裝置以及半導體製造方法
JP5996406B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP2012171811A (ja) 炭化珪素単結晶エピタキシャルウエハの製造方法
JP5459257B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5100231B2 (ja) Iii族窒化物製造装置
KR102136942B1 (ko) SiC 단결정 성장로의 클리닝 방법
JP2012174731A (ja) 気相成長方法、及び気相成長方法により形成された化合物半導体膜
KR102652637B1 (ko) 성막 방법 및 성막 장치
JP2015103652A (ja) 気相成長装置
JP7367497B2 (ja) 炭化ケイ素多結晶膜の成膜方法、および、炭化ケイ素多結晶基板の製造方法
JP5360136B2 (ja) Ga含有窒化物半導体の製造方法
JP4979633B2 (ja) 半導体装置の製造方法およびクリーニング方法ならびに半導体装置の製造装置
JP2011157235A (ja) 結晶製造装置及び結晶製造方法
JP2010027880A (ja) エピタキシャルウェーハの製造方法。
JPH0869974A (ja) 半導体被膜の製造方法
JP2008198857A (ja) 半導体製造装置
JP2008205198A (ja) 選択成長可能な半導体製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090817

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees