JP5513578B2 - サセプタ、半導体製造装置及び半導体製造方法 - Google Patents

サセプタ、半導体製造装置及び半導体製造方法 Download PDF

Info

Publication number
JP5513578B2
JP5513578B2 JP2012222768A JP2012222768A JP5513578B2 JP 5513578 B2 JP5513578 B2 JP 5513578B2 JP 2012222768 A JP2012222768 A JP 2012222768A JP 2012222768 A JP2012222768 A JP 2012222768A JP 5513578 B2 JP5513578 B2 JP 5513578B2
Authority
JP
Japan
Prior art keywords
wafer
susceptor
semiconductor manufacturing
convex portion
inner susceptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012222768A
Other languages
English (en)
Other versions
JP2013048262A (ja
Inventor
英樹 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2012222768A priority Critical patent/JP5513578B2/ja
Publication of JP2013048262A publication Critical patent/JP2013048262A/ja
Application granted granted Critical
Publication of JP5513578B2 publication Critical patent/JP5513578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば半導体ウェーハの裏面より加熱しながら表面に反応ガスを供給して成膜を行うために用いられ、半導体ウェーハを保持するためのサセプタと、半導体製造装置および半導体製造方法に関する。
一般に、半導体製造工程におけるエピタキシャル膜の形成などに用いられるCVD(Chemical Vapor Deposition)装置において、ウェーハの下方に熱源、回転機構を有し、上方から均一なプロセスガスを供給することが可能な裏面加熱方式が用いられている。
近年、半導体装置の微細化、高機能化に伴い、成膜工程における金属汚染のレベルには高い水準が要求されている。上述した裏面加熱方式においては、ウェーハの下方に熱源、回転機構を有しており、これら熱源、回転機構と完全に分離されていないことから、金属原子の拡散、移動により、ウェーハ汚染が生じるという問題がある。
通常ウェーハは、成膜装置(反応炉)内において、サセプタにより保持され、搬送の際には、サセプタに設けられたピン穴を貫通する突き上げピンにより、上昇移動される。そのため、特にピン穴からのウェーハ汚染を遮断することが困難であるという問題がある。
一方、例えば特許文献1などにおいて、ウェーハ温度分布の均一性を図るために、ピン穴を設けないサセプタの構造が提案されている。しかしながら、実際にピン穴を有していないサセプタ構造とすると、ウェーハを載置する際に、ウェーハ下部に気体の層が形成され、ウェーハが浮かび上がるため、安定して保持することが困難である。さらに、ウェーハを加熱し、回転させて、プロセスガスを供給することにより成膜する際、このような不安定な状態では、均一な成膜が困難である。そして、均一な成膜を行うためにはウェーハを高速回転させる必要があるが、このような不安定な状態では、高速回転時にウェーハがサセプタの載置位置から外れる可能性があり、高速回転による均一な成膜が困難となるという問題がある。
上述したように、サセプタに設けられるピン穴からの汚染を遮断するために、ピン穴を設けないサセプタ構造とすると、ウェーハを安定して保持し、均一に成膜することが困難であるという問題がある。
本発明者らは、成膜工程における金属汚染を抑え、ウェーハ上に均一に成膜することができ、歩留の低下を抑えるとともに、半導体装置の信頼性の向上を図ることが可能なサセプタ、半導体製造装置および半導体製造方法を、先に提案している(特願2007−235685)。
特開2000−43302号公報([0019]〜[0022]、[0036]、図1など)
上述した先願(特願2007−235685)のサセプタ構成は、ウェーハの径より小さく、表面にウェーハを載置するための凸部を有するインナーサセプタと、中心部に開口部を有し、インナーサセプタを開口部が遮蔽されるように載置するための第1の段部と、この第1の段部の上段に設けられ、ウェーハを載置するための第2の段部を有するアウターサセプタを備えている。
また、上述した先願(特願2007−235685)の半導体製造装置は、ウェーハが導入される反応炉と、反応炉にプロセスガスを供給するためのガス供給機構と、反応炉よりプロセスガスを排出するためのガス排出機構と、ウェーハの径より小さく、表面にウェーハを載置するための凸部を有するインナーサセプタと、中心部に開口部を有し、インナーサセプタを開口部が遮蔽されるように載置するための第1の段部と、この第1の段部の上段に設けられ、ウェーハを載置するための第2の段部を有するアウターサセプタと、ウェーハをインナーサセプタおよびアウターサセプタの下部より加熱するためのヒータと、ウェーハを回転させるための回転機構と、ヒータを貫通し、インナーサセプタを上下駆動させるための突き上げピンを備えている。
上述した先願(特願2007−235685)のサセプタ及び半導体製造装置において、成膜工程における金属汚染を抑えることができたものの、温度制御が充分ではなく、成膜された膜厚にバラツキが生じてしまうという改善すべき点があった。
そこで、本発明は、上述した改善すべき点に対処し、温度制御可能なサセプタ構成として、成膜された膜厚のバラツキを極めて少なくし、生産性を高めた半導体製造装置および半導体製造方法を提供することを目的とするものである。
本発明のサセプタは、ウェーハが載置するための第1の段部が設けられ、第1の段部の底面に凸部が設けられているサセプタであって、凸部の頂面がウェーハを載置した状態で、凸部の頂面とウェーハの裏面との間に、間隙を有するように構成されていることを特徴とする。
また、具体的なサセプタ構成は、ウェーハの径より小さく、表面に凸部を有するインナーサセプタと、中心部に開口部を有し、インナーサセプタを開口部が遮蔽可能となるように載置するための第1の段部と、ウェーハを載置するための第2の段部を有するサセプタであって、第2の段部にウェーハを載置した状態で、凸部の頂面とウェーハの裏面との間に、間隙を有するように構成されていることを特徴とする。
なお、上述した第1の段部または第2の段部は、複数の段部より構成されることが望ましい。
さらに、本発明の半導体製造装置は、ウェーハが導入される反応炉と、この反応炉にプロセスガスを供給するためのガス供給機構と、上述の反応炉よりプロセスガスを排出するためのガス排出機構と、ウェーハの径より小さく、表面に凸部を有するインナーサセプタと、中心部に開口部を有し、上述のインナーサセプタを開口部が遮蔽可能となるように載置するための第1の段部と、ウェーハを載置するための第2の段部を有するアウターサセプタと、ウェーハを上述のインナーサセプタおよび上述のアウターサセプタの下部より加熱するためのヒータと、ウェーハを回転させるための回転機構と、上述のヒータを貫通し、インナーサセプタを上下駆動させるための突き上げピンを備え、上述した第2の段部にウェーハを載置した状態で、凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように構成されていることを特徴とする。
さらにまた、本発明の半導体製造方法は、反応炉内にウェーハを搬入し、反応炉内に設置され、ウェーハの径より小さく、表面に凸部を有するインナーサセプタを、突き上げピンにより上昇させてインナーサセプタ上に前記ウェーハを載置し、突き上げピンを下降させ、インナーサセプタを、中心部に開口部を有し、第1の段部と、ウェーハを載置するための第2の段部を有するアウターサセプタの第1の段部上に前記開口部を遮蔽可能となるように載置するとともに、ウェーハを、前記凸部の頂面と前記ウェーハの裏面との間に、間隙を有するようにアウターサセプタ第2の段部上に載置し、ウェーハを、インナーサセプタおよびアウターサセプタを介して加熱し、前記アウターサセプタの外周部に接続され、内部に前記ヒータが配置される空間があり、かつ、この空間を前記インナーサセプタ及びアウターサセプタにより上方の空間から遮断するように設けられた回転機構により、ウェーハを回転させ、ウェーハ上にプロセスガスを供給することを特徴とする。
本発明のサセプタ、半導体製造装置および半導体製造方法を用いることにより、成膜時の温度制御が可能となり、成膜された膜厚のバラツキを極めて少なくし、生産性を高めることが可能となる。
また、本発明の実施形態のサセプタ構成(インナーサセプタ自体を突き上げピンで押し上げる構成)にすると、成膜工程における金属汚染を抑えることも可能となる。
本発明の一態様におけるサセプタの断面図。 本発明の一態様におけるインナーサセプタの断面図。 本発明の一態様における別のインナーサセプタの断面図。 本発明の一態様におけるさらに別のインナーサセプタの断面図。 本発明の一態様におけるウェーハの面内温度分布を示した図。 本発明の一態様におけるアウターサセプタの断面図。 本発明の一態様における半導体製造装置の断面図。 本発明の一態様における半導体製造装置の断面図。
以下本発明の実施形態について、図を参照して説明する。
(実施形態1)
図1に本実施形態のサセプタの断面図を示す。図に示すように、サセプタ11は、インナーサセプタ12と、このインナーサセプタ12と分離可能なアウターサセプタ13から構成されている。
インナーサセプタ12は、図2に示すように、載置されるウェーハwの径より小さく、エッジ部分に段部12aが設けられている。そして、その上面には、例えば頂面が平坦な円盤状の凸部12bが設けられている。この円盤状の凸部12bは、ウェーハwが載置された状態で、そのウェーハwの裏面と凸部12bの頂面(頂面が平坦部を有する)との間に、隙間(x)が生じるように設置されている。その隙間(x)の距離は、ウェーハwの横方向の温度分布によって異なる。図2において、インナーサセプタ12の中心となる中心線をY−Y‘で示し、インナーサセプタ12の外周をZで示してある。
なお、サセプタ11において、ウェーハwの横方向の温度分布によっては、環状の凸部12bとし、図3のように二重(12b−1、12b−2)、三重(図示せず)にして、ウェーハwとの距離を少しずつ、変える様に構成しても良い。更には、図4のように凸部12bの円盤状の頂面につき、曲率を持つように構成(12b−k)しても良く、この円盤状の凸部12bは、サセプタ本体と一体に形成せず、この円盤状の凸部12bを別個に形成する例えば、ドーナツ板のような形状の板を形成するようにしても良い。そして、その形状は、温度分布によって変えることが望ましい。なお、ウェーハwの温度分布について、本発明の場合(実線)と、従来の場合(点線)を、図5に示す。この図から分かるように、その温度は3℃以下に制御可能となる。本発明のように円盤状の凸部12bを設けない所謂従来の構成のサセプタでは、中心部と外周部との温度差は10℃以上生じてしまい、均一な膜厚を得ることが出来ない場合が多かった。
アウターサセプタ13は、図6に示すように、中心部に開口部13aが設けられており、この開口部13aのエッジ部分には、段部13b、13c、13dが設けられている。下段の段部13bには、開口部13aを遮蔽するように、インナーサセプタ12が載置され、中間の段部13cにより、ウェーハwとの間に例えば0.2mm程度の微小ギャップが形成され、最上段の段部13dに、ウェーハwが載置される。この段部13dのウェーハwのベベル部wが載置される部分には、例えば22°のベベルテーパ角とほぼ等しい角度となるように、テーパ13eが形成されている。
このようなサセプタ11は、半導体製造装置内に載置され、以下のように用いられる。
図7に半導体製造装置の断面図を示す。図に示すように、ウェーハwが成膜処理される反応炉21には、反応炉21上方よりプロセスガスをウェーハw上に整流板22を介して供給するためのガス供給口23と、反応炉21下方よりプロセスガスを排出するためのガス排出口24が設置されている。反応炉21の下方には、反応炉21の外部に駆動機構(図示せず)を有し、ウェーハwを回転させるための回転機構25が設置されている。そして、この回転機構25は、上述した構成のサセプタ11とアウターサセプタ13外周部において接続されている。
サセプタ11の下方には、ウェーハwを加熱するためのインヒータ26aが設置され、サセプタ11とインヒータ26aの間に、ウェーハwの周縁部を加熱するためのアウトヒータ26bが設置されている。これらインヒータ26a、アウトヒータ26bは、温度測定機構(図示せず)により測定されるウェーハ温度に基づき、温度制御機構(図示せず)により制御される。インヒータ26aの下方には、円盤状のリフレクター27が設置されている。そして、インヒータ26a、リフレクター27を貫通するように、インナーサセプタ12を上下に移動させるための突き上げピン28が設置されている。
このような半導体製造装置を用いて、ウェーハw上に例えばSiエピタキシャル膜が形成される。先ず、図8に示すように、12インチのウェーハwを、外周部分において搬送アーム29により保持し、反応炉21に搬入する。そして、突き上げピン28により、インナーサセプタ12を上昇させる。このとき、ウェーハwは、インナーサセプタ12の外側で搬送アーム29により保持されており、インナーサセプタ12を上昇させることにより、インナーサセプタ12上にウェーハwが載置される。そして、突き上げピン28により、インナーサセプタ12を下降させることにより、ウェーハwおよびインナーサセプタ12をアウターサセプタ13に保持させる。
このとき、ウェーハwは、インナーサセプタ12の凸部12b上に載置され、ウェーハw下部とインナーサセプタ12との間には間隙が形成される。インナーサセプタの段部12aは、アウターサセプタ13の段部13b上に載置され、ウェーハwは、段部13cとの間に微小ギャップが形成され、段部13d上に載置される。
次いで、温度測定機構(図示せず)により測定されるウェーハwの温度に基づき、温度制御機構(図示せず)により、インヒータ26a、アウトヒータ26bの温度が例えば1400〜1500℃の範囲で適宜制御して、ウェーハwの温度を、面内で均一に例えば1100℃となるように制御する。この面内均一性は、上述した凸部の形状に依存するが、図2の円盤状の凸部では、±2℃〜3℃程度である。さらに、回転機構25によりウェーハwを例えば900rpmで回転させる。
そして、ガス供給口23より、例えば、キャリアガス:Hを20〜100SLM、成膜ガス:SiHClを50sccm〜2SLM、ドーパントガス:B、PH:微量からなるプロセスガスが、整流板22上に導入され、整流状態でウェーハw上に供給される。このとき、反応炉21内の圧力は、ガス供給口23、ガス排出口24のバルブを調整することにより、例えば1333Pa(10Torr)〜常圧に制御される。このようにして、各条件が制御され、ウェーハw上にエピタキシャル膜が形成される。
上述した本発明の実施形態のサセプタ、半導体製造装置および半導体製造方法を用いることにより、成膜時の温度制御が可能となり、成膜された膜厚のバラツキが極めて少なくなり、引いては生産性を高めることが可能となる。
また、本発明の実施形態のサセプタ構成にすると、成膜工程における金属汚染を抑えることも可能となる。
さらに、上述のようにして形成されたエピタキシャル膜において、SPV(Surface Photovoltage)法により、Feの拡散長を測定した。測定の結果、従来のピン穴を有するサセプタを用いた場合、拡散長は不十分であったのに対し、本発明のように、ピン穴を設けないサセプタを用いた場合、拡散長は十分(例えば400μm)となり、金属汚染が抑えることが可能になる。
また、段部13dは、ウェーハwのベベルテーパ角とほぼ等しいテーパ13eを有するため、ウェーハwをベベル部wにおいてより安定させることが可能となる。さらに、段部13cにより、ウェーハwとアウターサセプタ13との間に微小ギャップを形成することができるので、ウェーハwに反りなどが生じた場合でも、安定してウェーハ外周保持が可能となる。その結果、ウェーハ上に、例えば膜厚のばらつきが0.5%以下の均一なエピタキシャル膜を形成することが可能となる。
そして、素子形成工程及び素子分離工程を経て半導体装置が形成される際、素子特性のばらつきを抑え、歩留り、信頼性の向上を図ることが可能となる。特にN型ベース領域、P型ベース領域や、絶縁分離領域などに数10μm〜100μm程度の厚膜成長が必要な、パワーMOSFETやIGBT(絶縁ゲート型バイポーラトランジスタ)などのパワー半導体装置のエピタキシャル形成工程に適用されることにより、良好な素子特性を得ることが可能となる。
本実施形態において、図1に示すように、インナーサセプタ12とアウターサセプタ13の段部を設けたが、段数、段差は適宜設計することができる。また、それぞれ適宜テーパを有していてもよい。また、アウターサセプタ13のみで構成即ちインナーサセプタ12無しで、アウターサセプタ13自体に凸部を形成するようにしても構わない。
例えば、サセプタ11において、インナーサセプタ12、アウターサセプタ13の勘合部をそれぞれ2段としてもよい。このように多段とすることにより、サセプタ裏面側から汚染物質の通過を抑制し、ウェーハの金属汚染を、より効果的に抑えることが可能となる。
また、本実施形態においては、Si単結晶層(エピタキシャル成長層)形成の場合を説明したが、ポリSi層形成時にも適用されることも可能である。さらに、他の化合物半導体、例えばGaAs層、GaAlAsやInGaAsなどにも適用可能である。また、SiO膜やSi膜形成の場合にも適用可能で、SiO膜の場合、モノシラン(SiH)の他、N、O、Arガスを、Si膜の場合、モノシラン(SiH)の他、NH、N、O、Arガスなどが供給されることになる。その他要旨を逸脱しない範囲で種々変形して実施することができる。
11…サセプタ、12…インナーサセプタ、12a、13b、13c、13d…段部、12b、12b−1、12b−2、12b−k…凸部、13…アウターサセプタ、13a…開口部、13e…テーパ、21…反応炉、22…整流板、23…ガス供給口、24…ガス排出口、25…回転機構、26a…インヒータ、26b…アウトヒータ、27…リフレクター、28…突き上げピン、29…搬送アーム

Claims (4)

  1. ウェーハの径より小さく、表面に前記ウェーハを載置可能な凸部を有するインナーサセプタと、
    中心部に開口部を有し、前記インナーサセプタを前記開口部が遮蔽可能となるように載置するための第1の段部と、前記第1の段部の上部に設けられ、前記ウェーハを載置するための第の段部を有するアウターサセプタと、
    を有するサセプタであって、
    前記第2の段部に前記ウェーハを載置した状態で、前記凸部の頂面と前記ウェーハの裏面との間に、間隙が生じるように構成されていることを特徴とするサセプタ。
  2. 前記インナーサセプタの表面の凸部は、中央部が高く、周辺部が低く構成されていることを特徴とする請求項1記載のサセプタ。
  3. ウェーハが導入される反応炉と、
    前記反応炉にプロセスガスを供給するためのガス供給機構と、
    前記反応炉より前記プロセスガスを排出するためのガス排出機構と、
    前記ウェーハの径より小さく、表面に前記ウェーハを載置可能な凸部を有するインナーサセプタと、
    中心部に開口部を有し、前記インナーサセプタを前記開口部が遮蔽可能となるように載置するための第1の段部と、前記ウェーハを載置するための第の段部を有するアウターサセプタと、
    前記ウェーハを前記インナーサセプタおよび前記アウターサセプタの下部より加熱するためのヒータと、
    前記アウターサセプタの外周部に接続され、内部に前記ヒータが配置される空間があり、かつ、この空間を前記インナーサセプタ及びアウターサセプタにより上方の空間から遮断するように設けられた、前記ウェーハを回転させるための回転機構と、
    前記ヒータを貫通し、前記インナーサセプタを上下駆動させるための突き上げピンと、
    を備え、
    前記第2の段部にウェーハを載置した状態で、前記凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように構成されていることを特徴とする半導体製造装置。
  4. 反応炉内にウェーハを搬入し、
    前記反応炉内に設置され、前記ウェーハの径より小さく、表面に凸部を有するインナーサセプタを、突き上げピンにより上昇させて、前記インナーサセプタ上に前記ウェーハを載置し、
    前記突き上げピンを下降させ、前記インナーサセプタを、中心部に開口部を有し、第1の段部と、前記ウェーハを載置するための第の段部を有するアウターサセプタの第1の段部上に前記開口部を遮蔽可能となるように載置するとともに、前記ウェーハを、前記凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように前記アウターサセプタの前記第2の段部上に載置し、
    前記ウェーハを、前記インナーサセプタおよび前記アウターサセプタを介して加熱し、
    前記アウターサセプタの外周部に接続され、内部に前記ヒータが配置される空間があり、かつ、この空間を前記インナーサセプタ及びアウターサセプタにより上方の空間から遮断するように設けられた回転機構により、前記ウェーハを回転させ、
    前記ウェーハ上にプロセスガスを供給することを特徴とする半導体製造方法。
JP2012222768A 2012-10-05 2012-10-05 サセプタ、半導体製造装置及び半導体製造方法 Expired - Fee Related JP5513578B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012222768A JP5513578B2 (ja) 2012-10-05 2012-10-05 サセプタ、半導体製造装置及び半導体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012222768A JP5513578B2 (ja) 2012-10-05 2012-10-05 サセプタ、半導体製造装置及び半導体製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008120159A Division JP2009270143A (ja) 2008-05-02 2008-05-02 サセプタ、半導体製造装置及び半導体製造方法

Publications (2)

Publication Number Publication Date
JP2013048262A JP2013048262A (ja) 2013-03-07
JP5513578B2 true JP5513578B2 (ja) 2014-06-04

Family

ID=48011061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012222768A Expired - Fee Related JP5513578B2 (ja) 2012-10-05 2012-10-05 サセプタ、半導体製造装置及び半導体製造方法

Country Status (1)

Country Link
JP (1) JP5513578B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146416A (ja) * 2014-01-06 2015-08-13 住友電気工業株式会社 炭化珪素基板用支持部材、炭化珪素成長装置用部材、および炭化珪素エピタキシャル基板の製造方法
JP6618876B2 (ja) * 2016-09-26 2019-12-11 株式会社ニューフレアテクノロジー 基板処理装置、搬送方法およびサセプタ
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1036406B1 (en) * 1997-11-03 2003-04-02 ASM America, Inc. Improved low mass wafer support system
JP2000164588A (ja) * 1998-11-30 2000-06-16 Ebara Corp 基板加熱方法及び装置
JP2002151412A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 半導体製造装置

Also Published As

Publication number Publication date
JP2013048262A (ja) 2013-03-07

Similar Documents

Publication Publication Date Title
JP2009270143A (ja) サセプタ、半導体製造装置及び半導体製造方法
JP5038073B2 (ja) 半導体製造装置および半導体製造方法
JP2010129764A (ja) サセプタ、半導体製造装置および半導体製造方法
US7699604B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
US8535445B2 (en) Enhanced wafer carrier
US8795435B2 (en) Susceptor, coating apparatus and coating method using the susceptor
KR100852857B1 (ko) 기상성장방법과 기상성장장치
KR20130037688A (ko) 열 특징부를 갖는 웨이퍼 캐리어
US9150981B2 (en) Manufacturing apparatus and method for semiconductor device
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP5513578B2 (ja) サセプタ、半導体製造装置及び半導体製造方法
JP2018037537A (ja) 気相成長装置
JP5443096B2 (ja) 半導体製造装置および半導体製造方法
JP5432608B2 (ja) 半導体製造方法および半導体製造装置
JP4933409B2 (ja) 半導体製造装置および半導体製造方法
JP5271648B2 (ja) 半導体製造方法および半導体製造装置
KR101237091B1 (ko) 반도체 제조 방법
JP5134311B2 (ja) 半導体製造装置および半導体製造方法
JP2010074037A (ja) サセプタ、半導体製造装置および半導体製造方法
JP2008243938A (ja) 熱cvd方法および熱cvd装置
JP2008066559A (ja) 半導体製造方法及び半導体製造装置
JP2023096896A (ja) 絶縁膜形成装置用トレー、絶縁膜形成装置および絶縁膜形成方法
TW201819678A (zh) 用於半導體製程中基板之承載及加熱之組合體及成膜裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140327

R150 Certificate of patent or registration of utility model

Ref document number: 5513578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees