JP2009270143A - サセプタ、半導体製造装置及び半導体製造方法 - Google Patents

サセプタ、半導体製造装置及び半導体製造方法 Download PDF

Info

Publication number
JP2009270143A
JP2009270143A JP2008120159A JP2008120159A JP2009270143A JP 2009270143 A JP2009270143 A JP 2009270143A JP 2008120159 A JP2008120159 A JP 2008120159A JP 2008120159 A JP2008120159 A JP 2008120159A JP 2009270143 A JP2009270143 A JP 2009270143A
Authority
JP
Japan
Prior art keywords
wafer
susceptor
convex portion
top surface
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008120159A
Other languages
English (en)
Inventor
Hideki Ito
英樹 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2008120159A priority Critical patent/JP2009270143A/ja
Priority to KR1020090033625A priority patent/KR101086973B1/ko
Priority to TW098114433A priority patent/TWI396250B/zh
Priority to US12/434,317 priority patent/US8999063B2/en
Publication of JP2009270143A publication Critical patent/JP2009270143A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Abstract

【目的】本発明は、成膜時の温度制御が可能となり、ウェーハ上に成膜された膜厚のバラツキを極めて少なくし、生産性を高めた半導体製造装置および半導体製造方法を提供する。
【構成】本発明のサセプタ１１は、ウェーハｗの径より小さく、表面に凸部１２ｂ（温度制御板となる）を有するインナーサセプタ１２と、中心部に開口部１３ａを有し、インナーサセプタ１２を開口部１３ａが遮蔽されるように載置するための第１の段部１３ｂと、この第１の段部の上段に設けられ、ウェーハを載置するための第２の段部１３ｄを有するアウターサセプタ１３を備える。
【選択図】図１

Description

本発明は、例えば半導体ウェーハの裏面より加熱しながら表面に反応ガスを供給して成膜を行うために用いられ、半導体ウェーハを保持するためのサセプタと、半導体製造装置および半導体製造方法に関する。
一般に、半導体製造工程におけるエピタキシャル膜の形成などに用いられるＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置において、ウェーハの下方に熱源、回転機構を有し、上方から均一なプロセスガスを供給することが可能な裏面加熱方式が用いられている。
近年、半導体装置の微細化、高機能化に伴い、成膜工程における金属汚染のレベルには高い水準が要求されている。上述した裏面加熱方式においては、ウェーハの下方に熱源、回転機構を有しており、これら熱源、回転機構と完全に分離されていないことから、金属原子の拡散、移動により、ウェーハ汚染が生じるという問題がある。
通常ウェーハは、成膜装置（反応炉）内において、サセプタにより保持され、搬送の際には、サセプタに設けられたピン穴を貫通する突き上げピンにより、上昇移動される。そのため、特にピン穴からのウェーハ汚染を遮断することが困難であるという問題がある。
一方、例えば特許文献１などにおいて、ウェーハ温度分布の均一性を図るために、ピン穴を設けないサセプタの構造が提案されている。しかしながら、実際にピン穴を有していないサセプタ構造とすると、ウェーハを載置する際に、ウェーハ下部に気体の層が形成され、ウェーハが浮かび上がるため、安定して保持することが困難である。さらに、ウェーハを加熱し、回転させて、プロセスガスを供給することにより成膜する際、このような不安定な状態では、均一な成膜が困難である。そして、均一な成膜を行うためにはウェーハを高速回転させる必要があるが、このような不安定な状態では、高速回転時にウェーハがサセプタの載置位置から外れる可能性があり、高速回転による均一な成膜が困難となるという問題がある。
上述したように、サセプタに設けられるピン穴からの汚染を遮断するために、ピン穴を設けないサセプタ構造とすると、ウェーハを安定して保持し、均一に成膜することが困難であるという問題がある。
本発明者らは、成膜工程における金属汚染を抑え、ウェーハ上に均一に成膜することができ、歩留の低下を抑えるとともに、半導体装置の信頼性の向上を図ることが可能なサセプタ、半導体製造装置および半導体製造方法を、先に提案している（特願２００７−２３５６８５）。
特開２０００−４３３０２号公報（[００１９]〜[００２２]、[００３６]、図１など）
上述した先願（特願２００７−２３５６８５）のサセプタ構成は、ウェーハの径より小さく、表面にウェーハを載置するための凸部を有するインナーサセプタと、中心部に開口部を有し、インナーサセプタを開口部が遮蔽されるように載置するための第１の段部と、この第１の段部の上段に設けられ、ウェーハを載置するための第２の段部を有するアウターサセプタを備えている。
また、上述した先願（特願２００７−２３５６８５）の半導体製造装置は、ウェーハが導入される反応炉と、反応炉にプロセスガスを供給するためのガス供給機構と、反応炉よりプロセスガスを排出するためのガス排出機構と、ウェーハの径より小さく、表面にウェーハを載置するための凸部を有するインナーサセプタと、中心部に開口部を有し、インナーサセプタを開口部が遮蔽されるように載置するための第１の段部と、この第１の段部の上段に設けられ、ウェーハを載置するための第２の段部を有するアウターサセプタと、ウェーハをインナーサセプタおよびアウターサセプタの下部より加熱するためのヒータと、ウェーハを回転させるための回転機構と、ヒータを貫通し、インナーサセプタを上下駆動させるための突き上げピンを備えている。
上述した先願（特願２００７−２３５６８５）のサセプタ及び半導体製造装置において、成膜工程における金属汚染を抑えることができたものの、温度制御が充分ではなく、成膜された膜厚にバラツキが生じてしまうという改善すべき点があった。
そこで、本発明は、上述した改善すべき点に対処し、温度制御可能なサセプタ構成として、成膜された膜厚のバラツキを極めて少なくし、生産性を高めた半導体製造装置および半導体製造方法を提供することを目的とするものである。
本発明のサセプタは、ウェーハが載置するための第１の段部が設けられ、第1の段部の底面に凸部が設けられているサセプタであって、凸部の頂面がウェーハを載置した状態で、凸部の頂面とウェーハの裏面との間に、間隙を有するように構成されていることを特徴とする。
また、具体的なサセプタ構成は、ウェーハの径より小さく、表面に凸部を有するインナーサセプタと、中心部に開口部を有し、インナーサセプタを開口部が遮蔽されるように載置するための第１の段部と、第１の段部の上部に設けられ、ウェーハを載置するための第２の段部を有するアウターサセプタを有するサセプタであって、凸部の頂面がウェーハを載置した状態で、凸部の頂面とウェーハの裏面との間に、間隙を有するように構成されていることを特徴とする。
なお、上述した第１の段部または第２の段部は、複数の段部より構成されることが望ましい。
さらに、本発明の半導体製造装置は、ウェーハが導入される反応炉と、この反応炉にプロセスガスを供給するためのガス供給機構と、上述の反応炉よりプロセスガスを排出するためのガス排出機構と、ウェーハの径より小さく、表面に凸部を有するインナーサセプタと、中心部に開口部を有し、上述のインナーサセプタを開口部が遮蔽されるように載置するための第１の段部と、この第１の段部の上段に設けられ、ウェーハを載置するための第２の段部を有するアウターサセプタと、ウェーハを上述のインナーサセプタおよび上述のアウターサセプタの下部より加熱するためのヒータと、ウェーハを回転させるための回転機構と、上述のヒータを貫通し、インナーサセプタを上下駆動させるための突き上げピンを備え、上述した凸部の頂面がウェーハを載置した状態で、凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように構成されていることを特徴とする。
さらにまた、本発明の半導体製造方法は、反応炉内にウェーハを搬入し、反応炉内に設置され、ウェーハの径より小さく、表面に凸部を有するインナーサセプタを、突き上げピンにより上昇させて、上述の凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように前記インナーサセプタ上に前記ウェーハを載置し、突き上げピンを下降させ、インナーサセプタを、中心部に開口部を有するアウターサセプタの第１の段部上に前記開口部を遮蔽するように載置するとともに、ウェーハを、アウターサセプタの第１の段部の上段に設けられた第２の段部上に載置し、ウェーハを、インナーサセプタおよびアウターサセプタを介して加熱し、ウェーハを回転させ、ウェーハ上にプロセスガスを供給することを特徴とする。
本発明のサセプタ、半導体製造装置および半導体製造方法を用いることにより、成膜時の温度制御が可能となり、成膜された膜厚のバラツキを極めて少なくし、生産性を高めることが可能となる。
また、本発明の実施形態のサセプタ構成（インナーサセプタ自体を突き上げピンで押し上げる構成）にすると、成膜工程における金属汚染を抑えることも可能となる。
以下本発明の実施形態について、図を参照して説明する。
（実施形態１）
図１に本実施形態のサセプタの断面図を示す。図に示すように、サセプタ１１は、インナーサセプタ１２と、このインナーサセプタ１２と分離可能なアウターサセプタ１３から構成されている。
インナーサセプタ１２は、図２に示すように、載置されるウェーハｗの径より小さく、エッジ部分に段部１２ａが設けられている。そして、その上面には、例えば頂面が平坦な円盤状の凸部１２ｂが設けられている。この円盤状の凸部１２ｂは、ウェーハｗが載置された状態で、そのウェーハｗの裏面と凸部１２ｂの頂面（頂面が平坦部を有する）との間に、隙間（ｘ）が生じるように設置されている。その隙間（ｘ）の距離は、ウェーハｗの横方向の温度分布によって異なる。図２において、インナーサセプタ１２の中心となる中心線をＹ−Ｙ‘で示し、インナーサセプタ１２の外周をＺで示してある。
なお、サセプタ１１において、ウェーハｗの横方向の温度分布によっては、環状の凸部１２ｂとし、図３のように二重（１２ｂ−１、１２ｂ−２）、三重（図示せず）にして、ウェーハｗとの距離を少しずつ、変える様に構成しても良い。更には、図４のように凸部１２ｂの円盤状の頂面につき、曲率を持つように構成（１２ｂ−ｋ）しても良く、この円盤状の凸部１２ｂは、サセプタ本体と一体に形成せず、この円盤状の凸部１２ｂを別個に形成する例えば、ドーナツ板のような形状の板を形成するようにしても良い。そして、その形状は、温度分布によって変えることが望ましい。なお、ウェーハｗの温度分布について、本発明の場合（実線）と、従来の場合（点線）を、図５に示す。この図から分かるように、その温度は３℃以下に制御可能となる。本発明のように円盤状の凸部１２ｂを設けない所謂従来の構成のサセプタでは、中心部と外周部との温度差は１０℃以上生じてしまい、均一な膜厚を得ることが出来ない場合が多かった。
アウターサセプタ１３は、図６に示すように、中心部に開口部１３ａが設けられており、この開口部１３ａのエッジ部分には、段部１３ｂ、１３ｃ、１３ｄが設けられている。下段の段部１３ｂには、開口部１３ａを遮蔽するように、インナーサセプタ１２が載置され、中間の段部１３ｃにより、ウェーハｗとの間に例えば０.２ｍｍ程度の微小ギャップが形成され、最上段の段部１３ｄに、ウェーハｗが載置される。この段部１３ｄのウェーハｗのベベル部ｗｂが載置される部分には、例えば２２°のベベルテーパ角とほぼ等しい角度となるように、テーパ１３ｅが形成されている。
このようなサセプタ１１は、半導体製造装置内に載置され、以下のように用いられる。
図７に半導体製造装置の断面図を示す。図に示すように、ウェーハｗが成膜処理される反応炉２１には、反応炉２１上方よりプロセスガスをウェーハｗ上に整流板２２を介して供給するためのガス供給口２３と、反応炉２１下方よりプロセスガスを排出するためのガス排出口２４が設置されている。反応炉２１の下方には、反応炉２１の外部に駆動機構（図示せず）を有し、ウェーハｗを回転させるための回転機構２５が設置されている。そして、この回転機構２５は、上述した構成のサセプタ１１とアウターサセプタ１３外周部において接続されている。
サセプタ１１の下方には、ウェーハｗを加熱するためのインヒータ２６ａが設置され、サセプタ１１とインヒータ２６ａの間に、ウェーハｗの周縁部を加熱するためのアウトヒータ２６ｂが設置されている。これらインヒータ２６ａ、アウトヒータ２６ｂは、温度測定機構（図示せず）により測定されるウェーハ温度に基づき、温度制御機構（図示せず）により制御される。インヒータ２６ａの下方には、円盤状のリフレクター２７が設置されている。そして、インヒータ２６ａ、リフレクター２７を貫通するように、インナーサセプタ１２を上下に移動させるための突き上げピン２８が設置されている。
このような半導体製造装置を用いて、ウェーハｗ上に例えばＳｉエピタキシャル膜が形成される。先ず、図８に示すように、１２インチのウェーハｗを、外周部分において搬送アーム２９により保持し、反応炉２１に搬入する。そして、突き上げピン２８により、インナーサセプタ１２を上昇させる。このとき、ウェーハｗは、インナーサセプタ１２の外側で搬送アーム２９により保持されており、インナーサセプタ１２を上昇させることにより、インナーサセプタ１２上にウェーハｗが載置される。そして、突き上げピン２８により、インナーサセプタ１２を下降させることにより、ウェーハｗおよびインナーサセプタ１２をアウターサセプタ１３に保持させる。
このとき、ウェーハｗは、インナーサセプタ１２の凸部１２ｂ上に載置され、ウェーハｗ下部とインナーサセプタ１２との間には間隙が形成される。インナーサセプタの段部１２ａは、アウターサセプタ１３の段部１３ｂ上に載置され、ウェーハｗは、段部１３ｃとの間に微小ギャップが形成され、段部１３ｄ上に載置される。
次いで、温度測定機構（図示せず）により測定されるウェーハｗの温度に基づき、温度制御機構（図示せず）により、インヒータ２６ａ、アウトヒータ２６ｂの温度が例えば１４００〜１５００℃の範囲で適宜制御して、ウェーハｗの温度を、面内で均一に例えば１１００℃となるように制御する。この面内均一性は、上述した凸部の形状に依存するが、図２の円盤状の凸部では、±２℃〜３℃程度である。さらに、回転機構２５によりウェーハｗを例えば９００ｒｐｍで回転させる。
そして、ガス供給口２３より、例えば、キャリアガス：Ｈ２を２０〜１００ＳＬＭ、成膜ガス：ＳｉＨＣｌ３を５０ｓｃｃｍ〜２ＳＬＭ、ドーパントガス：Ｂ２Ｈ６、ＰＨ３：微量からなるプロセスガスが、整流板２２上に導入され、整流状態でウェーハｗ上に供給される。このとき、反応炉２１内の圧力は、ガス供給口２３、ガス排出口２４のバルブを調整することにより、例えば１３３３Ｐａ（１０Ｔｏｒｒ）〜常圧に制御される。このようにして、各条件が制御され、ウェーハｗ上にエピタキシャル膜が形成される。
上述した本発明の実施形態のサセプタ、半導体製造装置および半導体製造方法を用いることにより、成膜時の温度制御が可能となり、成膜された膜厚のバラツキが極めて少なくなり、引いては生産性を高めることが可能となる。
また、本発明の実施形態のサセプタ構成にすると、成膜工程における金属汚染を抑えることも可能となる。
さらに、上述のようにして形成されたエピタキシャル膜において、ＳＰＶ（Ｓｕｒｆａｃｅ Ｐｈｏｔｏｖｏｌｔａｇｅ）法により、Ｆｅの拡散長を測定した。測定の結果、従来のピン穴を有するサセプタを用いた場合、拡散長は不十分であったのに対し、本発明のように、ピン穴を設けないサセプタを用いた場合、拡散長は十分（例えば４００μｍ）となり、金属汚染が抑えることが可能になる。
また、段部１３ｄは、ウェーハｗのベベルテーパ角とほぼ等しいテーパ１３ｅを有するため、ウェーハｗをベベル部ｗｂにおいてより安定させることが可能となる。さらに、段部１３ｃにより、ウェーハｗとアウターサセプタ１３との間に微小ギャップを形成することができるので、ウェーハｗに反りなどが生じた場合でも、安定してウェーハ外周保持が可能となる。その結果、ウェーハ上に、例えば膜厚のばらつきが０．５％以下の均一なエピタキシャル膜を形成することが可能となる。
そして、素子形成工程及び素子分離工程を経て半導体装置が形成される際、素子特性のばらつきを抑え、歩留り、信頼性の向上を図ることが可能となる。特にＮ型ベース領域、Ｐ型ベース領域や、絶縁分離領域などに数１０μｍ〜１００μｍ程度の厚膜成長が必要な、パワーＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのパワー半導体装置のエピタキシャル形成工程に適用されることにより、良好な素子特性を得ることが可能となる。
本実施形態において、図１に示すように、インナーサセプタ１２とアウターサセプタ１３の段部を設けたが、段数、段差は適宜設計することができる。また、それぞれ適宜テーパを有していてもよい。また、アウターサセプタ１３のみで構成即ちインナーサセプタ１２無しで、アウターサセプタ１３自体に凸部を形成するようにしても構わない。
例えば、サセプタ１１において、インナーサセプタ１２、アウターサセプタ１３の勘合部をそれぞれ２段としてもよい。このように多段とすることにより、サセプタ裏面側から汚染物質の通過を抑制し、ウェーハの金属汚染を、より効果的に抑えることが可能となる。
また、本実施形態においては、Ｓｉ単結晶層（エピタキシャル成長層）形成の場合を説明したが、ポリＳｉ層形成時にも適用されることも可能である。さらに、他の化合物半導体、例えばＧａＡｓ層、ＧａＡｌＡｓやＩｎＧａＡｓなどにも適用可能である。また、ＳｉＯ２膜やＳｉ３Ｎ４膜形成の場合にも適用可能で、ＳｉＯ２膜の場合、モノシラン（ＳｉＨ４）の他、Ｎ２、Ｏ２、Ａｒガスを、Ｓｉ３Ｎ４膜の場合、モノシラン（ＳｉＨ４）の他、ＮＨ３、Ｎ２、Ｏ２、Ａｒガスなどが供給されることになる。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様におけるサセプタの断面図。 本発明の一態様におけるインナーサセプタの断面図。 本発明の一態様における別のインナーサセプタの断面図。 本発明の一態様におけるさらに別のインナーサセプタの断面図。 本発明の一態様におけるウェーハの面内温度分布を示した図。 本発明の一態様におけるアウターサセプタの断面図。 本発明の一態様における半導体製造装置の断面図。 本発明の一態様における半導体製造装置の断面図。
符号の説明
１１…サセプタ、１２…インナーサセプタ、１２ａ、１３ｂ、１３ｃ、１３ｄ…段部、１２ｂ、１２ｂ−１、１２ｂ−２、１２ｂ−ｋ…凸部、１３…アウターサセプタ、１３ａ…開口部、１３ｅ…テーパ、２１…反応炉、２２…整流板、２３…ガス供給口、２４…ガス排出口、２５…回転機構、２６ａ…インヒータ、２６ｂ…アウトヒータ、２７…リフレクター、２８…突き上げピン、２９…搬送アーム

Claims (5)

  1. ウェーハが載置するための第１の段部が設けられ、前記第1の段部の底面に凸部が設けられているサセプタであって、前記凸部の頂面がウェーハを載置した状態で、前記凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように構成されていることを特徴とするサセプタ。
  2. ウェーハの径より小さく、表面に凸部を有するインナーサセプタと、中心部に開口部を有し、前記インナーサセプタを前記開口部が遮蔽されるように載置するための第１の段部と、前記第１の段部の上部に設けられ、前記ウェーハを載置するための第２の段部を有するアウターサセプタを有するサセプタであって、前記凸部の頂面がウェーハを載置した状態で、前記凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように構成されていることを特徴とするサセプタ。
  3. 前記インナーサセプタの表面の凸部は、中央部が高く、周辺部が低く構成されていることを特徴とする請求項２記載のサセプタ。
  4. ウェーハが導入される反応炉と、
    前記反応炉にプロセスガスを供給するためのガス供給機構と、
    前記反応炉より前記プロセスガスを排出するためのガス排出機構と、
    前記ウェーハの径より小さく、表面に凸部を有するインナーサセプタと、
    中心部に開口部を有し、前記インナーサセプタを前記開口部が遮蔽されるように載置するための第１の段部と、この第１の段部の上段に設けられ、前記ウェーハを載置するための第２の段部を有するアウターサセプタと、
    前記ウェーハを前記インナーサセプタおよび前記アウターサセプタの下部より加熱するためのヒータと、
    前記ウェーハを回転させるための回転機構と、
    前記ヒータを貫通し、前記インナーサセプタを上下駆動させるための突き上げピンを備え、
    前記凸部の頂面がウェーハを載置した状態で、前記凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように構成されていることを特徴とする半導体製造装置。
  5. 反応炉内にウェーハを搬入し、
    前記反応炉内に設置され、前記ウェーハの径より小さく、表面に凸部を有するインナーサセプタを、突き上げピンにより上昇させて、前記凸部の頂面と前記ウェーハの裏面との間に、間隙を有するように前記インナーサセプタ上に前記ウェーハを載置し、
    前記突き上げピンを下降させ、前記インナーサセプタを、中心部に開口部を有するアウターサセプタの第１の段部上に前記開口部を遮蔽するように載置するとともに、前記ウェーハを、前記アウターサセプタの前記第１の段部の上段に設けられた第２の段部上に載置し、
    前記ウェーハを、前記インナーサセプタおよび前記アウターサセプタを介して加熱し、
    前記ウェーハを回転させ、
    前記ウェーハ上にプロセスガスを供給することを特徴とする半導体製造方法。
JP2008120159A 2008-05-02 2008-05-02 サセプタ、半導体製造装置及び半導体製造方法 Pending JP2009270143A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008120159A JP2009270143A (ja) 2008-05-02 2008-05-02 サセプタ、半導体製造装置及び半導体製造方法
KR1020090033625A KR101086973B1 (ko) 2008-05-02 2009-04-17 서셉터, 반도체 제조 장치 및 반도체 제조 방법
TW098114433A TWI396250B (zh) 2008-05-02 2009-04-30 晶座、半導體製造裝置及半導體製造方法
US12/434,317 US8999063B2 (en) 2008-05-02 2009-05-01 Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008120159A JP2009270143A (ja) 2008-05-02 2008-05-02 サセプタ、半導体製造装置及び半導体製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012222768A Division JP5513578B2 (ja) 2012-10-05 2012-10-05 サセプタ、半導体製造装置及び半導体製造方法

Publications (1)

Publication Number Publication Date
JP2009270143A true JP2009270143A (ja) 2009-11-19

Family

ID=41256290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008120159A Pending JP2009270143A (ja) 2008-05-02 2008-05-02 サセプタ、半導体製造装置及び半導体製造方法

Country Status (4)

Country Link
US (1) US8999063B2 (ja)
JP (1) JP2009270143A (ja)
KR (1) KR101086973B1 (ja)
TW (1) TWI396250B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100483A (ja) * 2014-11-21 2016-05-30 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2016174859A1 (ja) * 2015-04-27 2016-11-03 株式会社Sumco サセプタ及びエピタキシャル成長装置
KR20180082574A (ko) * 2015-12-21 2018-07-18 쇼와 덴코 가부시키가이샤 웨이퍼 지지 기구, 화학 기상 성장 장치 및 에피택셜 웨이퍼의 제조 방법
WO2019049469A1 (ja) * 2017-09-07 2019-03-14 昭和電工株式会社 サセプタ、ｃｖｄ装置及びエピタキシャルウェハの製造方法
JP2019204928A (ja) * 2018-05-25 2019-11-28 日機装株式会社 サセプタ、半導体の製造方法、及び半導体の製造装置
JP7092790B2 (ja) 2017-03-20 2022-06-28 アイクストロン、エスイー Ｃｖｄリアクタのためのサセプタ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7967912B2 (en) * 2007-11-29 2011-06-28 Nuflare Technology, Inc. Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
JP5275935B2 (ja) * 2009-07-15 2013-08-28 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法
US8597429B2 (en) 2011-01-18 2013-12-03 Nuflare Technology, Inc. Manufacturing apparatus and method for semiconductor device
US20120244684A1 (en) * 2011-03-24 2012-09-27 Kunihiko Suzuki Film-forming apparatus and method
KR101928356B1 (ko) * 2012-02-16 2018-12-12 엘지이노텍 주식회사 반도체 제조 장치
DE102013012082A1 (de) * 2013-07-22 2015-01-22 Aixtron Se Vorrichtung zum thermischen Behandeln eines Halbleitersubstrates, insbesondere zum Aufbringen einer Beschichtung
JP6226677B2 (ja) * 2013-10-02 2017-11-08 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法
KR102181390B1 (ko) * 2014-02-07 2020-11-20 엘지이노텍 주식회사 반도체 제조 장치
SG11201608905XA (en) 2014-05-21 2016-12-29 Applied Materials Inc Thermal processing susceptor
US20170032992A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Substrate carrier, a method and a processing device
KR102540125B1 (ko) * 2017-08-30 2023-06-05 주성엔지니어링(주) 기판안치수단 및 기판처리장치
DE102019132933A1 (de) * 2018-12-10 2020-06-10 Showa Denko K.K. Suszeptor und vorrichtung zur chemischen gasphasenabscheidung
USD1016761S1 (en) * 2020-12-10 2024-03-05 Nuflare Technology, Inc. Top plate for semiconductor manufacturaing equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164588A (ja) * 1998-11-30 2000-06-16 Ebara Corp 基板加熱方法及び装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820686A (en) * 1993-01-21 1998-10-13 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes
US5653808A (en) 1996-08-07 1997-08-05 Macleish; Joseph H. Gas injection system for CVD reactors
EP1036406B1 (en) 1997-11-03 2003-04-02 ASM America, Inc. Improved low mass wafer support system
US6048403A (en) * 1998-04-01 2000-04-11 Applied Materials, Inc. Multi-ledge substrate support for a thermal processing chamber
JP2000043302A (ja) 1998-07-30 2000-02-15 Matsushita Electric Ind Co Ltd 熱転写記録装置
JP4592849B2 (ja) * 1999-10-29 2010-12-08 アプライド マテリアルズ インコーポレイテッド 半導体製造装置
JP4203206B2 (ja) * 2000-03-24 2008-12-24 株式会社日立国際電気 基板処理装置
JP2002151412A (ja) 2000-10-30 2002-05-24 Applied Materials Inc 半導体製造装置
JP2003045806A (ja) * 2001-07-27 2003-02-14 Shin Etsu Handotai Co Ltd 気相成長装置および半導体ウェーハの製造方法
JP5038073B2 (ja) 2007-09-11 2012-10-03 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164588A (ja) * 1998-11-30 2000-06-16 Ebara Corp 基板加熱方法及び装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100483A (ja) * 2014-11-21 2016-05-30 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2016174859A1 (ja) * 2015-04-27 2016-11-03 株式会社Sumco サセプタ及びエピタキシャル成長装置
JP2016207932A (ja) * 2015-04-27 2016-12-08 株式会社Sumco サセプタ及びエピタキシャル成長装置
KR20170126503A (ko) * 2015-04-27 2017-11-17 가부시키가이샤 사무코 서셉터 및 에피택셜 성장 장치
CN107851561A (zh) * 2015-04-27 2018-03-27 胜高股份有限公司 基座及外延生长装置
KR102035120B1 (ko) * 2015-04-27 2019-10-22 가부시키가이샤 사무코 서셉터 및 에피택셜 성장 장치
US11274371B2 (en) 2015-04-27 2022-03-15 Sumco Corporation Susceptor and epitaxial growth device
KR102143287B1 (ko) 2015-12-21 2020-08-10 쇼와 덴코 가부시키가이샤 웨이퍼 지지 기구, 화학 기상 성장 장치 및 에피택셜 웨이퍼의 제조 방법
KR20180082574A (ko) * 2015-12-21 2018-07-18 쇼와 덴코 가부시키가이샤 웨이퍼 지지 기구, 화학 기상 성장 장치 및 에피택셜 웨이퍼의 제조 방법
JP7092790B2 (ja) 2017-03-20 2022-06-28 アイクストロン、エスイー Ｃｖｄリアクタのためのサセプタ
WO2019049469A1 (ja) * 2017-09-07 2019-03-14 昭和電工株式会社 サセプタ、ｃｖｄ装置及びエピタキシャルウェハの製造方法
JP2019047085A (ja) * 2017-09-07 2019-03-22 昭和電工株式会社 サセプタ、ｃｖｄ装置及びエピタキシャルウェハの製造方法
JP2019204928A (ja) * 2018-05-25 2019-11-28 日機装株式会社 サセプタ、半導体の製造方法、及び半導体の製造装置

Also Published As

Publication number Publication date
TWI396250B (zh) 2013-05-11
US20090272323A1 (en) 2009-11-05
KR20090115663A (ko) 2009-11-05
US8999063B2 (en) 2015-04-07
TW201003835A (en) 2010-01-16
KR101086973B1 (ko) 2011-11-29

Similar Documents

Publication Publication Date Title
JP2009270143A (ja) サセプタ、半導体製造装置及び半導体製造方法
JP5038073B2 (ja) 半導体製造装置および半導体製造方法
JP2010129764A (ja) サセプタ、半導体製造装置および半導体製造方法
KR100852857B1 (ko) 기상성장방법과 기상성장장치
US7699604B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
US8795435B2 (en) Susceptor, coating apparatus and coating method using the susceptor
US8524103B2 (en) Method for manufacturing susceptor
US9150981B2 (en) Manufacturing apparatus and method for semiconductor device
KR20130037688A (ko) 열 특징부를 갖는 웨이퍼 캐리어
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP5513578B2 (ja) サセプタ、半導体製造装置及び半導体製造方法
JP2018037537A (ja) 気相成長装置
JP5443096B2 (ja) 半導体製造装置および半導体製造方法
JP5432608B2 (ja) 半導体製造方法および半導体製造装置
JP5271648B2 (ja) 半導体製造方法および半導体製造装置
KR101237091B1 (ko) 반도체 제조 방법
JP2009135201A (ja) 半導体製造装置および半導体製造方法
JP5134311B2 (ja) 半導体製造装置および半導体製造方法
JP2010074037A (ja) サセプタ、半導体製造装置および半導体製造方法
JP2010225760A (ja) 半導体製造方法および半導体製造装置
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
JP2008243938A (ja) 熱ｃｖｄ方法および熱ｃｖｄ装置
KR100729996B1 (ko) 기판의 아웃개싱 방지장치
JP2008066559A (ja) 半導体製造方法及び半導体製造装置
JP2008159790A (ja) 気相成長装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218