TWI396250B - 晶座、半導體製造裝置及半導體製造方法 - Google Patents

晶座、半導體製造裝置及半導體製造方法 Download PDF

Info

Publication number
TWI396250B
TWI396250B TW098114433A TW98114433A TWI396250B TW I396250 B TWI396250 B TW I396250B TW 098114433 A TW098114433 A TW 098114433A TW 98114433 A TW98114433 A TW 98114433A TW I396250 B TWI396250 B TW I396250B
Authority
TW
Taiwan
Prior art keywords
wafer
crystal holder
convex portion
stage
top surface
Prior art date
Application number
TW098114433A
Other languages
English (en)
Other versions
TW201003835A (en
Inventor
Hideki Ito
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Publication of TW201003835A publication Critical patent/TW201003835A/zh
Application granted granted Critical
Publication of TWI396250B publication Critical patent/TWI396250B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

晶座、半導體製造裝置及半導體製造方法
本發明，例如係有關於為了一面從半導體晶圓之背面來作加熱一面對於表面而供給反應氣體並進行成膜，所使用的用以保持半導體晶圓之晶座和半導體製造裝置以及半導體製造方法。
一般而言，在被使用於半導體製造工程之磊晶膜的形成等的CVD(Chemical Vapor Deposition)裝置中，係使用有：在晶圓之下方具備有熱源和旋轉機構，並能夠從上方而供給均一的製程氣體之背面加熱方式。
近年來，伴隨著半導體裝置之細微化、高功能化，對於成膜工程中之金屬污染的程度，係要求有高水準。在上述之背面加熱方式中，在晶圓之下方係具備有熱源、旋轉機構，由於此些之熱源、旋轉機構係並未被完全分離，因此，由於金屬原子之擴散、移動，會有產生晶圓污染的問題。
通常，晶圓係在成膜裝置(反應爐)內，藉由晶座而被作保持，而在搬送時，係藉由貫通被設置在晶座處之銷孔的突出舉升銷，來作上升移動。因此，特別是會有難以將從銷孔而來之晶圓污染作遮斷的問題。
另一方面，例如，在日本特開2000-43302號公報等之中，係為了謀求晶圓溫度分布之均一性，而提案有不設置銷孔之晶座的構造。然而，若是實際上設為不具備有銷孔之晶座構造，則在載置晶圓時，在晶圓下部處會形成氣體層，而使晶圓浮起，因此，係難以安定地作保持。進而，當對晶圓加熱並使其旋轉，而藉由供給製程氣體來進行成膜時，在此種不安定的狀態下，均一之成膜係為困難。而，為了進行均一之成膜，係有必要使晶圓作高速旋轉，但是，在此種不安定的狀態下，於高速旋轉時，晶圓會有從晶座之載置位置而脫落的可能性，而有著使高速旋轉所致之均一成膜成為困難的問題。
如上述一般，若是為了對從被設置在晶座處之銷孔而來的污染作遮斷，而採用不設置銷孔之晶座構造，則會有著難以將晶圓作安定的保持並均一地成膜的問題。
本發明者們，係先在日本，提案有一種能夠對成膜工程中之金屬污染作抑制並在晶圓上作均一之成膜，而抑制良率之降低，同時，能夠謀求半導體裝置之信賴性的提昇之晶座、半導體製造裝置以及半導體製造方法(係結合有日本特願2007-235685號專利)。另外，日本特願2007-235685號，係尚未被公開。
在上述之未公開的先前申請案(日本特願2007-235685)中的晶座構成，係具備有：內晶座，係較晶圓之口徑為更小且於表面具備有用以載置晶圓之凸部；和外晶座，係在中心部處具備有開口部，且具有用以將內晶座以使開口部被遮蔽的方式來作載置的第1階段部、和被設置在此第1階段部之上段處的用以載置晶圓之第2階段部。
又，上述未公開之先前申請案(日本特願2007-235685)的半導體製造裝置，係具備有：反應爐，係被導入有晶圓；和氣體供給機構，係用以將製程氣體供給至反應爐內；和氣體排出機構，係用以將製程氣體從反應爐來排出；和內晶座，係較晶圓之口徑為更小，且於表面處具備有用以載置晶圓之凸部；和外晶座，係具備有：於中心部具備有開口部且用以將內晶座以使開口部被作遮蔽的方式來載置的第1階段部、和被配置在此第1階段部之上段處的用以載置晶圓之第2階段部；和加熱器，係用以對於晶圓而從內晶座以及外晶座之下部來作加熱；和旋轉機構，係用以使晶圓旋轉；和突出舉升銷，係貫通加熱器，而用以將內晶座作上下驅動。
在上述之未公開的先前申請案(日本特願2007-235685)的晶座以及半導體製造裝置中，雖然能夠對成膜工程中之金屬污染作抑制，但是，在溫度的控制上係並不充分，而存在著在所成膜之膜厚中會產生偏差的應改善之點。
本發明，其目的，係在於：作為可進行溫度控制之晶座構成，而提供一種能夠極力將所成膜之膜厚的偏差減少，並提昇生產性的半導體製造裝置以及半導體製造方法。
本發明之其中一種實施形態的晶座，係具備有用以載置晶圓之第1階段部，和被配置在第1階段部的底面處之凸部，其特徵為：在將晶圓載置於凸部之頂面的狀態下，在凸部之頂面與晶圓之背面之間，係產生有間隙。
本發明之另外一種實施形態的晶座，係具備有：內晶座，係較晶圓之口徑為更小，且於表面處具備有凸部；和外晶座，係具備有：於中心部具備有開口部且用以將前述內晶座以使前述開口部被作遮蔽的方式來載置的第1階段部、和被設置在前述第1階段部之上部並具備有用以載置前述晶圓之第2階段部，該晶座，其特徵為：在將晶圓載置於前述凸部之頂面的狀態下，在前述凸部之頂面與前述晶圓之背面之間，係具備有間隙。
本發明之其中一種實施形態的半導體製造裝置，其特徵為，具備有：反應爐，係被導入有晶圓；和氣體供給機構，係用以將製程氣體供給至該反應爐內；和氣體排出機構，係用以將製程氣體從上述反應爐而排出；和內晶座，係較晶圓之口徑為更小，且於表面處具備有凸部；和外晶座，係具備有：於中心部具備有開口部且用以將上述內晶座以使開口部被作遮蔽的方式來載置的第1階段部、和被設置在此第1階段部之上部並用以載置晶圓之第2階段部；和加熱器，係用以對於晶圓而從上述內晶座以及上述外晶座之下部來作加熱；和旋轉機構，係使晶圓旋轉；和突出舉升銷，係貫通前述加熱器，而用以將內晶座作上下驅動，在將晶圓載置於前述凸部之頂面的狀態下，在凸部之頂面與前述晶圓之背面之間，係具備有間隙。
本發明之其中一種實施形態的半導體製造方法，其特徵為：將晶圓搬入至反應爐內，藉由突出舉升銷，來使被設置在反應爐內之較晶圓的口徑為更小且於表面具備有凸部之內晶座上升，並將前述晶圓，以使在前述凸部之頂面與前述晶圓之背面之間具備有間隙的方式來載置在前述內晶座上，使突出舉升銷下降，而在於中心部具備有開口部之外晶座的第1階段部上，將內晶座以將前述開口部作遮蔽的方式來作載置，同時，將晶圓載置於被設置在外晶座之第1階段部的上段處之第2階段部上，隔著內晶座以及外晶座來對晶圓進行加熱，使晶圓旋轉，將製程氣體供給至晶圓上。
實施形態1
以下，參考圖面並針對本發明之實施型態作說明。
圖1，係展示本實施形態之晶座的剖面圖。如圖1中所示一般，晶座11，係由內晶座12、和可與此內晶座12相分離之外晶座13所構成。
內晶座12，係如圖2中所示一般，較被載置之晶圓w的口徑為更小，並在邊緣部份處被設置有階段部12a。而，在其之上面，係被設置有例如頂面為平坦之圓盤狀的凸部12b。此圓盤狀之凸部12b，係以在被載置有晶圓w的狀態下，而使得該晶圓w之背面與凸部12b之頂面(頂面係具備有平坦部)之間產生有間隙(x)的方式而被設置。該間隙(x)之距離，係隨著晶圓w之橫方向的溫度分布而成為相異。於圖2中，將成為內晶座12之中心的中心線以Y-Y’來作表示，並將內晶座12之外周以Z來作表示。
另外，在晶座11中，依存於晶圓w之橫方向的溫度分布，亦可設為環狀(RING狀)之凸部12b，並如圖3所示一般地將環狀之凸部設為雙重(12b-1、12b-2)或是三重(未圖示)，並構成為逐漸改變其與晶圓w間之距離。進而，亦可如圖4一般，對於凸部12b之圓盤狀的頂面，來構成為並非平面而為具備有曲率之曲面(12b-k)，此圓盤狀之凸部12b，係亦可並非與晶座本體一體化地形成，而是與此圓盤狀之凸部12b獨立地形成，例如，亦可形成如同甜甜圈板一般之形狀的板。而，其之形狀，係以隨著溫度分布而作改變為理想。另外，針對晶圓w之溫度分布，於圖5中，展示本發明之情況(實線)與先前技術之情況(點線)。如同由此圖而可得知一般，該溫度，係成為可控制在3℃以下。在並未設置有本發明一般之圓盤狀的凸部12b之所謂先前技術之構成的晶座中，於中心部與外周部間，係產生有10℃以上之溫度差，而多有無法得到均一之膜厚的情況。
外晶座13，係如圖6中所示一般，於中心部被設置有開口部13a，在此開口部13a之邊緣部份處，係被設置有階段部13b、13c、13d。在下段之階段部13b處，係以將開口部13a遮蔽的方式而被載置有內晶座12，並藉由中間之階段部13c，而與晶圓w之間被形成有例如0.2mm左右之微小間隙，在最上段之階段部13d處，係被載置有晶圓w。此階段部13d之被載置有晶圓w之斜面(bevel)部wb 的部分處，係以成為例如22°之與斜面錐角略相等之角度的方式，而被形成有錐狀部13e。
如上述一般，晶座之構成，係具備有：內晶座，係較晶圓之口徑為更小，且於表面處具備有凸部；和外晶座，係具備有：於中心部具備有開口部且用以將內晶座以使開口部被作遮蔽的方式來載置的第1階段部、和被設置在第1階段部之上部並用以載置晶圓之第2階段部，該晶座，係被構成為：在將晶圓載置於凸部之頂面的狀態下，在凸部之頂面與晶圓之背面之間，係產生有間隙。
另外，上述之第1階段部或第2階段部，係以藉由複數之階段部來構成為理想。
此種晶座11，係被載置在半導體製造裝置內，並如同下述一般地而被使用。
於圖7中，展示半導體製造裝置的剖面圖。如圖中所示一般，在晶圓w被作成膜處理之反應爐21中，係被設置有：用以從反應爐21之上方而將製程氣體經由整流板22來供給至晶圓w上的氣體供給口23、和用以從反應爐21下方而將製程氣體排出的氣體排出口24。在反應爐21之下方，係設置有：於反應爐21之外部而具備有驅動機構(未圖示)，並用以使晶圓w旋轉之旋轉機構25。而，此旋轉機構25，係在上述之構成的晶座11與外晶座13的外周部而被作連接。
在晶座11之下方，係被設置有用以加熱晶圓w之內加熱器26a，在晶座11與內加熱器26a之間，係被設置有用以將晶圓w之周緣部作加熱之外加熱器26b。此些之內加熱器26a、外加熱器26b，係根據藉由溫度測定機構(未圖示)所測定之晶圓溫度，而藉由溫度控制機構(未圖示)來作控制。在內加熱器26a之下方，係被設置有圓盤狀之反射器27。而後，以貫通內加熱器26a反射器27的方式，而被設置有用以使內晶座12作上下移動之突出舉升銷28。
使用此種半導體製造裝置，而在晶圓w上形成例如Si磊晶膜。首先，如圖8中所示一般，將12吋之晶圓w，於外周部份處而藉由搬送臂29來作保持，並搬入至反應爐21內。而後，藉由突出舉升銷28，來使內晶座12上升。此時，晶圓w，係在內晶座12之外側處來藉由搬送臂29而被作保持，藉由使內晶座12上升，而將晶圓w載置在內晶座12上。而後，藉由突出舉升銷28，來使內晶座12下降，藉由此，而將晶圓w以及內晶座12保持在外晶座13上。
此時，晶圓w，係被載置在內晶座12之凸部12b上，在晶圓w下部與內晶座12之間，係被形成有間隙。內晶座12之階段部12a，係被載置在外晶座13之階段部13b上，晶圓w，係在與階段部13c之間被形成有微小間隙，並被載置在階段部13d上。
接著，根據以溫度測定機構(未圖示)所測定之晶圓w的溫度，而藉由溫度控制機構(未圖示)來將內加熱器26a、外加熱器26b之溫度在例如1400~1500℃之範圍內而適當作控制，並將晶圓w之溫度，以使其在面內而均一地成為例如1100℃的方式來作控制。此面內均一性，係依存於上述之凸部的形狀，但是，在圖2之圓盤狀之凸部的情況時，係為±2℃~3℃左右。進而，藉由旋轉機構25，而將晶圓w以例如900rpm來作旋轉。
而後，藉由氣體供給口23，來將例如由載體氣體H2 ：20~100SLM、成膜氣體SiHCl3 ：50sccm~2SLM、摻雜氣體B2 H6 、PH3 ：微量，所成的製程氣體導入至整流板22上，並在整流狀態下而供給至晶圓w上。此時，反應爐21內之壓力，係藉由對氣體供給口23、氣體排出口24之閥作調整，而被控制在例如1333Pa(10Torr)~常壓的範圍。如此這般，各條件係被作控制，而在晶圓w上形成磊晶膜。
藉由使用上述之本發明之實施形態的晶座、半導體製造裝置以及半導體製造方法，成膜時之溫度控制係成為可能，而所成膜之膜厚的偏差係成為極少，並且成為能夠提昇生產性。
又，若採用本實施形態之晶座構成(將內晶座本身藉由突出舉升銷來推壓舉起的構成)，則成為亦能夠對在成膜工程中之金屬污染作抑制。
進而，在如同上述一般所形成之磊晶膜中，藉由SPV(Surface Photovoltage)法，而對Fe之擴散長度件了測定。測定之結果，當使用先前技術之具備有銷孔之晶座的情況時，擴散長度係成為不充分，相對於此，當如同本發明一般而使用未設置有銷孔之晶座的情況時，擴散長度係成為充分長(例如400μm)，而成為能夠抑制金屬污染。
又，階段部13d，由於係具備有與晶圓w之斜面錐角略相等的錐狀部13e，因此，成為能夠使晶圓w在斜面部wb 處而更加安定化。進而，藉由階段部13c，由於係能夠在晶圓w與外晶座13之間形成微小間隙，因此，就算是當在晶圓w處產生有翹曲等的情況時，亦成為能夠安定地將晶圓外周作保持。其結果，成為能夠在晶圓上，而形成例如膜厚之偏差在0.5%以下之均一的磊晶膜。
而後，當經過元件形成工程及元件分離工程而形成半導體裝置時，成為能夠抑制元件特性之偏差，並成為能夠謀求良率及信賴性之提昇。特別是，藉由將本發明適用在像是於N型基底區域、P型基底區域或是絕緣分離區域等之需要進行數10μm~100μm左右之厚膜成長的功率MOSFET或是IGBT(絕緣閘極型雙極電晶體)等之功率半導體裝置的磊晶膜形成工程中，成為能夠得到良好的元件特性。
在本實施形態中，雖係如圖1中所示一般而設置有內晶座12與外晶座13的階段部，但是，其階段數、階段差，係可適宜作設計。又，亦可分別使其具備適當的錐狀部。又，亦可採用僅有外晶座13之構成，亦即是，係可不使用內晶座12，而在外晶座13本身處形成凸部。
例如，在晶座11中，亦可將內晶座12、外晶座13之嵌合部分別設為2段。藉由如此這般地設為多段，而能夠對於污染物質之從晶座背面側通過一事作抑制，而成為能夠更有效地對晶圓之金屬污染作抑制。
又，在本實施形態中，雖係針對形成Si單結晶層(磊晶成長層)之情況而作了說明，但是，當形成多晶Si層時，亦可作適用。進而，在其他之化合物半導體、例如GaAs層、GaAlAs或是InGaAs等之中，亦可作適用。又，在形成SiO2 膜或是Si3 N4 膜的情況時，亦可作適用，當SiO2 膜的情況時，係成為除了單矽烷(SiH4 )之外，亦供給N2 、O2 、Ar氣體，當Si3 N4 膜的情況時，係成為除了單矽烷(SiH4 )之外，亦供給NH3 、N2 、O2 、Ar氣體等。在其他之不脫離要旨的範圍內，可作各種之變形並實施。
本發明額外的優點及修飾方式可由熟習該項技藝者所思及。因此，本發明之範圍並不限於此處所敘述與說明之特定細節與各實施例。據此，對其進行各種修飾仍不會脫離所附申請專利範圍中所定義之發明概念的精神及範圍。
11．．．晶座
12．．．內晶座
12a、13b、13c、13d．．．階段部
12b、12b-1、12b-2、12b-k．．．凸部
13．．．外晶座
13a．．．開口部
13e．．．錐狀部
21．．．反應爐
22．．．整流板
23‧‧‧氣體供給口
24‧‧‧氣體排出口
25‧‧‧旋轉機構
26a‧‧‧內加熱器
26b‧‧‧外加熱器
27‧‧‧反射器
28‧‧‧突出舉升銷
29‧‧‧搬送臂
〔圖1〕本發明之其中一種實施形態的晶座之剖面圖。
〔圖2〕本發明之其中一種實施形態的內晶座之剖面圖。
〔圖3〕本發明之其中一種實施形態的其他內晶座之剖面圖。
〔圖4〕本發明之其中一種實施形態的又其他內晶座之剖面圖。
〔圖5〕對本發明之其中一種實施形態中的晶圓之面內溫度分布作展示的圖。
〔圖6〕本發明之其中一種實施形態的外晶座之剖面圖。
〔圖7〕本發明之其中一種實施形態的半導體製造裝置之剖面圖。
〔圖8〕本發明之其中一種實施形態的半導體製造裝置之剖面圖。
11．．．晶座
12．．．內晶座
12b．．．凸部
13．．．外晶座
x．．．空隙
w．．．晶圓
wb．．．斜面部

Claims (9)

  1. 一種晶座，係具備有用以載置晶圓之第1階段部，和被配置在前述第1階段部的底面處之凸部，其特徵為：在將晶圓載置於前述凸部之頂面的狀態下，在前述凸部之頂面與前述晶圓之背面之間，係產生有間隙，前述凸部，係被形成為環狀。
  2. 一種晶座，係具備有用以載置晶圓之第1階段部，和被配置在前述第1階段部的底面處之凸部，其特徵為：在將晶圓載置於前述凸部之頂面的狀態下，在前述凸部之頂面與前述晶圓之背面之間，係產生有間隙，前述凸部，其頂面係被形成為曲面。
  3. 一種晶座，係具備有：內晶座，係較晶圓之口徑為更小，且於表面處具備有凸部；和外晶座，係具備有：於中心部具備有開口部且用以將前述內晶座以使前述開口部被作遮蔽的方式來載置的第1階段部、和被設置在前述第1階段部之上部，而用以與前述晶圓之間形成空隙的第2階段部、和被設置在前述第2階段部之上部，並用以載置前述晶圓之第3階段部，該晶座，其特徵為：在將晶圓載置於前述凸部之頂面的狀態下，在前述凸部之頂面與前述晶圓之背面之間，係產生有間隙。
  4. 如申請專利範圍第3項所記載之晶座，其中，前述內晶座之表面的凸部，係被構成為中央部高而周邊部低。
  5. 如申請專利範圍第4項所記載之晶座，其中，前述凸部之中央部，係被形成為平坦之圓盤狀。
  6. 如申請專利範圍第3項所記載之晶座，其中，前述凸部，係被形成為環狀。
  7. 如申請專利範圍第3項所記載之晶座，其中，前述凸部，其頂面係被形成為曲面。
  8. 一種半導體製造裝置，其特徵為，具備有：反應爐，係被導入有晶圓；和氣體供給機構，係用以將製程氣體供給至前述反應爐內；和氣體排出機構，係用以將前述製程氣體從前述反應爐而排出；和內晶座，係較前述晶圓之口徑為更小，且於表面處具備有凸部；和外晶座，係具備有：於中心部具備有開口部且用以將前述內晶座以使前述開口部被作遮蔽的方式來載置的第1階段部、和被設置在此第1階段部之上部並用以載置前述晶圓之第2階段部；和加熱器，係用以對於前述晶圓而從前述內晶座以及前述外晶座之下部來作加熱；和旋轉機構，係使前述晶圓旋轉；和突出舉升銷，係貫通前述加熱器，而用以將前述內晶 座作上下驅動，在將晶圓載置於前述凸部之頂面的狀態下，在前述凸部之頂面與前述晶圓之背面之間，係具備有間隙。
  9. 一種半導體製造方法，其特徵為：將晶圓搬入至反應爐內，藉由突出舉升銷，來使被設置在前述反應爐內之較前述晶圓的口徑為更小且於表面具備有凸部之內晶座上升，並將前述晶圓，以使在前述凸部之頂面與前述晶圓之背面之間具備有間隙的方式來載置在前述內晶座上，使前述突出舉升銷下降，而在於中心部具備有開口部之外晶座的第1階段部上，將前述內晶座以將前述開口部作遮蔽的方式來作載置，同時，將前述晶圓載置於被設置在前述外晶座之前述第1階段部的上段處之第2階段部上，隔著前述內晶座以及前述外晶座來對前述晶圓進行加熱，使前述晶圓旋轉，將製程氣體供給至前述晶圓上。
TW098114433A 2008-05-02 2009-04-30 晶座、半導體製造裝置及半導體製造方法 TWI396250B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008120159A JP2009270143A (ja) 2008-05-02 2008-05-02 サセプタ、半導体製造装置及び半導体製造方法

Publications (2)

Publication Number Publication Date
TW201003835A TW201003835A (en) 2010-01-16
TWI396250B true TWI396250B (zh) 2013-05-11

Family

ID=41256290

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114433A TWI396250B (zh) 2008-05-02 2009-04-30 晶座、半導體製造裝置及半導體製造方法

Country Status (4)

Country Link
US (1) US8999063B2 (zh)
JP (1) JP2009270143A (zh)
KR (1) KR101086973B1 (zh)
TW (1) TWI396250B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548772B (zh) * 2013-10-02 2016-09-11 紐富來科技股份有限公司 半導體製造裝置以及半導體製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7967912B2 (en) * 2007-11-29 2011-06-28 Nuflare Technology, Inc. Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
JP5275935B2 (ja) * 2009-07-15 2013-08-28 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法
US8597429B2 (en) 2011-01-18 2013-12-03 Nuflare Technology, Inc. Manufacturing apparatus and method for semiconductor device
US20120244684A1 (en) * 2011-03-24 2012-09-27 Kunihiko Suzuki Film-forming apparatus and method
KR101928356B1 (ko) * 2012-02-16 2018-12-12 엘지이노텍 주식회사 반도체 제조 장치
DE102013012082A1 (de) * 2013-07-22 2015-01-22 Aixtron Se Vorrichtung zum thermischen Behandeln eines Halbleitersubstrates, insbesondere zum Aufbringen einer Beschichtung
KR102181390B1 (ko) * 2014-02-07 2020-11-20 엘지이노텍 주식회사 반도체 제조 장치
SG10201810390TA (en) 2014-05-21 2018-12-28 Applied Materials Inc Thermal processing susceptor
JP6287778B2 (ja) * 2014-11-21 2018-03-07 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6424726B2 (ja) * 2015-04-27 2018-11-21 株式会社Sumco サセプタ及びエピタキシャル成長装置
US20170032992A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Substrate carrier, a method and a processing device
JP6539929B2 (ja) * 2015-12-21 2019-07-10 昭和電工株式会社 ウェハ支持機構、化学気相成長装置およびエピタキシャルウェハの製造方法
DE102017105947A1 (de) * 2017-03-20 2018-09-20 Aixtron Se Suszeptor für einen CVD-Reaktor
KR102540125B1 (ko) * 2017-08-30 2023-06-05 주성엔지니어링(주) 기판안치수단 및 기판처리장치
JP6878212B2 (ja) * 2017-09-07 2021-05-26 昭和電工株式会社 サセプタ、ｃｖｄ装置及びエピタキシャルウェハの製造方法
JP6826554B2 (ja) * 2018-05-25 2021-02-03 日機装株式会社 サセプタ、半導体の製造方法、及び半導体の製造装置
CN111286723A (zh) * 2018-12-10 2020-06-16 昭和电工株式会社 基座和化学气相沉积装置
USD1016761S1 (en) * 2020-12-10 2024-03-05 Nuflare Technology, Inc. Top plate for semiconductor manufacturaing equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820686A (en) * 1993-01-21 1998-10-13 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
US5653808A (en) 1996-08-07 1997-08-05 Macleish; Joseph H. Gas injection system for CVD reactors
KR100660416B1 (ko) 1997-11-03 2006-12-22 에이에스엠 아메리카, 인코포레이티드 개량된 저질량 웨이퍼 지지 시스템
US6048403A (en) * 1998-04-01 2000-04-11 Applied Materials, Inc. Multi-ledge substrate support for a thermal processing chamber
JP2000043302A (ja) 1998-07-30 2000-02-15 Matsushita Electric Ind Co Ltd 熱転写記録装置
JP2000164588A (ja) * 1998-11-30 2000-06-16 Ebara Corp 基板加熱方法及び装置
JP4592849B2 (ja) * 1999-10-29 2010-12-08 アプライド マテリアルズ インコーポレイテッド 半導体製造装置
JP4203206B2 (ja) * 2000-03-24 2008-12-24 株式会社日立国際電気 基板処理装置
JP2002151412A (ja) 2000-10-30 2002-05-24 Applied Materials Inc 半導体製造装置
JP2003045806A (ja) * 2001-07-27 2003-02-14 Shin Etsu Handotai Co Ltd 気相成長装置および半導体ウェーハの製造方法
JP5038073B2 (ja) 2007-09-11 2012-10-03 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548772B (zh) * 2013-10-02 2016-09-11 紐富來科技股份有限公司 半導體製造裝置以及半導體製造方法

Also Published As

Publication number Publication date
US8999063B2 (en) 2015-04-07
TW201003835A (en) 2010-01-16
KR101086973B1 (ko) 2011-11-29
JP2009270143A (ja) 2009-11-19
KR20090115663A (ko) 2009-11-05
US20090272323A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
TWI396250B (zh) 晶座、半導體製造裝置及半導體製造方法
JP4798163B2 (ja) エピタキシャル成長用サセプタ
JP2010129764A (ja) サセプタ、半導体製造装置および半導体製造方法
US9127374B2 (en) Epitaxial growth method
US7699604B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
KR101885747B1 (ko) 개선된 웨이퍼 캐리어
JP5038073B2 (ja) 半導体製造装置および半導体製造方法
TWI479571B (zh) 半導體裝置之製造裝置及製造方法
US9150981B2 (en) Manufacturing apparatus and method for semiconductor device
TW200905776A (en) Vapor phase growth apparatus and vapor phase growth method
JP5443096B2 (ja) 半導体製造装置および半導体製造方法
JP5513578B2 (ja) サセプタ、半導体製造装置及び半導体製造方法
JP5432608B2 (ja) 半導体製造方法および半導体製造装置
JP4933409B2 (ja) 半導体製造装置および半導体製造方法
JP5271648B2 (ja) 半導体製造方法および半導体製造装置
KR101237091B1 (ko) 반도체 제조 방법
JP5134311B2 (ja) 半導体製造装置および半導体製造方法
JP2010074037A (ja) サセプタ、半導体製造装置および半導体製造方法
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
JP2019117857A (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2008066559A (ja) 半導体製造方法及び半導体製造装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees