JP2015506588A - サセプタ - Google Patents

サセプタ Download PDF

Info

Publication number
JP2015506588A
JP2015506588A JP2014552123A JP2014552123A JP2015506588A JP 2015506588 A JP2015506588 A JP 2015506588A JP 2014552123 A JP2014552123 A JP 2014552123A JP 2014552123 A JP2014552123 A JP 2014552123A JP 2015506588 A JP2015506588 A JP 2015506588A
Authority
JP
Japan
Prior art keywords
susceptor
holes
pattern
wafer
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014552123A
Other languages
English (en)
Inventor
カン、ユジン
ク、ヨンス
カン、スクジュン
Original Assignee
エルジー シルトロン インコーポレイテッド
エルジー シルトロン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー シルトロン インコーポレイテッド, エルジー シルトロン インコーポレイテッド filed Critical エルジー シルトロン インコーポレイテッド
Publication of JP2015506588A publication Critical patent/JP2015506588A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明のサセプタは第1領域に配置された複数個の孔と第2領域に配置された複数個の孔を含む。前記第1及び第2領域は工程が行われる半導体素子の少なくとも一部分と対応する位置でオーバーラップされる。前記第1領域に配置された孔は第1パターンに形成され、前記第2領域に配置された孔は前記第1パターンと異なってもよい第2パターンに形成される。前記第1及び第2パターンは、例えば、大きさ、配置、間隔、位置及び/又は孔の密度が互いに異なるように形成される。【選択図】図3

Description

本発明は、サセプタに関するものである。
半導体ウェハは様々な技術で製作される。一つの方法として、チョクラルスキ方法によって成長された円筒状のインゴットを切断機を利用してディスク状に薄く切断した後、表面を化学的機械的方法で研磨する。
チョクラルスキ方法を介して成長させる単結晶シリコーンウェハの表面に結晶方向(crystal orientation)に合わせて高純度の結晶層を形成する工程をエピタクシャル成長法(epitaxial growth)又はエピタクシャル(epitaxial)法といい、このように形成された層をエピタクシャル層(epitaxial layer)又はエピ層(epi−layer)という。前記エピ層が提供されるウェハをエピタクシャルウェハという。ある種のエピタクシャル法は高温環境を造成する反応器によって行われる。前記反応器の内部にサセプタが設けられ、前記サセプタにウェハが置かれてエピ層が成長される。
エピタクシャル法の進行中には望まない多様な現象が発生する恐れがある。例えば、ポリッシュドウェハに含まれているn型又はp型のイオンがウェハの上側とサセプタの間に移動してウェハの枠部分に望まない状態で集中的にドーピングされる。このような問題点をオートドーピング(auto doping)現象という。また、別の欠点は洗浄ガスによって自然酸化膜がウェハから完全に除去されていないことに関する。このウェハの後面領域ではエピタクシャル蒸着の間に反応ガスが蒸着されるヘイロ(halo)現象が発生する。
上述したようなオートドーピング現象及びヘイロ現象はウェハの品質及び半導体チップの品質に多くの影響を及ぼす。
別の欠点は、チップ作成の間の熱源から発生する熱に関する。この熱はウェハの局部的な位置に熱ストレスを発生させる。前記熱ストレスによってスリップ転位(slip dislocation)が発生し後面に表面が粗くなる現象が発生する恐れがあるため、ウェハのナノ品質が悪化する。また、熱ストレスが大きい領域は素子工程で不良に繋がる問題点がある。
サセプタの別の欠点は、使用の間の摩耗に関する。より具体的には、ウェハが加熱工程の間にサセプタに置かれているため、サセプタが摩擦によって摩耗することがある。サセプタに形成された炭化ケイ素コーティング層のわずかな部分が摩擦によって損なわれたとしても、サセプタは新しいものに取り替えられるべきである。そうしないと、黒鉛などのサセプタから取り除かれた材料がエピタキシャル反応器に悪影響を与えるおそれがある。これはエピタキシャル反応器の動作コストを増加させる。
本発明は、エピタクシャル工程の進行中にオートドーピング現象、ヘイロ現象をなくすか減らして熱ストレスによる問題点を改善するサセプタを提案することを目的とする。
本発明による一実施例は、第1領域に提供される複数の第1形態の孔と、第2領域に提供される複数の第2形態の孔と、を含み、前記第1形態の孔は第1パターンに形成され、前記第2形態の孔は第2パターンに形成され、前記第1及び第2パターンは互いに異なり、前記第1及び第2領域は工程が行われる半導体素子の少なくとも一部分と対応する位置でオーバーラップされるサセプタであることを特徴とする。前記第1及び第2形態の孔は同じ平面上で整列される。
第1パターンに形成された第1形態の孔と第2パターンに形成された第2形態の孔は互いに異なる大きさに形成されてもよく、第1パターンに形成された第1形態の孔と第2パターンに形成された第2形態の孔は互いに異なる間隔を有するように整列されてもよい。
前記第1領域は前記サセプタの中心から第1距離を有し、前記第2領域は前記サセプタの中心から第2距離を有し、前記第1距離は前記第2距離と異なってもよく、一実施例において前記第1距離は前記第2距離より大きくてもよい。また、前記第1パターンは前記第2パターンと異なってもよく、前記第1及び第2パターンは円形パターンであってもよい。
追加的に、前記サセプタは前記第1及び第2形態の孔の上部に位置する第1表面、前記第1又は第2形態の孔を少なくとも一つ含む第2表面を含み、前記第2表面は第1平面に置かれ、前記第2表面は前記第1平面とは異なる第2平面に置かれる。また、前記第1及び第2表面の間に位置する第3表面を含み、前記第3表面は前記第1及び第2表面とは異なる方向を有する。
また、前記第3表面の少なくとも一部分は前記工程が行われる半導体素子の前記少なくとも一部分と隣接するように位置する。前記第3表面は前記第1又は第2表面のうち少なくともいずれか一つに対して傾斜する。前記第3表面は前記第1又は第2表面のうち少なくともいずれか一つに対して垂直に形成される。前記第3表面は少なくとも一つの段を含む。また、リフトピンが収容される少なくとも一つ以上の第3形態の孔を更に含み、前記半導体素子のうち前記少なくとも一部分はウェハである。
他の実施例として、半導体素子の少なくとも一部分を製造する方法として、サセプタを含む工程装置を提供するステップと、前記サセプタの上部にウェハを配置するステップと、前記ウェハとサセプタを含む前記工程装置にガスを注入するステップと、を含み、前記サセプタは第1領域に配置された複数個の第1形態の孔と第2領域に配置された複数個の第2形態の孔を含み、前記第1形態の孔は第1パターンで提供され、前記第2形態の孔は第2パターンで提供され、前記第1パターンは前記第2パターンとは異なり、前記第1及び第2領域は前記半導体素子の前記少なくとも一部分と対応する位置でオーバーラップされる。
前記半導体素子の前記少なくとも一部分はウェハを含み、前記ガスは排出ガス又は洗浄ガスであり、前記第1及び第2形態の孔は同じ平面上に位置し、前記第1パターンに形成された第1形態の孔と前記第2パターンに形成された第2形態の孔は互いに異なる大きさ又は互いに異なる間隔を有し、又は大きさと間隔の両方とも異なってもよい。
一実施例によると、オートドーピング現象とヘイロ現象を防止することができる。そして、熱ストレスによる損傷も防止される。そして、半導体素子の品質が向上され、半導体素子の生産歩留が増加される。特に、ウェハのエッジ部に加えられる熱ストレスが減少されて素子の歩留が増加される。また、前記素子を利用した半導体チップの価格競争力が向上される。ウェハの直径として300mmが主に使用される現在の傾向と、ウェハの直径が次第に増えていく傾向に応じてオートドーピングとヘイロ現象及びエッジストレスも同じく増加しつつある。よって、本発明は産業的利用可能性がある。
実施例によるエピタクシャル反応器の概念図である。 図1の反応器のサセプタを示す図である。 実施例によるサセプタの別の図である。 実施例によるサセプタの別の図である。 実施例による実験例とそれに対する比較例を比較する図である。 実施例による半導体素子を製造する方法を示す図である。
図1は、実施例によるエピタクシャル反応器の概念を簡略に表現した図である。図1を参照すると、エピタクシャル反応器はリフトピン1と、リフトピン支持軸2と、ブレード5とを有する。ブレード5はウェハ6を反応器内に引き入れるか引き出す。前記ブレード5を引き出す際にリフトピン支持軸2は前記リフトピン1を持ち上げてウェハ6を下側から支持する。前記リフトピン1は支持を改善するように互いに離隔される位置に複数個設けられる。
反応器が動作する際にウェハ6がサセプタ3上に配置され、前記ウェハは前記サセプタによってまたは前記サセプタを介して熱せられる。サセプタ支持軸4は前記サセプタを昇降させながら下側で支持する。前記ブレード5が退けられると、リフトピン1が下がり、サセプタ支持軸4によって支持されるサセプタ3が上がってウェハ6はサセプタ3の上に置かれるようになる。次にはサセプタが加熱される過程及びガスが供給される過程などを介して単結晶膜を成長させる一連の過程が行われる。
図2は、実施例によるサセプタとウェハの位置関係を示す図である。図2を参照すると、前記サセプタ3は下側に陥入される内側にポケット又は陥入部が設けられ、ウェハ6は前記陥入部内に配置される。前記ウェハ6は前記サセプタ3の上面に置かれる。前記サセプタには前記リフトピン1が昇降可能であるようにリフトピン孔31が設けられる。
これらの特徴に加えて、前記サセプタ3はサセプタ3の下側にガスなどの移動を自由にする機能などを行うようにするために孔32,33が設けられている。前記孔は、サセプタ3の内側に形成される第2形態の孔32とサセプタ3の外側に形成される第1形態の孔で区分される。前記孔32,33は円形で提供されてもよいが、多角形に制限されない別の形状で提供されてもよい。
前記第2形態の孔32は全体のサセプタの構造から見ると相対的にサセプタ3の内側に設けられる孔であって、ウェハの内側部分に主に影響を及ぼす。前記第1形態の孔33は全体のサセプタの構造から見るとサセプタの外側に設けられる孔であって、ウェハのエッジ部に影響を及ぼす。前記第2形態の孔32及び前記第1形態の孔33の構造について詳細に説明する。
図3は、実施例によるサセプタの別の図である。図3を参照すると、サセプタ3には膜が成長されるウェハが安着される。前記サセプタ3には前記ウェハが安着される部分として下側に陥入される陥入部8が設けられる。前記陥入部8の内側には第2形態の孔32が設けられ、外側には第1形態の孔33が設けられる。ここで、前記第2形態の孔が設けられる領域は第2領域、第1形態の孔が設けられる領域は第1領域と称する。
前記孔32,33は、前記孔32,33を介して工程ガス(例えば洗浄ガス、排出ガスなど)流動を円滑にしながらもランプからウェハのエッジ部に加えられる熱による直接影響を抑制する役割をする。こうしてオートドーピング現象及びヘイロ現象を抑制しながらもエッジストレスを低減することができる。
図4は、実施例によるサセプタの別の図である。図4を参照して前記孔32,33の形状及び配置状態について詳細に説明する。前記第2形態の孔32は所定間隔でサセプタ3の内部に多数個設けられている。こうしてウェハ6とサセプタ3の内側部分の間から多様なガスが容易に外部に排出されるか、前記ウェハ6と前記サセプタ3の内側部分の間に容易に拡散されるようにする。
前記第1形態の孔33は前記第2形態の孔32が提供される外側に設けられている。こうしてサセプタの外側の部分にガスを排出することができる。前記第1形態の孔33はサセプタ3の外側の部分に設けられる孔であって、サセプタ3の中心を基準にウェハ6全体の半径に対比して98%の半径R2から92%の半径R1領域に設けられる。R1及びR2の値は別の実施例では異なってもよい。前記第1形態の孔33が提供される外側領域には孔が形成されなくてもよい。前記孔が形成されない領域は第3領域といえる。
前記第1形態の孔33はサセプタ3の外郭部の実質的に円形の線に対応する、単一又は2つ以上の半径方向距離を有する円形のパターンで提供される。例えば、第1の仮想の輪状の線は、中心から第1の半径方向距離に位置する第1の複数の第1形態の孔33を通り、第2の仮想の輪状の線は、中心から第2の半径方向距離に位置する第2の複数の第1形態の孔33を通る。追加の円形の線に沿った孔が提供されてもよい。
別の実施例では、前記第1形態の孔は提供された円形のパターンとは異なるパターンに配置される。例えば、前記第1形態の孔33が半径R1から半径R2までの領域に配置される。また、前記半径R1から半径R2までの領域の内部で前記第1形態の孔33はサセプタの中心からの距離が互いに異なる複数の孔の線に沿って配置され、ウェハ6のエッジ部に加えられるストレス(例えば熱ストレス)がより効果的にコントロールされる。
図4に示されたように、第1形態の孔33が前記ウェハ6の外郭から所定の距離(例えば、ウェハ6の半径を基準に2%乃至8%)内側に提供される。このことは、第1形態の孔33がウェハにオーバーラップすることを可能にし(例えば、いかなる孔も、ウェハに対してオーバーラップしない関係にある位置にあることを防止する)、このことは、前記ウェハが前記サセプタ3の陥入部に正確に位置合わせされていない場合でも成り立つ。
言い換えると、図4に示されたように少なくともR3〜R2の領域が存在するようにするのである。また、R3〜R2の前記領域には、ウェハ6の最も外郭部分では熱源からの熱が直接照査されないようにし、熱ストレスによる影響を減らすための目的もある。
また、前記第1形態の孔33を介してガスの流動作用を円滑に起こすことは既に説明したとおりである。例えば、直径300mmのウェハのエピタクシャル膜の成長に使用されるウェハの場合、第1形態の孔33はサセプタの中心から138mmより大きくて148mm以下の範囲内に形成される。
前記第2形態の孔32は前記第1形態の孔33が形成される内側(例えば、半径R1の内側領域)に提供されており、サセプタ3の内側領域でのガス流動が円滑に起こるようにしている。一方、前記第2形態の孔32と前記第1形態の孔33はその直径が互いに異なる。一例では、前記第2形態の孔32の直径D1は0.9〜1mmである。別の実施例では、孔32と孔33は互いに異なる大きさであっても同じ大きさであってよい。
これは、直径が大きすぎると熱源からの熱が直接的にウェハに影響を及ぼすようになり、孔32の直径が小さすぎると孔の加工が難しいだけでなく孔の内部に対するコーティングが効率的に行われずにサセプタに対する使用年限の縮小及び/又はウェハの不良品の増加の原因になるためである。
前記第1形態の孔33の直径は前記第2形態の孔32の直径に比べて55〜88%の水準である。これは、第1形態の孔33を第2形態の孔より小さくすることによって熱源からの熱がウェハ6に及ぼす影響が更に少なくなるようにすることで、ウェハ6のエッジ部分に集中される熱ストレスを更に減らすための目的もある。
孔の大きさを定める際には、相反する考慮事項が発生する。例えば、前記第1形態の孔33の直径が小さすぎると、加工の難しさ、ガス流動の難しさ、コーティングの難しさがあるため好ましくない。同じく大きすぎるとウェハに対する熱源からの熱の緩和効果が十分ではない問題点がある。このような結論として、限定されない例として、前記第1形態の孔33の直径D2は8.8mm〜7.2mmであることが好ましい。
一方、図面に提示される第1形態の孔32、第2形態の孔33間の距離及び配置状態は実施例ごとに異なり得る。例えば、同じ種類の孔の間の距離は互いに均等に設けられてもよいが、他の実施例では互いに異なってもよい。及びに、同じ種類の孔が配置される密度は、サセプタ3の全体領域に対して一定であってもよく、異なってもよい。
一つ又はそれ以上の実施例で工程が実施される間、ガスは様々な方法で孔に引き入れられる。例えば、ウェハは薄いが完全に平坦でないことがある。このような場合、ウェハ内の起伏は、工程ガス(排出ガス、洗浄ガスなど)を孔を介して引き入れてウェハの下に流れさせる空間を生成させる。
また、熱源から生成される熱はウェハを一時的に変形させ、それによって空間が発生し、ガスが下にある孔から流入可能となる。
また、サセプタは部分的に又は全体的に湾曲する。これはウェハの底表面とサセプタとの間に空間を形成するようになり、前記空間はガスがサセプタの孔を介して引き入れられるようにする。
また、ウェハの広さはサセプタの広さと一致しなくてもよい。よって、縁周辺に沿って形成された孔はウェハによって覆われなくてもよく、ガスが孔を介して引き入れられてもよい。
オートドーピング又は他の不均衡要素が制御される。例えば、孔を通過するイオン又はドーパントを制御することで、ウェハの一部領域に過度にドーピングされることを防止することができる。
図5は、実施例によって実験を行った実験例とそれに対する比較例を比較する図である。図5を参照すると、シリコーンインゴットの製造過程が異なる2つの場合とサセプタが異なる2つの場合であって、全体に4つの場合で実験を行った例である。
比較例では、2つとも第1形態の孔をウェハの半径対比92%以内である85%の位置にし、第1形態の孔と第2形態の孔を同じ大きさである1.00mmにした場合である。実験例では2つとも第1形態の孔をウェハの半径対比93%にし、第1形態の孔を0.89mmにし、第2形態の孔を1.00mmにした場合である。実験条件は下記表1に示したように分けられる。
Figure 2015506588
上述した実験の結果、実験例の場合にはウェハから形成される素子で不良率(bad cell fraction(%))が減って素子の生産歩留が向上されることを確認することができた。これはオートドーピング現象及びヘイロ現象を防止するだけでなく、エッジ熱ストレスによる問題点を解決して素子段階での問題が減ることを示すといえる。詳しくは、比較例ではそれぞれ2.33%、4.05%の不良率を示すことに対し、実験例では2.2%、2.61%の不良率を示している。
図6は、半導体素子の少なくとも一部分を製造する方法を示す図であり、前記一部分は前記素子のために使用するウェハ又は基板を含む。前記素子は半導体技術を使用して製造されたプロセッサ、メモリ、バス構造、発光エミッタ及び任意の素子であってもよい。
前記方法はサセプタを含む工程装置を提供することを含む(ブロック601)。前記工程装置は半導体工程を行うためにウェハを準備する目的でウェハの近くに排出ガスを注入する工程チェンバーであってもよい。また、前記工程チェンバーには、排出及び/又は別の形態の工程が行われる前又は後のステップで、ウェハを洗浄する目的で洗浄ガスが注入されてもよい。
第2工程では前記サセプタの上にウェハを配置するステップを含む(ブロック602)。これは例えば、サセプタ上にウェハを配置させるためにロボットアーム又はブレードを介して行われる。例えば、図2のように前記ブレードはウェハを孔が位置するサセプタの凹んだ領域に位置させる。
第3工程ではウェハとサセプタを含む工程チェンバーにガスを注入するステップを含む(ブロック603)。前記ガスは例えば、以前に言及したガスであるか他のガスであってもよく、前記サセプタは記載されたいかなる実施例にも全て適用可能である。
前記サセプタの内側の部分から下側に凹む部分は、傾斜するか垂直な壁を有すると示されている。傾斜する場合、縁部分から急に傾斜するしてもよく、緩慢に傾斜してもよい。しかし、そのような形態に制限されずに段差を成す形状に設けられてもよい。また、前記リフトピンが置かれる位置は前記第2形態の孔32が配置されるところであると説明されているが、それに限ることなく第1形態の孔33が配置されるところに設けられてもよい。前記リフトピンの位置はエピタクシャル反応器の仕様及び形態によるものである。
前記実施例による前記孔の大きさと孔の位置及び配置は、変更されるか選択的に組み合わされて新しい実施例を形成してもよい。例えば、孔の大きさは実施例で説明したようにサセプタの外側に置かれる孔の大きさが内側に置かれる孔の大きさより小さく形成されるようにし、孔の位置は実施例に提示されるような構成を有しなくてもよい。例えば、前記第1形態の孔と第2形態の孔が、同じ列(例えば円周線)上で交互に現れるか、第1形態の列と第2の形態の列が交互に現れるように配置されてもよい。
図において、孔は、ウェハの縁部に同じ全体形状が続くようなパターンで配置される。例えば、孔は中央からの半径距離が異なる円周経路に沿って配置され、ウェハの外周縁部もまた円周状である。別の実施例では、ウェハの縁部の形状と孔のパターンが異なっていてもよい。
一方、第1形態の孔と第2形態の孔の、孔が提供される密度、孔の形状、孔がサセプタを通過する全体勾配のうち少なくとも1つは等しくても異なっていてもよい。その勾配角の変化を制御することで、第2形態の孔と第1形態の孔の大きさ及び位置を制御することによって得られる効果に相応する効果を得ることができる。
また、実施例では2つの形態の孔として提案されているが、異なる大きさ、形状、密度、勾配角、配置パターン、及び/又はサセプタの中心からの半径距離を有する3つ以上の形態の孔が含まれてもよい。
また、いくつかの図面において第1形態の孔と第2形態の孔は円形であると提示しているが、それと同じ形態に制限されずに多角形、ランダム、あるいはその他のパターンであっても構わない。
少なくとも一つの実施例において、陥入部は傾斜するか段を成す壁で形成されてもよく、ウェハの周辺縁部はウェハがサセプタ内でサセプタの上側表面の下の位置に配置されることによって前記傾斜するか段を成す壁と接触されてもよい。このような方式で動く際には前記第1形態及び第2形態の孔の間には空間が形成され、ウェハの下側の表面は工程中にガスが孔を出るか又は熱が孔を通ることを可能にする通路となる。
代替として、陥入部が傾斜するか段を成す壁を有する場合であっても、ウェハは孔の上に直接置かれてもよい。これと同じ代替例は、例えば、陥入部の壁が図2のように垂直方向に延びる場合にも達成可能である。
一実施例によると、オートドーピング現象とヘイロ現象を防止することができる。そして、熱ストレスによる損傷も防止することができる。
そして、半導体素子の品質を向上させ、半導体素子の生産歩留が増加する。特に、ウェハのエッジ部に加えられる熱ストレスが減少して素子の歩留が増加する。また、前記素子を利用した半導体チップの価格競争力が向上する。現在はウェハの直径が300mmであるものが主に使用されている。また、ウェハの直径が次第に増えるか変化する傾向にあるため、本実施例を介してオートドーピングとヘイロ現象及びストレスを防止することができ、本実施例を産業上の観点から望ましいものとする。
本発明による一実施例は、第1領域に提供される複数の第1形態の孔と、第2領域に提供される複数の第2形態の孔と、を含み、前記第1形態の孔は第1パターンに形成され、前記第2形態の孔は第2パターンに形成され、前記第1及び第2パターンは互いに異なり、前記第1及び第2領域は工程が行われる半導体素子の少なくとも一部分と対応する位置でオーバーラップされるサセプタであることを特徴とする。前記第1及び第2形態の孔は同じ平面上で整列される。
第1パターンに形成された第1形態の孔と第2パターンに形成された第2形態の孔は互いに異なる大きさに形成されてもよく、第1パターンに形成された第1形態の孔と第2パターンに形成された第2形態の孔は互いに異なる間隔を有するように整列されてもよい。
前記第1領域は前記サセプタの中心から第1距離を有し、前記第2領域は前記サセプタの中心から第2距離を有し、前記第1距離は前記第2距離と異なってもよく、一実施例において前記第1距離は前記第2距離より大きくてもよい。また、前記第1パターンは前記第2パターンと異なってもよく、前記第1及び第2パターンは円形パターンであってもよい。
追加的に、前記サセプタは前記第1及び第2形態の孔の上部に位置する第1表面、前記第1又は第2形態の孔を少なくとも一つ含む第2表面を含み、前記第2表面は第1平面に置かれ、前記第2表面は前記第1平面とは異なる第2平面に置かれる。また、前記第1及び第2表面の間に位置する第3表面を含み、前記第3表面は前記第1及び第2表面とは異なる方向を有する。
また、前記第3表面の少なくとも一部分は前記工程が行われる半導体素子の前記少なくとも一部分と隣接するように位置する。前記第3表面は前記第1又は第2表面のうち少なくともいずれか一つに対して傾斜する。前記第3表面は前記第1又は第2表面のうち少なくともいずれか一つに対して垂直に形成される。前記第3表面は少なくとも一つの段を含む。また、リフトピンが収容される少なくとも一つ以上の第3形態の孔を更に含み、前記半導体素子の前記少なくとも一部分はウェハである。
他の実施例として、半導体素子の少なくとも一部分を製造する方法として、サセプタを含む工程装置を提供するステップと、前記サセプタの上部にウェハを配置するステップと、前記ウェハとサセプタを含む前記工程装置にガスを注入するステップと、を含み、前記サセプタは第1領域に配置された複数個の第1形態の孔と第2領域に配置された複数個の第2形態の孔を含み、前記第1形態の孔は第1パターンで提供され、前記第2形態の孔は第2パターンで提供され、前記第1パターンは前記第2パターンとは異なり、前記第1及び第2領域は前記半導体素子の前記少なくとも一部分と対応する位置でオーバーラップされる。
前記半導体素子の前記少なくとも一部分はウェハを含み、前記ガスは排出ガス又は洗浄ガスであり、前記第1及び第2形態の孔は同じ平面上に位置し、前記第1パターンに形成された第1形態の孔と前記第2パターンに形成された第2形態の孔は互いに異なる大きさ又は互いに異なる間隔を有し、又は大きさと間隔の両方とも異なってもよい。
本明細書内の「一実施例」「実施例」などへの言及は、当該実施例に関連して記載された特定の特徴、構造、又は特性が本発明の少なくとも1つの実施例に含まれることを意味するものである。本明細書内の様々な箇所で現れるそのような語句は必ずしもすべて同一の実施例に言及するものとは限らない。さらに、特定の特徴、構造、又は特性が任意の実施例と関連して記載される場合、そのような特徴、構造、又は特性を他の実施例と関連して実施することは当業者の能力の範囲内にあるものであるということが提示される。1つの実施例の特徴は1つ以上の他の実施例の特徴と組み合わせてもよい。
実施例が多数の記述的実施例を参照して記載されていても、本開示の原理の範囲及び範疇内にある多数のその他の変形例及び実施例が、当業者によって考案されることがあることは理解すべきである。より具体的には、開示、図面及び添付の特許請求の範囲の範疇内で構成要素部分及び/又は主題の組み合わせの配置において、様々な変形及び変更が可能である。構成要素部分及び/又は配置の変形及び変更に加えて、代替の使用も当業者には明らかである。
ウェハのエッジ部に加えられる熱ストレスが減少されることで半導体素子の歩留が向上される。よって、前記半導体素子を使用して生産される半導体チップは価格競争力を有する。300mmの直径を有するウェハが主に製作される傾向によってウェハの直径が次第に増加され、オートドーピング、ヘイロ現象及びエッジストレスも同じく増加しつつある。よって、本発明は産業上の利用可能性がある。

Claims (20)

  1. 第1領域に提供される複数の第1形態の孔と、
    第2領域に提供される複数の第2形態の孔と、を含み、
    前記第1形態の孔は第1パターンに形成され、
    前記第2形態の孔は第2パターンに形成され、
    前記第1及び第2パターンは互いに異なり、
    前記第1及び第2領域は工程が行われる半導体素子の少なくとも一部分と対応する位置でオーバーラップされるサセプタ。
  2. 前記第1及び第2形態の孔は同じ平面上で整列される請求項1に記載のサセプタ。
  3. 第1パターンに形成された第1形態の孔と第2パターンに形成された第2形態の孔は互いに異なる大きさに形成される請求項1に記載のサセプタ。
  4. 第1パターンに形成された第1形態の孔と第2パターンに形成された第2形態の孔は互いに異なるように離隔される請求項1に記載のサセプタ。
  5. 前記第1領域は前記サセプタの中心から第1距離を有し、前記第2領域は前記サセプタの中心から第2距離を有し、前記第1距離は前記第2距離と異なる請求項1に記載のサセプタ。
  6. 前記第1距離は前記第2距離より大きい請求項5に記載のサセプタ。
  7. 前記第1パターンは前記第2パターンと異なる請求項1に記載のサセプタ。
  8. 前記第1及び第2パターンは円形パターンである請求項1に記載のサセプタ。
  9. 前記第1及び第2形態の孔の上部に位置する第1表面、前記第1又は第2形態の孔を少なくとも一つ含む第2表面を含み、前記第2表面は第1平面に置かれ、前記第2表面は前記第1平面とは異なる第2平面に置かれる請求項1に記載のサセプタ。
  10. 前記第1及び第2表面の間に位置する第3表面を含み、前記第3表面は前記第1及び第2表面とは異なる方向を有する請求項9に記載のサセプタ。
  11. 前記第3表面の少なくとも一部分は前記工程が行われる半導体素子の前記少なくとも一部分と隣接するように位置する請求項10に記載のサセプタ。
  12. 前記第3表面は前記第1又は第2表面のうち少なくともいずれか一つに対して傾斜する請求項10に記載のサセプタ。
  13. 前記第3表面は前記第1又は第2表面のうち少なくともいずれか一つに対して垂直に形成される請求項10に記載のサセプタ。
  14. 前記第3表面は少なくとも一つの段を含む請求項10に記載のサセプタ。
  15. リフトピンが収容される少なくとも一つ以上の第3形態の孔を更に含む請求項1に記載のサセプタ。
  16. 前記半導体素子のうち前記一部分はウェハである請求項1に記載のサセプタ。
  17. 半導体素子の少なくとも一部分を製造する方法であって、
    サセプタを含む工程装置を提供するステップと、
    前記サセプタの上部にウェハを配置するステップと、
    前記ウェハとサセプタを含む前記工程装置にガスを注入するステップと、を含み、
    前記サセプタは第1領域に配置された複数個の第1形態の孔と第2領域に配置された複数個の第2形態の孔を含み、
    前記第1形態の孔は第1パターンに提供され、
    前記第2形態の孔は第2パターンに提供され、
    前記第1パターンは前記第2パターンとは異なり、前記第1及び第2領域は前記半導体素子の前記少なくとも一部分と対応する位置でオーバーラップされるサセプタ製造方法。
  18. 前記半導体素子の前記少なくとも一部分はウェハを含む請求項17に記載のサセプタ製造方法。
  19. 前記ガスは排出ガス又は洗浄ガスである請求項17に記載のサセプタ製造方法。
  20. 前記第1及び第2形態の孔は同じ平面上に位置し、前記第1パターンに形成された第1形態の孔と前記第2パターンに形成された第2形態の孔は互いに異なる大きさ又は互いに異なる間隔を有し、又は大きさと間隔の両方とも異なる請求項17に記載のサセプタ製造方法。
JP2014552123A 2012-01-13 2013-01-08 サセプタ Pending JP2015506588A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0004219 2012-01-13
KR1020120004219A KR101339591B1 (ko) 2012-01-13 2012-01-13 서셉터
PCT/KR2013/000123 WO2013105766A1 (en) 2012-01-13 2013-01-08 Susceptor

Publications (1)

Publication Number Publication Date
JP2015506588A true JP2015506588A (ja) 2015-03-02

Family

ID=48779091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014552123A Pending JP2015506588A (ja) 2012-01-13 2013-01-08 サセプタ

Country Status (6)

Country Link
US (1) US20130180446A1 (ja)
EP (1) EP2803080A4 (ja)
JP (1) JP2015506588A (ja)
KR (1) KR101339591B1 (ja)
TW (1) TW201332055A (ja)
WO (1) WO2013105766A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184734A (ja) * 2015-03-25 2016-10-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated エピタキシャル成長装置用のチャンバ構成要素
JP2021057372A (ja) * 2019-09-27 2021-04-08 株式会社Screenホールディングス 基板処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014928B1 (ko) * 2018-01-18 2019-08-27 에스케이실트론 주식회사 서셉터 및 이를 포함하는 기상 증착 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
JP2003532612A (ja) * 2000-11-29 2003-11-05 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
JP2008105914A (ja) * 2006-10-27 2008-05-08 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウエーハの製造方法及びエピタキシャルシリコンウエーハ
US20100107974A1 (en) * 2008-11-06 2010-05-06 Asm America, Inc. Substrate holder with varying density

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046966A1 (fr) * 2001-11-30 2003-06-05 Shin-Etsu Handotai Co., Ltd. Suscepteur, dispositif de croissance de phase gazeuse, dispositif et procede de fabrication de plaquette epitaxiale, et plaquette epitaxiale
US20050000449A1 (en) * 2001-12-21 2005-01-06 Masayuki Ishibashi Susceptor for epitaxial growth and epitaxial growth method
JP5156446B2 (ja) * 2008-03-21 2013-03-06 株式会社Sumco 気相成長装置用サセプタ
KR20100127681A (ko) * 2009-05-26 2010-12-06 주식회사 실트론 에피택셜 웨이퍼 제조 장치의 서셉터
JP2010278196A (ja) 2009-05-28 2010-12-09 Renesas Electronics Corp 基板保持治具
KR20110087440A (ko) * 2010-01-26 2011-08-03 주식회사 엘지실트론 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532612A (ja) * 2000-11-29 2003-11-05 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
JP2005515630A (ja) * 2001-12-21 2005-05-26 三菱住友シリコン株式会社 エピタキシャル成長用サセプタおよびエピタキシャル成長方法
JP2008277795A (ja) * 2001-12-21 2008-11-13 Sumco Corp エピタキシャル成長用サセプタ
JP2008105914A (ja) * 2006-10-27 2008-05-08 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウエーハの製造方法及びエピタキシャルシリコンウエーハ
US20100107974A1 (en) * 2008-11-06 2010-05-06 Asm America, Inc. Substrate holder with varying density

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184734A (ja) * 2015-03-25 2016-10-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated エピタキシャル成長装置用のチャンバ構成要素
JP2021057372A (ja) * 2019-09-27 2021-04-08 株式会社Screenホールディングス 基板処理装置
JP7325283B2 (ja) 2019-09-27 2023-08-14 株式会社Screenホールディングス 基板処理装置

Also Published As

Publication number Publication date
KR101339591B1 (ko) 2013-12-10
WO2013105766A1 (en) 2013-07-18
KR20130083565A (ko) 2013-07-23
TW201332055A (zh) 2013-08-01
EP2803080A1 (en) 2014-11-19
US20130180446A1 (en) 2013-07-18
EP2803080A4 (en) 2015-08-12

Similar Documents

Publication Publication Date Title
JP4798163B2 (ja) エピタキシャル成長用サセプタ
CN107851560B (zh) 基座、外延生长装置、及外延晶圆
TWI606544B (zh) Semiconductor substrate supporting base for vapor phase growth, epitaxial wafer manufacturing apparatus, and epitaxial wafer manufacturing method
JP6153931B2 (ja) サセプタ
WO2007091638A1 (ja) サセプタおよびエピタキシャルウェハの製造装置
JP4868503B2 (ja) エピタキシャルウェーハの製造方法
JP5347288B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2004119859A (ja) サセプタ、半導体ウェーハの製造装置及び製造方法
JP2015506588A (ja) サセプタ
JP3541838B2 (ja) サセプタ、エピタキシャルウェーハの製造装置および製造方法
JP2010147080A (ja) 気相成長用サセプタ及び気相成長装置並びにエピタキシャルウェーハの製造方法
KR102401504B1 (ko) 리프트 핀, 이를 포함하는 웨이퍼의 가공 장치 및 웨이퍼의 제조방법
JP2004063865A (ja) サセプタ、気相成長装置およびエピタキシャルウェーハの製造方法
WO2020071308A1 (ja) サセプタ
KR20130083567A (ko) 서셉터 및 에피택셜 반응기
KR101339534B1 (ko) 서셉터
JP2013191889A (ja) シリコンエピタキシャルウェーハ
JP5144697B2 (ja) サセプタ、エピタキシャルウェーハの製造装置、およびエピタキシャルウェーハの製造方法
US20240006225A1 (en) Susceptor for epitaxial processing and epitaxial reactor including the susceptor
KR101259006B1 (ko) 웨이퍼 제조장치의 서셉터
KR20180126805A (ko) 서셉터 지지대 및 그를 구비한 에피택셜 반응기
KR101354784B1 (ko) 서셉터
KR20130083319A (ko) 서셉터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110