JP2005515630A - エピタキシャル成長用サセプタおよびエピタキシャル成長方法 - Google Patents

エピタキシャル成長用サセプタおよびエピタキシャル成長方法 Download PDF

Info

Publication number
JP2005515630A
JP2005515630A JP2003560968A JP2003560968A JP2005515630A JP 2005515630 A JP2005515630 A JP 2005515630A JP 2003560968 A JP2003560968 A JP 2003560968A JP 2003560968 A JP2003560968 A JP 2003560968A JP 2005515630 A JP2005515630 A JP 2005515630A
Authority
JP
Japan
Prior art keywords
susceptor
epitaxial growth
bottom wall
hole
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003560968A
Other languages
English (en)
Other versions
JP4285240B2 (ja
Inventor
昌幸 石橋
ジョン・エフ・クルーガー
敬幸 土肥
大造 堀江
孝 藤川
Original Assignee
三菱住友シリコン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱住友シリコン株式会社 filed Critical 三菱住友シリコン株式会社
Publication of JP2005515630A publication Critical patent/JP2005515630A/ja
Application granted granted Critical
Publication of JP4285240B2 publication Critical patent/JP4285240B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45587—Mechanical means for changing the gas flow
    • C23C16/45589—Movable means, e.g. fans
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

エピタキシャル成長装置のサセプタについて、ポケット底壁に形成する複数の円形貫通孔を、円形底壁の中心から半径の１／２の距離より外周領域に配設し、貫通孔の開口面積の総和を底壁面積の０．０５〜５５％とした。または、その外周領域に配設した各貫通孔の開口面積を０．２〜３．２ｍｍ２とし、貫通孔の密度を０．２５〜２５個／ｃｍ２とした。そして、そのポケットに半導体ウェーハを搭載後、サセプタの上面側には原料ガス・キャリアガスを、下面側にはキャリアガスを流しエピタキシャル成長させる。サセプタの外周部では、上面側の原料ガスが各貫通孔を介してサセプタ下面側に流れ込む。その結果、ウェーハ外周部の表面に十分な原料ガスを供給でき、エピタキシャル膜の膜厚の均一化が図れ、オートドープも阻止できる。また、ウェーハ表面のナノトポグラフィを改善できる。かつ、ドーパント濃度を均一化でき、スリップ発生も防止できる。

Description

この発明はエピタキシャル成長用サセプタおよびエピタキシャル成長方法、詳しくは半導体ウェーハの表面にエピタキシャル膜を成長させるために使用されるエピタキシャル成長用サセプタおよびエピタキシャル成長技術に関する。
近年、ＭＯＳデバイス用のシリコンウェーハとして、ドーパントが高濃度に添加された低抵抗率のシリコンウェーハの表面に、ウェーハのドーパント濃度よりも低濃度のドーパントが添加されたエピタキシャルウェーハが用いられている。このエピタキシャルウェーハは、ＭＯＳデバイスのゲート酸化膜の歩留りが向上するとともに、寄生容量低減、ソフトエラーの防止、ゲッタリング能力の向上などの優れた特性を有している。
このエピタキシャルウェーハの製造において、従来から実施されている複数のシリコンウェーハに対して同時にエピタキシャル成長処理するバッチ方式ではシリコンウェーハの大口径化に対応し難くなってきたことから、枚葉式のエピタキシャル成長装置が主に使用されるようになってきた。近年では、直径３００ｍｍ以上のウェーハに対してエピタキシャル成長処理が可能な大口径用のエピタキシャル成長装置も開発されている。
この枚葉式のエピタキシャル成長装置としては、装置へのウェーハの搬入、搬出を行う搬送治具とサセプタ間の移載方式が、ベルヌイチャック方式または搬送治具の昇降方式によりウェーハを移載するタイプと、ウェーハ下面をピン支持してピンの昇降により移載するタイプとの２つに大別される。しかしながら、どちらも基本的には、装置内に水平状態に配された一つのサセプタ上に半導体ウェーハを載置して、周囲に配設された赤外線ランプなどの熱源によってウェーハを高温状態とし、かつサセプタを回転させながら高温状態のウェーハ表面上に反応ガスを流すことにより、ウェーハ表面にエピタキシャル成長させるものである。
以下、図１９〜図２３を参照して、従来手段に係るエピタキシャル成長用サセプタおよびエピタキシャル成長方法について説明する。
図１９は、従来手段に係るエピタキシャル成長装置を模式的に示した断面図である。図２０は、従来手段に係るエピタキシャル成長用サセプタを模式的に示した平面図である。図２１は、従来手段に係る他のエピタキシャル成長用サセプタを模式的に示した断面図である。図２２は、この発明の従来手段に係るエピタキシャル成長用サセプタの使用状態を模式的に示した断面図である。図２３は、この発明の別の従来手段に係るエピタキシャル成長用サセプタの使用状態を模式的に示した平面図である。
図１９〜図２２に示すように、エピタキシャル成長装置（以下、装置）１は、その内部にエピタキシャル膜の形成室（以下、膜形成室）２を有している。この膜形成室２は、上側ドーム３と下側ドーム４とドーム取り付け体５とを備えている。上側ドーム３および下側ドーム４は、石英などの透明な材料から構成され、装置１の上方および下方に複数配置されたハロゲンランプ６により、サセプタ１０およびシリコンウェーハＷが加熱される。
サセプタ１０は、サセプタ回転軸７に連なる支持アーム８によってその下面の外周部が嵌合されて回転する。サセプタ１０は、炭素母材の表面にＳｉＣ膜をコーティングしたものが採用されている。このサセプタ１０は、図２０に示すような円板形状、または、図２１に示すような凹部を有する円板形状で、シリコンウェーハＷの裏面全体を面支持する。この凹部は、シリコンウェーハＷが収納される略円形の底壁と、これを取り囲む側壁とにより形成されるポケット１０ａを構成する。また、サセプタ１０の外周部には、その周方向に向かって１２０度毎に合計３本の貫通孔１０ｂが形成されている。各貫通孔１０ｂには、シリコンウェーハＷを昇降させる昇降ピン９が遊挿されている。昇降ピン９の昇降は、リフトアーム１１により行われる。
ドーム取り付け体５のうち、サセプタ１０と対峙する高さ位置には、ガス供給口１２とガス排出口１３とが対向配置されている。ガス供給口１２からは、膜形成室２内にＳｉＨＣｌ３などのＳｉソースガス（原料ガス）を水素ガス（キャリアガス）で希釈し、それにドーパントを微量混合した反応ガスが、シリコンウェーハＷの表面に対して平行（水平方向）に供給される。この供給された反応ガスは、シリコンウェーハＷの表面を通過してエピタキシャル膜成長後、ガス排出口１３より装置１の外に排出される。
近年、エピタキシャルウェーハにとっては、エピタキシャル層表面での抵抗率の均一分布が、きわめて重要な要求事項になってきた。ところで、このエピタキシャル成長時では、高温のエピタキシャル成長処理が実施されることから、エピタキシャル成長処理中にウェーハ内のドーパントが外方拡散し、外方拡散したドーパントがエピタキシャル膜内に取り込まれる現象、いわゆるオートドープ現象が発生する。このため、形成されたエピタキシャル膜面内において、ドーパント濃度のバラツキを生じ、エピタキシャル膜の外周縁部の抵抗率が低下して面内の抵抗率分布が均一化しない問題が生じていた。特に、シリコンウェーハＷのドーパント濃度より低濃度のエピタキシャル成長を行う場合には、エピタキシャル膜中のドーパント濃度がウェーハ外周部において上昇する現象が見られる。その結果、エピタキシャル膜のドーパント濃度がスペック外となる領域が発生し、デバイスの歩留り低下を招いている。
このオートドープによるエピタキシャル膜面内の抵抗率分布の悪化を防ぐため、通常、ウェーハの裏面あるいはエピタキシャル膜が形成されるウェーハ表面を除く露出面の全体に保護膜がコーティングされたシリコンウェーハを使用することで、シリコンウェーハＷからのオートドープを防止している。オートドープ防止用の保護膜としては、ＣＶＤ法によるシリコン酸化膜が一般的であり、その他、ゲッタリング能を付与するためにウェーハ裏面に形成される多結晶シリコン膜も、オートドープを防止する保護膜として機能する。一般的に、裏面のみが酸化シリコンで覆われている。このウェーハの裏面周縁部は被覆されていないが、小面積故にこの周縁部からの外方拡散は極微小である。
このように、保護膜を有するウェーハを使用することは、オートドープの抑制に有効ではある。
しかしながら、これは、ＣＶＤ装置などの専用設備や追加の処理工程が必要となる。エピタキシャルウェーハにデバイスを作製するデバイス工程の種類によっては、裏面の保護膜を除去したエピタキシャルウェーハの提供を要求される場合もある。この場合には、エピタキシャル成長処理後に保護膜を除去するための研磨やエッチングなどの工程も必要となる。このため、エピタキシャルウェーハがコスト高となり、近年高まる低価格エピタキシャルウェーハの提供の要求を満たすことができない。
しかも、裏面に保護膜が形成されたエピタキシャルウェーハは、エピタキシャル成長中、ウェーハ裏面からほとんど外方拡散によるドーパント放出が行われていないため、裏面側表層部のドーパント濃度が非常に高いエピタキシャルウェーハとなっている。このため、このエピタキシャルウェーハはその裏面の保護膜が除去されて使用されるデバイス工程にあって、高温でのデバイス熱処理時にウェーハ裏面側からドーパントが多量に放出されるという、オートドープが発生し、大きな抵抗率変化を引き起こすという問題もある。
そこで、これらの問題点を解消するものとして、例えば図２３に示すように、サセプタ１０のポケット１０ａの底壁の略全面に多数の貫通孔１０ｃを形成したサセプタ１０を使用し、エピタキシャル成長処理する方法が提案されている。
しかしながら、各貫通孔１０ｃの開口率および開口面積を一定と仮定したとき、このようにポケット底壁の略全面に分散して貫通孔１０ｃが存在する場合には、貫通孔１０ｃの形成領域と非形成領域の温度差により生じるシリコンウェーハＷの表面のナノトポグラフィは大きく劣化する。
また、このポケット底壁の中心位置から半径１／２までの領域は、エピタキシャル成長装置におけるエピタキシャル成長プロセス温度の測定領域である。そのため、この領域に貫通孔１０ｃを形成すると、プロセス温度測定にバラツキを生じ、その結果、エピタキシャル膜にスリップが発生する可能性が高くなる。
一方、前述したように反応ガスはシリコンウェーハＷの表面に対して平行に膜形成室２に供給される（図２２）。そのため、膜形成室２に流れ込んだ反応ガスの一部は、サセプタ１０の外周壁に衝突する。これにより、サセプタ１０の上縁部付近で反応ガスの気流が乱れ、反応ガスがシリコンウェーハＷの外周面と十分に接触し難くなる。その結果、この部分のエピタキシャル膜が表面部分のそれに比べて薄くなるという現象が発生していた。この現象は、シリコンウェーハＷの裏面に、オートドープ防止用の保護膜の有無にかかわらず発生する。
そこで、従来、このエピタキシャル成長工程を通して、エピタキシャル膜の外周部の膜厚の低下を防止する方法が開発されている。具体例を挙げれば、(1) エピタキシャル膜の成長速度を低下させる方法、(2) サセプタ１０の底壁の上面から側壁の上端面までの高さＤを低くする方法などである。この高さＤは、一般的に０．５５〜１．００ｍｍである。
しかしながら、(1) 成長速度を低下させる方法によれば、エピタキシャル膜の成長に長い時間が必要となり、シリコンウェーハＷの生産性の向上を阻害するおそれがあった。また、(2) 上記高さＤを低くすると、搬送中のシリコンウェーハＷが、わずかな振動でもポケット１０ａから飛び出すおそれがあった。
また、従来の貫通孔１０ｃは、その軸線方向をサセプタ１０の底壁の厚さ方向に向けて形成されていた。その結果、輻射熱は、この貫通孔を通り抜け、シリコンウェーハ裏面に直接吸収される。この結果、シリコンウェーハの加熱が不均一となっていた。
この発明は、エピタキシャル膜の膜厚の均一化が図れ、しかもポケットの底壁に形成された複数の貫通孔の形成領域と非形成領域の温度差により生じる半導体ウェーハの表面のナノトポグラフィの劣化を低減することができ、さらにはポケット底壁への貫通孔の形成を原因としたエピタキシャル膜へのスリップの発生を防止することができ、そしてウェーハ裏面からのオートドープの影響を排除し、エピタキシャル膜面内のドーパント濃度の均一性を向上させることができるエピタキシャル成長用サセプタおよびエピタキシャル成長方法を提供することを、その目的としている。
また、この発明は、ウェーハ裏面から放出されるドーパントの排出効果を大きくすることができるエピタキシャル成長用サセプタおよびエピタキシャル成長方法を提供することを、その目的としている。
さらに、この発明は、サセプタ母材に起因したウェーハ汚染を防止することができるエピタキシャル成長用サセプタおよびエピタキシャル成長方法を提供することを、その目的としている。
さらに、この発明は、ウェーハ裏面に保護膜を形成することなく、エピタキシャル成長を行うことで、エピタキシャルウェーハの低コスト化を実現することができるエピタキシャル成長用サセプタおよびエピタキシャル成長方法を提供することを、その目的としている。
さらに、この発明は、デバイス工程での熱処理時に、オートドープが発生しないエピタキシャルウェーハの提供を目的とするものである。
さらに、この発明は、貫通孔の形成部における輻射熱の低下を抑制し、半導体ウェーハの裏面の光沢ムラの発生を抑制することができるエピタキシャル成長用サセプタおよびエピタキシャル成長方法を提供することを、その目的としている。
第１の発明は、略円形の底壁と、これを取り囲む側壁とにより形成されるポケットを有し、このポケットに半導体ウェーハが載置されるエピタキシャル成長用サセプタにおいて、その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、複数の貫通孔の開口面積の総和を、底壁の面積の０．０５〜５５％としたエピタキシャル成長用サセプタである。
略円形とは円形、楕円形またはそれに類似する形状などが挙げられる。また、多角形とは三角形、四角形、五角形またはそれ以上の角形が挙げられる。
半導体ウェーハの種類は限定されない。例えば、シリコンウェーハでもよいし、ガリウム砒素ウェーハでもよい。ＳＯＩウェーハでも、選択的に成長させられたエピタキシャルウェーハでもよい。
複数の貫通孔の開口面積の総和が底壁の面積の０．０５％よりも小さければ、ウェーハ裏面から外方拡散するドーパントを効果的に排出することが困難となる。また、これが５５％を超えると、ウェーハ中心部と外周部との温度差が大きくなりエピタキシャル膜にスリップ転位が発生したり、サセプタ自体の強度が低下してエピタキシャル反応中にサセプタが割れるなどの問題がある。
この第１の発明によれば、複数の貫通孔を、底壁の中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、これらの貫通孔の開口面積の総和を底壁の面積の０．０５〜５５％としたので、エピタキシャル膜の膜厚の均一化が図れ、しかもポケットの底壁に形成された複数の貫通孔の形成領域と非形成領域の温度差により生じる半導体ウェーハの表面のナノトポグラフィの劣化を低減することができる。また、このポケット底壁への貫通孔の形成を原因としたスリップの発生を防止することができる。さらには、ウェーハ裏面からオートドープの影響が現れる半導体ウェーハにおいて、このオートドープの影響を排除し、エピタキシャル膜面内のドーパント濃度の均一性を向上させることも可能となる。
第２の発明は、第１の発明にあって、上記側壁には、載置される半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部を備えたエピタキシャル成長用サセプタである。
半導体ウェーハの裏面全体を面支持するようなサセプタ構造によれば、ウェーハ裏面全体に水素ガスなどのキャリアガスが回り込み難くなる。これにより、ウェーハ裏面から放出されるドーパントの排出効果が小さくなる。このため、ウェーハ裏面とサセプタ上面とに若干の空間が形成されるように、ウェーハ外周部と面接触あるいは線接触あるいは点接触してウェーハを支持する支持部をサセプタに形成することが有効である。
第３の発明は、第１の発明にあって、上記サセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着されたエピタキシャル成長用サセプタである。
サセプタの露出面および貫通孔の内面にＳｉＣ膜がコーティングされていることから、例えば炭素部材からなるサセプタ母材からの炭素汚染など、使用するサセプタ母材に起因した汚染を確実に防止することができる。
第４の発明は、第１の発明にあって、上記サセプタは、少なくとも各貫通孔の内壁をＳｉＣ材により構成したエピタキシャル成長用サセプタである。
前述したサセプタの露出面および貫通孔の内面にＳｉＣ膜をコーティングしたサセプタの作製にあっては、全ての貫通孔内面に対してＳｉＣ膜を一様にコーティングすることが難しく、一部の貫通孔内面において、ＳｉＣ膜の剥離が発生するおそれがある。そこで、少なくとも貫通孔が形成されるサセプタ領域部の母材そのものをＣＶＤ法などにより積層したＳｉＣ材により構成することで、サセプタ母材に起因した汚染を確実に防止することができる。もちろん、サセプタ全体をＳｉＣ材で構成してもよい。
第５の発明は、第１の発明にあって、上記貫通孔が、底壁の厚さ方向に対して傾斜したエピタキシャル成長用サセプタである。
すなわち、底壁に形成された各貫通孔は、その軸線が底壁面と直交しておらず、底壁面に対して所定角度だけ傾斜している。
貫通孔の傾斜角度は、例えば２０〜７０度である。また、貫通孔の傾斜方向は限定されない。底壁の上面から下面に向かって底壁の内方向または外方向への傾斜などが挙げられる。
この第５の発明によれば、貫通孔が底壁の厚さ方向に沿って延在するのではなく、所定角度で傾斜しているので、サセプタの裏面側からの熱が、直接、貫通孔を通して半導体ウェーハに伝達されにくい。そのため、底壁の貫通孔の形成部における輻射熱の低減を抑制し、半導体ウェーハの裏面の光沢ムラの発生を抑制することができる。
第６の発明は、略円形の底壁と、これを取り囲む側壁とにより形成されるポケットを有し、このポケットに半導体ウェーハが載置されるエピタキシャル成長用サセプタにおいて、その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、各貫通孔の開口面積を０．２〜３．２ｍｍ２とし、かつ、これらの貫通孔の密度を０．２５〜２５個／ｃｍ２としたエピタキシャル成長用サセプタである。
開口面積が０．２ｍｍ２未満の貫通孔を形成することは、機械加工精度の観点から技術的に困難であり、開口面積が３．２ｍｍ２を超える貫通孔を形成した場合には、開口面積が大きすぎるため、温度分布が不均一となり、ナノトポグラフィの劣化やスリップの発生が顕著となる。
一方、貫通孔の密度が０．２５個／ｍｍ３未満では、原料ガスの流通が小さいため、エピタキシャル膜の外周部の膜厚低下を防止することができない。また、ウェーハ裏面から排出されるドーパントの排出効果も小さいため、オートドープの影響を排除することができなくなる。また、貫通孔の密度が２５個／ｍｍ３を超えると、サセプタそのものの強度が低下し、エピタキシャル成長処理中、サセプタが反るまたは割れるなどの不都合が生じる。
この第６の発明によれば、エピタキシャル膜の膜厚の均一化が図れ、しかもポケットの底壁に形成された複数の貫通孔の形成領域と非形成領域の温度差により生じるウェーハ表面のナノトポグラフィの劣化を低減することができる。さらには、このポケット底壁への貫通孔の形成を原因としたスリップの発生を防止することができる。そして、ウェーハ裏面からのオートドープの影響が現れる半導体ウェーハの場合には、その影響を排除し、エピタキシャル膜面内のドーパント濃度の均一性を向上させることができる。
第７の発明は、第６の発明に係るエピタキシャル成長用サセプタにおいて、上記側壁には、載置される半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部を備えたエピタキシャル成長用サセプタである。
第８の発明は、第６の発明に係るサセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着されたエピタキシャル成長用サセプタである。
第９の発明は、第６の発明に係るサセプタは、少なくとも各貫通孔の内壁をＳｉＣ材により構成したエピタキシャル成長用サセプタである。
第１０の発明は、第６の発明に係るサセプタの貫通孔が、底壁の厚さ方向に対して傾斜したエピタキシャル成長用サセプタである。
第１１の発明は、半導体ウェーハをサセプタのポケット内に搭載し、このサセプタの上面側に原料ガスおよびキャリアガスを、その下面側にキャリアガスをそれぞれ供給することにより、半導体ウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長方法にあって、上記ポケットは、略円形の底壁と、これを取り囲む側壁とにより形成され、その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、複数の貫通孔の開口面積の総和を、底壁の面積の０．０５〜５５％としたエピタキシャル成長方法である。
原料ガスとしては、例えばＳｉＨ４、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４ などを採用することができる。
キャリアガスとしては、例えば水素ガス、不活性ガスなどを採用することができる。
この第１１の発明によれば、ポケットに半導体ウェーハを搭載後、サセプタの上面側には原料ガスおよびキャリアガスを流し、その下面側にはキャリアガスを流しながらエピタキシャル成長する。これにより、サセプタの外周部では、サセプタの下面側を流れるキャリアガスにより生じた負圧力により、サセプタの上面側を流れる原料ガスの一部が、半導体ウェーハの外周部とサセプタの側壁との隙間から各貫通孔を介してサセプタの下面側に流れ込む。その結果、ウェーハ外周部の表面にも、十分な原料ガスを供給することができる。よって、エピタキシャル膜の膜厚の均一化が図れ、しかもサセプタの底壁の中心から半径１／２の領域には貫通孔が存在しないので、ポケットの底壁に形成された複数の貫通孔の形成領域と非形成領域の温度差により生じる半導体ウェーハの表面のナノトポグラフィの劣化を低減することができる。また、このポケット底壁への貫通孔の形成を原因としたスリップの発生を防止することができる。
さらに、表裏両面が半導体単結晶面で構成された半導体ウェーハにエピタキシャル成長処理を施す場合、エピタキシャル成長処理中にウェーハ裏面からドーパントが外方拡散される。しかしながら、上記負圧力の作用によりドーパントはサセプタの下面側に排出され、エピタキシャル膜内に取り込まれにくくなる。その結果、ウェーハ裏面からのオートドープの影響を排除し、エピタキシャル膜面内のドーパント濃度の均一性を向上させることができる。もちろん、裏面に酸化膜または多結晶膜が形成されたオートドープの影響がない半導体ウェーハにエピタキシャル成長処理を施してもよい。この場合でも、エピタキシャル膜の外周部の膜厚の低下を抑制することができる。
第１２の発明は、第１１の発明に係る方法にあって、上記側壁には、載置される半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部が設けられたエピタキシャル成長方法である。
第１３の発明は、第１１の発明に係る方法にあって、上記サセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着されたエピタキシャル成長方法である。
第１４の発明は、第１１の発明に係る方法にあって、上記サセプタは、少なくとも各貫通孔の内壁をＳｉＣ材により構成したエピタキシャル成長方法である。
第１５の発明は、第１１の発明に係る方法にあって、上記サセプタの下面側に供給されるキャリアガスが水素含有ガスで、その流量が３〜１００リットル／分であるエピタキシャル成長方法である。
サセプタの下面側に流すキャリアガスの流量が３リットル／分未満では、サセプタに設けられた貫通孔からドーパントを吸い出す作用が小さすぎて、オートドープの低減効果が十分得られない。また、１００リットル／分を超えると、ドーパント排出効果は増大するが、ドーパントを含むキャリアガスが適切にガス排出口から排出されず、その一部が原料ガス中に流れ込み、エピタキシャル膜中の抵抗率分布が悪化する。
第１６の発明は、第１１の発明に係る方法にあって、上記貫通孔が、底壁の厚さ方向に対して傾斜したエピタキシャル成長方法である。
第１７の発明は、半導体ウェーハをサセプタのポケット内に搭載し、このサセプタの上面側に原料ガスおよびキャリアガスを、その下面側にキャリアガスをそれぞれ供給することにより、半導体ウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長方法にあって、上記ポケットは、略円形の底壁と、これを取り囲む側壁とにより形成され、その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、各貫通孔の開口面積を０．２〜３．２ｍｍ２とし、かつ、これらの貫通孔の密度を０．２５〜２５個／ｃｍ２としたエピタキシャル成長方法である。
この第１７の発明によれば、サセプタのポケットに半導体ウェーハを搭載し、サセプタの上面側には原料ガスおよびキャリアガスを流し、その下面側にはキャリアガスを流しながらエピタキシャル成長する。このとき、サセプタの外周部では、サセプタの下面側を流れるキャリアガスにより生じた負圧力の作用で、各貫通孔を介して、サセプタの上面側を流れる原料ガスの一部がサセプタの下面側に流れ込む。その結果、ウェーハ外周部の表面にも、十分な原料ガスを供給することができる。よって、エピタキシャル膜の膜厚の均一化が図れ、しかもポケットの底壁に形成された複数の貫通孔の形成領域と非形成領域の温度差により生じる半導体ウェーハの表面のナノトポグラフィの劣化を低減することができる。また、このポケット底壁への貫通孔の形成を原因としたスリップの発生を防止することができる。
さらには、表裏両面が半導体単結晶面で構成された半導体ウェーハの場合には、エピタキシャル成長処理中にウェーハ裏面からドーパントが外方拡散される。しかしながら、外方拡散されたドーパントは、上記負圧力の作用により、サセプタの下面側に排出される。そのため、このドーパントがエピタキシャル膜内に取り込まれにくい。その結果、ウェーハ裏面からのオートドープの影響を排除し、エピタキシャル膜面内のドーパント濃度の均一性を向上させることができる。
第１８の発明は、第１７の発明に係る方法にあって、上記側壁には、載置される半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部が設けられたエピタキシャル成長方法である。
第１９の発明は、第１７の発明に係る方法にあって、上記サセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着されたエピタキシャル成長方法である。
第２０の発明は、第１７の発明に係る方法にあって、上記サセプタは、少なくとも各貫通孔の内壁をＳｉＣ材により構成したエピタキシャル成長方法である。
第２１の発明は、第１７の発明に係る方法にあって、上記サセプタの下面側に供給されるキャリアガスが水素含有ガスで、その流量が３〜１００リットル／分であるエピタキシャル成長方法である。
第２２の発明は、第１７の発明に係る方法にあって、上記貫通孔が、底壁の厚さ方向に対して傾斜したエピタキシャル成長方法である。
以上説明したように、この発明によれば、複数の貫通孔を、底壁の中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、これらの貫通孔の開口面積の総和を底壁の面積の０．０５〜５５％としたので、または、複数の貫通孔を底壁の中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、各貫通孔の開口面積を０．２〜３．２ｍｍ２とし、これらの貫通孔の密度を０．２５〜２５個／ｃｍ２としたので、エピタキシャル膜の膜厚の均一化が図れ、しかもポケットの底壁に形成された複数の貫通孔の形成領域と非形成領域の温度差により生じる半導体ウェーハの表面のナノトポグラフィの劣化を低減することができ、さらには貫通孔の形成コストを低減することができ、このポケット底壁への貫通孔の形成を原因としたエピタキシャル膜へのスリップの発生を防止することができ、そしてウェーハ裏面からのオートドープの影響を排除し、エピタキシャル膜面内のドーパント濃度の均一性を向上させることができる。
また、この発明は、半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部を側壁に設けている。また、貫通孔はこの接触領域からウェーハ中心側に設けられている。ウェーハ外縁部ではシールがなされ、ウェーハ裏面から放出されるドーパントがこれらの貫通孔を介して拡散される。その結果、裏面からのオートドープの影響を最小化することができる。
さらに、この発明は、サセプタの表面および各貫通孔の内壁面にＳｉＣ膜を被着、または、サセプタの少なくとも各貫通孔の内壁をＳｉＣ材により構成したので、サセプタ母材に起因したウェーハ汚染を防止することができる。
さらに、この発明は、半導体ウェーハの裏面に保護膜を形成していないことで、エピタキシャルウェーハの製造コストを低くできる。
しかも、この発明のエピタキシャル成長方法によれば、エピタキシャル反応中、ウェーハ裏面から積極的にドーパントが外方拡散されることから、ウェーハ裏面表層部のドーパント濃度が極めて低いエピタキシャルウェーハを提供することができる。さらに、その後のデバイス工程におけるオートドープ発生を防止することもできる。そして、この発明のエピタキシャル成長用サセプタを使用した場合には、オートドープの問題はもちろんのこと、不純物汚染といったサセプタ構造に起因する問題を全て解決することができる。
さらにまた、この発明によれば、底壁の厚さ方向に対して貫通孔が傾斜しているので、サセプタの裏面側からの熱が、直接、貫通孔を通して半導体ウェーハに伝達されにくくなる。その結果、底壁の貫通孔の形成部における輻射熱の低減を抑制し、半導体ウェーハの裏面の光沢ムラの発生を抑制することができる。
以下、この発明の一実施例に係るエピタキシャル成長用サセプタおよびエピタキシャル成長方法を説明する。また、本発明は、この実施例に限定されないことはもちろんである。図１は、この発明の一実施例に係るエピタキシャル成長用サセプタが搭載されたエピタキシャル成長装置を模式的に示した断面図である。図２は、この発明の一実施例に係るエピタキシャル成長用サセプタの使用状態を模式的に示した要部拡大断面図である。図３は、この発明の一実施例に係るエピタキシャル成長用サセプタの要部平面図である。図４は、この発明の一実施例に係るエピタキシャル成長用サセプタの要部拡大断面図である。
図５は、この発明の他の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した平面図である。図６は、この発明の他の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した要部断面図である。図７は、この発明の他の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した要部断面図である。
図１〜図４に示すように、エピタキシャル成長装置（以下、装置）１は、その内部にエピタキシャル膜の形成室２を有している。この膜形成室２は、上側ドーム３と下側ドーム４とドーム取り付け体５とを備えている。上記上側ドーム３および下側ドーム４は、石英などの透明な材料から構成され、装置１の上方および下方に複数配置されたハロゲンランプ６により、サセプタ１０およびシリコンウェーハＷが加熱される。使用されるシリコンウェーハＷは、直径２００ｍｍ、厚さ７４０μｍ、表面の面方向（１００）、比抵抗１５ｍΩｃｍのＰ型の片面が鏡面化されたシリコン単結晶ウェーハである。シリコンウェーハＷの裏面にはシリコン酸化膜（保護膜）が形成されておらず、ウェーハ表裏両面が単結晶のシリコン面となっている。
ドーム取り付け体５のうち、サセプタ１０と対峙する高さ位置には、ガス供給口１２とガス排出口１３とが対向配置されている。ガス供給口１２からは、膜形成室２内にＳｉＨＣｌ３などのＳｉソースガス（原料ガス）を水素ガス（キャリアガス）で希釈し、それにドーパントを微量混合した反応ガスが、シリコンウェーハＷの表面に対して平行（水平方向）に供給される。この供給された反応ガスは、シリコンウェーハＷの表面を通過してエピタキシャル膜成長後、ガス排出口１３より装置１の外に排出される。
また、ドーム取り付け体５のうち、ガス供給口１２の下方近傍には、サセプタ１０の下面側に水素ガスなどのキャリアガスを供給するガス供給口１４が形成されている。また、ドーム取り付け体５のうち、ガス排出口１３の下方近傍には、ガス供給口１４から供給された水素ガスを外部に排出するガス排出口１５が設けられている。なお、ガス排出口１５を設けずにエピタキシャル成長用の反応ガスなどを排出するガス排出口１３を兼用してもよい。
次に、図２〜図４を参照して、この実施例に係るサセプタ１０について説明する。ただし、この発明は何らこのサセプタ１０に限定されるものではない。
サセプタ１０は、サセプタ回転軸７に連なる支持アーム８によってその下面の外周部が嵌合されて回転する。このサセプタ１０は、シリコンウェーハＷより若干大径な直径２１５ｍｍの円形の底壁と、これを取り囲む円筒形状の側壁とにより形成されるポケット１０ａを有している。底壁と側壁とはそれぞれ炭素製である。このポケット１０ａにシリコンウェーハＷが収納、載置される。なお、サセプタ１０の大きさは、取り扱われるシリコンウェーハＷの口径に応じて適宜変更される。要は、底壁の外周縁とシリコンウェーハＷの外周縁との間に１〜１０ｍｍ程度の隙間が形成される大きさのサセプタ１０であればよい。ポケット１０ａの深さ、すなわちサセプタ１０の底壁の上面から側壁の上端面までの高さは、シリコンウェーハＷの厚さと略同じ８００μｍである。
また、底壁の外周部には、シリコンウェーハＷをピン支持して昇降させるための合計３本の貫通孔１０ｂが、周方向に１２０度間隔で配設されている。各貫通孔１０ｂには、シリコンウェーハＷを昇降させる昇降ピン９が遊挿されている。各昇降ピン９は支持アーム８に対して昇降自在に設けられている。これらの昇降ピン９は、支持アーム８とは別体でサセプタ回転軸７に昇降可能に設けられた複数のリフトアーム１１により昇降させられる。
また、この底壁の外周部には、ウェーハ外周部の表面に成長させられるエピタキシャル膜の膜厚低下を防止するとともに、シリコンウェーハＷの裏面から放出されるドーパントを排出するための複数の貫通孔１０ｃが形成されている。具体的には、底壁の外周縁からウェーハ半径方向内側に向かって２０ｍｍの範囲に貫通孔１０ｃが形成されている。
まず、貫通孔１０ｂについて詳述する。
エピタキシャル成長中にあっては、貫通孔１０ｂ内に昇降ピン９が吊持されることから、貫通孔１０ｂ内は実質的に閉蓋状態にある。そのため、貫通孔１０ｂはドーパント排出用の貫通孔としての役割をほとんど果たさない。また、このウェーハ昇降用の貫通孔１０ｂはベルヌイチャック方式などによるウェーハ搬送を行うエピタキシャル成長装置にあっては不要であり、設ける必要はない。
このように、貫通孔１０ｂは、エピタキシャル成長中には、ドーパント排出用の貫通孔としての役割をほとんど果たさない。しかしながら、ウェーハ昇降用の貫通孔１０ｂ内をガスが流通するように溝加工することで（図５）、ドーパント排出用の貫通孔として兼用することができる。具体的には、図６で示すように、支持ピン９のヘッド部の両端（ｘ軸方向）と接触支持する溝部と、図７で示すように、支持ピン９のヘッド部の両端（ｙ軸方向）と接触支持しない溝部を形成したものである。この場合、貫通孔１０ｂ内へのガス流れを促進させるために、ポケット１０ａの底壁表層部にメッシュ（網目状）加工を施しておくことが望ましい。
次に、貫通孔１０ｃについて説明する。
各貫通孔１０ｃは、上述のように、円形で直径２１６ｍｍの底壁に形成されている。この実施例では、図３に示すように、貫通孔が７列で、全体で８３４個存在する。各貫通孔１０ｃは平面視して円形の孔で、直径１ｍｍ、開口面積０．７９ｍｍ２、密度７．３個／ｃｍ２で底壁に形成されている。貫通孔１０ｃの開口面積の総和が、底壁の面積の１．８％となっている。この貫通孔１０ｃは、少なくとも、ウェーハ外周部が上方に位置するサセプタ１０の領域内に形成されている。上述のサイズと密度とを有する、すくなくとも１列の貫通孔、好ましくはすくなくとも２列の貫通孔が、この領域に設けられている。ウェーハ径を超えるサセプタ１０の外周部領域（ウェーハの外側領域）に貫通孔１０ｃを形成した場合には、サセプタ１０の外周部において温度バラツキを生じるため、エピタキシャル膜へのスリップ転位が発生しやすく、またウェーハ裏面から排出されるドーパントガスの排出効果が低減し、オートドープの影響を排除することができない。
また、図２および図４に示すように、ポケット１０ａの側壁には外周側から内周側下方に向けて傾斜するテーパー形状にして（傾斜面）シリコンウェーハＷの外周部を線接触状態で支持する支持部１０ｄが設けられている。これにより、載置されるシリコンウェーハＷは、中央部においてウェーハ裏面とポケット１０ａの底壁との間に少なくとも１００μｍ程度の空間が形成される。その結果、ウェーハ裏面側への水素ガスの回り込みが促進され、ウェーハ裏面から放出されるドーパントの排出効果が大きくなる。
図８は、この発明の別の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した断面図である。図９は、図８に示すエピタキシャル成長用サセプタを模式的に示した平面図である。また、図１１はこの発明のまた別の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した平面図であり、ポケット１０ａの底壁に形成された各貫通孔は浅いチャネル（環状の溝）１０ｆで連結または接続されている。
図８に示すように、支持部１０ｄはまたシリコンウェーハＷの外周部のみを面接触して支持するように構成してもよい。または、支持部１０ｄの表面部に凹凸部を設けて、シリコンウェーハＷの外周部を点接触状態で支持するように構成してもよい。
図８および図９に示すサセプタ１０は、底壁および側壁とは異なる素材を用いて形成することができる。このサセプタ１０では、貫通孔１０ｃが形成されたポケット１０ａの底壁の全てをＳｉＣ材で形成するとともに、ポケット１０ａの側壁には、炭素母材にＳｉＣ（炭化ケイ素）膜をコーティングした部材を採用している。なお、底壁の表面にＳｉＣ膜をコーティングしてもよいし、側壁をＳｉＣ材で形成してもよい。また、貫通孔１０ｃの内壁だけにＳｉＣ膜をコーティングしたり、この内壁だけをＳｉＣ材で形成してもよい。底壁は、側壁の底部に形成された支持部１０ｅに固定されている。これにより、サセプタ１０の母材からの炭素汚染などを効果的に排除することができる。
ここでは、各貫通孔１０ｃはサセプタ１０の面内の温度分布を考慮して、ポケット１０ａの底壁のうち、その中心から半径の１／２の距離より半径方向の外側の外周領域全体に形成されている。
また、図１０に示すように、サセプタ１０の外周部に形成される貫通孔１０ｃを底壁の厚さ方向に対して４５度だけ傾斜させてもよい。これにより、サセプタ１０の裏面側からの熱が、直接、貫通孔１０ｃを通してシリコンウェーハＷに伝達されにくい。そのため、傾斜角は２０〜７０度の範囲であれば、底壁の貫通孔１０ｃの形成部における輻射熱の低減を抑制し、シリコンウェーハＷの裏面の光沢ムラの発生を抑制することができる。
図１１はこの発明に係るサセプタの他の実施態様を示している。ウェーハが載置されるサセプタの領域内でサセプタの外周部には環状一列の貫通孔が配設されている。これらの貫通孔は浅い環状の溝またはチャネルで連結または接続されている。この溝の幅は例えば貫通孔の直径の１．５倍より少しだけ大きい。その溝の断面積が貫通孔の開口表面積の約５０％〜１００％、好ましくは貫通孔のそれに近似するように、この溝の深さは規定される。製造上の観点からは、この環状溝の底は平坦とする。
この環状溝を形成した実施例では、以下の利点を有する。
（１）ウェーハ裏面外周部からのドーパントのオートドープを、外周部の貫通孔だけの場合よりも、より効果的にコントロールできる。
（２）外周部に貫通孔を配置するだけの場合に比較してウェーハ中心部でのナノトポグラフィを改善することができる。すなわち、貫通孔の減少によりナノトポグラフィが改良される。
（３）この溝により、ウェーハ外周部で、ウェーハとサセプタとの間に隙間が形成され、この隙間により、貫通孔を通ってきたドーパントガスの流れをスムーズにすることができる。
（４）この溝がドーパントガスの流れを改良するため、貫通孔の配設密度を低減でき、かつ、ナノトポグラフィをさらに改善することができる。
（５）浅い溝では、貫通孔の場合よりもナノトポグラフィの劣化に対しての影響は小さい。ナノトポグラフィに影響を与える熱の均一分布の維持に十分な熱容量を、サセプタが有しているからである。
図１１には一列のみの貫通孔を例示したが、これより多い貫通孔列を配置しても良い。
実施例と比較例
図３に示すサセプタ１０が搭載された枚葉式のエピタキシャル成長装置によるエピタキシャル成長方法を説明する。
まず、定法に則り表面を鏡面研磨したＣＺシリコンウェーハＷをサセプタ１０のポケット１０ａに載置する。
そして、シリコンウェーハＷを、１１５０℃で２０秒間の水素ベーク処理の後、シリコンソースガスであるＳｉＨＣｌ３およびボロンのソースガスであるＢ２Ｈ６を水素ガスで希釈した混合反応ガスを装置１内に５０リットル／分により供給し、エピタキシャル成長温度１０７０℃で、厚さ約６μｍ、比抵抗１０ΩｃｍのＰ型のエピタキシャル膜をウェーハ表面上に成長させる。
反応ガス供給口１２から供給された反応ガスは、装置１の上方および下方に複数配置されたハロゲンランプ６によってサセプタ１０およびシリコンウェーハＷが加熱される膜形成室２内を通過し、シリコンウェーハＷの表面にエピタキシャル膜を形成した後、ガス排出口１３から装置１に排出される。これとは別にガス供給口１４からは、水素ガスを、サセプタ１０の下面側を通過するように１５リットル／分の流量で膜形成室２内に供給し、その後、水素ガスをガス排出口１５から排出する。
この場合、複数の貫通孔１０ｃが、底壁の外周部領域に配設され、しかも各貫通孔１０ｃの開口面積の総和が底壁の面積の１．８％としたサセプタ１０（図３参照）を用いる。すなわち、そのポケット１０ａにシリコンウェーハＷを搭載後、サセプタ１０の上面側には反応ガスを流し、その下面側には水素ガスを流しながらエピタキシャル成長する。このとき、図２に示すように、サセプタ１０の外周部では、サセプタ１０の下面側を流れる水素ガスにより生じた負圧力の作用で、各貫通孔１０ｃを介して、サセプタ１０の上面側を流れる反応ガスの一部がサセプタ１０の下面側に流れ込む。これにより、ウェーハ外周部の表面に多量の反応ガスが接触することになる。よって、エピタキシャル膜の膜厚の均一化が図れ、しかもポケットの底壁に形成された複数の貫通孔の形成領域と非形成領域の温度差により生じるシリコンウェーハＷの表面のナノトポグラフィの劣化を低減することができる。また、サセプタにあってはその開口面積を上述のように規定したため、貫通孔の形成コストを低減することができる。また、このポケット底壁への貫通孔の形成を原因としたエピタキシャル膜へのスリップの発生を防止することができる。
さらに、シリコンウェーハＷの裏面に、オートドープを防止するシリコン酸化膜が形成されておらず、ウェーハ表裏両面がシリコン単結晶面で構成されるので、エピタキシャル成長処理中にウェーハ裏面からドーパント（ボロン）が外方拡散される。しかしながら、この外方拡散されたドーパントは、上記負圧力の作用により、サセプタ１０の下面側に排出される。そのため、このドーパントがエピタキシャル膜内に取り込まれにくい。その結果、エピタキシャル膜のドーパント濃度がシリコンウェーハＷのドーパント濃度より低濃度で、ウェーハ裏面からのオートドープの影響が大きいシリコンウェーハＷの場合であっても、この影響を排除し、エピタキシャル膜面内のドーパント濃度の均一性を向上させることができる。
ここで、実際にこの発明の一実施例に基づくこの発明の試験例と、従来法による比較例とを対比した結果を報告する。
比較例では、この発明の試験例と同様に、図１に示す枚葉式のエピタキシャル成長装置を使用し、サセプタ１０の回転軸７などの膜形成室２の下方における炉内部材へのシリコン析出防止の観点から、ガス供給口１４から１５リットル／分の水素ガスを供給した。使用するサセプタ１０は、図２０に示す従来型のサセプタを用いてエピタキシャル成長処理した。
この発明例および比較例で得られたそれぞれのエピタキシャルシリコンウェーハについて、外周から３ｍｍまでの領域を除くエピタキシャル膜中の半径方向のドーパント濃度分布をＳＣＰ装置（Ｓｕｒｆａｃｅ Ｃｈａｒｇｅ Ｐｒｏｆｉｌｅｒ）を用いて測定した。その結果を、図１２のグラフに示す。また、この測定結果を基にエピタキシャル膜中の半径方向の抵抗率分布を求めた結果を図１３に示す。図１２はこの試験例および比較例で得られたエピタキシャルウェーハにおけるエピタキシャル膜中の半径方向のドーパント濃度の分布を示すグラフ、図１３はこの試験例および比較例で得られたエピタキシャルウェーハにおけるエピタキシャル膜中の半径方向の抵抗率の分布を示すグラフである。
図１２および図１３から明らかなように、この発明例ではエピタキシャル膜中のドーパント濃度が半径方向に均一に取り込まれており、目標とする比抵抗１０ΩｃｍのＰ型のエピタキシャル膜が面内均一に得られていることが分かる。これに対し、比較例では外周部においてドーパント濃度が高く、これに対応してその抵抗率分布が外周部で大きく低下していることが分かる。
また、図１４のグラフに示すように、ここでのウェーハ外周部、特に外周縁から２〜３ｍｍまでの領域では、エピタキシャル膜の膜厚が急激に落ち込む。この落ち込みは、エピタキシャル膜の成膜工程でのフラットネス劣化に大きく関係する。図１４は、試験例および比較例で得られたエピタキシャルウェーハにおけるエピタキシャル膜の膜厚の変化を示すグラフである。
従来のサセプタでは、ウェーハ外周縁から２〜１０ｍｍの領域、詳しくはこの外周縁から２〜５ｍｍの領域で、エピタキシャル膜の膜厚の均一性が崩れ、極端にエピタキシャル膜が薄くなっていた。その結果、エピタキシャル成長後のフラットネス（ＳＦＱＲなど）は、エピタキシャル成長前のシリコンウェーハのフラットネスに比べて、大きく崩れていた。これに対して、この発明のサセプタでは、エッジ領域に十分な反応ガスを供給できるため、ウェーハ外周部におけるエピタキシャル膜の膜厚低下を大幅に改善できるようになった。
次に、図１５のグラフに基づき、ウェーハ表面のナノトポグラフィの劣化が、サセプタの外周部に複数の貫通孔を形成することで改善される点を説明する。
図１５は、試験例および比較例で得られたエピタキシャルウェーハの外周部におけるナノトポグラフィを示すグラフである。ナノトポグラフィは、ウェーハ表面からのレーザ光の反射角に基づいて測定される（ＳＥＭＩ標準ｍ４３に記載されるように）。図１５中、Ｓ＝０の線グラフは、貫通孔の開口面積が０ｍｍ２、すなわち底壁の外周部に貫通孔が形成されていないサセプタを使用したときのナノトポグラフィを示し、Ｓ＝３．１４は開口面積が３．１４ｍｍ２（直径２ｍｍ）貫通孔が底壁の外周部に形成されたサセプタを使用したときのナノトポグラフィを示す。なお、例えば、ポケットの底壁の全域に分散して貫通孔が存在する場合には、貫通孔の形成領域と非形成領域との温度差で生じるナノトポグラフィの劣化はウェーハ全面に点在して発生する。これに対して、本発明では底壁の中心から半径１／２の距離より半径方向の外側の外周領域に貫通孔を形成していることから、ウェーハ面内においてナノトポグラフィの劣化がない領域部分が拡大され、ナノトポグラフィの劣化が低減された高品位なエピタキシャルウェーハが得られる。また、サセプタの底壁の中心から半径１／２までの領域は、エピタキシャル成長装置におけるプロセス温度の測定領域である。そのため、この発明では、この領域を外して貫通孔を形成するので、エピタキシャル膜へのスリップの発生が抑制される。また、貫通孔の形成数も従来のサセプタに比べて少ないので、サセプタの制作コストも安価になる。
次に、図１６のグラフに、この試験例および比較例で得られたエピタキシャルウェーハにおける貫通孔の開口面積と貫通孔形成部のＰ−Ｖ値との関係を示す。この開口面積と貫通孔形成部のＰ−Ｖ値との関係から明らかなように、ナノトポグラフィの劣化に対するリスクを最小とするためには、できるだけ貫通孔の開口面積は小さい方が好ましい。
次に、図１７のグラフを用いて、貫通孔が存在する領域とウェーハエッジ領域でのエピタキシャル膜の膜厚の落ち込み量との関係について説明する。図１７は、この試験例および比較例で得られたエピタキシャルウェーハにおける貫通孔の形成領域とウェーハ外周部のエピタキシャル膜の膜厚落ち込み量との関係を示すグラフである。
図１７のグラフから、サセプタのポケットの外周縁から約５０ｍｍ（サセプタの底壁の中心から半径１／２）付近まで貫通孔が存在すれば、この膜厚の落ち込みが防止できることがわかった。
次に、図１８に示す試験例および比較例で得られたエピタキシャルウェーハにおける貫通孔の開口面積とスリップ発生量との関係のグラフを用いて、貫通孔の開口面積とスリップ発生量について説明する。
貫通孔の開口面積については、貫通孔形成における機械加工精度の制限から、円柱孔として考察したとき、０．２ｍｍ２未満の貫通孔は形成できないと考えられる。０．２ｍｍ２以上の貫通孔については、ナノトポグラフィの劣化の問題とスリップの発生の問題が制約条件となる。よって、ナノトポグラフィの劣化量を１０ｎｍ以下、および、このスリップの発生を回避するために必要な貫通孔の開口面積は３．２ｍｍ２以下となる。
さらに、貫通孔の開口面積と貫通孔の密度との関係によりウェーハ外周部への反応ガスの供給比率は大きく変化する。すなわち、図１に示すような反応ガスのサセプタ下側への流れの影響を、ウェーハ周方向に対して均一に高めて、オートドープの影響およびウェーハ外周部でのエピタキシャル膜厚の低下を極力抑えるには、できるだけ小さな貫通孔をできるだけ高密度に配置することが望ましい。すなわち、サセプタの強度および貫通孔の加工精度の問題を考慮すると、貫通孔の密度の最適範囲は、おおよそ０．２５〜２５個／ｃｍ２程度となる。
なお、この試験例では枚葉式のエピタキシャル成長装置を用いて説明したが、何らこれに限定されるものではなく、従来から実施されている複数枚のウェーハを一度に処理するバッチ式のエピタキシャル成長装置においても適用可能であることは言うまでもない。また、この発明の方法は、ベルヌイチャック方式によるウェーハ搬送を行うウェーハ成長装置にあっても適用することができる。
この発明の一実施例に係るエピタキシャル成長用サセプタが搭載されたエピタキシャル成長装置を模式的に示した断面図である。 この発明の一実施例に係るエピタキシャル成長用サセプタの使用状態を模式的に示した要部拡大断面図である。 この発明の一実施例に係るエピタキシャル成長用サセプタの要部平面図である。 この発明の一実施例に係るエピタキシャル成長用サセプタの要部拡大断面図である。 この発明の他の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した平面図である。 この発明の他の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した要部断面図である。 この発明の他の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した要部断面図である。 この発明の別の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した断面図である。 この発明のまた別の実施の形態に係るエピタキシャル成長用サセプタを模式的に示した平面図である。 この発明のさらに別の実施の形態に係るエピタキシャル成長用サセプタを模試的に示した要部断面図である。 この発明のさらにまた別の実施の形態に係るエピタキシャル成長用サセプタを模試的に示した要部断面図である。 この試験例および比較例で得られたエピタキシャルウェーハにおけるエピタキシャル膜中の半径方向のドーパント濃度の分布を示すグラフである。 この試験例および比較例で得られたエピタキシャルウェーハにおけるエピタキシャル膜中の半径方向の抵抗率の分布を示すグラフである。 この試験例および比較例で得られたエピタキシャルウェーハにおけるエピタキシャル膜の膜厚の変化を示すグラフである。 この試験例および比較例で得られたエピタキシャルウェーハの外周部におけるナノトポグラフィを示すグラフである。 この試験例および比較例で得られたエピタキシャルウェーハにおける貫通孔の開口面積と貫通孔形成部のＰ−Ｖ値との関係を示すグラフである。 この試験例および比較例で得られたエピタキシャルウェーハにおける貫通孔の形成領域とウェーハ外周部のエピタキシャル膜の膜厚落ち込み量との関係を示すグラフである。 この試験例および比較例で得られたエピタキシャルウェーハにおける貫通孔の開口面積とスリップ発生量との関係を示すグラフである。 従来手段に係るエピタキシャル成長装置を模式的に示した断面図である。 従来手段に係るエピタキシャル成長用サセプタを模式的に示した平面図である。 従来手段に係る他のエピタキシャル成長用サセプタを模式的に示した断面図である。 この発明の従来手段に係るエピタキシャル成長用サセプタの使用状態を模式的に示した断面図である。 この発明の別の従来手段に係るエピタキシャル成長用サセプタの使用状態を模式的に示した平面図である。

Claims (24)

  1. 略円形の底壁と、これを取り囲む側壁とにより形成されるポケットを有し、このポケットに半導体ウェーハが載置されるエピタキシャル成長用サセプタにおいて、
    その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、
    複数の貫通孔の開口面積の総和を、底壁の面積の０．０５〜５５％としたエピタキシャル成長用サセプタ。
  2. 上記側壁には、載置される半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部を備えた請求項１に記載のエピタキシャル成長用サセプタ。
  3. 上記サセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着された請求項１に記載のエピタキシャル成長用サセプタ。
  4. 上記サセプタは、少なくとも各貫通孔の内壁をＳｉＣ材により構成した請求項１に記載のエピタキシャル成長用サセプタ。
  5. 上記貫通孔が、底壁の厚さ方向に対して傾斜した請求項１に記載のエピタキシャル成長用サセプタ。
  6. 略円形の底壁と、これを取り囲む側壁とにより形成されるポケットを有し、このポケットに半導体ウェーハが載置されるエピタキシャル成長用サセプタにおいて、
    その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、
    各貫通孔の開口面積を０．２〜３．２ｍｍ２とし、かつ、これらの貫通孔の密度を０．２５〜２５個／ｃｍ２としたエピタキシャル成長用サセプタ。
  7. 上記側壁には、載置される半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部を備えた請求項６に記載のエピタキシャル成長用サセプタ。
  8. 上記サセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着された請求項６に記載のエピタキシャル成長用サセプタ。
  9. 上記サセプタは、少なくとも各貫通孔の内壁をＳｉＣ材により構成した請求項６に記載のエピタキシャル成長用サセプタ。
  10. 上記貫通孔が、底壁の厚さ方向に対して傾斜した請求項６に記載のエピタキシャル成長用サセプタ。
  11. 半導体ウェーハをサセプタのポケット内に搭載し、このサセプタの上面側に原料ガスおよびキャリアガスを、その下面側にキャリアガスをそれぞれ供給することにより、半導体ウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長方法にあって、
    上記ポケットは、略円形の底壁と、これを取り囲む側壁とにより形成され、 その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設したエピタキシャル成長方法。
  12. 上記側壁には、載置される半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部が設けられた請求項１１に記載のエピタキシャル成長方法。
  13. 上記サセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着された請求項１１に記載のエピタキシャル成長方法。
  14. 上記サセプタは、少なくとも各貫通孔の内壁をＳｉＣ材により構成した請求項１１に記載のエピタキシャル成長方法。
  15. 上記サセプタの下面側に供給されるキャリアガスが水素含有ガスで、その流量が３〜１００リットル／分である請求項１１に記載のエピタキシャル成長方法。
  16. 上記貫通孔が、底壁の厚さ方向に対して傾斜した請求項１１に記載のエピタキシャル成長方法。
  17. 半導体ウェーハをサセプタのポケット内に搭載し、このサセプタの上面側に原料ガスおよびキャリアガスを、その下面側にキャリアガスをそれぞれ供給することにより、半導体ウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長方法にあって、
    上記ポケットは、略円形の底壁と、これを取り囲む側壁とにより形成され、 その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に貫通孔が含まれるように配設するとともに、
    各貫通孔の開口面積を０．２〜３．２ｍｍ２とし、かつ、これらの貫通孔の密度を０．２５〜２５個／ｃｍ２としたエピタキシャル成長方法。
  18. 上記側壁には、載置される半導体ウェーハの外周部のみに対して面接触、線接触または点接触してこの半導体ウェーハを支持する支持部が設けられた請求項１７に記載のエピタキシャル成長方法。
  19. 上記サセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着された請求項１７に記載のエピタキシャル成長方法。
  20. 上記サセプタは、少なくとも各貫通孔の内壁をＳｉＣ材により構成した請求項１７に記載のエピタキシャル成長方法。
  21. 上記サセプタの下面側に供給されるキャリアガスが水素含有ガスで、その流量が３〜１００リットル／分である請求項１７に記載のエピタキシャル成長方法。
  22. 上記貫通孔が、底壁の厚さ方向に対して傾斜した請求項１７に記載のエピタキシャル成長方法。
  23. 略円形の底壁と、これを取り囲む側壁とにより形成されるポケットを有し、このポケットに半導体ウェーハが載置されるエピタキシャル成長用サセプタにおいて、
    その開口形状が略円形乃至多角形の複数の貫通孔を上記底壁にてその中心から半径の１／２の距離より半径方向の外側の外周領域内に配設し、かつ、少なくとも半導体ウェーハが上方に載置される底壁領域内に少なくとも一列の貫通孔が含まれるように配設するとともに、これらの一列の貫通孔において隣接する貫通孔同士が溝で連結されたエピタキシャル成長用サセプタ。
  24. 上記溝は、その幅が上記貫通孔の直径の１．５倍までであって、その深さが、溝の断面積が１の貫通孔の開口表面積の約５０％〜約１００％であるように規定される請求項２３に記載のエピタキシャル成長用サセプタ。
JP2003560968A 2001-12-21 2002-12-23 エピタキシャル成長用サセプタおよびエピタキシャル成長方法 Expired - Lifetime JP4285240B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001389778A JP2003197532A (ja) 2001-12-21 2001-12-21 エピタキシャル成長方法及びエピタキシャル成長用サセプター
PCT/US2002/040842 WO2003060967A1 (en) 2001-12-21 2002-12-23 Susceptor for epitaxial growth and epitaxial growth method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008093324A Division JP4798163B2 (ja) 2001-12-21 2008-03-31 エピタキシャル成長用サセプタ

Publications (2)

Publication Number Publication Date
JP2005515630A true JP2005515630A (ja) 2005-05-26
JP4285240B2 JP4285240B2 (ja) 2009-06-24

Family

ID=19188295

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001389778A Pending JP2003197532A (ja) 2001-12-21 2001-12-21 エピタキシャル成長方法及びエピタキシャル成長用サセプター
JP2003560968A Expired - Lifetime JP4285240B2 (ja) 2001-12-21 2002-12-23 エピタキシャル成長用サセプタおよびエピタキシャル成長方法
JP2008093324A Expired - Lifetime JP4798163B2 (ja) 2001-12-21 2008-03-31 エピタキシャル成長用サセプタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001389778A Pending JP2003197532A (ja) 2001-12-21 2001-12-21 エピタキシャル成長方法及びエピタキシャル成長用サセプター

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008093324A Expired - Lifetime JP4798163B2 (ja) 2001-12-21 2008-03-31 エピタキシャル成長用サセプタ

Country Status (6)

Country Link
EP (2) EP1456871B1 (ja)
JP (3) JP2003197532A (ja)
KR (1) KR100779970B1 (ja)
CN (1) CN100419958C (ja)
DE (2) DE02795973T1 (ja)
WO (1) WO2003060967A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351865A (ja) * 2005-06-16 2006-12-28 Shin Etsu Handotai Co Ltd 気相成長用サセプタ及び気相成長装置及び気相成長方法並びにエピタキシャルウエーハ
JP2009231448A (ja) * 2008-03-21 2009-10-08 Sumco Corp 気相成長装置用サセプタ
JP2010135598A (ja) * 2008-12-05 2010-06-17 Sumco Corp エピタキシャルウェーハの製造方法
KR20120112971A (ko) * 2011-04-04 2012-10-12 주식회사 엘지실트론 웨이퍼 제조장치의 서셉터
JP2013012776A (ja) * 2012-09-24 2013-01-17 Tokyo Electron Ltd プラズマ処理装置および基板載置台
JP2015506588A (ja) * 2012-01-13 2015-03-02 エルジー シルトロン インコーポレイテッド サセプタ
KR101746451B1 (ko) 2011-03-04 2017-06-13 신에쯔 한도타이 가부시키가이샤 서셉터 및 이를 이용한 에피택셜 웨이퍼의 제조 방법
US9797066B2 (en) 2010-11-15 2017-10-24 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing epitaxial wafer
JP2019114588A (ja) * 2017-12-21 2019-07-11 日本特殊陶業株式会社 基板保持部材
CN111020693A (zh) * 2019-12-27 2020-04-17 季华实验室 一种碳化硅外延生长设备的进气装置
KR20210134385A (ko) * 2019-04-11 2021-11-09 가부시키가이샤 사무코 기상 성장 장치 및 이에 이용되는 캐리어
JP7211475B1 (ja) 2021-12-10 2023-01-24 株式会社Sumco 半導体ウェーハ用エピタキシャル成長装置の基準位置検出状態の判定方法、半導体ウェーハの載置位置測定方法、及び、エピタキシャル成長装置
JP7373022B2 (ja) 2016-10-28 2023-11-01 ラム リサーチ コーポレーション 開放空間均圧化通路および側方閉じ込めを備えた平坦な基板縁部接触部

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972710B2 (ja) * 2002-03-28 2007-09-05 信越半導体株式会社 サセプタ、エピタキシャルウェーハの製造装置および製造方法
JP3908112B2 (ja) * 2002-07-29 2007-04-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタ、エピタキシャルウェーハ製造装置及びエピタキシャルウェーハ製造方法
JP2004172392A (ja) * 2002-11-20 2004-06-17 Komatsu Electronic Metals Co Ltd 半導体エピタキシャルウェーハの製造装置およびサセプタ並びにサセプタの支持装置
JP4016823B2 (ja) * 2002-12-06 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
EP1654752B1 (en) * 2003-08-01 2011-06-29 SGL Carbon SE Holder for supporting wafers during semiconductor manufacture
EP1670044A4 (en) * 2003-10-01 2007-03-21 Shinetsu Handotai Kk METHOD OF MANUFACTURING SILICON EPITAXIAL WAFERS AND SILICON EPITAXIAL WAFERS
JP5189294B2 (ja) 2004-02-13 2013-04-24 エーエスエム アメリカ インコーポレイテッド オートドーピングおよび裏面堆積を減少させるための基板支持システム
JPWO2005111266A1 (ja) * 2004-05-18 2008-03-27 株式会社Sumco 気相成長装置用サセプタ
JP2006041028A (ja) * 2004-07-23 2006-02-09 Komatsu Electronic Metals Co Ltd サセプタ、およびエピタキシャルウェーハの製造方法
JP4496052B2 (ja) * 2004-09-28 2010-07-07 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタ、エピタキシャルウェーハの製造装置、およびエピタキシャルウェーハの製造方法
US7462246B2 (en) 2005-04-15 2008-12-09 Memc Electronic Materials, Inc. Modified susceptor for barrel reactor
JP4695934B2 (ja) * 2005-07-08 2011-06-08 株式会社ニューフレアテクノロジー エピタキシャル成長装置
US20070089836A1 (en) * 2005-10-24 2007-04-26 Applied Materials, Inc. Semiconductor process chamber
JP5004513B2 (ja) * 2006-06-09 2012-08-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 気相成長装置及び気相成長方法
US8852349B2 (en) * 2006-09-15 2014-10-07 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced auto-doping and backside defects
US8951351B2 (en) 2006-09-15 2015-02-10 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced backside deposition and defects
US8021968B2 (en) * 2007-08-03 2011-09-20 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing silicon epitaxial wafer
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
JP5396737B2 (ja) * 2008-04-04 2014-01-22 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ及びその製造方法
JP5472308B2 (ja) 2009-09-17 2014-04-16 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法および製造装置
US9650726B2 (en) * 2010-02-26 2017-05-16 Applied Materials, Inc. Methods and apparatus for deposition processes
JP5144697B2 (ja) * 2010-03-02 2013-02-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタ、エピタキシャルウェーハの製造装置、およびエピタキシャルウェーハの製造方法
JP2011225949A (ja) * 2010-04-21 2011-11-10 Ibiden Co Ltd 炭素部品および炭素部品の製造方法
JP5440589B2 (ja) * 2010-11-16 2014-03-12 信越半導体株式会社 気相成長装置及びエピタキシャルウェーハの製造方法
KR101259006B1 (ko) 2011-03-11 2013-04-29 주식회사 엘지실트론 웨이퍼 제조장치의 서셉터
KR101238842B1 (ko) * 2011-08-26 2013-03-04 주식회사 엘지실트론 반도체 제조용 서셉터 및 이를 포함한 에피택셜 성장 장치
TWI505400B (zh) * 2011-08-26 2015-10-21 Lg Siltron Inc 基座
KR101339534B1 (ko) * 2012-01-13 2013-12-10 주식회사 엘지실트론 서셉터
JP5849674B2 (ja) * 2011-12-12 2016-02-03 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
KR101928356B1 (ko) 2012-02-16 2018-12-12 엘지이노텍 주식회사 반도체 제조 장치
US8940094B2 (en) 2012-04-10 2015-01-27 Sunedison Semiconductor Limited Methods for fabricating a semiconductor wafer processing device
WO2013155073A1 (en) * 2012-04-10 2013-10-17 Memc Electronic Materials, Inc. Susceptor for improved epitaxial wafer flatness and methods for fabricating a semiconductor wafer processing device
WO2013162972A1 (en) * 2012-04-25 2013-10-31 Applied Materials, Inc. Process chamber having separate process gas and purge gas regions
JP5602903B2 (ja) * 2013-03-14 2014-10-08 アプライド マテリアルズ インコーポレイテッド エピタキシャル成長による成膜方法、および、エピタキシャル成長装置
KR101354784B1 (ko) * 2013-10-01 2014-01-23 주식회사 엘지실트론 서셉터
JP6198584B2 (ja) * 2013-11-21 2017-09-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エピタキシャル成長による成膜方法、および、エピタキシャル成長装置
JP6309252B2 (ja) * 2013-11-21 2018-04-11 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エピタキシャル成長による成膜方法、および、エピタキシャル成長装置
WO2016003609A1 (en) * 2014-07-03 2016-01-07 Applied Materials, Inc. Carousel batch epitaxy system
US10269614B2 (en) * 2014-11-12 2019-04-23 Applied Materials, Inc. Susceptor design to reduce edge thermal peak
JP6662571B2 (ja) * 2015-02-03 2020-03-11 株式会社Sumco エピタキシャル成長装置、およびエピタキシャル成長方法
WO2016154052A1 (en) * 2015-03-25 2016-09-29 Applied Materials, Inc. Chamber components for epitaxial growth apparatus
TWI615917B (zh) * 2015-04-27 2018-02-21 Ｓｕｍｃｏ股份有限公司 承托器及磊晶生長裝置
JP6459801B2 (ja) * 2015-06-26 2019-01-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
DE102016110788A1 (de) * 2016-06-13 2017-12-14 Aixtron Se Vorrichtung und Verfahren zur Herstellung von optoelektronischen Bauelementen, insbesondere von Multi-Junction-Solarzellen im Durchlaufverfahren
CN107723790B (zh) * 2016-08-12 2020-07-07 上海新昇半导体科技有限公司 一种外延设备、设备制作方法及外延方法
CN107731756B (zh) * 2016-08-12 2020-04-28 上海新昇半导体科技有限公司 一种减少自掺杂的底座及外延设备
US10446420B2 (en) 2016-08-19 2019-10-15 Applied Materials, Inc. Upper cone for epitaxy chamber
JP6330941B1 (ja) * 2017-03-07 2018-05-30 株式会社Sumco エピタキシャル成長装置およびプリヒートリングならびにそれらを用いたエピタキシャルウェーハの製造方法
CN109306468B (zh) * 2017-07-26 2020-10-16 上海新昇半导体科技有限公司 衬托器、气相生长装置及气相生长方法
CN109306467B (zh) * 2017-07-26 2020-10-16 上海新昇半导体科技有限公司 气相生长装置及气相生长方法
CN110277304A (zh) * 2018-03-14 2019-09-24 胜高股份有限公司 外延晶片的制造方法及其制造装置
CN111286723A (zh) * 2018-12-10 2020-06-16 昭和电工株式会社 基座和化学气相沉积装置
CN110429050B (zh) * 2019-08-05 2022-02-08 西安奕斯伟材料科技有限公司 一种外延生长基座
KR102401504B1 (ko) * 2020-01-02 2022-05-24 에스케이실트론 주식회사 리프트 핀, 이를 포함하는 웨이퍼의 가공 장치 및 웨이퍼의 제조방법
CN112853491A (zh) * 2020-12-31 2021-05-28 山西烁科晶体有限公司 一种掺杂碳化硅单晶及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358819A (ja) * 1986-08-29 1988-03-14 Nec Corp 半導体装置の製造装置
JP2000323556A (ja) * 1999-05-13 2000-11-24 Komatsu Electronic Metals Co Ltd エピタキシャルウェーハ製造装置
JP2003229370A (ja) * 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200157A (en) * 1986-02-17 1993-04-06 Toshiba Ceramics Co., Ltd. Susceptor for vapor-growth deposition
US5695568A (en) * 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
JPH088198A (ja) * 1994-06-21 1996-01-12 Sumitomo Sitix Corp 気相成長装置用サセプター
JPH10144498A (ja) * 1996-11-12 1998-05-29 Kokusai Electric Co Ltd プラズマ処理装置およびプラズマ処理方法
JP3336897B2 (ja) * 1997-02-07 2002-10-21 三菱住友シリコン株式会社 気相成長装置用サセプター
JP3398308B2 (ja) * 1997-09-18 2003-04-21 東京エレクトロン株式会社 真空処理装置
KR100267885B1 (ko) * 1998-05-18 2000-11-01 서성기 반도체 박막증착장치
JP2000030894A (ja) * 1998-07-07 2000-01-28 Kokusai Electric Co Ltd プラズマ処理方法および装置
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US7270708B2 (en) * 2001-11-30 2007-09-18 Shin-Etsu Handotai Co., Ltd. Susceptor, vapor phase growth apparatus, epitaxial wafer manufacturing apparatus, epitaxial wafer manufacturing method, and epitaxial wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358819A (ja) * 1986-08-29 1988-03-14 Nec Corp 半導体装置の製造装置
JP2000323556A (ja) * 1999-05-13 2000-11-24 Komatsu Electronic Metals Co Ltd エピタキシャルウェーハ製造装置
JP2003229370A (ja) * 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351865A (ja) * 2005-06-16 2006-12-28 Shin Etsu Handotai Co Ltd 気相成長用サセプタ及び気相成長装置及び気相成長方法並びにエピタキシャルウエーハ
JP2009231448A (ja) * 2008-03-21 2009-10-08 Sumco Corp 気相成長装置用サセプタ
JP2010135598A (ja) * 2008-12-05 2010-06-17 Sumco Corp エピタキシャルウェーハの製造方法
US9797066B2 (en) 2010-11-15 2017-10-24 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing epitaxial wafer
KR101746451B1 (ko) 2011-03-04 2017-06-13 신에쯔 한도타이 가부시키가이샤 서셉터 및 이를 이용한 에피택셜 웨이퍼의 제조 방법
KR20120112971A (ko) * 2011-04-04 2012-10-12 주식회사 엘지실트론 웨이퍼 제조장치의 서셉터
KR101721166B1 (ko) * 2011-04-04 2017-03-29 주식회사 엘지실트론 웨이퍼 제조장치의 서셉터
JP2015506588A (ja) * 2012-01-13 2015-03-02 エルジー シルトロン インコーポレイテッド サセプタ
JP2013012776A (ja) * 2012-09-24 2013-01-17 Tokyo Electron Ltd プラズマ処理装置および基板載置台
JP7373022B2 (ja) 2016-10-28 2023-11-01 ラム リサーチ コーポレーション 開放空間均圧化通路および側方閉じ込めを備えた平坦な基板縁部接触部
JP2019114588A (ja) * 2017-12-21 2019-07-11 日本特殊陶業株式会社 基板保持部材
KR20210134385A (ko) * 2019-04-11 2021-11-09 가부시키가이샤 사무코 기상 성장 장치 및 이에 이용되는 캐리어
KR102632333B1 (ko) 2019-04-11 2024-01-31 가부시키가이샤 사무코 기상 성장 장치 및 이에 이용되는 캐리어
CN111020693A (zh) * 2019-12-27 2020-04-17 季华实验室 一种碳化硅外延生长设备的进气装置
JP7211475B1 (ja) 2021-12-10 2023-01-24 株式会社Sumco 半導体ウェーハ用エピタキシャル成長装置の基準位置検出状態の判定方法、半導体ウェーハの載置位置測定方法、及び、エピタキシャル成長装置
JP2023086594A (ja) * 2021-12-10 2023-06-22 株式会社Sumco 半導体ウェーハ用エピタキシャル成長装置の基準位置検出状態の判定方法、半導体ウェーハの載置位置測定方法、及び、エピタキシャル成長装置

Also Published As

Publication number Publication date
JP2003197532A (ja) 2003-07-11
EP1840243B1 (en) 2011-10-12
EP1840243A3 (en) 2008-02-13
JP2008277795A (ja) 2008-11-13
EP1456871A1 (en) 2004-09-15
CN100419958C (zh) 2008-09-17
WO2003060967A1 (en) 2003-07-24
JP4285240B2 (ja) 2009-06-24
KR20040066093A (ko) 2004-07-23
EP1456871A4 (en) 2005-12-28
EP1840243A2 (en) 2007-10-03
JP4798163B2 (ja) 2011-10-19
DE02795973T1 (de) 2005-03-31
CN1526158A (zh) 2004-09-01
EP1456871B1 (en) 2008-07-09
KR100779970B1 (ko) 2007-11-27
DE60227557D1 (de) 2008-08-21

Similar Documents

Publication Publication Date Title
JP4798163B2 (ja) エピタキシャル成長用サセプタ
US9127374B2 (en) Epitaxial growth method
TWI396250B (zh) 晶座、半導體製造裝置及半導體製造方法
JP5412759B2 (ja) エピタキシャルウェーハの保持具及びそのウェーハの製造方法
US6596086B1 (en) Apparatus for thin film growth
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
JP5347288B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010135598A (ja) エピタキシャルウェーハの製造方法
JP5040333B2 (ja) 気相成長用サセプタ及び気相成長装置並びに気相成長方法
JP6968670B2 (ja) サセプタ、エピタキシャルウェーハの製造方法
JP2015506588A (ja) サセプタ
KR102093838B1 (ko) 에피택셜 반응기
JP2013191889A (ja) シリコンエピタキシャルウェーハ
KR101259006B1 (ko) 웨이퍼 제조장치의 서셉터
US20240006225A1 (en) Susceptor for epitaxial processing and epitaxial reactor including the susceptor
TWI654710B (zh) 承受器、氣相生長裝置及氣相生長方法
JP5144697B2 (ja) サセプタ、エピタキシャルウェーハの製造装置、およびエピタキシャルウェーハの製造方法
KR20100127681A (ko) 에피택셜 웨이퍼 제조 장치의 서셉터
JP2006041436A (ja) サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2005259922A (ja) エピタキシャル成長装置
JP2003197533A (ja) エピタキシャル成長方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4285240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term