CN1526158A - 外延生长基座与外延生长方法 - Google Patents

外延生长基座与外延生长方法 Download PDF

Info

Publication number
CN1526158A
CN1526158A CNA028096797A CN02809679A CN1526158A CN 1526158 A CN1526158 A CN 1526158A CN A028096797 A CNA028096797 A CN A028096797A CN 02809679 A CN02809679 A CN 02809679A CN 1526158 A CN1526158 A CN 1526158A
Authority
CN
China
Prior art keywords
pedestal
base wall
hole
epitaxial growth
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028096797A
Other languages
English (en)
Other versions
CN100419958C (zh
Inventor
石桥昌幸
克鲁格
J·F·克鲁格
幸
土肥敬幸
造
堀江大造
藤川孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Publication of CN1526158A publication Critical patent/CN1526158A/zh
Application granted granted Critical
Publication of CN100419958C publication Critical patent/CN100419958C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45587—Mechanical means for changing the gas flow
    • C23C16/45589—Movable means, e.g. fans
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种用于外延生长设备和方法中的基座，其中，多个圆形通孔被制作在凹坑底部壁中向着圆形底部壁的中心达大约1/2半径距离的外围区域中。这些通孔的总开口表面积为底部壁表面积的0.05－55％。提供在这一外围区域处的各个通孔的开口表面积为0.2－3.2平方毫米，且通孔的密度为每平方厘米0.25－25个。在半导体晶片被安装在凹坑中之后，在使源气体和载气(亦即反应气体)在基座的上表面侧流动，并使载气在下表面侧流动的情况下，进行外延生长。

Description

外延生长基座与外延生长方法
发明领域
本发明涉及到外延生长基座和外延生长方法，确切地说是涉及到用来促使外延膜在半导体晶片表面上生长的外延生长基座和外延生长方法。
发明背景
近年来，外延膜形成在硅晶片表面上的外延晶片，被广泛地用作MOS器件所用的硅晶片。这些外延晶片改进了MOS器件栅氧化膜的成品率，并具有诸如降低寄生电容、防止软错误、改进吸杂性能、以及改进机械强度之类的优越特性。
采用这种外延晶片结构，在为了同时在多个硅晶片上执行外延生长工艺而实现批量方法的现有技术中，已经变得难以保持与大直径硅晶片的兼容性，因而已经主要采用处理单个晶片的外延生长设备。近年来，已经开发了能够在直径为300mm或以上的晶片上进行外延生长工艺的用于大直径晶片的外延生长设备。
对于这些单个晶片型外延生长设备，将晶片传送进出设备以及安放基座上的方法能够被分成二类：一类是用Bernoulli吸盘方法或使用传输夹具的提升方法来传送晶片；另一类是用支杆来支持晶片的下表面，借助于提升支杆而获得传送。但在二种情况下，半导体晶片被安装在水平安置在设备中的单个基座上。然后用位于晶片周围的诸如红外灯之类的热源，将晶片升到高温。借助于在旋转基座的情况下使反应气体在高温晶片表面上方流动，外延生长于是就开始。
下面是参照图19-23对现有技术外延生长基座和外延生长方法的描述。
图19是剖面图，示意地示出了现有技术的外延生长设备。图20是平面图，示意地示出了现有技术的外延生长基座。图21是另一剖面图，示意地示出了现有技术的外延生长基座。图22是另一剖面图，示意地示出了现有技术的外延生长基座的结构。图23是另一平面图，示意地示出了现有技术的外延生长基座。
如图19-22所示，外延生长设备(以下称为“设备”)1内部包含外延膜形成室(以下称为“成膜室”)2。此成膜室2配备有上罩3、下罩4、以及罩连接件5。上罩3和下罩4由诸如石英之类的透明材料制成，用安置在设备1上方和下方的多个卤素灯6来加热基座10和硅晶片W。
由于基座10下表面的外侧部分与连接到基座转轴7的支持臂8接合，基座10就被旋转。表面涂敷有SiC膜的碳基材料被用作基座10。基座10是图20所示的盘状，或是图21所示的具有凹陷的盘状，并支持着硅晶片W的整个背面。此凹陷包含容纳硅晶片W的凹坑10a，并包含基本上圆形的底部壁和环绕此底部壁的侧壁。制作了总共3个通孔10b，环绕基座10的外侧每120度一个。用来升降硅晶片W的提升支杆9，被宽松地插入在各个通孔10b中。用提升臂11来进行提升支杆9的提升。
供气口12和排气口13彼此面对位于面向基座10的罩连接件5的位置处。已经借助于用氢气(载气)稀释诸如SiHCl3之类的源气体而形成的混合有微量掺杂剂的反应气体，从供气口12被馈送，以便平行于硅晶片W的表面(沿水平方向)而流动。提供的反应气体在通过硅晶片W的表面以引起外延膜生长之后，被排气出口13排出到设备外面。
近年来，外延膜表面内电阻率的均匀分布已经成为外延晶片的一个极为重要的定量要求。但在外延生长过程中需要高温处理。这引起晶片内部的掺杂剂在外延生长过程中向外扩散，从而引起所谓的“自掺杂”现象，掺杂剂向外扩散并组合到外延膜中。这引起形成的外延膜中掺杂剂浓度的不均匀性，从而引起外延膜外边沿部分电阻率降低以及表面上电阻率分布不均匀。特别是当在浓度低于硅晶片W的掺杂剂浓度下进行外延生长时，这会引起这样一些区域，其中外延膜的掺杂剂浓度偏离所要求的指标，从而引起器件成品率下降。
为了防止外延膜中的电阻率分布变坏，用保护膜来涂敷硅晶片W，以便防止来自硅晶片W的自掺杂。典型地用CVD技术产生的氧化硅膜作为防止自掺杂的保护膜，且形成在晶片背面上的多晶硅膜有助于吸杂作用，也可以用作降低自掺杂的保护膜。通常仅仅背面被氧化硅膜涂敷。晶片的边沿不被涂敷，但由于此表面面积小，故来自晶片边沿的掺杂剂外扩散很小。
因此，使用具有保护膜的晶片在抑制自掺杂方面是有效的。但这需要诸如CVD加工工具之类的专用设备，还需要额外的处理。还存在着需要使用必须在外延生长工艺之后从背面清除保护层的外延晶片的情况。此要求依赖于所需处理的类型。在此情况下，为了在外延生长工艺之后清除保护膜，必须执行诸如抛光和腐蚀之类的额外处理。这一额外处理引起外延晶片生产成本的增加，且近年来这一增加的成本已经使得无法生产低成本的外延晶片。
已经用氧化物背面密封以及然后剥离氧化物的方法处理过的外延晶片，在背面处的掺杂剂浓度相似于衬底本体的浓度。未曾用氧化物背面密封处理的外延晶片，其背面的掺杂剂浓度被耗尽。这种耗尽的背面可能对器件制造厂家随后的加工有利。为了解决这些问题，已经提出了一种外延生长工艺方法，此方法采用例如图23所示的在基座10的凹坑10a的底部壁的基本上整个表面上形成有大量通孔10c的基座10。
但当存在分散在凹坑底部壁的基本上整个表面上的通孔10c时，由于形成通孔10c的区域与不形成通孔10c的区域之间的温度差异而出现外延晶片表面的超微形貌退化，且这些超微形貌退化区域出现在整个晶片表面上。
在现有技术中，从凹坑底部壁的中心位置到1/2半径的区域，是用来测量外延生长设备中外延生长过程的温度的区域。当通孔10c被制作在这一区域中时，工艺温度测量中就出现变化，结果就增加了晶片中出现滑移的可能性。
另一方面，均匀的外延膜厚度也是对外延晶片的一个重要的定量要求。上述的反应气体以平行于硅晶片W表面的方式被馈送到成膜室2(图22)。流入到成膜室2中的部分反应气体因而与基座10的外壁碰撞。结果，反应气体的气流在基座10的上边沿部分附近被扰乱，反应气体因而难以与硅晶片W的外边沿表面形成充分的接触。结果就引起出现这部分的外延膜变得比表面部分薄的现象。无论在硅晶片W背面处是否存在用来防止自掺杂的保护膜，都会出现这种现象。
因此，在现有技术中已经公开了各种通过控制外延生长工艺来防止外延膜边沿部分厚度减小的方法。作为具体的例子，有方法(1)降低外延膜的生长速度，以及方法(2)减小基座10底部壁表面到侧壁上端表面的高度D。此高度D通常为0.55-1.00mm。
然而，根据降低生长速度的方法(1)，生长外延膜所需的时间更长，这就影响到硅晶片生产的产率。而且，当在(2)中减小基座高度D时，由于小的振动，被加工的硅晶片W可能在凹坑10a中变得不对中。
而且，现有技术中的通孔10c被制作成沿垂直于基座10底部壁的方向。当通孔垂直于基座凹坑底部壁被制作时，辐射热能够通过通孔，并能够在硅晶片的背面上被直接吸收。这会引起硅晶片的不均匀加热。
发明目的
因此，本发明的目的是提供一种外延生长基座和外延生长方法，它能够提供外延膜厚度均匀性，以便减小外延晶片表面超微形貌的退化区域，防止出现由于在凹坑的底部壁中制作通孔而引起的外延膜滑移，消除来自晶片背面的自掺杂的影响，以及能够改善外延膜表面中的掺杂剂浓度的均匀性。
本发明的另一目的是提供一种外延生长基座和外延生长方法，它能够改善从晶片背面释放掺杂剂的作用。
本发明的又一目的是提供一种外延生长基座和外延生长方法，它能够防止起源于基座基质材料的晶片沾污。
而且，本发明的再一目的是提供一种外延生长基座和外延生长方法，其中进行外延生长而不在晶片背面上形成保护膜，从而降低外延晶片的成本。
本发明的另一目的是提供一种外延晶片，其中在器件加工的热处理过程中不出现自掺杂。
本发明的又一目的是提供一种外延生长基座和外延生长方法，它能够抑制出现在形成通孔的区域内的辐射热的变化，并能够抑制半导体晶片背面处出现不均匀的亮度。
发明概述
在本发明的第一方面，提供了一种外延生长基座(以下有时简称为“基座”)，它具有由基本上圆形底部壁和包围着底部壁的侧壁组成的凹坑，其中半导体晶片将被安装在该凹坑中。在沿底部壁外围到中心的径向方向的外围区域内在底部壁中提供了带基本上为圆形或多角形的开口的通孔，在达大约1/2半径的距离内，通孔被包括在其上安装半导体晶片的底部壁区域的至少一部分内。多个通孔的总开口表面积为底部壁表面积的0.05-55％。
圆形、椭圆形、或相似的形状，可以作为基本上圆形的形状。三角形、四角形、五角形、或其它的多角形，可以作为多角形。
晶片的类型完全没有限制。例如，可以采用硅晶片、砷化镓晶片、或SOI或选择性生长的外延晶片。若多个通孔的总开口表面积小于底部壁表面积的0.05％，则不能有效地排出从晶片背面向外扩散的掺杂剂。而且，当总开口表面积超过55％时，则在外延晶片中开始出现滑移，且由于晶片中心部分与外围之间的温度差异大，基座本身的强度也降低，从而存在着外延反应过程中基座破裂等问题。
根据本发明的第一方面，沿从底部壁外围到中心的径向方向，在达1/2半径的距离内，多个通孔被提供在外围区域中。通孔被包括在其上安装半导体晶片的至少底部壁区域内。通孔开口的总表面积被取为底部壁表面积的0.05-55％。这改善了外延膜的厚度均匀性。此外，能够减小由于凹坑底部壁中形成多个通孔的区域与不形成通孔的区域之间的温度差异而出现的外延晶片表面的超微形貌劣化区域。还能够防止由于在凹坑底部壁中形成通孔而引起的滑移。而且，利用受到来自晶片背面自掺杂影响的半导体晶片，有可能消除自掺杂的影响并改善外延膜中掺杂剂浓度的均匀性。
在本发明的第二方面，在外延生长基座中还在底部壁或侧壁处提供了支持装置，用来支持通过仅仅用半导体晶片外围的表面接触、线接触、或点接触而安装的半导体晶片。
根据半导体晶片整个背面被表面支持的基座结构，诸如氢气之类的载气难以环绕晶片的整个背面。掺杂剂从晶片背面释放以及被排出的效率因而被降低。为此，在基座上形成支持装置，利用与晶片外围的表面接触、线接触、或点接触，以便在晶片背面与基座上表面之间形成稍许间隙来支持晶片是有效的。
在本发明的第三方面，SiC膜被粘合到基座的表面和各个通孔的内壁表面。暴露的基座表面和通孔内表面被SiC膜涂敷。因而能够可靠地防止诸如碳沾污之类的来自基座基质材料的沾污。
在本发明的第四方面，包括基座通孔的至少部分基座由致密SiC材料制成。
形成包括致密SiC材料的通孔的基座部分的理由是因为难以均匀地涂敷通孔的全部内表面以及因为在通孔内表面部分处容易出现SiC膜剥离。借助于用CVD技术等由致密SiC制造的致密SiC形成制作通孔的基座区域，能够可靠地防止基座基质材料引起的沾污。也有可能用SiC材料制作整个基座。
在本发明的第五方面，基座的通孔相对于底部壁的厚度方向倾斜。
亦即，以各个通孔的中心轴相对于底部壁平面不正交而是有规定的角度的方式，各个通孔被倾斜制作在底部壁中。通孔相对于底部壁表面的(中心轴的)倾斜角是例如20-70度。通孔的倾斜角完全不受限制。从底部壁上表面到下表面向着底部壁的内部或向着外部倾斜都是可能的。
根据本发明的第五方面，与通孔不倾斜的情况相比，发生在制作通孔的底部壁部分处的辐射热能够被减少，并能够抑制半导体晶片背面处不均匀亮度的出现。
在本发明的第六方面，提供了具有由基本上圆形底部壁和环绕底部壁的侧壁形成的凹坑的外延生长基座，其中要在凹坑中安装半导体晶片。多个具有基本上圆形或多角形的开口的通孔被提供在底部壁处沿径向从外围到中心达约1/2半径的区域或距离内，其通孔被包括在至少其上要安装半导体晶片的底部壁区域内。各个通孔的开口表面积被取为0.2-3.2mm2，而通孔的密度被取为每平方厘米0.25-25个。
不形成开口表面积小于0.2mm2的通孔的理由是因为机械加工精度的技术困难。当形成开口表面积超过3.2mm2的通孔时，由于开口表面积太大，温度分布变得不均匀，且超微形貌劣化和滑移的出现变得明显。
另一方面，当通孔的密度小于每平方厘米0.25个时，反应气体的流量减小，因而无法防止外延膜外围处膜厚度的减小，从晶片背面释放掺杂剂的效率也低，因而无法消除自掺杂的影响。当通孔密度超过每平方厘米25个时，基座本身的强度降低，基座在外延生长工艺过程中可能弯曲或破裂。
根据本发明的第六方面，外延膜的厚度均匀性得到了改善，并减小了由于在凹坑的底部壁中制作多个通孔的区域与不制作孔的区域之间的温度差异而出现的外延晶片表面的超微形貌劣化区域。因而能够防止由于在凹坑底部壁中制作通孔而引起的滑移。在受到来自晶片背面的自掺杂的影响的半导体晶片的情况下，也有可能消除这一自掺杂的影响并改进外延膜表面内的掺杂剂浓度均匀性。
在本发明的第七方面，根据本发明第六方面的外延基座还在底部壁或侧壁处配备有支持装置，用以通过仅仅与半导体晶片外围的表面接触、线接触、或点接触来支持安装的半导体晶片。
在本发明的第八方面，SiC膜被粘合到本发明第六方面的基座的表面以及各个通孔的内壁表面。
在本发明的第九方面，至少包括基座通孔的本发明第六方面的部分基座，由致密SiC材料制成。
在本发明的第十情况中，本发明第六情况的基座的通孔相对于底部壁的厚度方向倾斜。
在本发明的第十一情况中，提供了一种用来在半导体晶片表面上生长外延膜的外延生长方法，此方法将半导体晶片安装在基座凹坑内，并将源气体和载气馈送到基座的上表面侧，且将载气馈送到基座的下表面侧。凹坑由基本上圆形底部壁和包围此底部壁的侧壁组成，并在从外围到中心达大约1/2半径的区域或距离内的底部壁处提供多个具有基本上圆形或多角形开口的通孔，通孔被包括在至少其上安装半导体晶片的底部壁区域内。多个通孔的总开口表面积为底部壁表面积的0.05-55％。
诸如SiH4、SiH2Cl2、SiHCl3、或SiCl4之类的气体被用作源气体。
氢气或惰性气体可以被用作载气。
根据本发明的第十一方面，在半导体晶片被安装在凹坑内之后，在基座上表面侧上流动源气体和载气并在下表面侧上流动载气的情况下进行外延生长。因此，在基座的外围处，在基座上表面侧上流动的源气体部分由于基座下表面侧上流动的载气产生的负压而经由通孔从半导体晶片外围与基座侧壁之间的间隙向下流到基座的下表面侧。因而能够将足够量的源气体馈送到晶片外围表面。这改善了外延膜的厚度均匀性，并因为通孔不被制作在从基座底部壁中心到离中心至少1/2半径距离的区域中，故减小了由于在凹坑的底部壁中制作多个通孔的区域与不制作孔的区域之间的温度差异而出现的外延晶片表面的超微形貌劣化区域。因而能够防止由于在凹坑的底部壁中制作通孔而引起的滑移。
而且，当对正面和背面都由半导体单晶表面构成的半导体晶片进行外延生长时，在外延生长过程中掺杂剂就从晶片背面向外扩散。但在本发明的第十一方面，由于这一负压的作用，掺杂剂就在基座的下表面侧被释放，此掺杂剂于是难以被组合到外延膜中。结果就能够基本上消除来自晶片背面的这一自掺杂的影响，并能够改善外延膜中的掺杂剂浓度均匀性。这一外延生长工艺还可以被应用于具有形成在其自掺杂影响轻微的背面上的氧化物膜或多晶硅膜的半导体晶片。在此情况下，还能够抑制外延膜外围处的膜厚度减小。
在本发明的第十二方面，还提供了一种外延生长方法，其中，本发明第十一方面的外延生长基座在底部壁或侧壁处配备有支持装置，用以通过仅仅与半导体晶片外围的表面接触、线接触、或点接触来支持安装的半导体晶片。
在本发明的第十三方面，SiC膜被粘合到本发明第十一方面的基座表面以及各个通孔的内壁表面。
在本发明的第十四方面，提供了一种外延生长方法，其中，包括基座通孔的本发明第十一方面的至少部分基座，由致密SiC材料制成。
在本发明的第十五方面，提供了一种外延生长方法，其中，馈送到本发明第十一方面的基座下表面侧的载气是以至少每分钟3-100升馈送的含氢的气体。
当基座下表面侧处的载气流量小于每分钟3升时，产生的负压不足，掺杂剂因而不能有效地流过基座通孔。在此情况下，自掺杂就过大。当流量超过每分钟100升时，掺杂剂的排出效率被提高，但包括掺杂剂的载气不以恰当的方式从排气口释放。部分载气流入到源气体中，外延膜中的电阻率分布从而变坏。
在本发明的第十六方面，提供了一种外延生长方法，其中，本发明第十一情况的外延生长基座的通孔相对于底部壁的厚度方向倾斜。
在本发明的第十七方面，提供了一种用来在半导体晶片表面上生长外延膜的外延生长方法，此方法将半导体晶片安装在基座凹坑内，并将源气体和载气馈送到基座的上表面侧，且将载气馈送到基座的下表面侧。凹坑由基本上圆形底部壁和包围此底部壁的侧壁组成，并在从外围到中心达大约1/2半径的区域或距离内的底部壁处提供多个具有基本上圆形或多角形开口的通孔，通孔被包括在至少其上安装半导体晶片的底部壁区域内。各个通孔的开口表面积被取为0.2-3.2平方毫米，而通孔的密度被取为每平方厘米0.25-25个。
根据本发明的第十七方面，在半导体晶片被安装在基座凹坑内之后，在基座上表面侧上流动源气体和载气并在下表面侧上流动载气的情况下进行外延生长。此时，由于基座下表面侧上流动的载气引起基座上表面侧上流动的部分源气体经由通孔流到基座的下表面侧，故负压力作用在基座的外围部分。结果，足够量的源气体也能够被馈送到晶片的外围表面，从而能够使外延膜的厚度均匀。因而能够得到外延膜的均匀性而不管硅晶片背面处有无用来防止自掺杂的保护膜。由于在凹坑的底部壁中制作多个通孔的区域与不制作孔的区域之间的温度差异而出现的外延晶片表面的超微形貌劣化区域能够被减小。能够防止由于在凹坑的底部壁中制作通孔而引起的滑移。
而且，在半导体晶片的正面和背面都由半导体单晶表面构成的情况下，在外延生长过程中掺杂剂从晶片背面向外扩散。但由于负压的作用，向外扩散的掺杂剂被排出到基座的下表面侧。此掺杂剂于是难以被组合到外延膜中。结果就能够消除来自晶片背面的这一自掺杂的影响，并能够改善外延膜表面中的掺杂剂浓度均匀性。
在本发明的第十八方面，还提供了一种外延生长方法，其中，本发明第十七方面的外延生长基座在底部壁或侧壁处配备有支持装置，用以通过仅仅与半导体晶片外围的表面接触、线接触、或点接触来支持安装的半导体晶片。
在本发明的第十九方面，提供了一种外延生长方法，其中，SiC膜被粘合到本发明第十七方面的基座表面以及各个通孔的内壁表面。
在本发明的第二十方面，提供了一种外延生长方法，其中，包括基座通孔的本发明第十七方面的至少部分基座，由致密SiC材料制成。
在本发明的第二十一方面，提供了一种外延生长方法，其中，馈送到本发明第十七方面的基座下表面侧的载气是以每分钟3-100升馈送的含氢的气体。
在本发明的第二十二方面，提供了一种外延生长方法，其中，本发明第十七方面的基座的通孔相对于底部壁的厚度方向倾斜。
附图简要说明
图1是剖面图，示意地示出了其上安装本发明第一实施方案的外延生长基座的外延生长设备。
图2是放大的剖面图，示意地示出了本发明第一实施方案的外延生长基座使用状况的主要部分。
图3是平面图，示出了本发明第一实施方案的外延生长基座的主要部分。
图4是放大的剖面图，示出了本发明第一实施方案的外延生长基座的主要部分。
图5是平面图，示意地示出了本发明另一实施方案的外延生长基座。
图6是剖面图，示意地示出了本发明另一实施方案的外延生长基座的主要部分。
图7是剖面图，示意地示出了本发明另一实施方案的外延生长基座的主要部分。
图8是剖面图，示意地示出了本发明另一实施方案的外延生长基座。
图9是平面图，示意地示出了本发明另一实施方案的外延生长基座。
图10是剖面图，示意地示出了本发明另一实施方案的外延生长基座的主要部分。
图11是平面图，示意地示出了本发明另一实施方案的外延生长基座。
图12是曲线图，示出了在测试例子和比较例子中得到的外延晶片沿外延膜径向的掺杂剂浓度分布。
图13是曲线图，示出了在测试例子和比较例子中得到的外延晶片沿外延膜径向的电阻率分布。
图14是曲线图，示出了在测试例子和比较例子中得到的外延晶片的外延膜厚度变化。
图15是曲线图，示出了在测试例子和比较例子中得到的外延晶片外部出现的峰-谷(P-V)超微形貌。
图16是曲线图，示出了在测试例子和比较例子中得到的外延晶片通孔开口表面积与P-V超微形貌数值之间的关系。
图17是曲线图，示出了在测试例子和比较例子中得到的外延晶片的提供通孔的晶片边沿区域与晶片外边沿处外延膜厚度下降或减小的范围之间的关系。
图18是曲线图，示出了在测试例子和比较例子中得到的外延晶片的通孔开口表面积与外延膜滑移范围之间的关系。
图19是剖面图，示意地示出了现有技术的外延生长设备。
图20是平面图，示意地示出了现有技术的外延生长基座。
图21是另一剖面图，示意地示出了现有技术的外延生长基座。
图22是另一剖面图，示意地示出了现有技术的外延生长基座的使用状况。
图23是另一平面图，示意地示出了现有技术的外延生长基座的使用状况。
本发明的优选实施方案
下面是对本发明各个实施方案的外延生长基座和外延生长方法的描述。本发明完全不局限于下列各个实施方案。图1是剖面图，示意地示出了其中安装本发明第一实施方案的外延生长基座的外延生长设备。图2是放大的剖面图，示意地示出了本发明第一实施方案的外延生长基座使用状况的主要部分。图3是平面图，示出了本发明第一实施方案的外延生长基座的主要部分。图4是放大的剖面图，示出了本发明第一实施方案的外延生长基座的主要部分。
图5是平面图，示意地示出了本发明另一实施方案的外延生长基座。图6是剖面图，示意地示出了本发明另一实施方案的外延生长基座的主要部分。图7是剖面图，示意地示出了本发明另一实施方案的外延生长基座的主要部分。
如图1-4所示，外延生长设备(以下称为“设备”)1内部包含外延膜形成室2。此成膜室2配备有上罩3、下罩4、以及罩连接件5。上罩3和下罩4由诸如石英之类的透明材料制成，用来加热基座10和硅晶片W的多个卤素灯6被安置在设备1上方和下方。所用的硅晶片是例如P型硅单晶晶片，直径为200mm，厚度为740微米，表面平面取向为(100)，电阻率为15mΩcm(毫欧姆厘米)，且一侧被镜面抛光。硅晶片背面上没有形成氧化硅膜(保护膜)，且晶片二侧为单晶硅表面。
供气口12和排气口13彼此面对位于面向基座10的罩连接件5的位置处。用氢气(载气)稀释诸如SiHCl3之类的源气体而形成的混合有微量掺杂剂的反应气体从供气口12被馈送，以便平行于硅晶片W的表面(沿水平方向)而流动。提供的反应气体在通过硅晶片W的表面上方以引起外延膜生长之后，被排气出口13排出到设备外面。
而且，在罩连接件5处，用来馈送诸如氢气之类的载气的气体供应开口14被制作在气体供应开口12下方的基座下表面侧。而且，用来将馈自气体供应开口14的氢气排出到外面的排气开口15，也被提供在排气出口13下方附近的罩连接件5处。也可以不提供排气开口15而代之以排气出口13来排出外延生长的载气等。
下面参照图2-4来描述本实施方案的基座10。但本发明完全不局限于基座10。
由于基座10的下表面边沿部分与连接到基座转轴7的支持臂8接合，故基座10被旋转。此基座10具有由直径直至215mm的稍许大于硅晶片W的直径的圆形底部壁和环绕此底部壁的柱形侧壁组成。底部壁和侧壁由表面粘合有SiC膜的碳材料组成。然后将硅晶片安置并安装在此凹坑10a上。基座的尺寸可以根据硅晶片W的直径以适当的方式改变。总之，基座10的尺寸最好使凹坑10a外边沿与硅晶片W外边沿之间有约为1-10mm的间隙。凹坑10a的深度，亦即从基座10底部壁的上表面到侧壁的上边沿表面的高度，基本上与硅晶片的厚度800微米相同。而且，以120度的间隔，沿周边方向在底部壁外围处安置总共3个用来支持和升降硅晶片W的支杆的通孔10b。用来升降硅晶片W的提升支杆9被宽松地插入在3个通孔10b各个处。各个提升支杆9被用来相对于支持臂8自由地升降。以这种方式，用与支持臂8分开提供在基座转轴7处的多个提升臂11来实现升降，从而升降提升支杆9。
而且，提供了多个通孔10c，用来防止生长在晶片表面外围处的外延膜减少以及用来释放发生在底部壁外围的来自硅晶片W背面的掺杂剂。具体地说，通孔10c被制作在沿晶片径向从凹坑10a底部壁外边沿向内的20mm范围内。
首先来描述通孔10b。在外延生长过程中，提升支杆9被保持在通孔10b中，致使通孔10b内部基本上被封盖。通孔10b因而很少起释放掺杂剂的通孔的作用。对于用Bernoulli吸盘方法等来传输晶片的外延生长设备来说，用来升降晶片的通孔10b是不必要的。
借助于在用来升降晶片的通孔10b中提供凹陷，使气体流过(图5)，也能够得到如用来释放掺杂剂的通孔10b那样的组合功能。具体地说，如图6所示，存在着以接触方式支持提升支杆9的头部二端(沿Y轴方向)的窄缝，且如图7所示，存在着以非接触方式支持提升支杆9的头部二端(沿X轴方向)的窄缝。在此情况下，最好对凹坑10a的底部壁表面层部分进行网眼处理，以便促进通孔10b中的气流。
接着来描述通孔10c。通孔10c被制作在(直径为216mm的)底部壁中，以便俯视时呈现圆形孔。在图3所示的实施方案中，有7行总共834个孔。各个孔的直径为1mm，开口表面积为0.79平方毫米，孔的密度为每平方厘米7.3个。通孔10c的总开口表面积为底部壁面积的1.8％。通孔10c至少被制作在其上放置硅晶片的基座10区域内。在这一区域内提供具有如上所述尺寸和密度的至少1行孔，最好是至少2行孔。当通孔10c被制作在尺寸超过晶片尺寸的基座10的外围区域(仅仅晶片的外边沿区域)中时，释放从晶片背面放出的掺杂剂气体的效果被降低，从而无法消除自掺杂的影响。
如图2和图4所示，用来以线接触状态支持硅晶片W外围部分的支持装置10d，以沿从外向内的方向倾斜的锥状(倾斜表面)的方式，被提供在凹坑10a的底部壁处。因此，在晶片背面与凹坑10a的底部壁之间在被安装硅晶片W的中心部分处形成了至少100微米的间隙。这有助于氢气围绕晶片背面，从而增强掺杂剂从晶片背面的释放。
图8是剖面图，示意地示出了本发明另一实施方案的外延生长基座。图9是平面图，示意地示出了图8的外延生长基座。图11是平面图，示意地示出了本发明另一实施方案的外延生长基座，其中，在凹坑10a的底部壁处制作了通孔，并被浅沟道10f连接。
如图8所示，还构造了支持单元10d，以便借助于与表面在正好硅晶片外围部分处形成接触而支持硅晶片W。可以在支持单元10d的表面上提供不平坦的部分，用以利用表面与硅晶片W外围部分之间的点接触来实现支持。
可以对底部壁和侧壁分别用不同的材料来制作图8和9的基座10。亦即，用致密SiC材料制作通孔10c处的凹坑10a的整个底部壁以及凹坑10a的侧壁是涂敷有SiC(碳化硅)膜的碳基材料。利用这一涂层，能够有效地消除来自基座10的基质材料的碳沾污。
为了考虑到基座10内表面的温度分布，通孔被制作在沿从外到凹坑10底部壁的中心达大约1/2半径距离的整个外围区域。
图10是制作在基座外围区域中的通孔10c相对于底部壁厚度方向被倾斜45度的例子。因此，借助于使通孔10c相对于底部壁的厚度方向倾斜20-70度，能够抑制通孔10c被制作在底部壁中的区域处的辐射热，从而能够抑制硅晶片W背面处不均匀亮度的出现。
图11是本发明的基座的实施方案，其中，一行通孔被提供在其上安装晶片的基座区中的基座外围区域中，这些孔被浅沟道或沟槽连接。沟槽的宽度通常为稍许大于通孔的直径，直至约为直径的1.5倍。沟槽的深度使沟槽的剖面面积约为通孔开口表面积的50-100％，最好接近通孔的表面积。从制造的观点看，沟槽的底部通常是平坦的。基座的这一实施方案提供了下列优点。(1)借助于将通孔仅仅置于晶片的外围处，能够有效地控制晶片外围处由于掺杂剂从晶片背面向外扩散而引起的自掺杂。(2)借助于将通孔仅仅置于外围处，能够改善晶片中心处的超微形貌，亦即，通孔的减少产生了改进的超微形貌。(3)沟槽在晶片外围处提供了晶片与基座之间的间隙，这就提供了改善待要排出通孔的掺杂剂气体迁移性的通路。(4)由于沟槽改善了掺杂剂气体的迁移性，故能够进一步减小通孔的密度，从而进一步改善超微形貌。(5)由于仍然有足够的基座质量来保持为超微形貌劣化原因的均匀热分布，故浅沟槽对超微形貌劣化的影响比通孔对超微形貌劣化的影响更小。要指出的是，虽然在图11中仅仅示出了一行孔，但也能够提供一行以上的孔。
测试例子和比较例子
如图3所示，下面描述安装在基座10中的单个晶片外延生长设备的外延生长方法。
首先，表面以通常方式抛光成镜面的CZ硅晶片W，被安装在基座10的凹坑10a中。
然后，在硅晶片W于1150℃的氢气中被烘焙处理20秒钟之后，硅源气体SiHCl3和硼源气体B2H2在氢气中被稀释的混合反应气体，以每分钟50升的速率被馈送到设备1，致使厚度约为6微米而电阻率为10欧姆厘米的P型外延膜，在1070℃的外延生长温度下，被形成在晶片表面上。
馈自反应气体供应开口12的反应气体，通过成膜室2，其中基座10和硅晶片W被排列在设备1上方和下方的多个卤素灯6加热，并在外延膜形成在硅晶片W表面上的过程中从排气口13被排出设备1。氢气以每分钟15升的流速从供气口14被馈送到成膜室2中，从而通过基座10的下表面侧，然后从排气开口15被排出。
在此情况下，采用基座10(如图3所示)，它具有多个提供在底部壁外围区域中的通孔10c，使通孔10c的总开口表面积为底部壁表面积的1.8％。亦即，在硅晶片W被安装在凹坑10a中之后，使反应气体在基座10的上表面侧上流动，同时在使氢气于下表面侧上流动时发生外延生长。此时，如图2所示，由于氢气流动于基座10的下表面侧，且部分流动于基座10的上表面侧的反应气体经由通孔10c而流动到基座10的下表面侧，故负压力作用在基座10的外围部分处。结果，大量反应气体与晶片外围部分的表面接触。这就改善了外延膜的均匀性，并减小了由于在凹坑底部壁中制作多个通孔的区域与不制作通孔的区域之间的温度差异而出现的外延晶片的超微形貌劣化区域。因而能够防止出现在凹坑底部壁中制作通孔时能够出现的外延膜的滑移。
而且，在硅晶片W背面处不形成防止自掺杂的氧化硅膜，晶片的正面和背面二者都能够由硅单晶表面构成。掺杂剂(硼)因而在外延生长工艺过程中从晶片背面向外扩散。但由于上述负压力的作用，向外扩散的掺杂剂被排出到基座10的下侧。掺杂剂因而难以组合到外延膜中。结果，外延膜的掺杂剂浓度低于硅晶片W的掺杂剂浓度。因此，即使在来自晶片背面的自掺杂的影响明显的情况下，这一影响也被消除，从而改善了外延膜表面中掺杂剂浓度的均匀性。
下面描述根据本发明上述实施方案对本发明的测试例子与现有技术的比较例子进行比较的结果。
如同本发明测试例子那样，在比较例子中，采用了图1所示的单个晶片外延生长设备，且氢气以每分钟15升的速率从供气口14被供应，以便防止硅淀积在诸如基座10的转轴7之类的成膜室2下方的炉子部件上。所用的基座10如图20所示。
用表面电荷分布仪分别测量在本发明测试例子中和比较例子中得到的外延硅晶片外延膜中除离外围3mm区域之外的掺杂剂浓度沿径向的分布。结果示于图12的曲线中。根据这些测量结果得到的外延膜中电阻率沿径向的分布结果示于图13中。图12的曲线示出了在测试例子和比较例子中得到的外延膜掺杂剂浓度沿外延膜径向方向的分布，而图13的曲线示出了在测试例子和比较例子中得到的外延膜电阻率沿外延膜径向方向的分布。
如从图12和图13可见，在本发明的例子中，掺杂剂以这样一种方式被组合，即外延膜中掺杂剂沿径向的浓度是均匀的，并在表面内均匀地得到了目标电阻率为10欧姆厘米的P型外延膜。另一方面，在比较例子中，外围处的掺杂剂浓度高。还可以理解的是，电阻率分布因而在外围处明显下降。
而且，如图14中的曲线所示，在晶片外围，确切地说是在离外边沿2-3mm的区域内，外延膜的厚度减小。这一变坏主要与外延成膜的成膜步骤中平整度的变坏有关。图14的曲线示出了在测试例子和比较例子中得到的外延晶片外延膜的厚度变化。
利用现有技术的基座，在离晶片外边沿2-10mm的区域内，更确切地说是在离外边沿2-5mm的区域内，外延膜的厚度均匀性变坏，且外延膜急剧地变得更薄。其结果是外延生长之后硅晶片的平整度(SFQR等)与外延生长之前的平整度相比明显地变坏。关于这一点，由于采用本发明的基座，足够量的反应气体被馈送到边沿区域，故本发明的基座能够大幅度减小否则会出现在晶片外围的外延膜的厚度下降。
接着，根据图15来描述如何借助于仅仅在基座外围区域中制作多个通孔来改善晶片表面的超微形貌劣化。
图15的曲线示出了出现在测试例子和比较例子中得到的外延晶片外围部分中的超微形貌。用晶片表面的激光反射角来测量超微形貌(如SEMI标准m43所述)。在图15中，S＝0的曲线示出了当采用具有开口表面积为0平方毫米的，亦即不存在制作于底部壁外围中的通孔的基座情况下的超微形貌，而S＝3.14的曲线示出了当采用具有制作在底部壁外围中的开口表面积为3.14平方毫米(直径为2mm)的通孔的基座时的超微形貌。例如，当各个通孔被分散在凹坑底部壁的整个面积上时，由于其中制作通孔的区域与其中不制作通孔的区域之间的温度差异而出现的超微形貌变坏，就出现在外延晶片的整个表面上。但在本发明中，通孔仅仅被制作在从底部壁外侧到中心沿径向达1/2半径距离的区域内。外延晶片表面中不存在超微形貌变坏区域的部分因而增大，从而得到超微形貌劣化区域的数目已被减少了的高质量外延晶片。从基座底部壁中心到1/2半径的区域，是用来测量外延生长设备的工艺温度的区域。在本发明中，通孔被制作在此区域外面，因而能够抑制外延膜滑移的出现。
接着，图16示出了本发明的基座和现有技术基座的通孔开口表面积与通孔形成部分P-V数值之间的关系。如从开口表面积与通孔形成部分P-V数值之间的关系可见，通孔开口表面积最好尽可能小，以便尽量减小超微形貌劣化的危险。
接着，用图17来描述存在通孔的区域与晶片边沿区域中外延膜厚度减小的范围之间的关系。图17的曲线示出了通孔形成区与晶片外围部分中外延膜厚度下降的范围之间的关系。
从图17的曲线可以知道，当通孔被提供在从基座凹坑外边沿直至向内至少50mm(亦即从基座底部壁的外侧到中心达大约半径长度的一半)、附近时，能够防止膜厚度的下降。
接着，用图18所示的表示通孔开口表面积与外延晶片滑移范围之间的关系的曲线，来描述通孔开口表面积和滑移量。
关于通孔的开口表面积，由于制作通孔时的机械加工精度限制而考虑柱形通孔，认为不可能制作小于0.2平方毫米的通孔。有关超微形貌劣化和出现滑移的问题也对3.2平方毫米或更大的通孔有限制。因此，为了提供10nm或更小的超微形貌劣化以及为了防止出现滑移，3.2平方毫米或更小的开口表面积是必须的。
反应气体馈送到晶片外围的速率也明显地由于通孔开口表面积与通孔密度之间的关系而被改变。因此，最好尽可能密集地安置通孔，以便反应气体流对图1所示的基座的下侧的影响相对于晶片的周边方向大而均匀，并大幅度抑制自掺杂的影响和抑制晶片外围处外延膜厚度的减小。因此，为了考虑有关基座强度和通孔加工精度的问题，最佳的通孔密度范围是每平方厘米0.25-25个。
在单个晶片外延生长设备的实验例子中已经进行了描述，但本发明完全不局限于此，而是如在相关技术中所实现的那样，也可以被应用于批量方法的外延生长设备来同时处理多个晶片。此外，本发明的方法也能够被应用于Bernorlli吸盘传送设备。
如上所述，根据本发明，多个通孔被提供在沿径向方向从底部壁外围到中心覆盖达1/2半径的外围区域内，各个通孔被至少包括在其上安装半导体晶片的底部壁区域内。通孔开口的总表面积为底部壁表面积的0.05-55％，各个通孔的开口面积为0.2-3.2平方毫米，而通孔的开口密度为每平方厘米0.25-25个。其结果因而是能够改善外延膜的厚度均匀性，并能够减小由于在凹坑底部壁中制作多个通孔的区域与不制作通孔的区域之间的温度差异而出现的外延晶片表面的超微形貌劣化区域。此外，能够防止由于在凹坑底部壁中制作通孔而引起的外延膜滑移，并能够消除来自晶片背面的自掺杂的影响。因此，能够改善外延膜表面中的掺杂剂浓度均匀性。
在本发明中，用来通过仅仅与半导体晶片外围的表面接触、线接触、或点接触而支持被安装的半导体晶片的支持单元，被提供在基座的侧壁处。通孔被提供在基座中从这一接触位置向着中心的区域内。这提供了晶片边沿处的大致密封，从晶片背面释放出来的掺杂剂因而扩散到通孔外面。结果，能够尽可能减小来自背面的自掺杂的影响。
而且，SiC膜被粘合到基座的表面和各个通孔的内壁表面，或至少基座的各个通孔的内壁由SiC材料形成。因而能够防止由基座基质材料引起的晶片沾污。
而且，在本发明中，外延晶片能够被制作成即使不在晶片背面形成用来防止自掺杂的保护膜，且即使在具有高浓度掺杂剂的半导体晶片经受外延生长工艺的情况下，也不受自掺杂的影响，从而能够降低外延晶片的生产成本。
根据本发明的外延生长方法，在外延反应过程中，掺杂剂从晶片背面被释放到外面，从而有可能提供晶片背面处掺杂剂浓度非常低的外延晶片。这一耗尽的背面可能有利于器件制造者的后续加工。当采用本发明的外延生长基座时，基本上解决了有关自掺杂的问题和对基座结构的可查出的杂质沾污问题。
根据本发明，通孔可以相对于底部壁的厚度方向倾斜。因而能够抑制出现在制作通孔的底部壁部分处的辐射热，同样能够抑制半导体晶片背面处不均匀亮度的出现。

Claims (24)

1.一种外延生长基座，它包含基本上圆形的底部壁和包围此底部壁的侧壁，以便形成用来安装半导体晶片的凹坑，其中，具有基本上圆形或多角形开口的多个通孔被提供在底部壁中沿径向从外围到中心达大约底部壁半径一半的区域内，各个通孔被包括在至少其上安装半导体晶片的底部壁区域内；且多个通孔的总开口表面积为底部壁表面积的0.05-55％。
2.按照权利要求1的外延生长基座，还在底部壁或侧壁处配备有支持装置，用来通过仅仅与半导体晶片外围的表面接触、线接触、或点接触而支持半导体晶片。
3.按照权利要求1的外延生长基座，其中，SiC膜被粘合到基座的表面以及各个通孔的内壁表面。
4.按照权利要求1的外延生长基座，其中，包括通孔的至少部分底部壁由致密SiC材料制成。
5.按照权利要求1的外延生长基座，其中，通孔相对于底部壁的厚度方向倾斜。
6.一种外延生长基座，它包含基本上圆形的底部壁和包围此底部壁的侧壁，以便形成用来安装半导体晶片的凹坑，其中，具有基本上圆形或多角形开口的多个通孔被提供在底部壁中沿径向从外围到中心达大约底部壁半径一半的区域内，各个通孔被包括在至少其上安装半导体晶片的底部壁区域内；且各个通孔的开口表面积被取为0.2-3.2平方毫米，且通孔的密度被取为每平方厘米0.25-25个。
7.按照权利要求6的外延生长基座，还在底部壁或侧壁处配备有支持装置，用来通过仅仅与半导体晶片外围的表面接触、线接触、或点接触而支持半导体晶片。
8.按照权利要求6的外延生长基座，其中，SiC膜被粘合到基座的表面以及各个通孔的内壁表面。
9.按照权利要求6的外延生长基座，其中，包括通孔的至少部分底部壁由致密SiC材料制成。
10.按照权利要求6的外延生长基座，其中，通孔相对于底部壁的厚度方向倾斜。
11.一种用来在半导体晶片表面上生长外延膜的外延生长方法，此方法是将半导体晶片安装在基座凹坑内，并将源气体和载气馈送到基座的上表面侧，且将载气馈送到基座的下表面侧，其中基座包含基本上圆形的底部壁和包围此底部壁的侧壁，以便形成用来安装半导体晶片的凹坑，其中，在沿径向方向从外围到中心达大约半径一半的区域内在底部壁中提供具有基本上圆形或多角形开口的多个通孔，各个通孔被包括在至少其上安装半导体晶片的底部壁区域内。
12.按照权利要求11的外延生长方法，还在底部壁或侧壁处配备有支持装置，用来通过仅仅与半导体晶片外围的表面接触、线接触、或点接触而支持半导体晶片。
13.按照权利要求11的外延生长方法，其中，SiC膜被粘合到基座的表面以及各个通孔的内壁表面。
14.按照权利要求11的外延生长方法，其中，包括通孔的至少部分底部壁由致密SiC材料制成。
15.按照权利要求11的外延生长方法，其中，馈送到基座下表面侧的载气是以每分钟3-100升馈送的含氢气体。
16.按照权利要求11的外延生长方法，其中，通孔相对于底部壁的厚度方向倾斜。
17.一种用来在半导体晶片表面上生长外延膜的外延生长方法，此方法是将半导体晶片安装在基座凹坑内，并将源气体和载气馈送到基座的上表面侧，且将载气馈送到基座的下表面侧，其中基座包含基本上圆形的底部壁和包围此底部壁的侧壁，以便形成用来安装半导体晶片的凹坑，其中，在沿径向方向从外围到中心达大约半径一半的区域内在底部壁中提供具有基本上圆形或多角形图形的多个通孔，各个通孔被包括在至少其上安装半导体晶片的底部壁区域内；且各个通孔的开口表面积被取为0.2-3.2平方毫米，而通孔的密度被取为每平方厘米0.25-25个。
18.按照权利要求17的外延生长方法，还在底部壁或侧壁处配备有支持装置，用来通过仅仅与半导体晶片外围的表面接触、线接触、或点接触而支持半导体晶片。
19.按照权利要求17的外延生长方法，其中，SiC膜被粘合到基座的表面以及各个通孔的内壁表面。
20.按照权利要求17的外延生长方法，其中，包括通孔的至少部分底部壁由致密SiC材料制成。
21.按照权利要求17的外延生长方法，其中，馈送到基座下表面侧的载气是以每分钟3-100升馈送的含氢气体。
22.按照权利要求17的外延生长方法，其中，通孔相对于底部壁的厚度方向倾斜。
23.一种外延生长基座，它包含基本上圆形的底部壁和包围此底部壁的侧壁，以便形成用来安装半导体晶片的凹坑，其中，具有基本上圆形或多角形开口的多个通孔被提供在底部壁中沿径向从外围到中心达大约底部壁半径一半的区域内，其中，至少一行通孔被包括在至少其上安装半导体晶片的底部壁区域内，所述至少一行通孔的一行中相邻的孔被沟道连接。
24.按照权利要求23的外延生长基座，其中，所述沟道的宽度达通孔直径的1.5倍，且深度使沟道的剖面积约为通孔开口表面积的大约50-100％。
CNB028096797A 2001-12-21 2002-12-23 外延生长基座与外延生长方法 Expired - Lifetime CN100419958C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001389778A JP2003197532A (ja) 2001-12-21 2001-12-21 エピタキシャル成長方法及びエピタキシャル成長用サセプター
JP389778/2001 2001-12-21

Publications (2)

Publication Number Publication Date
CN1526158A true CN1526158A (zh) 2004-09-01
CN100419958C CN100419958C (zh) 2008-09-17

Family

ID=19188295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028096797A Expired - Lifetime CN100419958C (zh) 2001-12-21 2002-12-23 外延生长基座与外延生长方法

Country Status (6)

Country Link
EP (2) EP1840243B1 (zh)
JP (3) JP2003197532A (zh)
KR (1) KR100779970B1 (zh)
CN (1) CN100419958C (zh)
DE (2) DE02795973T1 (zh)
WO (1) WO2003060967A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101423977B (zh) * 2007-10-31 2012-10-10 胜高股份有限公司 外延膜形成装置及其用的基座、外延晶片及其制造方法
CN103210475A (zh) * 2010-11-15 2013-07-17 信越半导体股份有限公司 衬托器和外延晶片的制造方法
CN103255393A (zh) * 2012-02-16 2013-08-21 Lg伊诺特有限公司 半导体制造设备
CN103443904A (zh) * 2011-03-04 2013-12-11 信越半导体股份有限公司 基座及使用此基座的外延晶片的制造方法
TWI505400B (zh) * 2011-08-26 2015-10-21 Lg Siltron Inc 基座
CN107004619A (zh) * 2014-11-12 2017-08-01 应用材料公司 用以减少边缘热峰的新式基座设计
CN107723790A (zh) * 2016-08-12 2018-02-23 上海新昇半导体科技有限公司 一种外延设备、设备制作方法及外延方法
CN107851560A (zh) * 2015-04-27 2018-03-27 胜高股份有限公司 基座、外延生长装置、及外延晶圆
CN109306467A (zh) * 2017-07-26 2019-02-05 上海新昇半导体科技有限公司 气相生长装置及气相生长方法
CN109306468A (zh) * 2017-07-26 2019-02-05 上海新昇半导体科技有限公司 衬托器、气相生长装置及气相生长方法
CN110277304A (zh) * 2018-03-14 2019-09-24 胜高股份有限公司 外延晶片的制造方法及其制造装置
CN110429050A (zh) * 2019-08-05 2019-11-08 西安奕斯伟硅片技术有限公司 一种外延生长基座
TWI687538B (zh) * 2014-07-03 2020-03-11 美商應用材料股份有限公司 旋轉批量磊晶系統
CN111286723A (zh) * 2018-12-10 2020-06-16 昭和电工株式会社 基座和化学气相沉积装置
CN112981525A (zh) * 2013-03-14 2021-06-18 应用材料公司 使用外延生长的膜形成方法及外延生长装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972710B2 (ja) * 2002-03-28 2007-09-05 信越半導体株式会社 サセプタ、エピタキシャルウェーハの製造装置および製造方法
JP3908112B2 (ja) * 2002-07-29 2007-04-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタ、エピタキシャルウェーハ製造装置及びエピタキシャルウェーハ製造方法
JP2004172392A (ja) * 2002-11-20 2004-06-17 Komatsu Electronic Metals Co Ltd 半導体エピタキシャルウェーハの製造装置およびサセプタ並びにサセプタの支持装置
JP4016823B2 (ja) * 2002-12-06 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US7582166B2 (en) * 2003-08-01 2009-09-01 Sgl Carbon, Llc Holder for supporting wafers during semiconductor manufacture
JP4655935B2 (ja) 2003-10-01 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
WO2005081283A2 (en) * 2004-02-13 2005-09-01 Asm America, Inc. Substrate support system for reduced autodoping and backside deposition
US20080110401A1 (en) * 2004-05-18 2008-05-15 Sumco Corporation Susceptor For Vapor-Phase Growth Reactor
JP2006041028A (ja) * 2004-07-23 2006-02-09 Komatsu Electronic Metals Co Ltd サセプタ、およびエピタキシャルウェーハの製造方法
JP4496052B2 (ja) * 2004-09-28 2010-07-07 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタ、エピタキシャルウェーハの製造装置、およびエピタキシャルウェーハの製造方法
US7462246B2 (en) 2005-04-15 2008-12-09 Memc Electronic Materials, Inc. Modified susceptor for barrel reactor
JP2006351865A (ja) * 2005-06-16 2006-12-28 Shin Etsu Handotai Co Ltd 気相成長用サセプタ及び気相成長装置及び気相成長方法並びにエピタキシャルウエーハ
JP4695934B2 (ja) * 2005-07-08 2011-06-08 株式会社ニューフレアテクノロジー エピタキシャル成長装置
US20070089836A1 (en) * 2005-10-24 2007-04-26 Applied Materials, Inc. Semiconductor process chamber
JP5004513B2 (ja) * 2006-06-09 2012-08-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 気相成長装置及び気相成長方法
US8951351B2 (en) 2006-09-15 2015-02-10 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced backside deposition and defects
US8852349B2 (en) 2006-09-15 2014-10-07 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced auto-doping and backside defects
JP5024382B2 (ja) * 2007-08-03 2012-09-12 信越半導体株式会社 サセプタ及びシリコンエピタキシャルウェーハの製造方法
JP5156446B2 (ja) * 2008-03-21 2013-03-06 株式会社Ｓｕｍｃｏ 気相成長装置用サセプタ
JP5396737B2 (ja) * 2008-04-04 2014-01-22 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ及びその製造方法
JP5195370B2 (ja) * 2008-12-05 2013-05-08 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5472308B2 (ja) 2009-09-17 2014-04-16 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法および製造装置
US9650726B2 (en) * 2010-02-26 2017-05-16 Applied Materials, Inc. Methods and apparatus for deposition processes
JP5144697B2 (ja) * 2010-03-02 2013-02-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタ、エピタキシャルウェーハの製造装置、およびエピタキシャルウェーハの製造方法
JP2011225949A (ja) 2010-04-21 2011-11-10 Ibiden Co Ltd 炭素部品および炭素部品の製造方法
JP5440589B2 (ja) * 2010-11-16 2014-03-12 信越半導体株式会社 気相成長装置及びエピタキシャルウェーハの製造方法
KR101259006B1 (ko) 2011-03-11 2013-04-29 주식회사 엘지실트론 웨이퍼 제조장치의 서셉터
KR101721166B1 (ko) * 2011-04-04 2017-03-29 주식회사 엘지실트론 웨이퍼 제조장치의 서셉터
KR101238842B1 (ko) * 2011-08-26 2013-03-04 주식회사 엘지실트론 반도체 제조용 서셉터 및 이를 포함한 에피택셜 성장 장치
KR101339534B1 (ko) * 2012-01-13 2013-12-10 주식회사 엘지실트론 서셉터
JP5849674B2 (ja) * 2011-12-12 2016-02-03 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
KR101339591B1 (ko) * 2012-01-13 2013-12-10 주식회사 엘지실트론 서셉터
WO2013155073A1 (en) * 2012-04-10 2013-10-17 Memc Electronic Materials, Inc. Susceptor for improved epitaxial wafer flatness and methods for fabricating a semiconductor wafer processing device
US8940094B2 (en) 2012-04-10 2015-01-27 Sunedison Semiconductor Limited Methods for fabricating a semiconductor wafer processing device
US9870919B2 (en) 2012-04-25 2018-01-16 Applied Materials, Inc. Process chamber having separate process gas and purge gas regions
JP2013012776A (ja) * 2012-09-24 2013-01-17 Tokyo Electron Ltd プラズマ処理装置および基板載置台
KR101354784B1 (ko) * 2013-10-01 2014-01-23 주식회사 엘지실트론 서셉터
JP6198584B2 (ja) * 2013-11-21 2017-09-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エピタキシャル成長による成膜方法、および、エピタキシャル成長装置
JP6309252B2 (ja) * 2013-11-21 2018-04-11 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エピタキシャル成長による成膜方法、および、エピタキシャル成長装置
JP6662571B2 (ja) * 2015-02-03 2020-03-11 株式会社Sumco エピタキシャル成長装置、およびエピタキシャル成長方法
WO2016154052A1 (en) * 2015-03-25 2016-09-29 Applied Materials, Inc. Chamber components for epitaxial growth apparatus
JP6459801B2 (ja) * 2015-06-26 2019-01-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
DE102016110788A1 (de) * 2016-06-13 2017-12-14 Aixtron Se Vorrichtung und Verfahren zur Herstellung von optoelektronischen Bauelementen, insbesondere von Multi-Junction-Solarzellen im Durchlaufverfahren
CN107731756B (zh) * 2016-08-12 2020-04-28 上海新昇半导体科技有限公司 一种减少自掺杂的底座及外延设备
US10446420B2 (en) 2016-08-19 2019-10-15 Applied Materials, Inc. Upper cone for epitaxy chamber
US10622243B2 (en) 2016-10-28 2020-04-14 Lam Research Corporation Planar substrate edge contact with open volume equalization pathways and side containment
JP6330941B1 (ja) * 2017-03-07 2018-05-30 株式会社Sumco エピタキシャル成長装置およびプリヒートリングならびにそれらを用いたエピタキシャルウェーハの製造方法
JP6946167B2 (ja) * 2017-12-21 2021-10-06 日本特殊陶業株式会社 基板保持部材
JP7188250B2 (ja) * 2019-04-11 2022-12-13 株式会社Sumco 気相成長装置及びこれに用いられるキャリア
CN111020693B (zh) * 2019-12-27 2021-01-29 季华实验室 一种碳化硅外延生长设备的进气装置
KR102401504B1 (ko) * 2020-01-02 2022-05-24 에스케이실트론 주식회사 리프트 핀, 이를 포함하는 웨이퍼의 가공 장치 및 웨이퍼의 제조방법
CN112853491A (zh) * 2020-12-31 2021-05-28 山西烁科晶体有限公司 一种掺杂碳化硅单晶及其制备方法
JP7211475B1 (ja) 2021-12-10 2023-01-24 株式会社Sumco 半導体ウェーハ用エピタキシャル成長装置の基準位置検出状態の判定方法、半導体ウェーハの載置位置測定方法、及び、エピタキシャル成長装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200157A (en) * 1986-02-17 1993-04-06 Toshiba Ceramics Co., Ltd. Susceptor for vapor-growth deposition
JPS6358819A (ja) * 1986-08-29 1988-03-14 Nec Corp 半導体装置の製造装置
US5800686A (en) * 1993-04-05 1998-09-01 Applied Materials, Inc. Chemical vapor deposition chamber with substrate edge protection
JPH088198A (ja) * 1994-06-21 1996-01-12 Sumitomo Sitix Corp 気相成長装置用サセプター
JPH10144498A (ja) * 1996-11-12 1998-05-29 Kokusai Electric Co Ltd プラズマ処理装置およびプラズマ処理方法
JP3336897B2 (ja) * 1997-02-07 2002-10-21 三菱住友シリコン株式会社 気相成長装置用サセプター
JP3398308B2 (ja) * 1997-09-18 2003-04-21 東京エレクトロン株式会社 真空処理装置
KR100267885B1 (ko) * 1998-05-18 2000-11-01 서성기 반도체 박막증착장치
JP2000030894A (ja) * 1998-07-07 2000-01-28 Kokusai Electric Co Ltd プラズマ処理方法および装置
JP4402763B2 (ja) * 1999-05-13 2010-01-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハ製造装置
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
WO2003046966A1 (fr) * 2001-11-30 2003-06-05 Shin-Etsu Handotai Co., Ltd. Suscepteur, dispositif de croissance de phase gazeuse, dispositif et procede de fabrication de plaquette epitaxiale, et plaquette epitaxiale
JP2003229370A (ja) * 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101423977B (zh) * 2007-10-31 2012-10-10 胜高股份有限公司 外延膜形成装置及其用的基座、外延晶片及其制造方法
CN103210475A (zh) * 2010-11-15 2013-07-17 信越半导体股份有限公司 衬托器和外延晶片的制造方法
US9797066B2 (en) 2010-11-15 2017-10-24 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing epitaxial wafer
CN103443904A (zh) * 2011-03-04 2013-12-11 信越半导体股份有限公司 基座及使用此基座的外延晶片的制造方法
CN103443904B (zh) * 2011-03-04 2016-02-10 信越半导体股份有限公司 基座及使用此基座的外延晶片的制造方法
US9708732B2 (en) 2011-03-04 2017-07-18 Shin-Etsu Handotai Co., Ltd. Susceptor with groove provided on back surface and method for manufacturing epitaxial wafer using the same
TWI505400B (zh) * 2011-08-26 2015-10-21 Lg Siltron Inc 基座
US9638376B2 (en) 2011-08-26 2017-05-02 Lg Siltron Inc. Susceptor
CN103255393A (zh) * 2012-02-16 2013-08-21 Lg伊诺特有限公司 半导体制造设备
US9418885B2 (en) 2012-02-16 2016-08-16 Lg Innotek Co., Ltd. Semiconductor manufacturing apparatus
CN103255393B (zh) * 2012-02-16 2017-05-31 Lg伊诺特有限公司 半导体制造设备
CN112981525A (zh) * 2013-03-14 2021-06-18 应用材料公司 使用外延生长的膜形成方法及外延生长装置
TWI687538B (zh) * 2014-07-03 2020-03-11 美商應用材料股份有限公司 旋轉批量磊晶系統
CN107004619A (zh) * 2014-11-12 2017-08-01 应用材料公司 用以减少边缘热峰的新式基座设计
CN107004619B (zh) * 2014-11-12 2020-10-20 应用材料公司 用以减少边缘热峰的基座设计
CN107851560A (zh) * 2015-04-27 2018-03-27 胜高股份有限公司 基座、外延生长装置、及外延晶圆
CN107723790A (zh) * 2016-08-12 2018-02-23 上海新昇半导体科技有限公司 一种外延设备、设备制作方法及外延方法
CN107723790B (zh) * 2016-08-12 2020-07-07 上海新昇半导体科技有限公司 一种外延设备、设备制作方法及外延方法
CN109306468B (zh) * 2017-07-26 2020-10-16 上海新昇半导体科技有限公司 衬托器、气相生长装置及气相生长方法
CN109306467A (zh) * 2017-07-26 2019-02-05 上海新昇半导体科技有限公司 气相生长装置及气相生长方法
CN109306468A (zh) * 2017-07-26 2019-02-05 上海新昇半导体科技有限公司 衬托器、气相生长装置及气相生长方法
CN109306467B (zh) * 2017-07-26 2020-10-16 上海新昇半导体科技有限公司 气相生长装置及气相生长方法
CN110277304A (zh) * 2018-03-14 2019-09-24 胜高股份有限公司 外延晶片的制造方法及其制造装置
CN111286723A (zh) * 2018-12-10 2020-06-16 昭和电工株式会社 基座和化学气相沉积装置
CN110429050A (zh) * 2019-08-05 2019-11-08 西安奕斯伟硅片技术有限公司 一种外延生长基座
CN110429050B (zh) * 2019-08-05 2022-02-08 西安奕斯伟材料科技有限公司 一种外延生长基座

Also Published As

Publication number Publication date
CN100419958C (zh) 2008-09-17
EP1840243A2 (en) 2007-10-03
KR100779970B1 (ko) 2007-11-27
EP1840243A3 (en) 2008-02-13
EP1840243B1 (en) 2011-10-12
DE02795973T1 (de) 2005-03-31
JP2008277795A (ja) 2008-11-13
JP4798163B2 (ja) 2011-10-19
EP1456871A1 (en) 2004-09-15
DE60227557D1 (de) 2008-08-21
JP2005515630A (ja) 2005-05-26
EP1456871B1 (en) 2008-07-09
KR20040066093A (ko) 2004-07-23
JP4285240B2 (ja) 2009-06-24
JP2003197532A (ja) 2003-07-11
WO2003060967A1 (en) 2003-07-24
EP1456871A4 (en) 2005-12-28

Similar Documents

Publication Publication Date Title
CN1526158A (zh) 外延生长基座与外延生长方法
CN100338734C (zh) 基座、气相生长装置、外延晶片的制造装置、外延晶片的制造方法和外延晶片
US9518339B2 (en) Epitaxial growth method
CN106011796B (zh) 用于外延生长装置的腔室部件
JP3908112B2 (ja) サセプタ、エピタキシャルウェーハ製造装置及びエピタキシャルウェーハ製造方法
US20120309175A1 (en) Vapor-phase growth semiconductor substrate support susceptor, epitaxial wafer manufacturing apparatus, and epitaxial wafer manufacturing method
WO2007091638A1 (ja) サセプタおよびエピタキシャルウェハの製造装置
CN101043001A (zh) 气相生长方法及气相生长装置
CN1886829A (zh) 基板处理装置、基板保持器、和半导体装置的制造方法
CN100344801C (zh) 硅片和单晶硅锭
JP4378699B2 (ja) エピタキシャル成長装置
JP2005260095A (ja) エピタキシャル成長装置
JP4868503B2 (ja) エピタキシャルウェーハの製造方法
CN1777707A (zh) 用于处理装置的支承系统
JP2004119859A (ja) サセプタ、半導体ウェーハの製造装置及び製造方法
JP2003142407A (ja) 薄膜成長装置用のリフトピン、その形成方法およびリフトピン頭部
JP2005311290A (ja) サセプタ
KR20110099478A (ko) 반도체 제조 장치
WO2013105766A1 (en) Susceptor
JP2005259922A (ja) エピタキシャル成長装置
JP2003197533A (ja) エピタキシャル成長方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080917

CX01 Expiry of patent term