JP2016119380A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2016119380A
JP2016119380A JP2014257863A JP2014257863A JP2016119380A JP 2016119380 A JP2016119380 A JP 2016119380A JP 2014257863 A JP2014257863 A JP 2014257863A JP 2014257863 A JP2014257863 A JP 2014257863A JP 2016119380 A JP2016119380 A JP 2016119380A
Authority
JP
Japan
Prior art keywords
susceptor
lift pin
output
hole
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014257863A
Other languages
English (en)
Other versions
JP6153095B2 (ja
Inventor
秀樹 針谷
Hideki Harigai
秀樹 針谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014257863A priority Critical patent/JP6153095B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US15/534,904 priority patent/US10119193B2/en
Priority to KR1020177013471A priority patent/KR102176666B1/ko
Priority to PCT/JP2015/082216 priority patent/WO2016098510A1/ja
Priority to CN201580063283.7A priority patent/CN107924819B/zh
Priority to DE112015005650.5T priority patent/DE112015005650B4/de
Priority to TW104138467A priority patent/TWI629712B/zh
Publication of JP2016119380A publication Critical patent/JP2016119380A/ja
Application granted granted Critical
Publication of JP6153095B2 publication Critical patent/JP6153095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】エピタキシャル成長時の熱源の出力を調節することが容易なエピタキシャルウェーハの製造方法を提供する。【解決手段】サセプタ３の貫通孔Ｈに挿入されるリフトピン４の上面４ｂ１が貫通孔Ｈの上側の開口Ｈ１ａに対して引っ込む又は突出して段差Ｄを有した状態で、サセプタ３上に載置される基板Ｗにエピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法である。リフトピン４の上面４ｂ１から貫通孔Ｈの開口Ｈ１ａまでの段差Ｄをレーザー光で測定し、その測定した段差Ｄに応じてサセプタ３の上下に位置するヒーター９のエピタキシャル成長時の出力を調節する。【選択図】図１Ｃ

Description

本発明は、エピタキシャルウェーハの製造方法に関する。
エピタキシャル成長時にエピタキシャル層を成長させる成長用基板は、例えば、円盤状のサセプタに載置される。そのサセプタには自身の表裏を貫通する複数の貫通孔が形成され、その各貫通孔には、例えば、特許文献１に開示されるようにサセプタに対して昇降可能に動作するリフトピンが挿入される。各貫通孔に挿入された複数のリフトピンが昇降することで、リフトピンとサセプタとの間でウェーハの受け渡しが行われる。
サセプタの上方に搬送されたウェーハをサセプタ上に載置する場合には、貫通孔から上方に複数のリフトピンを突出させ、その突出したリフトピンの上面でウェーハの裏面を支持するようにウェーハを受け取る。そして、リフトピンによりウェーハを支持した状態のまま、リフトピンを下降させ、ウェーハをサセプタ上に降ろすことでウェーハがサセプタ上に載置される。ウェーハをサセプタ上に載置したリフトピンは、自身の上面が貫通孔に引っ込むとともに、自身の上端部が貫通孔に引っ掛かった状態で止まり、その後、サセプタ上のウェーハに対しエピタキシャル層が気相成長される。
このエピタキシャル成長時には、サセプタの上下に位置する熱源によりウェーハが加熱される。ウェーハを加熱する熱は、サセプタの貫通孔に上端部が引っ掛かったリフトピンにも伝わり、エピタキシャル成長時にはリフトピンから放熱等し、リフトピンの周囲とその他の領域で温度差が生じる。そのため、エピタキシャル成長中のウェーハやサセプタは、リフトピンの周囲か否かにより局所的に温度差が生じ、この温度差が生じた状態でエピタキシャル成長すると、エピタキシャル層の平坦度が悪化する。
そこで、サセプタの上下に位置する熱源の出力バランスを調節することでリフトピンに起因する温度差を抑制し、エピタキシャル層の表面をフラットにさせている。
特開２０００−２６１９２号公報
しかし、リフトピンからの放熱により引き起こされる温度差は、貫通孔に挿入されたリフトピンの上面と貫通孔の上側の開口（サセプタの表面側の開口）の位置関係に応じて変化する。即ち、貫通孔に挿入されたリフトピンの上面が、その貫通孔の上側の開口に対して引っ込む又は突出するように位置することでリフトピンとサセプタにより形成される段差に応じて温度差が変化する。更に、その段差はサセプタとリフトピンの出来上がり寸法に依存し、サセプタとリフトピンの出来上がり寸法の設計誤差の範囲内で、その段差にバラツキが生じる。したがって、エピタキシャル成長に用いるサセプタとリフトピンの組み合わせによりリフトピンに起因する温度差が変化し、その組み合わせが変わる毎に上下の熱源の出力バランスを調節する必要があり、調節に手間がかかる。
本発明の課題は、エピタキシャル成長時の熱源の出力を調節することが容易なエピタキシャルウェーハの製造方法を提供することにある。
課題を解決するための手段及び発明の効果
本発明のエピタキシャルウェーハの製造方法は、
サセプタの表裏に開口を有する貫通孔に挿入するリフトピンの上面が表側の開口に対して段差を有した状態で、サセプタの上下に位置する熱源により加熱してサセプタ上に載置される基板にエピタキシャル層を成長するエピタキシャルウェーハの製造方法において、
状態における開口からリフトピンの上面までの段差を測定して、測定した段差に応じて上下に位置する熱源の出力を調節する調節工程を備えることを特徴とする。
貫通孔に挿入されるリフトピンの上面は、その貫通孔の開口（サセプタの表側の開口）に対して引っ込む又は突出することで、その貫通孔の開口とリフトピンの上面の間に段差が生じる。サセプタの表側の開口からリフトピン上面までの段差は、エピタキシャル成長時にリフトピンの周囲のウェーハやサセプタに生じる局所的な温度差の値を変化させる要因となる。本発明では、その要因となる段差を測定し、測定した段差に応じて上下の熱源の出力を調節する。よって、ウェーハやサセプタに生じる温度差の値を測定した段差により推し量ることで、測定した段差を指針として熱源の出力の調節を容易にすることが可能となる。なお、リフトピンの上面が貫通孔の表側の開口に対して面一状に位置する場合には、段差が０となるが、本明細書では段差が０の状態も「段差を有した状態」とし、段差が０の状態を除くものではない。
本発明の実施態様では、調節工程は、サセプタの上側に位置する熱源と、サセプタの下側に位置する熱源との出力の比率を調節することができる。
そして、エピタキシャル層の表面を平坦にさせるのに適した段差と出力の比率の好適なペアが、所定範囲内の段差において予め設定され、
調節工程は、測定した段差が所定範囲内である場合に測定した段差と好適なペアをなす比率に出力を調節できる。
測定した段差に対する好適な比率（上下の熱源の出力比率）を予め設定しておくことで、測定した段差に対応する比率を選択する時間が短縮し、エピタキシャル成長時の熱源の出力を容易に調節できる。その結果、エピタキシャルウェーハの生産性を向上できる。
また、調節工程は、測定した段差が所定範囲外である場合にサセプタとリフトピンを交換することができる。よって、エピタキシャル層の表面を平坦にするのに適しない段差を測定した場合には、サセプタとリフトピンを交換することで、事前に適切な段差となるサセプタとリフトピンを選択することが可能となる。
本発明の実施態様では、熱源の出力の合計を１００％とした場合に、上側の熱源の出力：下側の熱源の出力＝５５％：４５％〜４０％：６０％の範囲内に比率を調節することができる。
上下の熱源の出力の比率は、気相成長時のエピタキシャル層の成長速度、エピタキシャルウェーハ裏面のナノトポロジー、及びそのエピタキシャルウェーハ裏面の外周デポジションに影響を与える。よって、上記の範囲で熱源の出力を調節することにより、熱源の出力の比率がエピタキシャル層の成長速度などに悪影響を及ぼすことを抑制できる。
そのため、測定した段差と好適なペアをなす出力の比率が５５％：４５％〜４０％：６０％の範囲ならば、エピタキシャル層の表面を平坦にできるとともに、エピタキシャル層の成長速度等に悪影響が生じるのを抑制できる。
本発明の実施態様では、調節工程は、レーザーを用いて段差を測定することができる。測定にレーザーを用いることで高精度に段差を測定できる。
本発明に使用される気相成長装置の一例を示す模式断面図。 図１Ａの貫通孔の部分拡大図。 図１Ｂの貫通孔にリフトピンが挿入された部分拡大図。 貫通孔に引っ掛かったリフトピンの上面から貫通孔の開口（サセプタの表側の開口）までの段差を測定する測定装置の一例を示す模式斜視図。 図２Ａの測定装置の模式側面図。 図２Ａの測定装置の模式正面図。 図２Ａの測定装置の模式平面図。 図２Ａの測定装置により貫通孔に引っ掛かったリフトピンの上面から貫通孔の開口（サセプタの表側の開口）までの段差を測定した測定結果を示すグラフ。 貫通孔に引っ掛かったリフトピンの上面から貫通孔の開口（サセプタの表側の開口）までの段差に対して、エピタキシャル成長時における熱源（下側の熱源）の最適な出力を調査した結果を示すグラフ。
本発明の製造方法は、成長用の基板にエピタキシャル層を成長させる気相成長装置のサセプタ及びリフトピンの位置関係を測定し、その測定結果に応じてエピタキシャル成長時の温度条件を調節する。以下の説明では、気相成長装置の説明をした後、サセプタとリフトピンの位置関係を測定する測定装置の説明をする。
図１Ａは本発明の製造方法で使用される一例の枚葉式の気相成長装置１を示す。気相成長装置１により、成長用の基板Ｗにエピタキシャル層が気相成長され、エピタキシャルウェーハが製造される。
気相成長装置１は、透明石英部材やステンレス等の金属部材等から構成された反応炉２を備える。反応炉２の内部にはサセプタ３と、サセプタ３と基板Ｗの受け渡しをするリフトピン４と、サセプタ３やリフトピン４を支持する支持部５と、支持部５を通じてサセプタ３やリフトピン４を駆動する駆動部６を備える。
サセプタ３は、基板Ｗを略水平に支持するように円盤状に形成される。サセプタ３は、サセプタ３の表面に位置して円盤状に窪むポケット部３ａと、ポケット部３ａの表面からサセプタ３の裏面を貫通する複数（３つ）の貫通孔Ｈを備える。ポケット部３ａは、基板Ｗの直径より少し大きく、基板Ｗの厚みと同程度の深さにサセプタ３の上面からくり貫かれるように形成される。
サセプタ３を表面側から見た場合に円盤状のポケット部３ａの中心回りに３つの貫通孔Ｈが形成される。図１Ｂに示すように貫通孔Ｈは漏斗状に形成され、鉢状の上部Ｈ１と上部Ｈ１に繋がる円筒状の下部Ｈ２を備える。上部Ｈ１は、ポケット部３ａの表面側に位置する開口Ｈ１ａと、開口Ｈ１ａ側から下方に向けて縮径するテーパー部Ｈ１ｂと、テーパー部Ｈ１ｂの下端に位置して上部Ｈ１と下部Ｈ２を接続する接続口Ｈ１ｃを有する。下部Ｈ２は、接続口Ｈ１ｃと、サセプタ３の裏面側に位置する開口Ｈ２ａを有する。
図１Ｃに示すように貫通孔Ｈにはサセプタ３との間で基板Ｗの受け渡しをするリフトピン４が挿入される。リフトピン４は、丸棒状に形成された本体部４ａと、本体部４ａの上端部に接続する鉢状（中身が充填された鉢状）の頭部４ｂを備える。頭部４ｂは、貫通孔Ｈの上部Ｈ１より縮小した鉢状に形成され、基板Ｗの裏面を支持する上面４ｂ１を有する。リフトピン４の足側（頭部４ｂの反対側）から貫通孔Ｈの開口Ｈ１ａにリフトピン４が挿入されると、貫通孔Ｈのテーパー部Ｈ１ｂにリフトピン４の頭部４ｂが引っ掛かる。その引っ掛かった状態でリフトピン４は貫通孔Ｈにぶら下がり、リフトピン４の上面４ｂ１から貫通孔Ｈの開口Ｈ１ａの間に段差Ｄの空間が形成される。
図１Ａに戻って、支持部５は、サセプタ３を支持するサセプタ支持部５ａと、サセプタ３とリフトピン４の間で基板Ｗの受け渡しをする際にリフトピン４を支持するリフトピン支持部５ｂを備える。サセプタ支持部５ａは、図示Ｙ字状に形成され、サセプタ３の裏面側からサセプタ３を略水平に支持するように位置する。サセプタ支持部５ａは、鉛直方向に支柱状に延びる支柱部５ａ１と、支柱部５ａ１の上部から放射状に延びてサセプタ３の裏面に接続するアーム５ａ２を備える。リフトピン支持部５ｂは、支柱部５ａ１を囲むように円筒状に延びる円筒部５ｂ１と、円筒部５ｂ１の上部から放射状に延びてリフトピン４の下端近傍に位置するリフトアーム５ｂ２を備える。リフトアーム５ｂ２は、リフトアーム５ｂ２の上端に、リフトピン４の下端を支持することが可能な支持台５ｂ３を有する。
支柱部５ａ１と円筒部５ｂ１の下部には駆動部６が接続される。駆動部６は、支柱部５ａ１と円筒部５ｂ１をそれぞれ独立して上下動及び軸線Ｏ（鉛直方向）回りに回転駆動させる駆動手段（例えば、モーター）として構成される。駆動部６が円筒部５ｂ１を図１Ａに示す位置から上昇させると、円筒部５ｂ１と一緒に支持台５ｂ３が上昇することで、支持台５ｂ３がリフトピン４の下端を支持するようにしてリフトピン４を上昇させる。リフトピン４を下降させる場合には逆の動作となる。
反応炉２の左右には、ガス導入管７とガス排出管８が接続される。ガス導入管７は、反応炉２の水平方向における一端側に接続するように位置し、反応炉２内に各種のガスを略水平に導入する。ガス導入管７は反応炉２内に通じるガス導入口７ａから反応炉２内にガスを導入する。ガス導入管７は、気相成長時にはガス導入口７ａから反応炉２内に気相成長ガスＧを導入する。気相成長ガスＧは、エピタキシャル層の原料となる原料ガスと、原料ガスを希釈するキャリアガスと、薄膜に導電型を付与するドーパントガスを含む。
ガス導入管７の他端側には、反応炉２内からガス（基板Ｗを通過した気相成長ガスＧ等）を排出するガス排出管８が接続される。ガス排出管８は、反応炉２内に通じるガス排出口８ａから反応炉２内に導入された気相成長ガスＧ等を反応炉２の外に排出する。
反応炉２の上下（サセプタ３の上下）には、気相成長時に反応炉２内を加熱して反応炉２内の温度を調節する熱源となる複数のヒーター９が配置される。サセプタ３の上側に位置するヒーター９と、サセプタ３の下側に位置するヒーター９の出力は、図示しないヒーター制御部によりそれぞれ制御される。ヒーター制御部は、上側に位置するヒーター９と、下側に位置するヒーター９の出力の比率を調節する。エピタキシャル成長時には、例えば、上下のヒーター９の出力の合計を１００％とした場合に、上側のヒーター９の出力：下側のヒーター９の出力＝５５％：４５％〜４０％：６０％の範囲内になるように調節される。言い換えれば、上下のヒーター９の出力の合計を１００％とした場合に、下側のヒーター９の出力を４５〜６０％の範囲内になるように上下のヒーター９の出力が調節される。
以上のように構成された気相成長装置１に基板Ｗが搬送され、基板Ｗ上にエピタキシャル層が気相成長される。基板Ｗは、図示しない搬送手段により反応炉２内のサセプタ３の上方に搬送され、サセプタ３の上方に搬送された基板Ｗは、例えば、次のようにしてサセプタ３上に載置される。
駆動部６により支持台５ｂ３を上昇させ、上昇した支持台５ｂ３によりリフトピン４の下端を支持してリフトピン４を持ち上げ、リフトピン４を貫通孔Ｈから突出させる。貫通孔Ｈから突出したリフトピン４の頭部４ｂが基板Ｗの裏面に到達するまでリフトピン４を上昇させ、その後、頭部４ｂの上面４ｂ１で基板Ｗの裏面を支持して基板Ｗを受け取る。基板Ｗを受け取った後は、支持台５ｂ３を下降させて基板Ｗを支持したままリフトピン４を下降させる。リフトピン４が降下してリフトピン４に支持された基板Ｗがポケット部３ａに載置されると、リフトピン４の頭部４ｂは基板Ｗの裏面から離れるように更に下降する。その後、リフトピン４は、頭部４ｂが貫通孔Ｈのテーパー部Ｈ１ｂに引っ掛かるようにして貫通孔Ｈにぶら下がり（図１Ｃ）、リフトピン４の下端を支持した支持台５ｂ３がリフトピン４から離れる。このようにリフトピン４が貫通孔Ｈにぶら下がった状態で基板Ｗにエピタキシャル成長が施され、エピタキシャルウェーハが製造される。
このエピタキシャル成長時には、サセプタ３の上下に位置するヒーター９により基板Ｗが加熱される。基板Ｗを加熱する熱は、貫通孔Ｈにぶら下がるリフトピン４にも伝わり、リフトピン４に伝わった熱はリフトピン４から放熱等することで、リフトピン４の周囲とそれ以外の領域で温度差が生じる。リフトピン４から伝わる熱は、貫通孔Ｈに挿入されたリフトピン４の上面４ｂ１から貫通孔Ｈの開口Ｈ１までの段差Ｄ（図１Ｃ）に応じて熱の移動条件が変化し、リフトピン４が引き起こす温度差の値も変化する。更に段差Ｄはサセプタ３とリフトピン４の出来上がり寸法に依存するため、サセプタ３やリフトピン４を交換等すると、段差Ｄが変化する。よって、サセプタ３とリフトピン４のペアが変わる毎に段差Ｄに起因する温度差が変化し、この変化する温度差を抑制するために、上下に位置するヒーター９の出力バランスを調節する必要が生じ、調節に手間がかかる。
そこで、本発明の実施態様では、サセプタ３とリフトピン４の出来上がり寸法により変化する段差Ｄを測定装置により測定し、測定した段差Ｄにより上下のヒーター９の出力を調節する。即ち、測定された段差Ｄにより、リフトピン４に起因して生じる基板Ｗやサセプタ３の近傍の温度差の値を推し量り、測定した段差Ｄを指針としてヒーター９の出力の調節を容易にする。図２Ａ〜図２Ｄは、貫通孔Ｈの開口Ｈ１ａからリフトピン４の上面４ｂ１までの段差Ｄを測定する測定装置１０の一例を示し、以下、測定装置１０について説明する。段差Ｄを測定するに際しては、気相成長装置１に組み付けられる前のサセプタ３及びリフトピン４から測定装置１０により段差Ｄを測定する。なお、図２Ａ〜図２Ｄではリフトピン４は省略してある。
測定装置１０は、気相成長装置１にセットされるサセプタ３及びリフトピン４を支える土台部１１と、土台部１１に支えられたサセプタ３とリフトピン４の位置関係を測定する測定部１２を備える。
土台部１１は、直方体状の骨組１１ａと、骨組１１ａの最上部に位置する天板１１ｂと、天板１１ｂの中央に位置してサセプタ３の裏面を支持する台座部１１ｃと、天板１１ｂの角部から上方に突出する支柱１１ｄを有する。支柱１１ｄは、台座部１１ｃに支持されたサセプタ３の貫通孔Ｈの上方に向けて支柱１１ｄの上部から延びる腕部１１ｅを備え、腕部１１ｅには測定部１２が取り付けられる。
測定部１２は、貫通孔Ｈの開口Ｈ１ａに対してリフトピン４の上面４ｂが引っ込む又は突出することで形成される段差Ｄ（図１Ｃ参照、図１Ｃは引っ込んだ状態を例示する）を測定する距離センサーとして構成される。距離センサーに周知のレーザー変位計を用いる場合は、例えば、次のように段差Ｄを測定する。先ず、台座部１１ｃに支持されたサセプタ３の貫通孔Ｈと貫通孔Ｈの周辺に向けてレーザー変位計の半導体レーザーからレーザー光を照射する。照射されたレーザー光は、リフトピン４の上面、サセプタ３の表面及び貫通孔Ｈ内等で反射し、その反射光をレーザー変位計内のイメージセンサーに導き、そのイメージセンサー上に結像させる。そして、そのイメージセンサー上の結像を用いてレーザー光が照射されたリフトピン４の上面から貫通孔Ｈの開口Ｈ１ａまでの段差Ｄを測定する。貫通孔Ｈの開口Ｈ１ａからリフトピン４の上面４ｂ１までの距離が段差Ｄとして測定される（図１Ｃ参照）。
以上のように構成された測定装置１０により、気相成長装置１にセットされる前のサセプタ３とリフトピン４により形成される段差Ｄを予め測定する。測定された段差Ｄにより、リフトピン４に起因して気相成長時に生じる基板Ｗやサセプタ３の近傍の温度差の値を推し量ることで、測定した段差Ｄを指針としてヒーター９の出力の調節を容易にすることが可能となる。
本発明の効果を確認するために以下に示す実験を行った。
気相成長装置１に組み付けられる前のサセプタ３とリフトピン４のペアを複数用意し、測定装置１０によりその各ペアの段差Ｄ（貫通孔Ｈの開口Ｈ１ａからリフトピン４の上面４ｂ１までの距離）を測定した。測定装置１０の測定部１２には、キーエンス社製の超高速インラインプロファイル測定器（ＬＪ−Ｖ６０８０）を用いた。図３は測定装置１０を用いて測定した段差Ｄの測定結果の１つを示し、開口Ｈ１ａからリフトピン４の上面４ｂ１までの段差Ｄが測定される。なお、本実施例では、リフトピン４の上面４ｂ１が貫通孔Ｈに引っ込んだ状態の段差Ｄを正の値で表現する。実施例には例示しないが、リフトピン４の上面４ｂ１が貫通孔Ｈから突出した状態の段差Ｄは負の値となる。
次に段差Ｄを測定したサセプタ３とリフトピン４の複数のペアの中から段差Ｄが０ｍｍ近傍（正の値）であるペア１を抽出し、ペア１より段差Ｄが約０．２ｍｍ増加したペア２を抽出した。更にペア２から段差Ｄが０．２ｍｍ前後増加したペア３を抽出し、同様の方法でペア４とペア５も抽出し、段差Ｄが０〜１ｍｍの範囲でペア１〜５を抽出した。つまり、リフトピン４の上面４ｂ１が貫通孔Ｈ内に引っ込んだ状態の段差Ｄを有するペア１〜５を抽出した。
抽出したペア１〜５のサセプタ３及びリフトピン４を気相成長装置１にそれぞれ組み付けて、各ペア１〜５毎に複数のエピタキシャルウェーハを作製した。具体的には、シリコン単結晶基板にシリコンエピタキシャル層を成長させ、シリコンエピタキシャルウェーハを作製した。ペア１〜５毎に複数のエピタキシャルウェーハを作製する際、エピタキシャル成長時における上下のヒーター９の出力を次のようにした。サセプタ３の上下に位置するヒーター９の出力の合計を１００％とし、下側のヒーター９の出力を５２％、５４％、５６％、５８％、６０％と変えてエピタキシャルウェーハを５つ作製した（この際の上側のヒーター９の出力は、下側のヒーター９の出力に対応して４８％、４６％、４４％、４２％、４０％である）。そして、作製したエピタキシャルウェーハのエピタキシャル層の表面の凹凸（リフトピン４の直上部に位置するエピタキシャル層の凹凸）を観察し、凹凸が最も抑制された下側のヒーター９の出力を取得した。
エピタキシャル層の凹凸が最も抑制された下側ヒーター９の出力の比率とその比率に対応する段差Ｄをペア１〜５からそれぞれ取得した値をプロットし、その各プロットから近似直線を引いたグラフが図４に示される。近似直線は、エピタキシャル層の表面を平坦にさせるのに適した段差Ｄと下側のヒーター９の出力（％）の好適なペアを示し、その近似曲線は、下側のヒーター９の出力が５２％〜６０％の範囲で設定される。
測定装置１０で段差Ｄを測定し、図４のグラフにより測定した段差Ｄに対応する下側のヒーター９の好適な出力の比率を取得することで、エピタキシャル層の表面を平坦させる好適な段差Ｄと出力の比率を取得できる。そのため、測定した段差Ｄに対応するヒーター９の出力の比率を選択する時間が短縮し、エピタキシャル成長時の上下のヒーター９の出力の調節が容易になる。また、サセプタ３とリフトピン４の出来上がり寸法により、段差Ｄが変化しても図４に示すグラフから段差Ｄに対応するヒーター９の出力の比率の調節が容易となる。よって、製造するエピタキシャルウェーハの生産性を向上させることができる。
測定した段差Ｄが大きい（例えば１ｍｍ以上である）又は負の値であることにより、対応するヒーター９の出力の比率が図４のグラフから得られない場合は、サセプタ３とリフトピン４を交換すればよい。よって、気相成長装置１を使用する前に適切な深さＤとなるサセプタ３とリフトピン４が選択できる。
また、図４のグラフでは下側のヒーター９の出力の比率が、５２〜６０％である。それ故、気相成長時のエピタキシャル層の成長速度、作製されるエピタキシャルウェーハ裏面のナノトポロジー、及びそのエピタキシャルウェーハ裏面の外周デポジションにヒーター９の出力が悪影響を与えない。そのため、エピタキシャル層の表面を平坦にできるとともに、エピタキシャル層の成長速度等に悪影響が生じるのを抑制できる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１ 気相成長装置 ２ 反応炉
３ サセプタ ４ リフトピン
４ｂ１ 上面 ５ 支持部
６ 駆動部 １０ 測定装置
１２ 測定部 Ｈ 貫通孔
Ｈ１ａ 開口 Ｄ 段差

Claims (6)

  1. サセプタの表裏に開口を有する貫通孔に挿入するリフトピンの上面が表側の前記開口に対して段差を有した状態で、前記サセプタの上下に位置する熱源により加熱して前記サセプタ上に載置される基板にエピタキシャル層を成長するエピタキシャルウェーハの製造方法において、
    前記状態における前記開口から前記リフトピンの上面までの段差を測定して、測定した前記段差に応じて前記上下に位置する熱源の出力を調節する調節工程を備えることを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記調節工程は、前記サセプタの上側に位置する前記熱源と、前記サセプタの下側に位置する前記熱源との前記出力の比率を調節する請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 前記エピタキシャル層の表面を平坦にさせるのに適した前記段差と前記出力の比率の好適なペアが、所定範囲内の前記段差において予め設定され、
    前記調節工程は、前記測定した前記段差が前記所定範囲内である場合に前記測定した前記段差と前記好適なペアをなす前記比率に前記出力を調節する請求項２に記載のエピタキシャルウェーハの製造方法。
  4. 前記調節工程は、前記測定した前記段差が前記所定範囲外である場合に前記サセプタと前記リフトピンを交換する請求項３に記載のエピタキシャルウェーハの製造方法。
  5. 前記熱源の出力の合計を１００％とした場合に、前記上側の前記熱源の出力：前記下側の前記熱源の出力＝５５％：４５％〜４０％：６０％の範囲内に前記比率を調節する請求項２ないし４のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  6. 前記調節工程は、レーザーを用いて前記段差を測定する請求項１ないし５のいずれか１項に記載のエピタキシャルウェーハの製造方法。
JP2014257863A 2014-12-19 2014-12-19 エピタキシャルウェーハの製造方法 Active JP6153095B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014257863A JP6153095B2 (ja) 2014-12-19 2014-12-19 エピタキシャルウェーハの製造方法
KR1020177013471A KR102176666B1 (ko) 2014-12-19 2015-11-17 에피택셜 웨이퍼의 제조 방법
PCT/JP2015/082216 WO2016098510A1 (ja) 2014-12-19 2015-11-17 エピタキシャルウェーハの製造方法
CN201580063283.7A CN107924819B (zh) 2014-12-19 2015-11-17 外延晶片的制造方法
US15/534,904 US10119193B2 (en) 2014-12-19 2015-11-17 Method of manufacturing an epitaxial wafer comprising measuring a level difference between a front surface of a susceptor and an upper surface of a lift pin and adjusting a ratio of the heat source output
DE112015005650.5T DE112015005650B4 (de) 2014-12-19 2015-11-17 Verfahren zur herstellung epitaktischer wafer
TW104138467A TWI629712B (zh) 2014-12-19 2015-11-20 Method for manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014257863A JP6153095B2 (ja) 2014-12-19 2014-12-19 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2016119380A true JP2016119380A (ja) 2016-06-30
JP6153095B2 JP6153095B2 (ja) 2017-06-28

Family

ID=56126409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014257863A Active JP6153095B2 (ja) 2014-12-19 2014-12-19 エピタキシャルウェーハの製造方法

Country Status (7)

Country Link
US (1) US10119193B2 (ja)
JP (1) JP6153095B2 (ja)
KR (1) KR102176666B1 (ja)
CN (1) CN107924819B (ja)
DE (1) DE112015005650B4 (ja)
TW (1) TWI629712B (ja)
WO (1) WO2016098510A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808972A (zh) * 2020-06-15 2021-12-17 细美事有限公司 基板处理装置、用于测量升降销之间高度差的方法及存储有处理程序的计算机可读记录介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102640172B1 (ko) 2019-07-03 2024-02-23 삼성전자주식회사 기판 처리 장치 및 이의 구동 방법
KR102270391B1 (ko) * 2019-07-30 2021-06-30 에스케이실트론 주식회사 웨이퍼의 에피택셜층의 성장 온도 설정 방법 및 에피택셜층의 성장 방법
JP2021089933A (ja) * 2019-12-03 2021-06-10 信越半導体株式会社 気相成長装置
KR102582346B1 (ko) * 2021-03-30 2023-09-25 에스케이실트론 주식회사 웨이퍼의 에피택셜층 성장 방법
CN113539914B (zh) * 2021-06-28 2023-06-20 北京北方华创微电子装备有限公司 半导体工艺设备及其晶圆传输系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323556A (ja) * 1999-05-13 2000-11-24 Komatsu Electronic Metals Co Ltd エピタキシャルウェーハ製造装置
WO2005034219A1 (ja) * 2003-10-01 2005-04-14 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ
WO2010013646A1 (ja) * 2008-07-31 2010-02-04 株式会社Sumco エピタキシャルウェーハの製造方法及びそれに用いられるウェーハの保持具

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092801B2 (ja) 1998-04-28 2000-09-25 信越半導体株式会社 薄膜成長装置
US6902622B2 (en) 2001-04-12 2005-06-07 Mattson Technology, Inc. Systems and methods for epitaxially depositing films on a semiconductor substrate
US20030178145A1 (en) * 2002-03-25 2003-09-25 Applied Materials, Inc. Closed hole edge lift pin and susceptor for wafer process chambers
KR20040048018A (ko) * 2002-12-02 2004-06-07 주식회사 에이디피엔지니어링 Ｆｐｄ 제조장치
KR20060067039A (ko) * 2004-12-14 2006-06-19 엘지.필립스 엘시디 주식회사 플라즈마 화학 기상 증착 장치
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
JP4884268B2 (ja) * 2007-03-22 2012-02-29 東京エレクトロン株式会社 アッシング方法
JP5148955B2 (ja) * 2007-09-11 2013-02-20 東京エレクトロン株式会社 基板載置機構及び基板処理装置
US8398777B2 (en) 2008-05-02 2013-03-19 Applied Materials, Inc. System and method for pedestal adjustment
CN103594396B (zh) * 2008-09-05 2016-08-24 周星工程股份有限公司 衬底处理设备
WO2013103594A1 (en) * 2012-01-06 2013-07-11 Novellus Systems, Inc. Adaptive heat transfer methods and systems for uniform heat transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323556A (ja) * 1999-05-13 2000-11-24 Komatsu Electronic Metals Co Ltd エピタキシャルウェーハ製造装置
WO2005034219A1 (ja) * 2003-10-01 2005-04-14 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ
WO2010013646A1 (ja) * 2008-07-31 2010-02-04 株式会社Sumco エピタキシャルウェーハの製造方法及びそれに用いられるウェーハの保持具

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808972A (zh) * 2020-06-15 2021-12-17 细美事有限公司 基板处理装置、用于测量升降销之间高度差的方法及存储有处理程序的计算机可读记录介质
CN113808972B (zh) * 2020-06-15 2023-10-20 细美事有限公司 基板处理装置、用于测量升降销之间高度差的方法及存储有处理程序的计算机可读记录介质

Also Published As

Publication number Publication date
DE112015005650T5 (de) 2017-09-14
US20170356088A1 (en) 2017-12-14
US10119193B2 (en) 2018-11-06
KR20170095824A (ko) 2017-08-23
CN107924819B (zh) 2021-10-26
TWI629712B (zh) 2018-07-11
JP6153095B2 (ja) 2017-06-28
DE112015005650B4 (de) 2023-10-05
CN107924819A (zh) 2018-04-17
KR102176666B1 (ko) 2020-11-09
TW201633379A (zh) 2016-09-16
WO2016098510A1 (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
JP6153095B2 (ja) エピタキシャルウェーハの製造方法
TWI606544B (zh) Semiconductor substrate supporting base for vapor phase growth, epitaxial wafer manufacturing apparatus, and epitaxial wafer manufacturing method
TWI627701B (zh) 承托器及磊晶生長裝置
US9130001B2 (en) Edge ring for a thermal processing chamber
JP5477314B2 (ja) サセプタ及びこれを用いたエピタキシャルウェーハの製造方法
US9797066B2 (en) Susceptor and method for manufacturing epitaxial wafer
JP5445508B2 (ja) 偏心量の評価方法及びエピタキシャルウェーハの製造方法
WO2005034219A1 (ja) シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ
JP5098873B2 (ja) 気相成長装置用のサセプタ及び気相成長装置
JP6432742B2 (ja) エピタキシャル成長装置及びエピタキシャルウェーハの製造方法
JP5943201B2 (ja) 偏芯評価方法及びエピタキシャルウェーハの製造方法
TWI567227B (zh) Film forming apparatus and film forming method
JP2007273623A (ja) エピタキシャルウェーハの製造方法及び製造装置
US9651367B2 (en) Curvature measuring in a substrate processing apparatus
JP2014075453A (ja) エピタキシャルウェーハの製造方法
JP2009135201A (ja) 半導体製造装置および半導体製造方法
JP6298403B2 (ja) シリコンウェーハ熱処理用支持治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6153095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170521

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250