JP4884268B2 - アッシング方法 - Google Patents

アッシング方法 Download PDF

Info

Publication number
JP4884268B2
JP4884268B2 JP2007074592A JP2007074592A JP4884268B2 JP 4884268 B2 JP4884268 B2 JP 4884268B2 JP 2007074592 A JP2007074592 A JP 2007074592A JP 2007074592 A JP2007074592 A JP 2007074592A JP 4884268 B2 JP4884268 B2 JP 4884268B2
Authority
JP
Japan
Prior art keywords
ashing
substrate
processed
resist
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007074592A
Other languages
English (en)
Other versions
JP2008235660A (ja
JP2008235660A5 (ja
Inventor
滋 田原
栄一 西村
久美子 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007074592A priority Critical patent/JP4884268B2/ja
Priority to US12/052,239 priority patent/US7892986B2/en
Publication of JP2008235660A publication Critical patent/JP2008235660A/ja
Publication of JP2008235660A5 publication Critical patent/JP2008235660A5/ja
Application granted granted Critical
Publication of JP4884268B2 publication Critical patent/JP4884268B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体製造においてフォトレジストを除去するアッシング工程に係り、特にドライエッチング処理後に変質したフォトレジスト膜を水素ラジカル含有ガスにより除去するアッシング方法及びその装置に関する。
半導体素子は、シリコンウェーハ等の基板上にCVD蒸着等により形成された導電性金属層、絶縁層や低誘電体層上にフォトレジストを均一に塗布し、これを選択的に露光、現像処理をしてフォトレジストパターンを形成し、このパターンをマスクとして蒸着等により形成された導電性金属層等を選択的にエッチングし、微細回路を形成し、その後、不要のフォトレジスト層を剥離液で除去するというウェットエッチングにより製造されてきたが、集積回路の高密度化に伴い、より高密度の微細エッチングが可能なドライエッチングが近年は主流となってきている。
ドライエッチングは、ウェットエッチングに比較してより微細にエッチングが可能であるが、フォトレジスト膜がドライエッチングにより変質し易いという問題がある。かかる変質膜は、レジスト除去のプロセスであるアッシング工程において、剥離が難しく、このためフォトレジスト由来の残渣物が発生しやすいとう問題がある。
アッシングには、酸素又は酸素ラジカルをレジストに吹き付けるという方法が従来から用いられているが、これは、加熱した状態で、酸素ラジカルを、有機物であるレジスト材料と反応させることにより、レジスト中の炭素と水素を酸化し、気体の反応生成物を揮散除去するものである。
しかし、近年半導体素子の層間絶縁膜として、酸化珪素よりも誘電率の低い低誘電率の材料(Low−k材)が多用されるようになってきた。このLow−k材はシリコン(Si)、酸素(O)、炭素(C)、水素(H)を構成元素とする高分子からなるものであり、このような低誘電率の材料は、アッシング耐性が弱いといわれているが、これは、Low−k材に酸素ラジカルを反応させると、有機成分であるC、Hが気体となって除去されるため、誘電率が大きくなってしまい、このため、Low−k材を用いるという本来の目的を達することができないためである。
そこで、アッシング工程におけるLow−k材のダメージを軽減する方法として、近年水素ラジカルを用いたアッシング処理が試みられるようになってきた。これは、250℃以上の高温で、水素ラジカルをレジストと反応させ、レジスト材料中の炭素の結合(C=CやC−C)を切断することにより、低分子量の炭化水素を生成させ、これを気体として揮散除去しようとするものである。
水素ラジカルを用いたプラズマアッシング装置としては、例えば、真空容器内に基板載置台とその上部にプラズマ発生室を配置し、プラズマ発生室の電極に印加された高周波により、真空容器に導入された処理ガスをプラズマ化し、このプラズマを基板に導入してアッシングを行うプラズマアッシング装置が、特許文献1に記載されている。
しかし、プラズマアッシングでは、プラズマ中に存在する荷電粒子が基板の素子にダメージを与えたり、金属汚染を起こしたりすることが問題となる。そのため、プラズマ発生室と基板処理室とを分離し、イオンが被処理基板に直接照射されないようにした、例えば特許文献2に記載の高密度プラズマダウンフロー型アッシング装置がある。
このダウンフロー型プラズマ処理アッシング装置は、アッシングのみならずエッチング処理装置としても使うことができる。この装置での基板の加熱は、基板載置台に内蔵された加熱手段により載置面を加熱し、熱伝導により基板を加熱するという方式が取られている。
特開昭63−260030号公報 特開2000−294535号公報
上述したような水素ラジカルを用いたダウンフロー型プラズマ処理アッシング装置によるアッシングは、Low−k材にダメージを与える恐れは少ないが、レジストの残渣が残り易いという問題がある。このようなレジスト残渣の生成は、エッチング時に発生したフロロカーボン(CF)ポリマーがレジスト表面に堆積したり、あるいは、エッチング時の熱によりレジスト自体が変質等することに起因するものと考えられる。
そこで、本発明者らは、かかるレジスト残渣の生成する機構を解明し、その防止策を明らかにすべく、事前検討を行った。以下、図を用いてこの事前検討の結果について説明する。
図4は、プラズマエッチング処理後の被処理基板を300℃で20秒〜30秒程度加熱し、これによりレジスト層がどのように変化するかを電子顕微鏡により観察する中で撮影した写真を模式的にスケッチした図である。
基板1上のレジスト層2の表面には、図4(a)に示すように、プラズマエッチング又はその後の熱処理の影響により変質層3が形成されていることが判明した。変質層3の分析を種々行ったところ、変質層3はプラズマエッチング時にレジスト層が高温にさらされることにより軟化溶融し、軟化溶融したレジスト層における水素がエッチングガスにより離脱して炭化が進み、その結果、レジスト表面に硬化層が形成されるものであるとの結論に達した。すなわち、変質層3はエッチングガスによる脱水素と熱との影響により生じるものであり、変質層3の厚みは、レジスト層2の全層厚の数分の1程度であることが判明した。また、変質層3は図4(a)に示すように平坦ではなく、波をうったように変形している箇所がところどころにあることも判明した。
ここで、変質層3が波を打ったように変形する原因は次のようなメカニズムであると考えた。すなわち、プラズマエッチング処理後、被処理基板は通常250℃以上の高温でアッシング処理される。このため、図4(b)に示すように、例えばレジスト層2の下部は100℃程度で、表面は300℃程度といった温度差が生じる。また、変質層3は本来のレジストとは異なったものに変質してしまっていることから、レジスト本来の熱膨張係数と変質層3の熱膨張係数とは異なる。その結果、被処理基板が高温で加熱されると、その表面が熱膨張により圧縮され、図4(a)に示すように変質層3は波を打ったような状態になるのである。
さらに、この変質層3を詳しく観察すると、図4(c)に示すように変質層3が局部的に厚くなっている部分や、図4(d)に示すように変質層3とレジスト層2本体との間に空洞4が形成されている部分が多数存在することが知れた。
このような変質層3の異形部分(肉厚部や空洞部)では、アッシングの際に水素ラジカルが拡散しにくくなり、その下部のレジスト層への水素ラジカルの侵入が阻害されると推測される。その結果、変質層3の異形部分では、水素ラジカルがレジスト層の深部にまで到達せず、水素ラジカルによる炭素結合の切断が円滑に進まないものと思われる。これらの要因がアッシングの長時間化とレジスト残渣の発生を引き起こしているものと考えられる。
このレジスト残渣は、主にアモルファスカーボンからなるものであると思われる。これは、水素ラジカルによる炭素結合の切断が円滑に進まない場合、長鎖の炭化水素分子が気体とならずに被処理基板に残存し、これがアッシング時において高温に加熱された結果、熱分解し炭素の鎖を残したまま、水素のみが気体となって除去されるためであると考えられる。かかるレジスト残渣は、半導体素子の機能を阻害し、歩留不良の原因となる。
従って、かかる変質層3の発生を抑制し、水素ラジカルの侵入が容易になるようにすれば、レジスト残渣の低減とアッシング時間の短縮につながる。そこで、本発明者らは、種々検討の結果、変質層3の性質を変える簡便かつ実用的な手段のあることに想到し、本発明を完成させるに至った。
すなわち、本発明の課題は、フォトレジストを除去するアッシング工程において、レジスト残渣を低減し、アッシング時間を短縮することのできる簡便かつ実用的な手段を提供することにある。
上記課題を解決するための本発明のアッシング方法は、真空処理容器内においてパターンニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をプラズマエッチングした後に、前記真空処理容器内において、前記レジスト膜を除去する、被処理基板のアッシング方法において、前記アッシングに先立って、前記被処理基板を80℃から200℃までの温度範囲内で保持し、所定時間アッシングする前処理アッシングを行うことを特徴とする。また、前処理アッシングを反応性ガスのラジカルで行うことは好ましく、反応性ガスのラジカルとして水素ラジカルを含むことは好適である。
ここで、前記前処理アッシングを行う際の前記被処理基板の上限温度が、前記レジスト膜のガラス転移温度+30℃であることは好適である。
このように前処理アッシングを行うことにより、プラズマエッチングの際に硬化した変質層が軟化し、本処理アッシングにおける、例えば水素ラジカルのレジスト層内への浸透が容易になる。そのために、レジスト残渣が顕著に減少し、かつレジスト除去の所要時間を短縮する。
本発明は、真空処理容器内にレジスト膜が塗布された被処理基板を載置するとともに該被処理基板を加熱する加熱手段とを内蔵した載置台と、プラズマ発生装置を備えた反応性ガスの導入口とを設け、該被処理基板のレジスト膜を該導入口から導入される反応性ガスのラジカルによりアッシングして除去するアッシング装置において、前記被処理基板と前記載置台との間隔を調整することにより、前記被処理基板の温度を所望の温度に調整可能な昇降機構を備えたことを特徴とする。
本アッシング装置は、前記昇降機構により前記被処理基板と前記載置台との間隔を微調整できるようにしているため、前処理アッシングにおける被処理基板温度の精密な制御が可能であることに特徴がある。また、前処理アッシングから本処理アッシングに移行する際は、被処理基板を載置台に接触させることにより、被処理基板を速やかに本処理アッシング時の温度まで加熱できるという効果が得られる。
本アッシング装置は、本発明のアッシング方法を実施するのに好適なものであり、真空処理容器内でレジスト膜が塗布された被処理基板を側方又は下方から水平に支持する支持手段と、プラズマ発生装置を備えた反応性ガスの導入口と、前記被処理基板の下方からその下面を輻射加熱する加熱手段と、該加熱手段の放射熱量を制御する熱量制御手段とを設け、該被処理基板のレジスト膜を前記導入口から導入される反応性ガスのラジカルによりアッシングして除去するアッシング装置であって、前記熱量制御手段により、処理中の前記被処理基板の温度を精密に制御し得るように構成されていることを特徴とするものである。
このアッシング装置においては、被処理基板を載置台に載置しないで、側方又は下方から支持し、被処理基板の下方に配した輻射加熱手段により、被処理基板の下面を直接加熱する。被処理基板の熱容量は小さいため、被処理基板温度の速やかな昇降が可能である。また、上記の熱量制御手段により、被処理基板温度の精密な制御が可能になり、特に前記前処理アッシングにおける被処理基板温度の制御に有用である。
上記アッシング装置のいずれにおいても、前記被処理基板の(表面)温度を計測する手段を備え、この計測値に基づいて処理中の被処理基板の温度を制御することが好ましい。これにより、前記前処理アッシングにおける被処理基板温度を速く、かつ精密に制御することが可能になる。
本発明によれば、反応性ガスのラジカルによるアッシングにおいて、レジスト残渣を低減し、アッシング時間を短縮することのできる簡便かつ実用的な手段が提供される。
まず、本発明の方法を想到するに至った経緯について説明する。反応性ガスのラジカルによるアッシングの際のレジスト残渣は、レジストがプラズマエッチング処理された場合に多発することが知れた。その原因は、プラズマエッチングの際にレジスト層の表面に変質層が生成され、これに肉厚部や空洞部といった異形の部分が多数存在して、ラジカルのレジスト層内への浸透を妨げるためであると推測した。
これを確認するため、基板上にg線用レジストを塗布し、プラズマエッチング処理をした場合としない場合で、反応性ガスのラジカルの一例として水素ラジカルによるアッシングの際のレジスト除去速度を比較するテストを行った。
エッチング処理は、図1に示すプラズマエッチング装置を兼ねたアッシング装置を用いて行った。図1に示す処理チャンバー5内の圧力を50mTorrとし、上部電極であるシャワーヘッド13と下部電極であるサセプタ7間に高周波電力1200/1700Wを投入した。エッチングガスの流量は、C/Ar/N:7/1000/100cc/minとした。なお、平行平板の上下部の電極のギャップ(GAP)35mmの条件で行った。
また、アッシングには、上記と同じプラズマエッチング装置兼アッシング装置を用いたが、上部電極であるシャワーヘッド13と下部電極であるサセプタ7間には電力を投入せずに、プラズマ発生機構10へ誘導結合のリモートプラズマを発生させるため、電力を1500W、チャンバー内圧力を1.5Torr、アッシングガスはHを4%、Heを96%でその流量を9000cc/minとし、基板載置台の温度を250℃、300℃、350℃の3段階に変えて水素ラジカルによるレジスト除去速度を測定した。アッシングは、アッシング中にチャンバー内の発光を発光分光することにより検出した終点より30%の時間をオーバーさせて行った。
レジスト除去速度は、それぞれの終点に基づいて計算した。測定結果を図3に示す。この結果から、いずれの温度においても、プラズマエッチング処理をしたものは、しないものよりレジスト除去速度が遅くなっており、プラズマエッチングの際にレジスト層表面に生成した変質層、とくにその異形部分(肉厚部や空洞部)が、水素ラジカルのレジスト層内への侵入を遅らせるのでないかという上述の推測が裏付けられた。また、この結果から、載置台温度(すなわち被処理基板温度)が高いほど、レジスト除去速度が速くなることが分かる。
また、プラズマエッチング処理をしたものとしないものを、載置台温度350℃で4分間、前述と同じ条件でアッシングした後、レジスト残渣の残存状況を目視観察した。その結果、プラズマエッチング処理をしたものでは、被処理基板全面にかなりの量のレジスト残渣が観測されたのに対して、プラズマエッチング処理をしないものでは、殆どレジスト残渣が認められなかった。この結果も、プラズマエッチングの際に生成する変質層とその異形部分が、レジスト残渣の生成の原因になっているという推論を裏付けるものと言える。
以上の結果から、プラズマエッチング処理後のレジスト層を熱処理で軟化させ、その変質層の異形部分(肉厚部や空洞部)を減ずるような前処理アッシングを行えば、水素ラジカルによるアッシング等の反応性ガスのラジカルによるアッシングの速度を向上させ、レジスト残渣を低減する可能性があることが示唆された。
そこでプラズマエッチング処理されたレジストのアッシングを行うに際して、低温(80℃〜150℃)で短時間水素ラジカルにレジストを晒す前処理アッシングを行った後、高温(300℃)で水素ラジカルにレジストを晒す本処理アッシングを行う、温度の2段階のアッシングを行って、レジスト残渣の生成状況を調査した。
プラズマエッチング及び本処理アッシングの条件は、図3に示したテスト(基板載置台の温度を300℃としたもの)と同じである。前処理アッシングの温度は、80℃、100℃、120℃、150℃の4段階に変え、前処理アッシング時間は20秒、本処理アッシング時間は、本処理アッシング中にチャンバー内の発光を発光分光することにより検出した終点より30%オーバーさせた時間とした。ただし、80℃の場合には、前処理アッシング時間が20秒と40秒の場合についてテストした。また、比較例として前処理アッシングが無い場合についてもテストした。
レジスト残渣の生成状況は目視観察で、○(レジスト残渣殆ど無し)、△(レジスト残渣若干有り)、×(レジスト残渣有り)の3段階に評価した。このテスト結果を表1に示す。
Figure 0004884268
表1に見られるように、試験番号1(前処理無)及び番号2(前処理80℃×20秒)の場合には、レジスト残渣が明瞭に認められた。また、番号3(前処理80℃×40秒)及び番号4(前処理100℃×20秒)の場合には、レジスト残渣が若干認められる程度であった。これに対して、番号5(前処理120℃×20秒)及び番号6(前処理150℃×20秒)の場合には、レジスト残渣は殆ど認められなかった。
この結果から、温度を2段階にしてアッシングを行うことにより、レジスト残渣の低減が可能なことが確かめられた。前処理アッシングの温度としては、80〜150℃の範囲が適当なこと、前処理アッシング時間は20秒程度で良いことが知れた。なお、前処理アッシング温度が低い場合には処理時間を長くする必要がある。
このような前処理アッシングの効果は、プラズマエッチングの際に生成した変質層(おもに、プラズマエッチングの際に水素が離脱して炭化が進んで硬化した層)を、低温(80℃〜150℃)で水素ラジカルに晒すことにより、水素添加して軟化させることにあると考えられる。適正な前処理アッシング温度は、レジスト材料のガラス遷移温度(Tg)と関連が有り、前処理アッシング温度の上限はTg+30℃程度であることが知れた(表1のテストに用いたレジストのTgは約126℃)。前処理アッシング温度の上限をTg+30℃とする理由は、これを超えた設定を行うとレジストが焼けたり、下地のLow−k材料等へ熱によるダメージの恐れがあるためである。
なお、本処理アッシングの条件は、従来の水素ラジカルによるレジスト除去と同様であ
るが、後述の実施例に示すように、レジスト除去の所要時間が短縮されることが確かめら
れている。
次に、本発明のアッシング装置について説明する。図1は、本発明の一実施例であるアッシング装置の断面概要図である。この装置は、気密に構成された略円筒形の処理チャンバー5を有しており、その中には被処理基板6を載置し、水平に支持する載置台(以下、サセプタ)7が配設されている。サセプタ7にはヒーター8が内蔵され、ヒーター電源9からの供給電力で発熱してサセプタ7の温度を上げ、伝導伝熱又は輻射伝熱により被処理基板6を加熱する。このアッシング装置は、上部電極であるシャワーヘッド13と下部電極であるサセプタ7間に高周波電力を投入することによりプラズマを発生させることができ、プラズマエッチング装置としての機能も備える。
処理チャンバー5の上方には、プラズマ発生機構10が配置されている。これに遮断弁11及び流量調節器12を介して、水素ガス源から水素ガス、又は不活性ガスで希釈された水素ガスが供給され、プラズマ化されて、水素ラジカルが発生する。一方、キャリアガス源からも、遮断弁11及び流量調節器12を介して、アルゴン、ヘリウム等のキャリアガスが供給される。
混合された水素ラジカルとキャリアガスは、処理チャンバー5の上部に設けられたシャワーヘッド13に流入し、さらにシャワーヘッド13の下面に設けられた多数の流出孔14から流出して、これに被処理基板6が晒される。
本発明において、プラズマ発生機構10には公知のリモートプラズマ技術を用いることができる。なお、処理チャンバー5の下部には、真空排気口15が設けられ、真空ポンプ16で処理チャンバー5内を真空に保って、被処理基板6を水素ラジカルに晒す。また、被処理基板6は、その下面を支持ピン17で支持され、ピン17の昇降により上下動する。
上述したようなレジスト除去アッシング装置の構成は、従来のダウンフロー型のプラズマ処理アッシング装置とほぼ同様であるが、被処理基板6を上下させる機構が相違する。すなわち、従来の装置では、被処理基板6の位置は、支持ピン17の上がった状態(ピンアップ)と下がった状態(ピンダウン)の2段階に限定されていた。そのため、ピンダウンでは被処理基板6の温度は、サセプタ7の温度と同程度の高温になり、ピンアップでは、被処理基板6とサセプタ7の間隔が大きいため、被処理基板6の温度はかなり低い温度(チャンバー雰囲気に近い温度)になってしまう。
そこで、本発明の装置では、支持ピン17を支持部材18を介して、昇降機構19により昇降するように構成している。この昇降機構19は、被処理基板6とサセプタ7の間隔を任意の値にできるように、昇降高さを微調整可能にし、これにより被処理基板6の温度の調整が行えるようにしているところに特徴がある。かかる微調整可能な昇降機構は、その形式等をとくに限定する必要はないが、例えば、ボールネジを用いて昇降を行い、ボールネジの回転角により、昇降レベルを定めるような方式で良い。
このように被処理基板6の高さを精密に調節することにより、サセプタ7から被処理基板6への輻射熱量が変化するため、容易に被処理基板6の温度を所望の値にすることができる。すなわち、本発明の装置においては、前記前処理アッシングの際に被処理基板6−サセプタ7間の間隔が適切な値になるようにピンアップして、前処理アッシング時の被処理基板の温度が前記の温度範囲に入るようにし、本処理アッシングにおいては、従来と同様にピンダウンして、被処理基板の温度が上昇してから水素ラジカルに晒せば良い。
被処理基板6−サセプタ7間の間隔と被処理基板6の温度との関係は、経験的に検量線を作成することも可能である。しかし、本実施例の装置においては、放射型温度センサ20と温度計21により被処理基板6の表面温度を測定するという構成を取っている。このように構成することにより、前処理アッシングにおける被処理基板温度を速くかつ精密に制御することが可能になり、レジスト除去の能率向上とレジスト残渣の確実な低減を図ることができる。
なお、本実施例の装置では、チャンバー側壁にチャンバー内の発光スペクトラムをモニターできる発光分光器を備えた終点検出装置(図示しない)が設けられている。
図2は、本発明の他の実施例であるアッシング装置の断面概要図である。この装置もプラズマエッチング装置を兼ねたアッシング装置であり、水素ラジカルの発生及び水素ラジカルに被処理基板6を晒す部分の構成は、図1の装置と同様である。相違点は、被処理基板6の加熱方法と、これに関連する被処理基板6の支持方法、併せて被処理基板6の温度制御方法にある。この装置においては、被処理基板6の載置台は設けられておらず、処理チャンバー5の側面から延びる支持アーム22に取り付けられた支持ピン17によって、被処理基板6の下面を支持している。また、被処理基板6はその下方に配置された輻射加熱手段である加熱ランプ23によって、下側から直接加熱される。
加熱ランプ23は、円板形回転台24上に隙間無く配置されている。加熱ランプ23からの赤外線は透過窓25を透過して、被処理基板6の下面を加熱する。回転台24は、回転装置26により回転し、被処理基板6の下面を一様に加熱するように構成されている。この加熱ランプ23への電力は、電力制御装置27により供給し、ランプからの輻射熱強度を任意に制御できるようにしている。
したがって、この装置で本発明のアッシング方法を実施するには、まず加熱ランプ23を低電力にして、被処理基板6の温度を前処理アッシング温度(80℃〜ガラス転移温度(Tg)+30℃の範囲)に設定して前処理アッシングを行い、次いで加熱ランプ23の電力を高めて被処理基板6の温度を250℃以上まで加熱して、本処理アッシングを行う。被処理基板6の熱容量は小さいため、前処理アッシングの温度から本処理アッシングの温度まで昇温するのに要する時間は僅かである。
前処理アッシングにおける被処理基板温度を精密に制御するには、加熱ランプ23への投入電力と被処理基板6の温度との関係について、経験的に検量線を作成して制御することも可能である。しかし、本実施例においては、被処理基板の温度の迅速かつ精密な制御を可能にするために、図1の装置と同様に放射温度センサ20と温度計21により被処理基板6の表面温度を測定するという構成を取っている。
水素ラジカルでプラズマエッチング処理されたフォトレジストの除去を行うに際して、本発明の方法と従来のアッシング方法で、レジスト残渣の生成状況及びアッシング時間を比較した。
供試基板は、200mm径のシリコン基板にg線用レジストを塗布したもので、プラズマエッチングの条件は、前記の図3のデータを得た時と同じである。本発明例は、前処理アッシング+本処理アッシングの2段アッシングを行った場合で、比較例は前処理アッシングが無く、本処理アッシングのみを行った場合である。
用いた装置は図1に示したのと同様のもので、ピンアップして前処理アッシングを行い、ピンダウンして本処理アッシングを行った。ただし、ピンアップ時の被処理基板の高さを微調整する昇降機構19を設け、前処理アッシング時の被処理基板の温度が100℃になるようにした。また、本処理アッシング時の被処理基板の温度は300℃になるようにサセプタ内臓ヒーターの電力を調節した。アッシングにおけるプラズマの発生の電力及びガス流量等の条件は、図3に示したテストの場合と同じである。アッシングの時間は、前処理は20秒、本処理はアッシング中にチャンバー内の発光を発光分光することにより検出した終点より30%の時間をオーバーさせて行った。
上記のアッシング処理の結果につき、レジスト残渣の生成状況を目視判定すると、本発明例では、被処理基板中央に全く残渣は認められず、被処理基板の縁付近で強いて残渣を探せば、僅かに認められる程度であった。これに対して比較例では、被処理基板中央は僅かに残渣が認められる程度であるが、被処理基板の縁付近でかなりの面積に残渣が認められることから、本発明の方法により、顕著にレジスト残渣を低減できることが確かめられた。
アッシングの所要時間については、比較例で処理の時間が190秒であったのに対して、本発明例では本処理の時間が143秒となり、本処理アッシングの時間を50秒程度短縮し得ることが確かめられた。したがって、本発明の方法によれば、前処理アッシング時間を20秒としても、トータルのアッシング所要時間を従来法より短縮できることが確かめられた。
以上のことから、前処理アッシングとして、80℃〜レジスト材料のガラス転移温度+30℃で、20秒〜40秒の加熱処理を行うことにより、レジスト残渣を殆ど残さず、かつアッシング処理時間を短縮できることが明らかになった。
本発明の一実施例であるアッシング装置の断面概要図である。 本発明の他の実施例であるアッシング装置の断面概要図である。 プラズマエッチング処理の有無によるレジスト除去速度の比較例を示す図である。 プラズマエッチング処理によるレジスト層の変質状況の説明図である。
符号の説明
1 基板
2 レジスト層
3 変質層
4 空洞
5 処理チャンバー
6 被処理基板
7 サセプタ
8 ヒーター
9 ヒーター電源
10 プラズマ発生機構
11 遮断弁
12 流量調節器
13 シャワーヘッド
14 流出孔
15 真空排気口
16 真空ポンプ
17 支持ピン
18 支持部材
19 昇降機構
20 温度センサ
21 温度計
22 支持アーム
23 加熱ランプ
24 回転台
25 透過窓
26 回転装置
27 電力制御装置

Claims (3)

  1. 反応ガスを用いたダウンフロー型プラズマアッシング装置の真空処理容器内においてパターンニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をプラズマエッチングした後に、前記真空処理容器内において、前記レジスト膜を除去する、被処理基板のアッシング方法において、
    前記被処理基板を80℃から150℃までの温度範囲内で保持し、前記レジスト膜の変形を防ぐ前処理アッシングを行い、
    次に、前記被処理基板の温度を250℃以上に上昇させ本処理アッシングを行い前記レジスト膜を除去することを特徴とするアッシング方法。
  2. 前記前処理アッシングを行う際の前記被処理基板の上限温度が、前記レジスト膜のガラス転移温度+30℃であることを特徴とする請求項1に記載のアッシング方法。
  3. 前記前処理アッシングの時間が、20秒から40秒の範囲内にあることを特徴とする請求項1又は2に記載のアッシング方法。
JP2007074592A 2007-03-22 2007-03-22 アッシング方法 Expired - Fee Related JP4884268B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007074592A JP4884268B2 (ja) 2007-03-22 2007-03-22 アッシング方法
US12/052,239 US7892986B2 (en) 2007-03-22 2008-03-20 Ashing method and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074592A JP4884268B2 (ja) 2007-03-22 2007-03-22 アッシング方法

Publications (3)

Publication Number Publication Date
JP2008235660A JP2008235660A (ja) 2008-10-02
JP2008235660A5 JP2008235660A5 (ja) 2010-02-18
JP4884268B2 true JP4884268B2 (ja) 2012-02-29

Family

ID=39775196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007074592A Expired - Fee Related JP4884268B2 (ja) 2007-03-22 2007-03-22 アッシング方法

Country Status (2)

Country Link
US (1) US7892986B2 (ja)
JP (1) JP4884268B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802917B2 (en) * 2005-08-05 2010-09-28 Lam Research Corporation Method and apparatus for chuck thermal calibration
TWI445065B (zh) * 2009-12-18 2014-07-11 J E T Co Ltd Substrate processing device
JP2013033965A (ja) * 2011-07-29 2013-02-14 Semes Co Ltd 基板処理装置、基板処理設備、及び基板処理方法
JP6165518B2 (ja) * 2013-06-25 2017-07-19 株式会社日立ハイテクノロジーズ プラズマ処理方法および真空処理装置
JP6153095B2 (ja) * 2014-12-19 2017-06-28 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR101928011B1 (ko) * 2017-07-17 2018-12-11 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US10804109B2 (en) * 2017-10-03 2020-10-13 Mattson Technology, Inc. Surface treatment of silicon and carbon containing films by remote plasma with organic precursors
CN109994375A (zh) * 2018-01-03 2019-07-09 联华电子股份有限公司 去除图案化光致抗蚀剂的方法
JP2019192892A (ja) 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
CN114442443A (zh) 2020-10-30 2022-05-06 江苏鲁汶仪器有限公司 一种光刻胶剥离方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787192B2 (ja) 1986-09-19 1995-09-20 東京応化工業株式会社 プラズマ反応処理装置
JP3395490B2 (ja) * 1995-11-30 2003-04-14 ソニー株式会社 レジスト・アッシング方法およびこれに用いるアッシング装置
JP3393399B2 (ja) * 1996-09-24 2003-04-07 アクセリス テクノロジーズ インコーポレーテッド アッシング方法
JPH1167738A (ja) * 1997-08-18 1999-03-09 Oki Electric Ind Co Ltd アッシング方法および装置
US6592771B1 (en) * 1999-04-08 2003-07-15 Sony Corporation Vapor-phase processing method and apparatus therefor
US6951823B2 (en) * 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process
JP2004103747A (ja) * 2002-09-09 2004-04-02 Renesas Technology Corp 半導体装置の製造方法
JP2006073612A (ja) * 2004-08-31 2006-03-16 Rohm Co Ltd レジスト除去方法

Also Published As

Publication number Publication date
US7892986B2 (en) 2011-02-22
US20080233766A1 (en) 2008-09-25
JP2008235660A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
JP4884268B2 (ja) アッシング方法
TWI472882B (zh) 光阻剝離方法及設備
KR101375966B1 (ko) 산화물 재료 제거 처리 시스템과 방법, 및 컴퓨터 판독 가능한 매체
JP6074489B2 (ja) 熱処理方法
EP1965419B1 (en) Absorber layer candidates and techniques for application
KR20010085502A (ko) 자가 세정 기능을 갖는 박막 형성 장치
JP2003347278A (ja) 基板処理装置、及び半導体装置の製造方法
US7068926B2 (en) Heat treatment apparatus of light-emission type and method of cleaning same
JP2008235660A5 (ja)
WO1991013461A1 (en) Method of treating semiconductor substrate surface and device therefor
JP5523735B2 (ja) 熱処理方法および熱処理装置
JP7294999B2 (ja) エッチング方法
KR100710705B1 (ko) 기판 애싱 방법
JP2009177088A (ja) 基板処理装置
JP2006351814A (ja) クリーニング方法、コンピュータプログラム及び成膜装置
JP2010263244A (ja) プラズマ処理方法
JP5437863B2 (ja) 熱処理装置
JP2001044178A (ja) 基板処理方法および基板処理装置
JP2007294990A (ja) 基板処理装置
JP2004134769A (ja) フォトレジスト除去方法
TW202129716A (zh) 半導體裝置的製造方法、基板處理裝置及程式
KR20180093788A (ko) 기판 처리 방법 및 그 장치
KR100550344B1 (ko) 웨이퍼 애싱방법
JP5620114B2 (ja) 熱処理方法および熱処理装置
JP5770880B2 (ja) 熱処理方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees