JP2001044178A - 基板処理方法および基板処理装置 - Google Patents

基板処理方法および基板処理装置

Info

Publication number
JP2001044178A
JP2001044178A JP11216092A JP21609299A JP2001044178A JP 2001044178 A JP2001044178 A JP 2001044178A JP 11216092 A JP11216092 A JP 11216092A JP 21609299 A JP21609299 A JP 21609299A JP 2001044178 A JP2001044178 A JP 2001044178A
Authority
JP
Japan
Prior art keywords
substrate
resist
stage
ashing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11216092A
Other languages
English (en)
Inventor
Kotaro Miyasaka
幸太郎 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP11216092A priority Critical patent/JP2001044178A/ja
Publication of JP2001044178A publication Critical patent/JP2001044178A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【課題】 ウェーハステージの新規なリフトピン動作に
より、イオン注入レジストのアッシング時間を短縮、効
率化できる。 【解決手段】 処理される基板S1を載置でき、基板S
1を加熱する加熱機構5を有するステージ2と、このス
テージ2に設けられ、基板S1をステージ上で支持する
リフトピン3とを備え、リフトピン3は連続的あるいは
ステップ的に昇降し、基板S1をステージ上の所定の高
さに保持可能とした。これにより、基板処理、特に種々
のイオン注入したレジストのアッシングにおいて、ウェ
ーハ温度の設定が多様化できる。このため、ポッピング
現象を避けるように効率良く短時間で処理でき、また処
理待ち時間のロスがなく、半導体製造工程のリードタイ
ム短縮に多大の効果が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の基
板処理、特にイオン注入のマスクに用いたレジストのア
ッシング方法による基板処理方法および基板処理装置に
関するものである。
【0002】
【従来の技術】半導体装置の製造工程の中で、フォトレ
ジストアッシングはドライエッチング工程やイオン注入
工程で使用したマスク、すなわちフォトレジストを除去
する方法として多用されている。このアッシングは有機
高分子からなるレジストを酸素プラズマを励起して生じ
た酸素ラジカル等により、COやH2 Oに分解する酸化
反応(燃焼)により除去する工程である。
【0003】しかしながら、イオン注入プロセスのマス
クとして用いたレジスト除去、特に1015個/cm2
上の高ドーズ量のイオン注入に使用したレジストに対し
て、除去は必ずしも容易ではない。
【0004】イオン注入レジストの除去を困難にしてい
る大きな要因にレジストのポッピングと称する破裂現象
がある。すなわち、一般に酸素を含有するプラズマ中で
レジストをアッシング除去するためにウェーハは200
℃以上に加熱されるのが通常であり、この時レジスト内
部に残留する溶剤や低分子量の構成成分が気化してレジ
スト表面から脱離する。しかし、高ドーズにイオン注入
されたレジストは表面が変質層で覆われているので、レ
ジストの内圧が高まり、変質層の除去に長時間を要した
場合には、レジストの内圧が変質層の強度限界に達して
破裂する現象である。このポッピングにより吹き飛ばさ
れた変質層の一部はレジスト残りとしてウェーハ上に残
り、さらにその変質層の破片はレジストアッシング装置
の真空チャンバ内に飛散するので、ウェーハおよび装置
のパーティクル汚染を招くという問題がある。
【0005】以上の欠点を低減させるためにアッシング
用プラズマのパワーを下げるなどして逆にウェーハの温
度上昇を難しくした場合、レジスト内部の低分子量成分
等の気化が起きにくくなるため、アッシング速度が遅
く、スループットの低下を招くので好ましくないという
新たな問題が生じる。
【0006】
【発明が解決しようとする課題】レジストのポッピング
を避け、かつスループットを維持するための従来のアッ
シング方法は、レジスト表面の変質層の処理と無変質層
の処理でウェーハ温度を切り替える2段階のアッシング
方法にて対応していた。すなわち、第1ステップとして
レジスト表面に生じた変質層を処理するときは低温でア
ッシングを行い、変質層がほぼ除去された時点で第2ス
テップとして無変質層を高温で速度を上げてアッシング
していた。そしてアッシング装置もウェーハ温度を切り
替えるために、ウェーハステージにリフトピンを設け、
リフトピンを昇降させて、ウェーハ加熱用ヒータを備え
たウェーハーステージとの距離を調節することによって
ウェーハ温度を制御していた。
【0007】近年、半導体集積回路装置の構造が複雑に
なる中で、イオン注入工程も同様に複雑になり、イオン
種およびドーズ量の多様化が今後予想される。そのよう
なイオン注入レジストのアッシングによる除去において
も、レジストのポッピングが起きる臨界温度は、当然打
ち込まれるイオン種およびドーズ量の違いにより異な
る。すなわちイオン種およびドーズ量の違いによりレジ
スト表面に生ずる変質層の厚さや強度が異なるため、レ
ジスト内部からの気化によって変質層が破壊される臨界
温度は異なるのである。
【0008】しかし、従来のアッシング装置では、リフ
トピンの動作が上昇および下降の2通りのみであるの
で、一旦ウェーハーステージ温度を決めてしまうと、2
通りの温度でしかアッシング処理できないことになる。
このように2通りの温度でしかアッシングできなけれ
ば、半導体製造工程の更なるリードタイムの短縮が求め
られている中で、多種多様なイオン注入工程条件で注入
されたレジストの、特に第1ステップのアッシングが不
必要に低温かつ低速で行われる場合が増加し、アッシン
グ時間は効率化されないままである。
【0009】したがって、この発明の目的は、上記の問
題点を解決するもので、ウェーハステージの新規なリフ
トピン動作により、イオン注入レジストのアッシング時
間を短縮、効率化できる基板処理方法および基板処理装
置を提供することである。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、この発明の請求項1記載の基板処理方法は、基板が
所定の温度になるように、加熱されたステージから一定
の距離だけ離して基板を設置する工程と、設置した基板
を処理する工程と含む。
【0011】このように、基板が所定の温度になるよう
に、加熱されたステージから一定の距離だけ離して基板
を設置し、設置した基板を処理するので、特に種々のイ
オン注入したレジストのアッシングにおいて、ステージ
から離した基板の高さを調整することでウェーハ温度の
設定が多様化できる。
【0012】請求項2記載の基板処理方法は、イオン注
入されたレジストが形成された基板を、レジストのポッ
ピング臨界温度よりわずかに低い温度になるように、加
熱されたステージから一定の距離だけ離して設置する工
程と、基板を設置した後、レジストをアッシングする工
程とを含む。
【0013】このように、イオン注入されたレジストが
形成された基板を、レジストのポッピング臨界温度より
わずかに低い温度になるように、加熱されたステージか
ら一定の距離だけ離して設置し、基板を設置した後、レ
ジストをアッシングするので、あらゆる条件のイオン注
入レジストのポッピングが発生する臨界温度を決定し、
それに対応する基板のアッシング温度をステージから所
望の距離だけ離して実現できるために、特に変質層をポ
ッピングが起きないできるだけ高い温度で高速にアッシ
ングができるようになる。このため、ポッピング現象を
避けるように効率良く短時間で処理でき、また処理待ち
時間のロスがなく、半導体製造工程のリードタイム短縮
に多大の効果が得られる。
【0014】請求項3記載の基板処理方法は、イオン注
入されたレジストが形成された基板を、レジストのポッ
ピング臨界温度よりわずかに低い温度になるように、一
定の温度に加熱されたステージから一定の距離だけ離し
て設置する工程と、基板を設置後、レジストのイオン注
入による変質層をアッシングする工程と、基板をステー
ジに接触させて載置し、レジストの非変質層をアッシン
グする工程とを含む。
【0015】このように、イオン注入されたレジストが
形成された基板を、レジストのポッピング臨界温度より
わずかに低い温度になるように、一定の温度に加熱され
たステージから一定の距離だけ離して設置し、基板を設
置後、レジストのイオン注入による変質層をアッシング
し、基板をステージに接触させて載置し、レジストの非
変質層をアッシングするので、あらゆる条件のイオン注
入レジストのポッピングが発生する臨界温度を決定し、
それに対応する基板のアッシング温度をステージから所
望の距離だけ離して実現できるために、特に変質層をポ
ッピングが起きないできるだけ高い温度で高速にアッシ
ングができるようになる。このため、ポッピング現象を
避けるように効率良く短時間で処理でき、また処理待ち
時間のロスがない。また、変質層がほぼ除去された時点
で、非変質層を高温で速度を上げてアッシングすること
ができるので、半導体製造工程のリードタイム短縮に多
大の効果が得られる。
【0016】請求項4記載の基板処理装置は、処理され
る基板を載置でき、基板を加熱する加熱機構を有するス
テージと、このステージに設けられ、基板をステージ上
で支持するリフトピンとを備え、リフトピンは連続的あ
るいはステップ的に昇降し、基板をステージ上の所定の
高さに保持可能としたことを特徴とする。
【0017】このように、処理される基板を載置でき、
基板を加熱する加熱機構を有するステージと、このステ
ージに設けられ、基板をステージ上で支持するリフトピ
ンとを備え、リフトピンは連続的あるいはステップ的に
昇降し、基板をステージ上の所定の高さに保持可能とし
たので、基板処理、特に種々のイオン注入したレジスト
のアッシングにおいて、リフトピンによりステージから
離した基板の高さを調整することでウェーハ温度の設定
が多様化できる。このため、ポッピング現象を避けるよ
うに効率良く短時間で処理でき、また処理待ち時間のロ
スがなく、半導体製造工程のリードタイム短縮に多大の
効果が得られる。
【0018】請求項5記載の基板処理装置は、請求項4
において、基板上のレジストがアッシング処理される。
このように、基板上のレジストがアッシング処理される
ので、あらゆる条件のイオン注入レジストのポッピング
が発生する臨界温度を決定し、それに対応する基板のア
ッシング温度をステージから所望の距離だけ離して実現
できるために、特に変質層をポッピングが起きないでき
るだけ高い温度で高速にアッシングができるようにな
る。これにより、アッシング工程時間が短縮される。
【0019】
【発明の実施の形態】この発明の実施の形態を図1〜図
4に基づいて説明する。図1はこの発明の実施の形態に
おけるレジストのアッシング方法の一例を説明するため
のマイクロ波プラズマ方式のアッシング装置の模式図、
図2はそのアッシング方法の他の例を説明するためのマ
イクロ波プラズマ方式のアッシング装置の模式図であ
り、半導体基板上の、高ドーズにイオン注入されたレジ
ストを除去する場合についての動作を示すものである。
高ドーズにイオン注入されたレジストは、表面付近が不
純物ドーズ量が多くなっており、前に述べたように変質
層が形成されている。レジストの下層はドーズ量が低
く、変質層が生じていない構造となっている。
【0020】こうしたレジストをアッシングするため
に、図1と図2は、それぞれ、半導体基板上のドーズ量
など異なる条件でイオン注入されたレジストの変質層を
除去する第1のステップおよび変質していない層を除去
する第2のステップの処理をする時、半導体基板を持ち
上げるリフトピン3の動作を示している。
【0021】図1および図2において、1は酸素あるい
は窒素などを含むプラズマを発生させるプラズマ室、2
は処理される基板を載置できるウェーハステージ、3は
ウェーハS1あるいはS2を持ち上げて支持するリフト
ピン、4はプラズマとレジストの反応領域、5はウェー
ハステージ2の上表面を加熱する加熱機構、20はマイ
クロ波の導入窓、S1およびS2はウェーハである(S
1とS2はウェーハに形成されたレジスト表面のイオン
注入不純物濃度が異なり、S1のレジストを処理した後
に、ウェーハS2を処理する工程を行うと仮定する)。
反応室(反応領域)4にはマイクロ波導入窓20と対向
する位置に、ウェーハS1を載置するウェーハステージ
2が設けられている。ウェーハステージ2は加熱機構5
を内部に備え、ウェーハステージ2のウェーハ載置面の
温度を300℃まで加熱することができる構成になって
いる。また、ウェーハステージ2は、ウェーハS1をウ
ェーハステージ2上に載置するためのリフトピン3を備
え、このリフトピン3により、ウェーハS1はウェーハ
ステージ2表面から例えば最高15mmまで持ち上げら
れる。
【0022】また、リフトピン3は、ステッピングモー
タによりウェーハの上下位置を任意の高さに停止できる
構成になっている。任意の高さにリフトピン3を動かす
方法としては連続移動と多数のステップに細分化された
ステップ移動があり、どちらの構成でもよいが、正確さ
からは連続移動にするのが望ましい。マイクロ波をアッ
シング用ガスに導入して発生するプラズマは、ウェーハ
ステージ2から少し離れた空間で発生し、ガスが上部か
らウェーハS1あるいはS2に向かって流れるダウンフ
ロータイプのアッシングが施される。
【0023】次にこの発明の実施の形態におけるレジス
トのアッシング方法について説明する。まず、レジスト
の変質層を除去する処理を行うのであるが、図1(a)
に示すように加熱機構5により、ウェーハステージ2の
ウェーハS1が載置される面を200℃以上に加熱す
る。次に図示していないが搬送アームによってウェーハ
ステージ2上に運ばれてきたウェーハS1をリフトピン
3により押し上げ、その後搬送アームを抜き取る。これ
でリフトピン3上にウェーハS1が設置された状態にな
る。このリフトピンアップ状態はウェーハS1をウェー
ハステージ2表面から10mm持ち上げた状態である。
また、リフトピン3の下部には、上記のようにステッピ
ングモータが搭載されているので、このリフトピン3の
昇降により、ウェーハS1をウェーハステージ2から所
定の高さh1に保持することができる。
【0024】次にウェーハS1をリフトピン3で持ち上
げた状態(リフトピンアップ:ウェーハステージ表面か
ら10mm)でO2 やN2 などのアッシング用ガスを導
入して圧力を安定させ、マイクロ波など電力をプラズマ
発生領域(プラズマ室)1に供給して、これらのガスの
プラズマを発生させる。発生したプラズマの主にラジカ
ル成分が、プラズマ発生領域1の下部に設けられた網状
電極を通過し、ウェーハS1に到達して、ウェーハS1
上のレジストの変質層を除去する。このとき、ウェーハ
S1は、ウェーハステージ2と非接触で距離h1だけ離
れているために、ウェーハS1上のレジストの変質層は
ウェーハステージ2の温度よりも低温にする事ができ
る。この低温により変質層をアッシングする時でもポッ
ピングが発生せずに除去ができる。
【0025】この実施の形態の第1の処理ステップで
は、ウェーハS1とレジストはポッピングが生じ始める
温度である臨界温度以下ではあるがそれに近い温度約1
20℃でアッシングすることが特徴の一つである。この
ように臨界温度に近いがポッピングを生じさせないでき
るだけ高温でアッシングを行えば、変質層であっても従
来の方法とは異なり、高速にアッシングができるのであ
る。従ってこの実施の形態では臨界温度を予め求めるこ
とおよびウェーハの温度を設定するためのリフトピン高
さh1を求めることが重要であるがこれは、通常行われ
ているように以下のようにして容易に求めることができ
る。すなわち、レジスト材料、イオン注入のドーズ量、
イオン種の異なる条件で作成したレジスト試料を用意
し、それぞれの試料について温度を上げていき、ポッピ
ングが起こり始める温度を求めればそれが臨界温度とな
る。また、実験により非変質層のアッシング温度に設定
したウェーハステージとウェーハとの距離に対するウェ
ーハ温度依存性のグラフを求めれば、臨界温度に対する
リフトピン高さが容易にわかるのである。
【0026】図3はウェーハステージとウェーハとの距
離(リフトピン高さ)に対するウェーハ温度依存性を示
す具体的なグラフである。この実施の形態において変質
層をアッシングする温度を臨界温度より少し低い温度で
ある約120℃とするために、リフトピン高さh1を約
10mmに設定すればよいことがわかる。
【0027】次に、図1(b)に示すようにリフトピン
3を下降させ、ウェーハS1をウェーハステージ2に接
触させて、ウェーハS1の温度を上昇させる。この状態
でレジストの変質層を除去した後の非変質層をアッシン
グ除去するのであるが、温度が高いために高速でアッシ
ングが可能となる。
【0028】
【表1】
【0029】表1は上記に説明したイオン注入されたウ
ェーハS1をアッシングする一連の処理ステップ条件を
具体的に示した表である。ステップ1でアッシング用ガ
スを15秒で導入し、ステップ2でリフトピンをアップ
したままレジスト変質層のアッシングをX秒行う。そし
てステップ3でリフトピンをダウンして非変質層をY秒
アッシングし、ステップ4で最後にマイクロ波の供給お
よびガスの供給を止め、アッシングを終了する。
【0030】こうしてウェーハS1のアッシング処理が
終了すると、次にS1とは異なるイオン注入条件でイオ
ン注入されたレジストが形成されたウェーハS2に入れ
替えてアッシング処理に移る。図2に示すように、ウェ
ーハS2に形成されたレジストになされたイオン注入条
件がウェーハS1とは異なるので、ポッピングの臨界温
度が異なる。ウェーハS1の臨界温度をT1、ウェーハ
S2の臨界温度をT2として、T1<T2である場合を
考えると、予め求められている注入条件と臨界温度の関
係およびウェーハステージ2とウェーハS1との距離に
対するウェーハ温度依存性から、その臨界温度より少し
低い温度に対応するようなリフトピン3の高さh2は容
易にしかも短時間に求まり、設定できる。ウェーハS2
は、前述の通り、レジストのポッピングが起きる臨界温
度がウェーハS1よりも高いため、それより少し低い温
度にウェーハ温度約146℃に設定し、図2(a)に示
すように、ウェーハステージ2表面からh2=8mm持
ち上げた状態とする。
【0031】この後、変質層をアッシングして、図2
(b)に示すように、リフトピン3を下降させウェーハ
ステージにウェーハS2が接触すると同時にウェーハS
2の温度が約250℃まで急速に上昇し、レジスト下層
の非変質層を高温のアッシングにて、急速に除去する。
【0032】以上述べたようにこの実施の形態のアッシ
ング方法は、特にレジスト材料やイオン注入条件が変わ
っても、レジスト変質層のアッシングを、常にそのレジ
ストに対応したポッピングの臨界温度よりわずかに低い
温度でアッシングする方法を採る。そしてこの実施の形
態では、従来とは異なり、リフトピンの高さを連続的あ
るいは多数のステップにわたって可変であるようなアッ
シング装置を用いるので、ウェーハの温度を常に臨界温
度よりも少し低い温度に正確に設定できる。このことに
より、変質層を最大限の速度でアッシングすることが可
能となる。
【0033】例えば上記実施の形態では、ウェーハS1
ではh1=10mm、ウェーハS2ではh2=8mmに
調節した。
【0034】図4は変質層の各温度に対するアッシング
速度を実測したグラフである。変質層をアッシングする
場合、この実施の形態ではウェーハS1,S2両者の温
度差は約25℃であるから、図4からウェーハS2の変
質層は、ウェーハS1の変質層よりも約450nm/m
in速くアッシングできている。この場合、ウェーハS
2の変質層のアッシング速度は約818nm/min、
ウェーハS1の変質層のアッシング速度は約368nm
/minである。もし従来の方法を用いることにすれば
例えば両者をh1=10mmでしかアッシングできな
い。変質層は多くの場合その目安として約500nm除
去することを目標とされるが、この量をアッシングする
のにこの実施の形態では従来より約45%の時間短縮が
できることになる。
【0035】またイオン注入条件の異なるウェーハが次
の処理にきたときは、従来の方法あるいは装置ではリフ
トピンの高さはアップ状態1種類で固定されていたため
に、ウェーハ温度を臨界温度付近に正確に設定するため
にはウェーハステージの温度を変えざるを得なく、次の
処理までに相当の待ち時間があった。しかしこの実施の
形態ではリフトピンの高さを自由に調整できるので所定
の温度に直ちに設定でき待ち時間のロスがない。このよ
うに、臨界温度よりレジストアッシング時間を効率的に
短縮する事ができるのである。
【0036】
【発明の効果】この発明の請求項1記載の基板処理方法
によれば、基板が所定の温度になるように、加熱された
ステージから一定の距離だけ離して基板を設置し、設置
した基板を処理するので、特に種々のイオン注入したレ
ジストのアッシングにおいて、ステージから離した基板
の高さを調整することでウェーハ温度の設定が多様化で
きる。このため、レジストのポッピングが起きる臨界温
度がイオン種およびドーズ量の違いにより異なっていて
も、ポッピング現象を避けるように効率良く短時間でア
ッシング処理できる。
【0037】この発明の請求項2記載の基板処理方法に
よれば、イオン注入されたレジストが形成された基板
を、レジストのポッピング臨界温度よりわずかに低い温
度になるように、加熱されたステージから一定の距離だ
け離して設置し、基板を設置した後、レジストをアッシ
ングするので、あらゆる条件のイオン注入レジストのポ
ッピングが発生する臨界温度を決定し、それに対応する
基板のアッシング温度をステージから所望の距離だけ離
して実現できるために、特に変質層をポッピングが起き
ないできるだけ高い温度で高速にアッシングができるよ
うになる。このため、ポッピング現象を避けるように効
率良く短時間で処理でき、また処理待ち時間のロスがな
く、半導体製造工程のリードタイム短縮に多大の効果が
得られる。
【0038】この発明の請求項3記載の基板処理方法に
よれば、イオン注入されたレジストが形成された基板
を、レジストのポッピング臨界温度よりわずかに低い温
度になるように、一定の温度に加熱されたステージから
一定の距離だけ離して設置し、基板を設置後、レジスト
のイオン注入による変質層をアッシングし、基板をステ
ージに接触させて載置し、レジストの非変質層をアッシ
ングするので、あらゆる条件のイオン注入レジストのポ
ッピングが発生する臨界温度を決定し、それに対応する
基板のアッシング温度をステージから所望の距離だけ離
して実現できるために、特に変質層をポッピングが起き
ないできるだけ高い温度で高速にアッシングができるよ
うになる。このため、ポッピング現象を避けるように効
率良く短時間で処理でき、また処理待ち時間のロスがな
い。また、変質層がほぼ除去された時点で、非変質層を
高温で速度を上げてアッシングすることができるので、
半導体製造工程のリードタイム短縮に多大の効果が得ら
れる。
【0039】この発明の請求項4記載の基板処理装置に
よれば、処理される基板を載置でき、基板を加熱する加
熱機構を有するステージと、このステージに設けられ、
基板をステージ上で支持するリフトピンとを備え、リフ
トピンは連続的あるいはステップ的に昇降し、基板をス
テージ上の所定の高さに保持可能としたので、基板処
理、特に種々のイオン注入したレジストのアッシングに
おいて、リフトピンによりステージから離した基板の高
さを調整することでウェーハ温度の設定が多様化でき
る。このため、ポッピング現象を避けるように効率良く
短時間で処理でき、また処理待ち時間のロスがなく、半
導体製造工程のリードタイム短縮に多大の効果が得られ
る。
【0040】請求項5では、基板上のレジストがアッシ
ング処理されるので、あらゆる条件のイオン注入レジス
トのポッピングが発生する臨界温度を決定し、それに対
応する基板のアッシング温度をステージから所望の距離
だけ離して実現できるために、特に変質層をポッピング
が起きないできるだけ高い温度で高速にアッシングがで
きるようになる。これにより、アッシング工程時間が短
縮される。
【図面の簡単な説明】
【図1】この発明の実施の形態におけるレジストのアッ
シング方法の一例を説明するためのマイクロ波プラズマ
方式のアッシング装置の模式図である。
【図2】この発明の実施の形態におけるレジストのアッ
シング方法の他の例を説明するためのマイクロ波プラズ
マ方式のアッシング装置の模式図である。
【図3】ウェーハ温度とリフトピンの高さとの関係を示
すグラフである。
【図4】アッシング速度のウェーハ温度依存性を示すグ
ラフである。
【符号の説明】
1 プラズマ発生領域 2 ウェーハステージ 3 リフトピン 4 反応領域 5 加熱機構 20 マイクロ波導入窓 S1,S2 ウェーハ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板が所定の温度になるように、加熱さ
    れたステージから一定の距離だけ離して前記基板を設置
    する工程と、設置した前記基板を処理する工程と含む基
    板処理方法。
  2. 【請求項2】 イオン注入されたレジストが形成された
    基板を、前記レジストのポッピング臨界温度よりわずか
    に低い温度になるように、加熱されたステージから一定
    の距離だけ離して設置する工程と、前記基板を設置後、
    前記レジストをアッシングする工程とを含む基板処理方
    法。
  3. 【請求項3】 イオン注入されたレジストが形成された
    基板を、前記レジストのポッピング臨界温度よりわずか
    に低い温度になるように、一定の温度に加熱されたステ
    ージから一定の距離だけ離して設置する工程と、前記基
    板を設置後、レジストのイオン注入による変質層をアッ
    シングする工程と、前記基板を前記ステージに接触させ
    て載置し、前記レジストの非変質層をアッシングする工
    程とを含む基板処理方法。
  4. 【請求項4】 処理される基板を載置でき、前記基板を
    加熱する加熱機構を有するステージと、このステージに
    設けられ、前記基板を前記ステージ上で支持するリフト
    ピンとを備え、前記リフトピンは連続的あるいはステッ
    プ的に昇降し、前記基板を前記ステージ上の所定の高さ
    に保持可能としたことを特徴とする基板処理装置。
  5. 【請求項5】 基板上のレジストがアッシング処理され
    る請求項4記載の基板処理装置。
JP11216092A 1999-07-30 1999-07-30 基板処理方法および基板処理装置 Pending JP2001044178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11216092A JP2001044178A (ja) 1999-07-30 1999-07-30 基板処理方法および基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11216092A JP2001044178A (ja) 1999-07-30 1999-07-30 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
JP2001044178A true JP2001044178A (ja) 2001-02-16

Family

ID=16683133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11216092A Pending JP2001044178A (ja) 1999-07-30 1999-07-30 基板処理方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP2001044178A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303000A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd レジスト除去能力の評価方法及び電子デバイスの製造方法
KR100718276B1 (ko) * 2006-08-01 2007-05-15 세메스 주식회사 기판 에싱 방법
JP2008085231A (ja) * 2006-09-28 2008-04-10 Sharp Manufacturing System Corp 基板上の残留有機物除去方法
JP2008112854A (ja) * 2006-10-30 2008-05-15 Toshiba Corp 半導体装置の製造方法
US7923361B2 (en) 2008-06-27 2011-04-12 Renesas Electronics Corporation Method for manufacturing a semiconductor integrated circuit device
JP2011243595A (ja) * 2010-05-13 2011-12-01 Sharp Corp プラズマアッシング方法及びプラズマアッシング装置
JP2018026555A (ja) * 2016-08-09 2018-02-15 ラム リサーチ コーポレーションLam Research Corporation 堆積期間にわたる基板温度を変化させることによる界面反応の抑制
JP2019054136A (ja) * 2017-09-15 2019-04-04 株式会社Screenホールディングス レジスト除去方法およびレジスト除去装置
WO2022151714A1 (zh) * 2021-01-13 2022-07-21 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构的制造设备

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303000A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd レジスト除去能力の評価方法及び電子デバイスの製造方法
JP4526857B2 (ja) * 2004-04-12 2010-08-18 パナソニック株式会社 レジスト除去能力の評価方法及び電子デバイスの製造方法
KR100718276B1 (ko) * 2006-08-01 2007-05-15 세메스 주식회사 기판 에싱 방법
JP2008085231A (ja) * 2006-09-28 2008-04-10 Sharp Manufacturing System Corp 基板上の残留有機物除去方法
JP2008112854A (ja) * 2006-10-30 2008-05-15 Toshiba Corp 半導体装置の製造方法
US7923361B2 (en) 2008-06-27 2011-04-12 Renesas Electronics Corporation Method for manufacturing a semiconductor integrated circuit device
JP2011243595A (ja) * 2010-05-13 2011-12-01 Sharp Corp プラズマアッシング方法及びプラズマアッシング装置
KR20180018325A (ko) * 2016-08-09 2018-02-21 램 리써치 코포레이션 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제
JP2018026555A (ja) * 2016-08-09 2018-02-15 ラム リサーチ コーポレーションLam Research Corporation 堆積期間にわたる基板温度を変化させることによる界面反応の抑制
JP7170386B2 (ja) 2016-08-09 2022-11-14 ラム リサーチ コーポレーション 堆積期間にわたる基板温度を変化させることによる界面反応の抑制
KR102493002B1 (ko) 2016-08-09 2023-01-27 램 리써치 코포레이션 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제
KR20230018507A (ko) * 2016-08-09 2023-02-07 램 리써치 코포레이션 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제
KR102662595B1 (ko) 2016-08-09 2024-05-02 램 리써치 코포레이션 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제
JP2019054136A (ja) * 2017-09-15 2019-04-04 株式会社Screenホールディングス レジスト除去方法およびレジスト除去装置
US11342162B2 (en) 2017-09-15 2022-05-24 SCREEN Holdings Co., Ltd. Resist removing method and resist removing apparatus
JP7092478B2 (ja) 2017-09-15 2022-06-28 株式会社Screenホールディングス レジスト除去方法およびレジスト除去装置
WO2022151714A1 (zh) * 2021-01-13 2022-07-21 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构的制造设备

Similar Documents

Publication Publication Date Title
JP2888258B2 (ja) 基板処理装置および基板処理方法
JP3391410B2 (ja) レジストマスクの除去方法
US5928963A (en) Plasma etching method
JP2010161350A (ja) 基板処理方法
KR101018259B1 (ko) 일정 온도 척을 사용하여 가변 온도 프로세스로 기판을 가열하는 방법
JP4884268B2 (ja) アッシング方法
KR101014811B1 (ko) 반도체 장치의 제조 방법
JP2001044178A (ja) 基板処理方法および基板処理装置
US6199561B1 (en) Method for ashing
WO1998042014A1 (en) Improved methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber
JP2009164365A (ja) 半導体装置の製造方法及び基板処理装置
KR100710705B1 (ko) 기판 애싱 방법
JPH10135186A (ja) レジストのアッシング方法
JP2004134769A (ja) フォトレジスト除去方法
KR20220029481A (ko) 기판 처리 방법 및 기판 처리 장치
JP3293801B2 (ja) 枚葉式プラズマアッシング装置
KR100550344B1 (ko) 웨이퍼 애싱방법
JPH118227A (ja) 基板の加熱処理装置及び加熱処理方法
JP5558200B2 (ja) プラズマアッシング方法及びプラズマアッシング装置
JPH07105381B2 (ja) アツシング装置
JP2001332532A (ja) レジストアッシング装置及び方法
KR20230047170A (ko) 포토레지스트 박리 방법
JPS63271933A (ja) アツシング方法
JP2006135081A (ja) 基板処理方法及び基板処理装置
JP2024064787A (ja) 基板処理装置、及び基板処理方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees